JP2006014127A - 平衡−不平衡変換回路 - Google Patents

Abstract

【課題】比較的簡単な回路構成により不要な周波数の信号を充分に除去するとともに、挿入損失を少なくすることが可能な平衡−不平衡変換回路を提供する。
【解決手段】入力端子Ｐ１に接続された主ストリップラインＳＬ１と、各々が出力端子Ｐ２、Ｐ３に接続された一対の副ストリップラインＳＬ２、ＳＬ３と、グランド端子Ｇｎｄとを備え、副ストリップラインの一方ＳＬ２を主ストリップラインＳＬ１に対しコムライン型に電磁静電結合させるとともに、副ストリップラインの他方ＳＬ３を主ストリップラインＳＬ１に対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、主ストリップラインＳＬ１と入力端子Ｐ１との間に、一端側がグランド端子Ｇｎｄに接続されるＬＣ直列回路Ｆｔを有したフィルタを接続させた。
【選択図】図１

Description

本発明は、平衡信号及び不平衡信号を相互に変換する平衡−不平衡変換回路に関するものである。

従来より、携帯電話等の高周波通信機器には、不平衡信号をノイズの侵入が少ない平衡信号に変換する平衡−不平衡変換回路が用いられている。平衡信号に外部からノイズが侵入した場合、侵入したノイズは互いに位相が逆位相となる２つの信号に同時に影響して合成したときには相殺されるので、平衡信号は、ノイズの侵入の防止が特に求められる用途で利用されている。例えば高周波通信機器においては、アンテナに入力した不平衡信号を平衡−不平衡変換回路で平衡信号に変換して後段の受信回路に出力するようにしている。

かかる従来の平衡−不平衡変換回路としては、例えば図４に示すように、一端側が入力端子に接続された主ストリップラインを第１の結合部３１と第２の結合部３２とに区分するとともに、該各結合部３１，３２に、一端側が出力端子に接続され、他端側がグランド端子に接続された一対の副ストリップライン３３，３４をそれぞれインターデジタル型に電磁静電結合させた構成のものが知られており（例えば、特許文献１参照。）、かかる平衡−不平衡変換回路は、外部からの不平衡信号が入力端子を介して主ストリップラインに供給されると、該主ストリップラインと電磁静電結合されている一対の副ストリップラインにて互いに位相が逆位相となる２種類の信号からなる平衡信号が発生し、この平衡信号を２個の出力端子よりそれぞれ出力することによって平衡−不平衡変換回路として機能するものである。

また、上述した従来の平衡−不平衡変換回路は、入力端子と主ストリップラインとの間にＬＣ並列回路を含んだバンドパスフィルタが接続されており、かかるバンドパスフィルタによって入力した不平衡信号に含まれている不要な周波数の信号を除去するようにしている。
特開２００３―２７３６８６号公報

しかしながら、上述した従来の平衡−不平衡変換回路においては、阻止域の減衰量がとれず、不要な周波数の信号が充分に除去されないという問題があった。平衡信号として出力される２つの信号は後段の回路で合成されることになるが、合成したときに伝送特性がほぼ全周波数帯域で減衰量が半減されることになる。この為、阻止域の減衰量が充分なものとはならなくなる。信号の合成は一方の信号の位相を反転させて行うので、従来の平衡−不平衡変換回路のようにほぼ全周波数帯域で互いに位相が逆位相となっている２つの信号を合成した場合には、図５に示すように、ほぼ全周波数帯域で減衰量が半減されてしまう。

このため、主ストリップラインに接続するバンドパスフィルタは阻止域の減衰量を大きくするために回路構成が複雑なものとなり、またバンドパスフィルタを構成する素子数が増えるために通過域の挿入損失が大きくなるという問題を抱えていた。

本発明は上記欠点に鑑み案出されたもので、その目的は、比較的簡単な回路構成により不要な周波数の信号を充分に除去するとともに、挿入損失を少なくすることが可能な平衡−不平衡変換回路を提供することにある。

本発明の平衡−不平衡変換回路は、入力端子に接続された主ストリップラインと、各々が出力端子に接続された一対の副ストリップラインと、グランド端子とを備え、前記副ストリップラインの一方を前記主ストリップラインに対しコムライン型に電磁静電結合させるとともに、前記副ストリップラインの他方を前記主ストリップラインに対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、前記主ストリップラインと前記入力端子との間に、一端側が前記グランド端子に接続されるＬＣ直列回路を有したフィルタを接続させたことを特徴とするものである。

また本発明の平衡−不平衡変換回路は、前記主ストリップライン及び一対の副ストリップラインが前記グランド端子に接続されていることを特徴とするものである。

更に本発明の平衡−不平衡変換回路は、前記主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第１の結合部と、前記副ストリップラインの他方に電磁静電結合される第２の結合部とを有していることを特徴とするものである。

本発明の平衡−不平衡変換回路によれば、誘導性の電磁静電結合をするコムライン型と容量性の電磁静電結合をするインターデジタル型を組み合わせることにより、出力される２つの信号の位相は、阻止域で同位相、通過域で逆位相になるので、この２つの信号を合成した信号は、阻止域で減衰量が大きく、通過域で通過性が高くなり、優れたフィルタ特性を得ることができるようになる。これに加えて、主ストリップラインと入力端子との間に、フィルタを接続したので、通過域の近傍に減衰極が形成され、平衡−不平衡変換回路全体で優れたバンドパスフィルタ特性を得ることができるようになる。このように本発明の平衡−不平衡変換回路によれば、比較的簡単な回路構成により不要な周波数の信号を充分に除去することが可能となる。

しかも、主ストリップラインと入力端子の間に接続するフィルタは、一端側がグランド端子に接続されるＬＣ直列回路を有しているので、所定の周波数の信号をグランド端子に流すスルー型のフィルタとなっており、入力端子と主ストリップラインとの間に直列に接続される回路素子が減り挿入損失を少なくすることができる。

また本発明の平衡−不平衡変換回路によれば、主ストリップライン及び一対の副ストリップラインがグランド端子に接続されていることから、各ストリップラインが１／４λに設定され、各ストリップラインのライン長が短くなるので、構成される電子部品を小型にすることができる。

更に本発明の平衡−不平衡変換回路によれば、主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第１の結合部と、前記副ストリップラインの他方に電磁静電結合される第２の結合部とを有していることから、上記２つの電磁静電結合に対して独立して調整をすることができるので、各々の出力端子から出力される平衡信号の２つの信号のレベル差を少なくすることが容易に設計可能となる。

以下、本発明を添付図面に基づいて詳細に説明する。

図１は本発明の一実施形態に係る平衡−不平衡変換回路の回路図であり、図２は図１の平衡−不平衡変換回路の周波数特性を示す図である。図中の平衡−不平衡変換回路は、入力端子Ｐ１、出力端子Ｐ２、Ｐ３、グランド端子Ｇｎｄ、結合回路Ｆｂ及びＬＣ直列回路Ｆｔを有した構成となっている。本実施形態の平衡−不平衡変換回路は、不平衡信号を入力端子Ｐ１に入力して、結合回路Ｆｂによって位相が互いに逆位相となる２つの信号からなる平衡信号をそれぞれ出力端子Ｐ２、Ｐ３より出力する。

結合回路Ｆｂは、主ストリップラインＳＬ１、副ストリップラインＳＬ２、ＳＬ３から構成される。主ストリップラインＳＬ１は入力端子Ｐ１に接続され、副ストリップラインＳＬ２は出力端子Ｐ２に接続され、副ストリップラインＳＬ３は出力端子Ｐ３に接続される。また、主ストリップラインＳＬ１、副ストリップラインＳＬ２、ＳＬ３は、グランド端子Ｇｎｄにもそれぞれ接続される。

また結合回路Ｆｂの構成においては、副ストリップラインの一方ＳＬ２が主ストリップラインＳＬ１に対しコムライン型に電磁静電結合させてあり、副ストリップラインの他方ＳＬ３が主ストリップラインＳＬ１に対しインターデジタル型に電磁静電結合させたものとなっている。それぞれの電磁静電結合における伝送特性は、図２（ａ）、（ｂ）に示すように、電磁静電結合される周波数帯域である通過域と、電磁静電結合されない周波数帯域である阻止域とが形成されている。

主ストリップラインＳＬ１と副ストリップラインの一方ＳＬ２とはコムライン型に電磁静電結合されるように配置される。具体的には、主ストリップラインＳＬ１の入力端子Ｐ１側と副ストリップラインの一方ＳＬ２の出力端子Ｐ２側が対向し、主ストリップラインＳＬ１のグランド端子Ｇｎｄ側と副ストリップラインの一方ＳＬ２のグランド端子Ｇｎｄ側が対向するようにして配置される。このような配置であれば、電流値はグランド端子Ｇｎｄ側で最大となることから、互いのグランド端子Ｇｎｄ側が対向していることにより、この対向部分で強い相互誘導が行われるので、コムライン型の電磁静電結合は誘導性を示すことになる。

一方、主ストリップラインＳＬ１と副ストリップラインの他方ＳＬ３とは、インターデジタル型に電磁静電結合されるように配置される。具体的には、主ストリップラインＳＬ１の入力端子Ｐ１側と副ストリップラインの他方ＳＬ３のグランド端子Ｇｎｄ側が対向し、主ストリップラインＳＬ１のグランド端子Ｇｎｄ側と副ストリップラインの他方ＳＬ３の出力端子Ｐ３側が対向するようにして配置される。このような配置であれば、互いのグランド端子Ｇｎｄが離れているので、相互誘導が弱くなり、インターデジタル型の電磁静電結合は容量性を示すことになる。

コムライン型の電磁静電結合とインターデジタル型の電磁静電結合を組み合わせた場合、電磁静電結合される周波数帯域の位相は、結合状態が異なっていることにより、位相が互いに逆位相となる。即ち、本実施形態においては、通過域での位相は逆位相となる。一方で、阻止域の位相は互いに同位相となる。

上述した構成によれば、誘導性の電磁静電結合をするコムライン型と容量性の電磁静電結合をするインターデジタル型を組み合わせることにより、出力される２つの信号の位相は、阻止域で同位相、通過域で逆位相になるので、この２つの信号を合成した信号は、図２（３）に示すように、阻止域で減衰量が大きく、通過域で通過性が高くなり、優れたフィルタ特性を得ることができるようになる。

ＬＣ直列回路Ｆｔは、主ストリップラインＳＬ１と入力端子Ｐ１との間に接続させたフィルタである。またＬＣ直列回路Ｆｔは一端側がグランド端子Ｇｎｄに接続され、構成するコンデンサＣ１とインダクタＬ１との直列共振によって特定の周波数帯域においてインピーダンスが極小となる。直列共振にＬＣ直列回路Ｆｔは、直列共振する周波数帯域の信号をグランド端子Ｇｎｄに通す、いわゆるスルー型のフィルタとしての機能を有する。

本実施形態の平衡−不平衡変換回路は、上記結合回路Ｆｂに加えて、主ストリップラインと入力端子との間に、フィルタを接続したので、通過域の近傍に減衰極が形成され、平衡−不平衡変換回路全体で優れたバンドパスフィルタ特性を得ることができるようになる。このように本発明の平衡−不平衡変換回路によれば、比較的簡単な回路構成により不要な周波数の信号を充分に除去することが可能となる。

しかも、主ストリップラインと入力端子の間に接続するフィルタは、一端側がグランド端子に接続されるＬＣ直列回路を有しているので、所定の周波数の信号をグランド端子に流すスルー型のフィルタとなっており、入力端子と主ストリップラインとの間に直列に接続される回路素子が減り挿入損失を少なくすることができる。

尚、本実施形態においては、図１に示すように、結合部ＦｂとＬＣ直列回路Ｆｔとの間にコンデンサＣ２を配置させているが、コンデンサＣ２は、インピーダンスの整合や、低周波帯域を全域的に減衰させるために用いたものであり、必ずしも必要とはしない。

このような平衡−不平衡変換回路は、例えば、積層セラミックの電子部品として構成することができる。

積層セラミック部品は、複数個の誘電体層を積層してなる積層体の内部にストリップライン等の導体パターンを配設したものである。誘電体層の材料としては、誘電体セラミック材料、焼結助剤、低融点ガラス材料等が用いられている。誘電体セラミック材料としては、例えばＴｉＯ_２−Ｎｄ_２Ｏ_３−ＢａＴｉＯ_３系等の高誘電率のセラミック材料が用いられ、これらのセラミック材料を用いる場合には、焼結温度が低いので、同時焼成により得られる積層体であっても後述するような高導電率材料を内蔵することができるので、インピーダンスの低い伝送線路を備えた部品とすることが可能である。また焼結温度を低くする為に用いる焼結助剤としては、例えば、ＢｉＶＯ_４、ＣｕＯ、Ｌｉ_２Ｏ、Ｂ_２Ｏ_３等が用いられ、各誘電体層の厚みは、例えば５μｍ〜３００μｍに設定される。積層体の内部に配設される導体パターンの材料としては、Ａｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料が用いられ、例えば５μｍ〜２５μｍの厚みに形成される。

また本実施形態においては、主ストリップライン及び一対の副ストリップラインがグランド端子に接続されていることによって、各ストリップラインのライン長が短くなり、構成する電子部品の小型化を可能としている。

また、上述した積層体は、例えば従来周知のセラミックグリーンシート積層法により製作される。具体的には、まずセラミック原料粉末に適当な有機溶剤等を添加・混合して泥漿状になすとともに、従来周知のドクターブレード法等を採用することによってセラミックグリーンシートを形成し、次に得られたセラミックグリーンシートにストリップライン等の回路配線（図示せず）やビアホール導体を形成してこれらを積層し、しかる後、この積層体を所定の大きさに分割して、高温で焼成することにより製作される。その後、得られた積層体の角部には、マイクロクラックの除去や欠けの発生を防止する目的で、バレル研磨等による面取りが施される。そして、積層体表面にはグランド端子や、入力端子、出力端子等の外部端子電極が被着・形成されており、外部端子電極の材料としてはＡｇ、Ａｇ−Ｐｄ、Ａｇ−Ｐｔ等のＡｇ合金を主成分とする導電材料等が用いられ、更にこの外部端端子電極の表面には、導電性接着剤の濡れ性を良好とするために、更にＮｉメッキやＡｕメッキ，Ｓｎメッキ，半田メッキ等のメッキ処理が施され、平衡−不平衡変換回路が構成された平衡−不平衡変換回路部品が得られる。

尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。

例えば、上述した平衡−不平衡変換回路は、主ストリップラインを一本の線路で示しているが、図３に示すように、主ストリップラインが、副ストリップラインの一方ＳＬ２に電磁静電結合される第１の結合部ＳＬ１ａと、副ストリップラインの他方ＳＬ３に電磁静電結合される第２の結合部ＳＬ１ｂとを有した構成としてもよく、このような構成にすることによって、２つの電磁静電結合に対して独立して調整をすることができるので、各々の出力端子から出力される平衡信号の２つの信号のレベル差を少なく設計することが可能となる。

また、上述した平衡−不平衡変換回路は、不平衡信号を平衡信号に変換する回路として用いているが、平衡信号を不平衡信号に変換する平衡−不平衡変換回路として用いることも可能である。

本発明の平衡−不平衡変換回路の一実施形態を示す回路図である。 （ａ）〜（ｃ）は本発明の平衡−不平衡変換部品の周波数特性を示す図である。 本発明の平衡−不平衡変換回路の他の実施形態を示す回路図である。 従来の平衡−不平衡変換回路の回路図である。 （ａ）及び（ｂ）は従来の平衡−不平衡変換回路のの周波数特性を示す図である。

符号の説明

Ｃ１、Ｃ２・・・コンデンサ
Ｆｂ・・・結合部
Ｆｔ・・・ＬＣ直列回路
Ｇｎｄ・・・グランド端子
Ｌ１・・・インダクタ
Ｐ１・・・入力端子
Ｐ２、３・・・出力端子
ＳＬ１・・・主ストリップライン
ＳＬ２、ＳＬ３・・・副ストリップライン

Claims (3)

1. 入力端子に接続された主ストリップラインと、各々が出力端子に接続された一対の副ストリップラインと、グランド端子とを備え、前記副ストリップラインの一方を前記主ストリップラインに対しコムライン型に電磁静電結合させるとともに、前記副ストリップラインの他方を前記主ストリップラインに対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、
   前記主ストリップラインと前記入力端子との間に、一端側が前記グランド端子に接続されるＬＣ直列回路を有したフィルタを接続させたことを特徴とする平衡−不平衡変換回路。
2. 前記主ストリップライン及び一対の副ストリップラインが前記グランド端子に接続されていることを特徴とする請求項１に記載の平衡−不平衡変換回路。
3. 前記主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第１の結合部と、前記副ストリップラインの他方に電磁静電結合される第２の結合部とを有していることを特徴とする請求項１または請求項２に記載の平衡−不平衡変換回路。

Images