JP2006014127A - 平衡−不平衡変換回路 - Google Patents
平衡−不平衡変換回路 Download PDFInfo
- Publication number
- JP2006014127A JP2006014127A JP2004190917A JP2004190917A JP2006014127A JP 2006014127 A JP2006014127 A JP 2006014127A JP 2004190917 A JP2004190917 A JP 2004190917A JP 2004190917 A JP2004190917 A JP 2004190917A JP 2006014127 A JP2006014127 A JP 2006014127A
- Authority
- JP
- Japan
- Prior art keywords
- balanced
- strip line
- conversion circuit
- sub
- unbalanced conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】比較的簡単な回路構成により不要な周波数の信号を充分に除去するとともに、挿入損失を少なくすることが可能な平衡−不平衡変換回路を提供する。
【解決手段】入力端子P1に接続された主ストリップラインSL1と、各々が出力端子P2、P3に接続された一対の副ストリップラインSL2、SL3と、グランド端子Gndとを備え、副ストリップラインの一方SL2を主ストリップラインSL1に対しコムライン型に電磁静電結合させるとともに、副ストリップラインの他方SL3を主ストリップラインSL1に対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、主ストリップラインSL1と入力端子P1との間に、一端側がグランド端子Gndに接続されるLC直列回路Ftを有したフィルタを接続させた。
【選択図】図1
【解決手段】入力端子P1に接続された主ストリップラインSL1と、各々が出力端子P2、P3に接続された一対の副ストリップラインSL2、SL3と、グランド端子Gndとを備え、副ストリップラインの一方SL2を主ストリップラインSL1に対しコムライン型に電磁静電結合させるとともに、副ストリップラインの他方SL3を主ストリップラインSL1に対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、主ストリップラインSL1と入力端子P1との間に、一端側がグランド端子Gndに接続されるLC直列回路Ftを有したフィルタを接続させた。
【選択図】図1
Description
本発明は、平衡信号及び不平衡信号を相互に変換する平衡−不平衡変換回路に関するものである。
従来より、携帯電話等の高周波通信機器には、不平衡信号をノイズの侵入が少ない平衡信号に変換する平衡−不平衡変換回路が用いられている。平衡信号に外部からノイズが侵入した場合、侵入したノイズは互いに位相が逆位相となる2つの信号に同時に影響して合成したときには相殺されるので、平衡信号は、ノイズの侵入の防止が特に求められる用途で利用されている。例えば高周波通信機器においては、アンテナに入力した不平衡信号を平衡−不平衡変換回路で平衡信号に変換して後段の受信回路に出力するようにしている。
かかる従来の平衡−不平衡変換回路としては、例えば図4に示すように、一端側が入力端子に接続された主ストリップラインを第1の結合部31と第2の結合部32とに区分するとともに、該各結合部31,32に、一端側が出力端子に接続され、他端側がグランド端子に接続された一対の副ストリップライン33,34をそれぞれインターデジタル型に電磁静電結合させた構成のものが知られており(例えば、特許文献1参照。)、かかる平衡−不平衡変換回路は、外部からの不平衡信号が入力端子を介して主ストリップラインに供給されると、該主ストリップラインと電磁静電結合されている一対の副ストリップラインにて互いに位相が逆位相となる2種類の信号からなる平衡信号が発生し、この平衡信号を2個の出力端子よりそれぞれ出力することによって平衡−不平衡変換回路として機能するものである。
また、上述した従来の平衡−不平衡変換回路は、入力端子と主ストリップラインとの間にLC並列回路を含んだバンドパスフィルタが接続されており、かかるバンドパスフィルタによって入力した不平衡信号に含まれている不要な周波数の信号を除去するようにしている。
特開2003―273686号公報
しかしながら、上述した従来の平衡−不平衡変換回路においては、阻止域の減衰量がとれず、不要な周波数の信号が充分に除去されないという問題があった。平衡信号として出力される2つの信号は後段の回路で合成されることになるが、合成したときに伝送特性がほぼ全周波数帯域で減衰量が半減されることになる。この為、阻止域の減衰量が充分なものとはならなくなる。信号の合成は一方の信号の位相を反転させて行うので、従来の平衡−不平衡変換回路のようにほぼ全周波数帯域で互いに位相が逆位相となっている2つの信号を合成した場合には、図5に示すように、ほぼ全周波数帯域で減衰量が半減されてしまう。
このため、主ストリップラインに接続するバンドパスフィルタは阻止域の減衰量を大きくするために回路構成が複雑なものとなり、またバンドパスフィルタを構成する素子数が増えるために通過域の挿入損失が大きくなるという問題を抱えていた。
本発明は上記欠点に鑑み案出されたもので、その目的は、比較的簡単な回路構成により不要な周波数の信号を充分に除去するとともに、挿入損失を少なくすることが可能な平衡−不平衡変換回路を提供することにある。
本発明の平衡−不平衡変換回路は、入力端子に接続された主ストリップラインと、各々が出力端子に接続された一対の副ストリップラインと、グランド端子とを備え、前記副ストリップラインの一方を前記主ストリップラインに対しコムライン型に電磁静電結合させるとともに、前記副ストリップラインの他方を前記主ストリップラインに対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、前記主ストリップラインと前記入力端子との間に、一端側が前記グランド端子に接続されるLC直列回路を有したフィルタを接続させたことを特徴とするものである。
また本発明の平衡−不平衡変換回路は、前記主ストリップライン及び一対の副ストリップラインが前記グランド端子に接続されていることを特徴とするものである。
更に本発明の平衡−不平衡変換回路は、前記主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第1の結合部と、前記副ストリップラインの他方に電磁静電結合される第2の結合部とを有していることを特徴とするものである。
本発明の平衡−不平衡変換回路によれば、誘導性の電磁静電結合をするコムライン型と容量性の電磁静電結合をするインターデジタル型を組み合わせることにより、出力される2つの信号の位相は、阻止域で同位相、通過域で逆位相になるので、この2つの信号を合成した信号は、阻止域で減衰量が大きく、通過域で通過性が高くなり、優れたフィルタ特性を得ることができるようになる。これに加えて、主ストリップラインと入力端子との間に、フィルタを接続したので、通過域の近傍に減衰極が形成され、平衡−不平衡変換回路全体で優れたバンドパスフィルタ特性を得ることができるようになる。このように本発明の平衡−不平衡変換回路によれば、比較的簡単な回路構成により不要な周波数の信号を充分に除去することが可能となる。
しかも、主ストリップラインと入力端子の間に接続するフィルタは、一端側がグランド端子に接続されるLC直列回路を有しているので、所定の周波数の信号をグランド端子に流すスルー型のフィルタとなっており、入力端子と主ストリップラインとの間に直列に接続される回路素子が減り挿入損失を少なくすることができる。
また本発明の平衡−不平衡変換回路によれば、主ストリップライン及び一対の副ストリップラインがグランド端子に接続されていることから、各ストリップラインが1/4λに設定され、各ストリップラインのライン長が短くなるので、構成される電子部品を小型にすることができる。
更に本発明の平衡−不平衡変換回路によれば、主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第1の結合部と、前記副ストリップラインの他方に電磁静電結合される第2の結合部とを有していることから、上記2つの電磁静電結合に対して独立して調整をすることができるので、各々の出力端子から出力される平衡信号の2つの信号のレベル差を少なくすることが容易に設計可能となる。
以下、本発明を添付図面に基づいて詳細に説明する。
図1は本発明の一実施形態に係る平衡−不平衡変換回路の回路図であり、図2は図1の平衡−不平衡変換回路の周波数特性を示す図である。図中の平衡−不平衡変換回路は、入力端子P1、出力端子P2、P3、グランド端子Gnd、結合回路Fb及びLC直列回路Ftを有した構成となっている。本実施形態の平衡−不平衡変換回路は、不平衡信号を入力端子P1に入力して、結合回路Fbによって位相が互いに逆位相となる2つの信号からなる平衡信号をそれぞれ出力端子P2、P3より出力する。
結合回路Fbは、主ストリップラインSL1、副ストリップラインSL2、SL3から構成される。主ストリップラインSL1は入力端子P1に接続され、副ストリップラインSL2は出力端子P2に接続され、副ストリップラインSL3は出力端子P3に接続される。また、主ストリップラインSL1、副ストリップラインSL2、SL3は、グランド端子Gndにもそれぞれ接続される。
また結合回路Fbの構成においては、副ストリップラインの一方SL2が主ストリップラインSL1に対しコムライン型に電磁静電結合させてあり、副ストリップラインの他方SL3が主ストリップラインSL1に対しインターデジタル型に電磁静電結合させたものとなっている。それぞれの電磁静電結合における伝送特性は、図2(a)、(b)に示すように、電磁静電結合される周波数帯域である通過域と、電磁静電結合されない周波数帯域である阻止域とが形成されている。
主ストリップラインSL1と副ストリップラインの一方SL2とはコムライン型に電磁静電結合されるように配置される。具体的には、主ストリップラインSL1の入力端子P1側と副ストリップラインの一方SL2の出力端子P2側が対向し、主ストリップラインSL1のグランド端子Gnd側と副ストリップラインの一方SL2のグランド端子Gnd側が対向するようにして配置される。このような配置であれば、電流値はグランド端子Gnd側で最大となることから、互いのグランド端子Gnd側が対向していることにより、この対向部分で強い相互誘導が行われるので、コムライン型の電磁静電結合は誘導性を示すことになる。
一方、主ストリップラインSL1と副ストリップラインの他方SL3とは、インターデジタル型に電磁静電結合されるように配置される。具体的には、主ストリップラインSL1の入力端子P1側と副ストリップラインの他方SL3のグランド端子Gnd側が対向し、主ストリップラインSL1のグランド端子Gnd側と副ストリップラインの他方SL3の出力端子P3側が対向するようにして配置される。このような配置であれば、互いのグランド端子Gndが離れているので、相互誘導が弱くなり、インターデジタル型の電磁静電結合は容量性を示すことになる。
コムライン型の電磁静電結合とインターデジタル型の電磁静電結合を組み合わせた場合、電磁静電結合される周波数帯域の位相は、結合状態が異なっていることにより、位相が互いに逆位相となる。即ち、本実施形態においては、通過域での位相は逆位相となる。一方で、阻止域の位相は互いに同位相となる。
上述した構成によれば、誘導性の電磁静電結合をするコムライン型と容量性の電磁静電結合をするインターデジタル型を組み合わせることにより、出力される2つの信号の位相は、阻止域で同位相、通過域で逆位相になるので、この2つの信号を合成した信号は、図2(3)に示すように、阻止域で減衰量が大きく、通過域で通過性が高くなり、優れたフィルタ特性を得ることができるようになる。
LC直列回路Ftは、主ストリップラインSL1と入力端子P1との間に接続させたフィルタである。またLC直列回路Ftは一端側がグランド端子Gndに接続され、構成するコンデンサC1とインダクタL1との直列共振によって特定の周波数帯域においてインピーダンスが極小となる。直列共振にLC直列回路Ftは、直列共振する周波数帯域の信号をグランド端子Gndに通す、いわゆるスルー型のフィルタとしての機能を有する。
本実施形態の平衡−不平衡変換回路は、上記結合回路Fbに加えて、主ストリップラインと入力端子との間に、フィルタを接続したので、通過域の近傍に減衰極が形成され、平衡−不平衡変換回路全体で優れたバンドパスフィルタ特性を得ることができるようになる。このように本発明の平衡−不平衡変換回路によれば、比較的簡単な回路構成により不要な周波数の信号を充分に除去することが可能となる。
しかも、主ストリップラインと入力端子の間に接続するフィルタは、一端側がグランド端子に接続されるLC直列回路を有しているので、所定の周波数の信号をグランド端子に流すスルー型のフィルタとなっており、入力端子と主ストリップラインとの間に直列に接続される回路素子が減り挿入損失を少なくすることができる。
尚、本実施形態においては、図1に示すように、結合部FbとLC直列回路Ftとの間にコンデンサC2を配置させているが、コンデンサC2は、インピーダンスの整合や、低周波帯域を全域的に減衰させるために用いたものであり、必ずしも必要とはしない。
このような平衡−不平衡変換回路は、例えば、積層セラミックの電子部品として構成することができる。
積層セラミック部品は、複数個の誘電体層を積層してなる積層体の内部にストリップライン等の導体パターンを配設したものである。誘電体層の材料としては、誘電体セラミック材料、焼結助剤、低融点ガラス材料等が用いられている。誘電体セラミック材料としては、例えばTiO2−Nd2O3−BaTiO3系等の高誘電率のセラミック材料が用いられ、これらのセラミック材料を用いる場合には、焼結温度が低いので、同時焼成により得られる積層体であっても後述するような高導電率材料を内蔵することができるので、インピーダンスの低い伝送線路を備えた部品とすることが可能である。また焼結温度を低くする為に用いる焼結助剤としては、例えば、BiVO4、CuO、Li2O、B2O3等が用いられ、各誘電体層の厚みは、例えば5μm〜300μmに設定される。積層体の内部に配設される導体パターンの材料としては、Ag、Ag−Pd、Ag−Pt等のAg合金を主成分とする導電材料が用いられ、例えば5μm〜25μmの厚みに形成される。
また本実施形態においては、主ストリップライン及び一対の副ストリップラインがグランド端子に接続されていることによって、各ストリップラインのライン長が短くなり、構成する電子部品の小型化を可能としている。
また、上述した積層体は、例えば従来周知のセラミックグリーンシート積層法により製作される。具体的には、まずセラミック原料粉末に適当な有機溶剤等を添加・混合して泥漿状になすとともに、従来周知のドクターブレード法等を採用することによってセラミックグリーンシートを形成し、次に得られたセラミックグリーンシートにストリップライン等の回路配線(図示せず)やビアホール導体を形成してこれらを積層し、しかる後、この積層体を所定の大きさに分割して、高温で焼成することにより製作される。その後、得られた積層体の角部には、マイクロクラックの除去や欠けの発生を防止する目的で、バレル研磨等による面取りが施される。そして、積層体表面にはグランド端子や、入力端子、出力端子等の外部端子電極が被着・形成されており、外部端子電極の材料としてはAg、Ag−Pd、Ag−Pt等のAg合金を主成分とする導電材料等が用いられ、更にこの外部端端子電極の表面には、導電性接着剤の濡れ性を良好とするために、更にNiメッキやAuメッキ,Snメッキ,半田メッキ等のメッキ処理が施され、平衡−不平衡変換回路が構成された平衡−不平衡変換回路部品が得られる。
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
例えば、上述した平衡−不平衡変換回路は、主ストリップラインを一本の線路で示しているが、図3に示すように、主ストリップラインが、副ストリップラインの一方SL2に電磁静電結合される第1の結合部SL1aと、副ストリップラインの他方SL3に電磁静電結合される第2の結合部SL1bとを有した構成としてもよく、このような構成にすることによって、2つの電磁静電結合に対して独立して調整をすることができるので、各々の出力端子から出力される平衡信号の2つの信号のレベル差を少なく設計することが可能となる。
また、上述した平衡−不平衡変換回路は、不平衡信号を平衡信号に変換する回路として用いているが、平衡信号を不平衡信号に変換する平衡−不平衡変換回路として用いることも可能である。
C1、C2・・・コンデンサ
Fb・・・結合部
Ft・・・LC直列回路
Gnd・・・グランド端子
L1・・・インダクタ
P1・・・入力端子
P2、3・・・出力端子
SL1・・・主ストリップライン
SL2、SL3・・・副ストリップライン
Fb・・・結合部
Ft・・・LC直列回路
Gnd・・・グランド端子
L1・・・インダクタ
P1・・・入力端子
P2、3・・・出力端子
SL1・・・主ストリップライン
SL2、SL3・・・副ストリップライン
Claims (3)
- 入力端子に接続された主ストリップラインと、各々が出力端子に接続された一対の副ストリップラインと、グランド端子とを備え、前記副ストリップラインの一方を前記主ストリップラインに対しコムライン型に電磁静電結合させるとともに、前記副ストリップラインの他方を前記主ストリップラインに対しインターデジタル型に電磁静電結合させてなる平衡−不平衡変換回路であって、
前記主ストリップラインと前記入力端子との間に、一端側が前記グランド端子に接続されるLC直列回路を有したフィルタを接続させたことを特徴とする平衡−不平衡変換回路。 - 前記主ストリップライン及び一対の副ストリップラインが前記グランド端子に接続されていることを特徴とする請求項1に記載の平衡−不平衡変換回路。
- 前記主ストリップラインが、前記副ストリップラインの一方に電磁静電結合される第1の結合部と、前記副ストリップラインの他方に電磁静電結合される第2の結合部とを有していることを特徴とする請求項1または請求項2に記載の平衡−不平衡変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190917A JP2006014127A (ja) | 2004-06-29 | 2004-06-29 | 平衡−不平衡変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004190917A JP2006014127A (ja) | 2004-06-29 | 2004-06-29 | 平衡−不平衡変換回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006014127A true JP2006014127A (ja) | 2006-01-12 |
Family
ID=35780782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004190917A Pending JP2006014127A (ja) | 2004-06-29 | 2004-06-29 | 平衡−不平衡変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006014127A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232435A (ja) * | 2008-03-21 | 2009-10-08 | National Chiao Tung Univ | 平衡−不平衡変換機能を備えたバンドパスフィルタ |
JP2010074249A (ja) * | 2008-09-16 | 2010-04-02 | Taiyo Yuden Co Ltd | パワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュール |
JP2011087800A (ja) * | 2009-10-23 | 2011-05-06 | Olympus Corp | 内視鏡システム |
JPWO2021053934A1 (ja) * | 2019-09-17 | 2021-03-25 |
-
2004
- 2004-06-29 JP JP2004190917A patent/JP2006014127A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009232435A (ja) * | 2008-03-21 | 2009-10-08 | National Chiao Tung Univ | 平衡−不平衡変換機能を備えたバンドパスフィルタ |
JP2010074249A (ja) * | 2008-09-16 | 2010-04-02 | Taiyo Yuden Co Ltd | パワーデバイダ回路とその素子並びにその回路を備えた回路基板及び回路モジュール |
JP2011087800A (ja) * | 2009-10-23 | 2011-05-06 | Olympus Corp | 内視鏡システム |
US9089255B2 (en) | 2009-10-23 | 2015-07-28 | Olympus Corporation | Endoscope system |
JPWO2021053934A1 (ja) * | 2019-09-17 | 2021-03-25 | ||
WO2021053934A1 (ja) * | 2019-09-17 | 2021-03-25 | 株式会社村田製作所 | バラン |
US12021497B2 (en) | 2019-09-17 | 2024-06-25 | Murata Manufacturing Co., Ltd. | Balun |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1536558B1 (en) | Balun | |
US7663448B2 (en) | Laminated balun with an integrally mounted matching circuit | |
US20070176712A1 (en) | High frequency filter | |
JP2004312065A (ja) | 受動部品 | |
US8120446B2 (en) | Electronic component | |
JP4693587B2 (ja) | バンドパスフィルタ | |
JP2005159512A (ja) | 積層型バンドパスフィルタ | |
US6335663B1 (en) | Multiplexer/branching filter | |
JP2006014127A (ja) | 平衡−不平衡変換回路 | |
JP4895982B2 (ja) | フィルタ装置 | |
JP2011147090A (ja) | 積層型マルチプレクサ、積層型トリプレクサ及びフィルタ回路 | |
JP2007288253A (ja) | 積層型lcフィルタ | |
JP3204753B2 (ja) | 共用器 | |
JP3916061B2 (ja) | バンドパスフィルタ | |
JP4457363B2 (ja) | バンドパスフィルタ | |
JPH11225033A (ja) | 積層型バンドパスフィルタ | |
JP2003069362A (ja) | ダイプレクサ | |
JP2002164710A (ja) | 積層型デュプレクサ | |
JP2003179404A (ja) | 積層型誘電体フィルタ | |
JP3676885B2 (ja) | チップ型積層フィルタ | |
JP2004266696A (ja) | 積層型バンドパスフィルタ | |
JP2005079657A (ja) | 積層フィルタ | |
JP2006157306A (ja) | 受動部品 | |
JPH06132704A (ja) | 積層型誘電体フィルタ | |
JP2005295300A (ja) | 誘電体フィルタ |