JPH06132704A - 積層型誘電体フィルタ - Google Patents
積層型誘電体フィルタInfo
- Publication number
- JPH06132704A JPH06132704A JP28330292A JP28330292A JPH06132704A JP H06132704 A JPH06132704 A JP H06132704A JP 28330292 A JP28330292 A JP 28330292A JP 28330292 A JP28330292 A JP 28330292A JP H06132704 A JPH06132704 A JP H06132704A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resonance
- capacitance
- resonant
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
(57)【要約】
【目的】共振素子間の誘導結合度を調整可能として、所
望の帯域幅が得られる積層型誘電体フィルタを提供す
る。 【構成】アース電極７０に一端部がそれぞれ接続されて
１／４波長型ストリップライン共振器を構成する共振素
子２１、２３を誘電体層１０３および１０７の右側面上
にそれぞれ形成する。共振素子２１の開放端に対向する
内層アース電極８１、８２を誘電体層１０２、１０４の
右側面上にそれぞれ形成し、共振素子２３の開放端に対
向する内層アース電極８３、８４を誘電体層１０６、１
０８の右側面上にそれぞれ形成する。共振素子２１に対
向する容量結合電極１１および共振素子２３に対向する
容量結合電極１３を誘電体層１０４および１０６の右側
面上にそれぞれ設けこれらの容量結合電極１１および１
３をビアホール１２で結合する。
望の帯域幅が得られる積層型誘電体フィルタを提供す
る。 【構成】アース電極７０に一端部がそれぞれ接続されて
１／４波長型ストリップライン共振器を構成する共振素
子２１、２３を誘電体層１０３および１０７の右側面上
にそれぞれ形成する。共振素子２１の開放端に対向する
内層アース電極８１、８２を誘電体層１０２、１０４の
右側面上にそれぞれ形成し、共振素子２３の開放端に対
向する内層アース電極８３、８４を誘電体層１０６、１
０８の右側面上にそれぞれ形成する。共振素子２１に対
向する容量結合電極１１および共振素子２３に対向する
容量結合電極１３を誘電体層１０４および１０６の右側
面上にそれぞれ設けこれらの容量結合電極１１および１
３をビアホール１２で結合する。
Description
【０００１】
【産業上の利用分野】本発明は積層型誘電体フィルタに
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
関し、特に携帯用電話機等の高周波回路無線機器に利用
する高周波回路フィルタや、アンテナデュプレクサ等に
使用される積層型誘電体フィルタに関する。
【０００２】
【従来の技術】図１９、２０は、それぞれ本発明者らが
案出した積層型誘電体フィルタの模式展開図および斜視
図である（特願平４ー１０５７２３号参照）。
案出した積層型誘電体フィルタの模式展開図および斜視
図である（特願平４ー１０５７２３号参照）。
【０００３】この積層型誘電体フィルタにおいては、ア
ース電極に一端部が接続されて１／４波長型ストリップ
ライン共振器を構成する共振素子２１、２２、２４およ
び２３並びにアース電極に一端部が接続されかつ他端部
が共振素子２１、２２、２４および２３の開放端から所
定の間隔離れて共振素子２１、２２、２４および２３と
それぞれ対向する電極３１、３２、３４および３３を誘
電体層３０２、３０４、３０６および３０８の右側面上
にそれぞれ形成し、誘電体層３０８の右側面上に、右側
面にアース電極が形成される誘電体層３１０を積層し、
誘電体層３０２、３０４、３０６、３０８および３１０
を一体に構成して積層体１００を形成する。
ース電極に一端部が接続されて１／４波長型ストリップ
ライン共振器を構成する共振素子２１、２２、２４およ
び２３並びにアース電極に一端部が接続されかつ他端部
が共振素子２１、２２、２４および２３の開放端から所
定の間隔離れて共振素子２１、２２、２４および２３と
それぞれ対向する電極３１、３２、３４および３３を誘
電体層３０２、３０４、３０６および３０８の右側面上
にそれぞれ形成し、誘電体層３０８の右側面上に、右側
面にアース電極が形成される誘電体層３１０を積層し、
誘電体層３０２、３０４、３０６、３０８および３１０
を一体に構成して積層体１００を形成する。
【０００４】次に、図２０に示すように、積層体１００
の上面、入力端子部６１、出力端子部６２を除く側面、
並びに入力端子部６３、出力端子部６４を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部６１内に、アース電極７０と絶縁されかつ入
力端側の共振素子２１と対向する入力端子５１を形成す
る。そして積層体１００の下面の入力端子部６３内にも
アース電極７０と絶縁されかつ入力端子５１と接続され
る入力端子５３を形成する。また同様に、積層体１００
の側面の出力端子部６２内に、アース電極７０と絶縁さ
れかつ出力端側の共振素子２３と対向する出力端子５２
を形成する。そして、積層体１００の下面の出力端子部
６４内にも、アース電極７０と絶縁されかつ出力端子５
２と接続される出力端子５４を形成する。
の上面、入力端子部６１、出力端子部６２を除く側面、
並びに入力端子部６３、出力端子部６４を除く下面にア
ース電極７０を形成する。さらに積層体１００の側面の
入力端子部６１内に、アース電極７０と絶縁されかつ入
力端側の共振素子２１と対向する入力端子５１を形成す
る。そして積層体１００の下面の入力端子部６３内にも
アース電極７０と絶縁されかつ入力端子５１と接続され
る入力端子５３を形成する。また同様に、積層体１００
の側面の出力端子部６２内に、アース電極７０と絶縁さ
れかつ出力端側の共振素子２３と対向する出力端子５２
を形成する。そして、積層体１００の下面の出力端子部
６４内にも、アース電極７０と絶縁されかつ出力端子５
２と接続される出力端子５４を形成する。
【０００５】上述した積層型誘電体フィルタの等価回路
は図２１に示すようになる。図２１において、静電容量
１５１は入力端側の共振素子２１と入力端子５１との間
に形成される静電容量であり、静電容量１５２は出力端
側の共振素子２３と出力端子５２との間に形成される静
電容量である。また、静電容量１２１、１２２、１２
４、１２３はそれぞれ共振素子２１、２２、２４、２３
の開放端と電極３１、３２、３４、３３との間の静電容
量であり、これらの静電容量１２１、１２２、１２４、
１２３が存在することによって、共振素子２１と共振素
子２２はインダクタンス１３２によって、共振素子２２
と共振素子２４はインダクタンス１３４によって、共振
素子２４と共振素子２３はインダクタンス１３５によっ
てそれぞれ結合され、コムライン型のバンドパスフィル
タを構成している。なお、並列共振回路の静電容量２１
１、２２１、２４１および２３１並びにインダクタンス
２１２、２２２、２４２および２３２は共振素子２１、
２２、２４および２３をそれぞれ等価変換したときの静
電容量およびインダクタンスである。
は図２１に示すようになる。図２１において、静電容量
１５１は入力端側の共振素子２１と入力端子５１との間
に形成される静電容量であり、静電容量１５２は出力端
側の共振素子２３と出力端子５２との間に形成される静
電容量である。また、静電容量１２１、１２２、１２
４、１２３はそれぞれ共振素子２１、２２、２４、２３
の開放端と電極３１、３２、３４、３３との間の静電容
量であり、これらの静電容量１２１、１２２、１２４、
１２３が存在することによって、共振素子２１と共振素
子２２はインダクタンス１３２によって、共振素子２２
と共振素子２４はインダクタンス１３４によって、共振
素子２４と共振素子２３はインダクタンス１３５によっ
てそれぞれ結合され、コムライン型のバンドパスフィル
タを構成している。なお、並列共振回路の静電容量２１
１、２２１、２４１および２３１並びにインダクタンス
２１２、２２２、２４２および２３２は共振素子２１、
２２、２４および２３をそれぞれ等価変換したときの静
電容量およびインダクタンスである。
【０００６】この積層型誘電体フィルタにおいては、共
振素子２１、２２、２４および２３のそれぞれの主面を
積層方向とは略垂直な方向に配置しているから、フィル
タの横幅は大幅に小さくなり、実装の専有面積を大幅に
小さくすることができる。
振素子２１、２２、２４および２３のそれぞれの主面を
積層方向とは略垂直な方向に配置しているから、フィル
タの横幅は大幅に小さくなり、実装の専有面積を大幅に
小さくすることができる。
【０００７】また、本発明者達は同じく特願平４−１０
５７２３号において、図２２の模式展開図に示すような
積層型誘電体フィルタも提案している。この積層型誘電
体フィルタは、上述した図１９に示す積層型誘電体フィ
ルタに対してさらに、共振素子２１および２２の開放端
側に共に対向する内層アース電極８７を誘電体層３０３
の右側面上に設け、共振素子２２および２４の開放端側
に共に対向する内層アース電極８８を誘電体層３０５の
右側面上に設け、共振素子２４および２３の開放端側に
共に対向する内層アース電極８９を誘電体層３０７の右
側面上に設けた構成となっている。なお、入力端側の共
振素子２１は入力端子５１とは直接対向せず、誘電体層
３０１の右側面上に共振素子２１と対向して設けられた
入力用接続電極４５が共振素子２１と入力端子５１との
間に設けられている。また、出力端側の共振素子２３も
出力端子５２とは直接対向せず、誘電体層３０９の右側
面上に共振素子２３と対向して設けられた出力用接続電
極４６が共振素子２３と出力端子５２との間に設けられ
ている。
５７２３号において、図２２の模式展開図に示すような
積層型誘電体フィルタも提案している。この積層型誘電
体フィルタは、上述した図１９に示す積層型誘電体フィ
ルタに対してさらに、共振素子２１および２２の開放端
側に共に対向する内層アース電極８７を誘電体層３０３
の右側面上に設け、共振素子２２および２４の開放端側
に共に対向する内層アース電極８８を誘電体層３０５の
右側面上に設け、共振素子２４および２３の開放端側に
共に対向する内層アース電極８９を誘電体層３０７の右
側面上に設けた構成となっている。なお、入力端側の共
振素子２１は入力端子５１とは直接対向せず、誘電体層
３０１の右側面上に共振素子２１と対向して設けられた
入力用接続電極４５が共振素子２１と入力端子５１との
間に設けられている。また、出力端側の共振素子２３も
出力端子５２とは直接対向せず、誘電体層３０９の右側
面上に共振素子２３と対向して設けられた出力用接続電
極４６が共振素子２３と出力端子５２との間に設けられ
ている。
【０００８】この積層型誘電体フィルタの等価回路は図
２３に示すようになる。図２１に示した等価回路にさら
に静電容量１８１〜１８６が加わった構成となってい
る。図２３において、静電容量１８１は共振素子２１の
開放端側と内層アース電極８７との間に形成される静電
容量であり、静電容量１８２および１８３はそれぞれ共
振素子２２の開放端側と内層アース電極８７および８８
との間に形成される静電容量であり、静電容量１８４お
よび１８５はそれぞれ共振素子２４の開放端側と内層ア
ース電極８８および８９との間に形成される静電容量で
あり、静電容量１８６は共振素子２３の開放端側と内層
アース電極８９との間に形成される静電容量である。
２３に示すようになる。図２１に示した等価回路にさら
に静電容量１８１〜１８６が加わった構成となってい
る。図２３において、静電容量１８１は共振素子２１の
開放端側と内層アース電極８７との間に形成される静電
容量であり、静電容量１８２および１８３はそれぞれ共
振素子２２の開放端側と内層アース電極８７および８８
との間に形成される静電容量であり、静電容量１８４お
よび１８５はそれぞれ共振素子２４の開放端側と内層ア
ース電極８８および８９との間に形成される静電容量で
あり、静電容量１８６は共振素子２３の開放端側と内層
アース電極８９との間に形成される静電容量である。
【０００９】この積層型誘電体フィルタにおいては、共
振素子２１、２２、２４および２３の開放端側と対向す
る内層アース電極８７、８８、８９を設けている。従っ
て、内層アース電極８７、８８、８９と対向している共
振素子２１、２２、２４および２３の開放端側の部分は
アースにより近くなり、共振素子２１、２２、２４およ
び２３の開放端側と内層アース電極８７、８８、８９と
の間には静電容量１８１〜１８６がそれぞれ形成され、
この静電容量１８１〜１８６も共振素子２１、２２、２
４および２３を等価変換したときの並列共振回路の静電
容量２１１、２２１、２４１および２３１に付加される
ことになる。従って、共振周波数を同一とすれば、並列
共振回路のインダクタンスは小さくて済むことになり、
共振素子２１、２２、２４および２３の長さもより短く
なり、積層型誘電体フィルタ全体の長さも短くすること
ができる。
振素子２１、２２、２４および２３の開放端側と対向す
る内層アース電極８７、８８、８９を設けている。従っ
て、内層アース電極８７、８８、８９と対向している共
振素子２１、２２、２４および２３の開放端側の部分は
アースにより近くなり、共振素子２１、２２、２４およ
び２３の開放端側と内層アース電極８７、８８、８９と
の間には静電容量１８１〜１８６がそれぞれ形成され、
この静電容量１８１〜１８６も共振素子２１、２２、２
４および２３を等価変換したときの並列共振回路の静電
容量２１１、２２１、２４１および２３１に付加される
ことになる。従って、共振周波数を同一とすれば、並列
共振回路のインダクタンスは小さくて済むことになり、
共振素子２１、２２、２４および２３の長さもより短く
なり、積層型誘電体フィルタ全体の長さも短くすること
ができる。
【００１０】また、内層アース電極８７、８８および８
９と対向している共振素子２１、２２、２４および２３
の開放端側の部分は内層アースによって互いに隔てられ
ているため、内層アース電極８７、８８および８９と対
向している開放端側の部分の共振素子同士の結合が弱く
なる。従って、共振素子同士の結合は内層アース電極８
７、８８および８９と重ならない部分で主として結合す
るようになる。このことは、実質的に共振素子の電気長
が短くなったことを意味する。このように電気長が短く
なると、共振素子同士を結合する分布定数素子のリアク
タンスも小さくなり、共振素子同士が強く誘導結合する
ようになり、フィルタの特性が広帯域化する。
９と対向している共振素子２１、２２、２４および２３
の開放端側の部分は内層アースによって互いに隔てられ
ているため、内層アース電極８７、８８および８９と対
向している開放端側の部分の共振素子同士の結合が弱く
なる。従って、共振素子同士の結合は内層アース電極８
７、８８および８９と重ならない部分で主として結合す
るようになる。このことは、実質的に共振素子の電気長
が短くなったことを意味する。このように電気長が短く
なると、共振素子同士を結合する分布定数素子のリアク
タンスも小さくなり、共振素子同士が強く誘導結合する
ようになり、フィルタの特性が広帯域化する。
【００１１】
【発明が解決しようとする課題】しかしながら、図１９
に示す積層型誘電体フィルタにおいては、共振素子２
１、２２、２４、２３の主面同士が対向する構造となっ
ているから、共振素子間の誘導結合が強くなりすぎ、そ
の結果フィルタの特性が広帯域化しすぎるという問題が
あった。
に示す積層型誘電体フィルタにおいては、共振素子２
１、２２、２４、２３の主面同士が対向する構造となっ
ているから、共振素子間の誘導結合が強くなりすぎ、そ
の結果フィルタの特性が広帯域化しすぎるという問題が
あった。
【００１２】また、図２２に示す積層型誘電体フィルタ
においては、共振素子２１、２２、２４および２３の長
さをより短くすることができるが、内層アース電極８
７、８８、８９を設けることによってますます共振素子
同士が強く誘導結合するようになり、フィルタの特性が
さらに広帯域化してしまい、狭帯域フィルタを得ること
ができないという問題があった。
においては、共振素子２１、２２、２４および２３の長
さをより短くすることができるが、内層アース電極８
７、８８、８９を設けることによってますます共振素子
同士が強く誘導結合するようになり、フィルタの特性が
さらに広帯域化してしまい、狭帯域フィルタを得ること
ができないという問題があった。
【００１３】従って、本発明の一目的は、共振素子間の
誘導結合度を調整可能として、所望の帯域幅が得られる
積層型誘電体フィルタを提供することにある。
誘導結合度を調整可能として、所望の帯域幅が得られる
積層型誘電体フィルタを提供することにある。
【００１４】また、本発明の他の目的は、積層型誘電体
フィルタを小型化してもフィルタの特性が広帯域化しす
ぎることのない積層型誘電体フィルタを提供することに
ある。
フィルタを小型化してもフィルタの特性が広帯域化しす
ぎることのない積層型誘電体フィルタを提供することに
ある。
【００１５】
【課題を解決するための手段】本発明によれば、複数の
片側短絡型共振素子が積層された積層型誘電体フィルタ
において、前記複数の共振素子のそれぞれの主面を前記
積層方向とは略垂直な方向に配置し、さらに前記複数の
共振素子のうち少なくとも一組の最近接する共振素子に
共に対向する容量結合電極を設けたことを特徴とする積
層型誘電体フィルタが得られる。
片側短絡型共振素子が積層された積層型誘電体フィルタ
において、前記複数の共振素子のそれぞれの主面を前記
積層方向とは略垂直な方向に配置し、さらに前記複数の
共振素子のうち少なくとも一組の最近接する共振素子に
共に対向する容量結合電極を設けたことを特徴とする積
層型誘電体フィルタが得られる。
【００１６】本発明の積層型誘電体フィルタにおいて
は、好ましくは、前記少なくとも一組の最近接する共振
素子の開放端側に共に対向する内層アース電極がさらに
設けられる。
は、好ましくは、前記少なくとも一組の最近接する共振
素子の開放端側に共に対向する内層アース電極がさらに
設けられる。
【００１７】また、本発明の積層型誘電体フィルタにお
いては、前記少なくとも一組の最近接する共振素子間に
前記共振素子の全面に共に対向する内部アース電極をさ
らに設けることもできる。
いては、前記少なくとも一組の最近接する共振素子間に
前記共振素子の全面に共に対向する内部アース電極をさ
らに設けることもできる。
【００１８】
【作用】本発明においては、複数の片側短絡型共振素子
が積層された積層型誘電体フィルタにおいて、前記複数
の共振素子のそれぞれの主面を前記積層方向とは略垂直
な方向に配置しているから、フィルタの横幅は大幅に小
さくなって実装の専有面積を大幅に小さくすることがで
きるばかりでなく、さらに前記複数の共振素子のうち少
なくとも一組の最近接する共振素子に共に対向する容量
結合電極を設けているから、この容量結合電極とこの少
なくとも一組の最近接する共振素子との間にはそれぞれ
容量が形成される。そしてこれらの容量の合成容量がこ
の少なくとも一組の最近接する共振素子間に形成される
誘導結合と並列に接続されることになるから、この容量
によって共振素子間に形成される誘導結合を抑制するこ
とができる。従って、この容量の値を調整することによ
って共振素子間の結合度を調整することができ、所望の
帯域幅を有するフィルタを得ることができる。なお、こ
の容量の調整は、共振素子と容量結合電極との重なり面
積およびこれらの間の距離を変化させることによって容
易に行うことができる。
が積層された積層型誘電体フィルタにおいて、前記複数
の共振素子のそれぞれの主面を前記積層方向とは略垂直
な方向に配置しているから、フィルタの横幅は大幅に小
さくなって実装の専有面積を大幅に小さくすることがで
きるばかりでなく、さらに前記複数の共振素子のうち少
なくとも一組の最近接する共振素子に共に対向する容量
結合電極を設けているから、この容量結合電極とこの少
なくとも一組の最近接する共振素子との間にはそれぞれ
容量が形成される。そしてこれらの容量の合成容量がこ
の少なくとも一組の最近接する共振素子間に形成される
誘導結合と並列に接続されることになるから、この容量
によって共振素子間に形成される誘導結合を抑制するこ
とができる。従って、この容量の値を調整することによ
って共振素子間の結合度を調整することができ、所望の
帯域幅を有するフィルタを得ることができる。なお、こ
の容量の調整は、共振素子と容量結合電極との重なり面
積およびこれらの間の距離を変化させることによって容
易に行うことができる。
【００１９】また、積層型誘電体フィルタが共振素子の
開放端側と対向する内層アース電極をさらに有するよう
にすることによって、共振素子の開放端側と内層アース
との間に形成される静電容量も共振素子を等価変換した
ときの並列共振回路の静電容量に付加されることになる
から、共振周波数を同一とすれば、並列共振回路のイン
ダクタンスは小さくて済むことになり、その結果、共振
素子の長さもより短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。
開放端側と対向する内層アース電極をさらに有するよう
にすることによって、共振素子の開放端側と内層アース
との間に形成される静電容量も共振素子を等価変換した
ときの並列共振回路の静電容量に付加されることになる
から、共振周波数を同一とすれば、並列共振回路のイン
ダクタンスは小さくて済むことになり、その結果、共振
素子の長さもより短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。
【００２０】この場合に、積層型誘電体フィルタを小型
化するために内層アース電極と共振素子との対向面積を
増加させていくと、共振素子同士がますます強く誘導結
合してフィルタの特性を広帯域化させすぎてしまうとい
う問題が発生するが、本発明においては最近接する共振
素子に共に対向する容量結合電極を設けているから、こ
の容量結合電極と共振素子との間に形成される容量によ
って共振素子間に形成される誘導結合を抑制することが
でき、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子の開放端側に対向する内層アー
ス電極と、最近接する共振素子に共に対向する容量結合
電極とを設けることによって、積層型誘電体フィルタを
小型化してもフィルタの特性が広帯域化しすぎることの
ない積層型誘電体フィルタを得ることができる。
化するために内層アース電極と共振素子との対向面積を
増加させていくと、共振素子同士がますます強く誘導結
合してフィルタの特性を広帯域化させすぎてしまうとい
う問題が発生するが、本発明においては最近接する共振
素子に共に対向する容量結合電極を設けているから、こ
の容量結合電極と共振素子との間に形成される容量によ
って共振素子間に形成される誘導結合を抑制することが
でき、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子の開放端側に対向する内層アー
ス電極と、最近接する共振素子に共に対向する容量結合
電極とを設けることによって、積層型誘電体フィルタを
小型化してもフィルタの特性が広帯域化しすぎることの
ない積層型誘電体フィルタを得ることができる。
【００２１】また、本発明の積層型誘電体フィルタにお
いて、前記少なくとも一組の最近接する共振素子間に前
記共振素子の全面に共に対向する内部アース電極をさら
に設けることにより、共振素子間の誘導結合を断ち切る
ことができる。この場合に、本発明においては、最近接
する共振素子に共に対向する容量結合電極を設けている
から、最近接する共振素子間に容量結合が形成され、こ
れによってフィルタは適当な帯域幅を持つようになる。
このように、共振素子間の誘導結合を断ち切ることによ
り共振素子間の結合がなくなりすぎてフィルタの特性が
狭帯域化しすぎるということを最近接する共振素子に共
に対向する容量結合電極を設けることによって防止して
いる。
いて、前記少なくとも一組の最近接する共振素子間に前
記共振素子の全面に共に対向する内部アース電極をさら
に設けることにより、共振素子間の誘導結合を断ち切る
ことができる。この場合に、本発明においては、最近接
する共振素子に共に対向する容量結合電極を設けている
から、最近接する共振素子間に容量結合が形成され、こ
れによってフィルタは適当な帯域幅を持つようになる。
このように、共振素子間の誘導結合を断ち切ることによ
り共振素子間の結合がなくなりすぎてフィルタの特性が
狭帯域化しすぎるということを最近接する共振素子に共
に対向する容量結合電極を設けることによって防止して
いる。
【００２２】
【実施例】以下、本発明の積層型誘電体フィルタの実施
例を添付の図面を参照して説明する。
例を添付の図面を参照して説明する。
【００２３】図１は本発明の積層型誘電体フィルタの第
１の実施例の模式展開図であり、図２は本実施例の斜視
図である。
１の実施例の模式展開図であり、図２は本実施例の斜視
図である。
【００２４】図１に示すように、誘電体層１０１の左側
面上に後に形成される入力端子５１と後記する入力容量
電極４１とを接続するビアホール４２を誘電体層１０１
内に形成する。なお、誘電体層１０１の左側面上にはア
ース電極７０も後に形成される。
面上に後に形成される入力端子５１と後記する入力容量
電極４１とを接続するビアホール４２を誘電体層１０１
内に形成する。なお、誘電体層１０１の左側面上にはア
ース電極７０も後に形成される。
【００２５】誘電体層１０２の右側面上には、後記する
入力端側の共振素子２１の一部に誘電体層１０３を挟ん
で重なる入力容量電極４１と、後記する共振素子２１の
開放端側に誘電体層１０３を挟んで重なり端部が後記す
るアース電極７０と接続される内層アース電極８１とを
形成する。なお、誘電体層１０２内には入力端子５１と
入力容量電極４１とを接続するビアホール４２も形成さ
れている。
入力端側の共振素子２１の一部に誘電体層１０３を挟ん
で重なる入力容量電極４１と、後記する共振素子２１の
開放端側に誘電体層１０３を挟んで重なり端部が後記す
るアース電極７０と接続される内層アース電極８１とを
形成する。なお、誘電体層１０２内には入力端子５１と
入力容量電極４１とを接続するビアホール４２も形成さ
れている。
【００２６】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２１を誘電体層１０３の右側面上に形成し、さら
に一端部が後記するアース電極７０に接続され、かつ他
端部が共振素子２１の開放端から所定の間隔離れて共振
素子２１と対向する電極３１を誘電体層１０３の右側面
上に形成する。共振素子２１が入力端側の共振素子であ
る。
れて１／４波長型ストリップライン共振器を構成する共
振素子２１を誘電体層１０３の右側面上に形成し、さら
に一端部が後記するアース電極７０に接続され、かつ他
端部が共振素子２１の開放端から所定の間隔離れて共振
素子２１と対向する電極３１を誘電体層１０３の右側面
上に形成する。共振素子２１が入力端側の共振素子であ
る。
【００２７】誘電体層１０４の右側面上には、入力端側
の共振素子２１の一部に誘電体層１０４を挟んで重なる
容量結合電極１１と、共振素子２１の開放端側に誘電体
層１０４を挟んで重なり端部が後記するアース電極７０
と接続される内層アース電極８２とを形成する。
の共振素子２１の一部に誘電体層１０４を挟んで重なる
容量結合電極１１と、共振素子２１の開放端側に誘電体
層１０４を挟んで重なり端部が後記するアース電極７０
と接続される内層アース電極８２とを形成する。
【００２８】容量結合電極１１と後記する容量結合電極
１３とを接続するビアホール１２を誘電体層１０５内に
形成する。
１３とを接続するビアホール１２を誘電体層１０５内に
形成する。
【００２９】誘電体層１０６の右側面上には、後記する
出力端側の共振素子２３の一部に誘電体層１０７を挟ん
で重なる容量結合電極１３と、共振素子２３の開放端側
に誘電体層１０７を挟んで重なり端部が後記するアース
電極７０と接続される内層アース電極８３とを形成す
る。
出力端側の共振素子２３の一部に誘電体層１０７を挟ん
で重なる容量結合電極１３と、共振素子２３の開放端側
に誘電体層１０７を挟んで重なり端部が後記するアース
電極７０と接続される内層アース電極８３とを形成す
る。
【００３０】後記するアース電極７０に一端部が接続さ
れて１／４波長型ストリップライン共振器を構成する共
振素子２３を誘電体層１０７の右側面上に形成し、さら
に一端部が後記するアース電極７０に接続され、かつ他
端部が共振素子２３の開放端から所定の間隔離れて共振
素子２３と対向する電極３３を誘電体層１０７の右側面
上に形成する。共振素子２３が出力端側の共振素子であ
る。
れて１／４波長型ストリップライン共振器を構成する共
振素子２３を誘電体層１０７の右側面上に形成し、さら
に一端部が後記するアース電極７０に接続され、かつ他
端部が共振素子２３の開放端から所定の間隔離れて共振
素子２３と対向する電極３３を誘電体層１０７の右側面
上に形成する。共振素子２３が出力端側の共振素子であ
る。
【００３１】誘電体層１０８の右側面上には、出力端側
の共振素子２３の一部に誘電体層１０８を挟んで重なる
出力容量電極４３と、共振素子２３の開放端側に誘電体
層１０８を挟んで重なり端部が後記するアース電極７０
と接続される内層アース電極８４とを形成する。
の共振素子２３の一部に誘電体層１０８を挟んで重なる
出力容量電極４３と、共振素子２３の開放端側に誘電体
層１０８を挟んで重なり端部が後記するアース電極７０
と接続される内層アース電極８４とを形成する。
【００３２】誘電体層１０９内には、後記する誘電体層
１１０の右側面上に後に形成される出力端子５２と出力
容量電極４３とを接続するビアホール４４を形成する。
１１０の右側面上に後に形成される出力端子５２と出力
容量電極４３とを接続するビアホール４４を形成する。
【００３３】誘電体層１０９の右側面上に、右側面にア
ース電極７０および出力端子５２が形成される誘電体層
１１０を積層し、誘電体層１０１〜１１０を一体に構成
し、その後焼成して積層体１００を形成する。なお、誘
電体層１１０内にも出力容量電極４３と出力端子５２と
を接続するビアホール４４を形成する。
ース電極７０および出力端子５２が形成される誘電体層
１１０を積層し、誘電体層１０１〜１１０を一体に構成
し、その後焼成して積層体１００を形成する。なお、誘
電体層１１０内にも出力容量電極４３と出力端子５２と
を接続するビアホール４４を形成する。
【００３４】図２に示すように、積層体１００の上下面
並びに入力端子部６１および出力端子部６２を除く側面
にアース電極７０を形成する。さらに積層体１００の側
面の入力端子部６１内に、アース電極７０と絶縁され、
かつ入力容量電極４１とビアホール４２を介して接続さ
れる入力端子５１を形成する。また同様に、積層体１０
０の側面の出力端子部６２内に、アース電極７０および
入力端子５１と絶縁され、かつ出力容量電極４３とビア
ホール４４を介して接続される出力端子５２を形成す
る。
並びに入力端子部６１および出力端子部６２を除く側面
にアース電極７０を形成する。さらに積層体１００の側
面の入力端子部６１内に、アース電極７０と絶縁され、
かつ入力容量電極４１とビアホール４２を介して接続さ
れる入力端子５１を形成する。また同様に、積層体１０
０の側面の出力端子部６２内に、アース電極７０および
入力端子５１と絶縁され、かつ出力容量電極４３とビア
ホール４４を介して接続される出力端子５２を形成す
る。
【００３５】以上のように構成した本実施例において、
容量結合電極１１、１３、ビアホール１２、共振素子２
１、２３、入力容量電極４１、出力容量電極４３、ビア
ホール４２、４４、入力端子５１、出力端子５２の空間
的な構成を図１のＸ−Ｘ線断面図で示せば図３に示すよ
うになる。
容量結合電極１１、１３、ビアホール１２、共振素子２
１、２３、入力容量電極４１、出力容量電極４３、ビア
ホール４２、４４、入力端子５１、出力端子５２の空間
的な構成を図１のＸ−Ｘ線断面図で示せば図３に示すよ
うになる。
【００３６】入力容量電極４１と入力端側の共振素子２
１との間には静電容量１５１が形成され、出力容量電極
４３と出力端側の共振素子２３との間には静電容量１５
２が形成されている。共振素子２１と容量結合電極１１
との間には静電容量１６１が形成され、共振素子２３と
容量結合電極１３との間には静電容量１６２が形成さ
れ、これらの静電容量１６１、１６２はビアホール１２
で接続されている。
１との間には静電容量１５１が形成され、出力容量電極
４３と出力端側の共振素子２３との間には静電容量１５
２が形成されている。共振素子２１と容量結合電極１１
との間には静電容量１６１が形成され、共振素子２３と
容量結合電極１３との間には静電容量１６２が形成さ
れ、これらの静電容量１６１、１６２はビアホール１２
で接続されている。
【００３７】上記のようにして構成された積層型誘電体
フィルタの等価回路は図４に示すようになり、バンドパ
ス特性を示す。なお、図４において、静電容量１２１は
共振素子２１と電極３１との間に形成される静電容量で
あり、静電容量１２３は共振素子２３と電極３３との間
に形成される静電容量である。また、静電容量１４１お
よび１４２はそれぞれ共振素子２１の開放端側と内層ア
ース電極８１および８２との間に形成される静電容量で
あり、静電容量１４５および１４６はそれぞれ共振素子
２３の開放端側と内層アース電極８３および８４との間
に形成される静電容量であり、これらの静電容量１２
１、１２３、１４１、１４２、１４５、１４６が存在す
ることによって、共振素子２１と２３とはインダクタン
ス１３１で結合されている。
フィルタの等価回路は図４に示すようになり、バンドパ
ス特性を示す。なお、図４において、静電容量１２１は
共振素子２１と電極３１との間に形成される静電容量で
あり、静電容量１２３は共振素子２３と電極３３との間
に形成される静電容量である。また、静電容量１４１お
よび１４２はそれぞれ共振素子２１の開放端側と内層ア
ース電極８１および８２との間に形成される静電容量で
あり、静電容量１４５および１４６はそれぞれ共振素子
２３の開放端側と内層アース電極８３および８４との間
に形成される静電容量であり、これらの静電容量１２
１、１２３、１４１、１４２、１４５、１４６が存在す
ることによって、共振素子２１と２３とはインダクタン
ス１３１で結合されている。
【００３８】図４に示すように、本実施例においては、
共振素子２１と共振素子２３との間に形成されるインダ
クタンス１３１と並列に静電容量１６１、１６２が接続
されることになるから、この静電容量１６１、１６２に
よって、共振素子２１と共振素子２３との間に形成され
ここではインダクタンス１３１で表わされている誘導結
合を抑制することができる。従って、この静電容量１６
１、１６２の値を調整することによって共振素子２１と
共振素子２３との間の結合度を調整することができ、所
望の帯域幅を有するフィルタを得ることができる。な
お、この静電容量１６１は共振素子２１と容量結合電極
１１との間に形成される静電容量であり、静電容量１６
２は共振素子２３と容量結合電極１３との間に形成され
る静電容量であるから、その調整は、共振素子２１と容
量結合電極１１との重なり面積およびこれらの間の距離
並びに共振素子２３と容量結合電極１３との重なり面積
およびこれらの間の距離を変化させることによって容易
に行うことができる。
共振素子２１と共振素子２３との間に形成されるインダ
クタンス１３１と並列に静電容量１６１、１６２が接続
されることになるから、この静電容量１６１、１６２に
よって、共振素子２１と共振素子２３との間に形成され
ここではインダクタンス１３１で表わされている誘導結
合を抑制することができる。従って、この静電容量１６
１、１６２の値を調整することによって共振素子２１と
共振素子２３との間の結合度を調整することができ、所
望の帯域幅を有するフィルタを得ることができる。な
お、この静電容量１６１は共振素子２１と容量結合電極
１１との間に形成される静電容量であり、静電容量１６
２は共振素子２３と容量結合電極１３との間に形成され
る静電容量であるから、その調整は、共振素子２１と容
量結合電極１１との重なり面積およびこれらの間の距離
並びに共振素子２３と容量結合電極１３との重なり面積
およびこれらの間の距離を変化させることによって容易
に行うことができる。
【００３９】また、本実施例においては、共振素子２１
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１の開放端と内
層アース電極８１、８２との間にそれぞれ形成される静
電容量１４１、１４２が共振素子２１を等価変換したと
きの並列共振回路の静電容量２１１に付加され、共振素
子２３の開放端と内層アース電極８３、８４との間にそ
れぞれ形成される静電容量１４５、１４６も共振素子２
３を等価変換したときの並列共振回路の静電容量２３１
に付加されることになるから、共振周波数を同一とすれ
ば、並列共振回路のインダクタンス２１２、２３２は小
さくて済むことになり、その結果、共振素子２１、２３
の長さもより短くなり、積層型誘電体フィルタ全体の長
さも短くすることができる。
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１の開放端と内
層アース電極８１、８２との間にそれぞれ形成される静
電容量１４１、１４２が共振素子２１を等価変換したと
きの並列共振回路の静電容量２１１に付加され、共振素
子２３の開放端と内層アース電極８３、８４との間にそ
れぞれ形成される静電容量１４５、１４６も共振素子２
３を等価変換したときの並列共振回路の静電容量２３１
に付加されることになるから、共振周波数を同一とすれ
ば、並列共振回路のインダクタンス２１２、２３２は小
さくて済むことになり、その結果、共振素子２１、２３
の長さもより短くなり、積層型誘電体フィルタ全体の長
さも短くすることができる。
【００４０】この場合に、積層型誘電体フィルタを小型
化するために内層アース電極８１、８２と共振素子２１
との対向面積および内層アース電極８３、８４と共振素
子２３との対向面積を増加させていくと、共振素子２１
と共振素子２３とがますます強く誘導結合してフィルタ
の特性を広帯域化させすぎてしまうという問題が発生す
るが、本実施例においては共振素子２１に対向する容量
結合電極１１および共振素子２３に対向する容量結合電
極１３を設けこれらの容量結合電極１１および１３をビ
アホール１２で結合しているから、この容量結合電極１
１、１３と共振素子２１、２３との間にそれぞれ形成さ
れる静電容量１６１、１６２によって共振素子２１、２
３間に形成される誘導結合１３１を抑制することがで
き、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子２１の開放端に対向する内層ア
ース電極８１、８２や共振素子２３の開放端に対向する
内層アース電極８３、８４並びに共振素子２１に対向す
る容量結合電極１１および共振素子２３に対向する容量
結合電極１３を設けることによって積層型誘電体フィル
タを小型化してもフィルタの特性が広帯域化しすぎるこ
とのない積層型誘電体フィルタを得ることができる。
化するために内層アース電極８１、８２と共振素子２１
との対向面積および内層アース電極８３、８４と共振素
子２３との対向面積を増加させていくと、共振素子２１
と共振素子２３とがますます強く誘導結合してフィルタ
の特性を広帯域化させすぎてしまうという問題が発生す
るが、本実施例においては共振素子２１に対向する容量
結合電極１１および共振素子２３に対向する容量結合電
極１３を設けこれらの容量結合電極１１および１３をビ
アホール１２で結合しているから、この容量結合電極１
１、１３と共振素子２１、２３との間にそれぞれ形成さ
れる静電容量１６１、１６２によって共振素子２１、２
３間に形成される誘導結合１３１を抑制することがで
き、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子２１の開放端に対向する内層ア
ース電極８１、８２や共振素子２３の開放端に対向する
内層アース電極８３、８４並びに共振素子２１に対向す
る容量結合電極１１および共振素子２３に対向する容量
結合電極１３を設けることによって積層型誘電体フィル
タを小型化してもフィルタの特性が広帯域化しすぎるこ
とのない積層型誘電体フィルタを得ることができる。
【００４１】また、本実施例において、入力容量電極４
１および出力容量電極４３を積層体１００の内部に設け
ているのは次の理由による。すなわち、両端の共振素子
２１、２３とアース電極７０との間の誘電体層が薄い
と、フィルタのＱが低下して、フィルタの挿入損失が増
加するから、両端の共振素子２１、２３とアース電極７
０との距離はある程度大きくする必要がある。そして、
このような状態で、入力端子５１、出力端子５２を積層
体１００の表面にのみ設けた構造とすると、入力端子５
１、出力端子５２と両端の共振素子２１、２３との距離
が大きくなり、これらの間に形成される静電容量の容量
値が小さくなり、リップルが大きくなってしまう。そこ
で、入力容量電極４１、出力容量電極４３を積層体１０
０の内部に設け、これらの容量電極と両端の共振素子２
１、２３との距離を小さくすることによって、これらの
間に形成される静電容量１５１、１５２の容量値を大き
くすることができ、リップルを小さくすることができ
る。
１および出力容量電極４３を積層体１００の内部に設け
ているのは次の理由による。すなわち、両端の共振素子
２１、２３とアース電極７０との間の誘電体層が薄い
と、フィルタのＱが低下して、フィルタの挿入損失が増
加するから、両端の共振素子２１、２３とアース電極７
０との距離はある程度大きくする必要がある。そして、
このような状態で、入力端子５１、出力端子５２を積層
体１００の表面にのみ設けた構造とすると、入力端子５
１、出力端子５２と両端の共振素子２１、２３との距離
が大きくなり、これらの間に形成される静電容量の容量
値が小さくなり、リップルが大きくなってしまう。そこ
で、入力容量電極４１、出力容量電極４３を積層体１０
０の内部に設け、これらの容量電極と両端の共振素子２
１、２３との距離を小さくすることによって、これらの
間に形成される静電容量１５１、１５２の容量値を大き
くすることができ、リップルを小さくすることができ
る。
【００４２】また、本実施例において、入力容量電極４
１、出力容量電極４３を積層体１００の内部に設けてい
るにもかかわらず、積層体１００の表面に、これらの入
力容量電極４１および出力容量電極４３とそれぞれ接続
される入力端子５１、出力端子５２を設けているのは、
次の理由による。すなわち、これらの入力端子５１、出
力端子５２を積層体の側面に設けることにより、実装時
に半田がこれらの入力端子５１、出力端子５２に沿って
這い上がり、フィルタの実装がより確実なものとなるか
らである。
１、出力容量電極４３を積層体１００の内部に設けてい
るにもかかわらず、積層体１００の表面に、これらの入
力容量電極４１および出力容量電極４３とそれぞれ接続
される入力端子５１、出力端子５２を設けているのは、
次の理由による。すなわち、これらの入力端子５１、出
力端子５２を積層体の側面に設けることにより、実装時
に半田がこれらの入力端子５１、出力端子５２に沿って
這い上がり、フィルタの実装がより確実なものとなるか
らである。
【００４３】なお、本実施例においては、入力容量電極
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
【００４４】次に、第１の実施例の積層型誘電体フィル
タの製造方法について説明する。
タの製造方法について説明する。
【００４５】本実施例の積層型誘電体フィルタは、容量
結合電極１１、１３、ビアホール１２、共振素子２１、
２３、電極３１、３３、入力容量電極４１、出力容量電
極４３、ビアホール４２、４４および内層アース電極８
１〜８４を完全に誘電体中に内蔵することから、容量結
合電極１１、１３、ビアホール１２、共振素子２１、２
３、電極３１、３３、入力容量電極４１、出力容量電極
４３、ビアホール４２、４４および内層アース電極８１
〜８４には損失の少ない比抵抗の低いものを用いること
が望ましく、低抵抗のＡｇ系、若しくはＣｕ系の導体を
用いることが好ましい。
結合電極１１、１３、ビアホール１２、共振素子２１、
２３、電極３１、３３、入力容量電極４１、出力容量電
極４３、ビアホール４２、４４および内層アース電極８
１〜８４を完全に誘電体中に内蔵することから、容量結
合電極１１、１３、ビアホール１２、共振素子２１、２
３、電極３１、３３、入力容量電極４１、出力容量電極
４３、ビアホール４２、４４および内層アース電極８１
〜８４には損失の少ない比抵抗の低いものを用いること
が望ましく、低抵抗のＡｇ系、若しくはＣｕ系の導体を
用いることが好ましい。
【００４６】使用する誘電体としては、信頼性が高く誘
電率εγが大きいために小型化が可能となるセラミック
ス誘電体が好ましい。
電率εγが大きいために小型化が可能となるセラミック
ス誘電体が好ましい。
【００４７】また、製造方法としては、セラミックス粉
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
末の成形体に導体ペーストを塗布して電極パターンを形
成した後、各々の成形体を積層しさらに焼成して緻密化
し、導体がその内部に積層された状態でセラミックス誘
電体と一体化することが望ましい。
【００４８】Ａｇ系やＣｕ系の導体を使用する場合に
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ2 粉末およびＮｄ2 Ｔｉ2 Ｏ7 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ2 −Ｒｅ2 Ｏ
3 −Ｂｉ2 Ｏ3 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
は、それらの導体の融点が低く、通常の誘電体材料と同
時焼成することは困難であるところから、それらの融点
（１１００℃以下）よりも低い温度で焼成され得る誘電
体材料を用いる必要がある。また、マイクロ波フィルタ
としてのデバイスの性格上、形成される並列共振回路の
共振周波数の温度特性（温度係数）が±５０ｐｐｍ／℃
以下になるような誘電体材料が好ましい。このような誘
電体材料としては、例えば、コージェライト系ガラス粉
末とＴｉＯ2 粉末およびＮｄ2 Ｔｉ2 Ｏ7 粉末との混合
物等のガラス系のものや、ＢａＯ−ＴｉＯ2 −Ｒｅ2 Ｏ
3 −Ｂｉ2 Ｏ3 系組成（Ｒｅ：レアアース成分）に若干
のガラス形成成分やガラス粉末を添加したもの、酸化バ
リウム−酸化チタン−酸化ネオジウム系誘電体磁気組成
物粉末に若干のガラス粉末を添加したものがある。
【００４９】一例として、ＭｇＯ：１８ｗｔ％−Ａｌ2
Ｏ3 ：３７ｗｔ％−ＳｉＯ2 ：３７ｗｔ％−Ｂ2 Ｏ3 ：
５ｗｔ％−ＴｉＯ2 ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ2 粉末の１７ｗｔ％と、Ｎ
ｄ2 Ｔｉ2 Ｏ7 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ2 Ｔｉ2 Ｏ7 粉末は、Ｎｄ2Ｏ
3 粉末とＴｉＯ2 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンテープを作成した。次に、所定のグリーンシ
ートにビアホール用の穴をあけ銀ペーストを充填した。
Ｏ3 ：３７ｗｔ％−ＳｉＯ2 ：３７ｗｔ％−Ｂ2 Ｏ3 ：
５ｗｔ％−ＴｉＯ2 ：３ｗｔ％なる組成のガラス粉末の
７３ｗｔ％と、市販のＴｉＯ2 粉末の１７ｗｔ％と、Ｎ
ｄ2 Ｔｉ2 Ｏ7 粉末の１０ｗｔ％を充分に混合し、混合
粉末を得た。なお、Ｎｄ2 Ｔｉ2 Ｏ7 粉末は、Ｎｄ2Ｏ
3 粉末とＴｉＯ2 粉末を１２００℃で仮焼した後、粉砕
して得たものを使用した。次いで、この混合粉末に、ア
クリル系有機バインダー、可塑剤、トルエンおよびアル
コール系の溶剤を加え、アルミナ玉石で充分に混合して
スラリーとした。そして、このスラリーを用いて、ドク
ターブレード法により、０．２ｍｍ〜０．５ｍｍの厚み
のグリーンテープを作成した。次に、所定のグリーンシ
ートにビアホール用の穴をあけ銀ペーストを充填した。
【００５０】次に、上記第１の実施例の場合は、銀ペー
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンテープの厚みを調整するために必要なグリ
ーンテープを重ねて図１の構造となるように重ね、積層
した後、９００℃で焼成して、積層体１００を作成し
た。
ストを導体ペーストとして図１に示した導体パターンを
それぞれ印刷し、次いで、これら導体パターンが印刷さ
れたグリーンテープの厚みを調整するために必要なグリ
ーンテープを重ねて図１の構造となるように重ね、積層
した後、９００℃で焼成して、積層体１００を作成し
た。
【００５１】上記のように構成した積層体１００の上
面、下面および入力端子部６１、出力端子部６２を除く
側面に図２に示すように銀電極からなるアース電極７０
を印刷し、さらにアース電極７０から絶縁し、かつ入力
容量電極４１、出力容量電極４３とそれぞれビアホール
４２、４４をそれぞれ介して接続する銀電極を入力端子
部６１、出力端子部６２内に入力端子５１、出力端子５
２として印刷し、印刷した電極を８５０℃で焼きつけ
た。
面、下面および入力端子部６１、出力端子部６２を除く
側面に図２に示すように銀電極からなるアース電極７０
を印刷し、さらにアース電極７０から絶縁し、かつ入力
容量電極４１、出力容量電極４３とそれぞれビアホール
４２、４４をそれぞれ介して接続する銀電極を入力端子
部６１、出力端子部６２内に入力端子５１、出力端子５
２として印刷し、印刷した電極を８５０℃で焼きつけ
た。
【００５２】次に、本発明の積層型誘電体フィルタの第
２の実施例を説明する。図５は本実施例の模式展開図で
あり、図６は図５のＸ−Ｘ線断面図である。
２の実施例を説明する。図５は本実施例の模式展開図で
あり、図６は図５のＸ−Ｘ線断面図である。
【００５３】第１の実施例においては、共振素子が２個
の場合を例示したが、本実施例においては、共振素子２
２を共振素子２１と２３との間に形成して共振素子を３
個としている。すなわち、本実施例においては、アース
電極７０に一端部が接続されて１／４波長型ストリップ
ライン共振器を構成する共振素子２２および一端部がア
ース電極７０に電気的に接続され、かつ他端部が共振素
子２２の開放端から所定の間隔離れて共振素子２２と対
向する電極３２を共振素子２１と２３との間の誘電体層
１１２の右側面上に形成して共振素子を３個とした点、
誘電体層１１２の両側の誘電体層１１１および１１３の
右側面上に共振素子２２の一部に誘電体層１１２および
１１３をそれぞれ挟んで重なる容量結合電極１４および
１５をそれぞれ形成し、誘電体層１１１内に容量結合電
極１１および１４を結合するビアホール１２を形成し、
さらに誘電体層１１２の両側の誘電体層１１１および１
１３の右側面上に共振素子２２の開放端側に誘電体層１
１２および１１３をそれぞれ挟んで重なり端部がアース
電極７０と接続される内層アース電極８５および８６を
それぞれ形成した点、および誘電体層１１３と誘電体層
１０６との間の誘電体層１１４内および誘電体層１０６
内に容量結合電極１５と１３とを接続するビアホール１
６を設けた点が第１の実施例と異なるが他の構成は第１
の実施例と同様である。また、使用する材料や製造方法
も同様である。
の場合を例示したが、本実施例においては、共振素子２
２を共振素子２１と２３との間に形成して共振素子を３
個としている。すなわち、本実施例においては、アース
電極７０に一端部が接続されて１／４波長型ストリップ
ライン共振器を構成する共振素子２２および一端部がア
ース電極７０に電気的に接続され、かつ他端部が共振素
子２２の開放端から所定の間隔離れて共振素子２２と対
向する電極３２を共振素子２１と２３との間の誘電体層
１１２の右側面上に形成して共振素子を３個とした点、
誘電体層１１２の両側の誘電体層１１１および１１３の
右側面上に共振素子２２の一部に誘電体層１１２および
１１３をそれぞれ挟んで重なる容量結合電極１４および
１５をそれぞれ形成し、誘電体層１１１内に容量結合電
極１１および１４を結合するビアホール１２を形成し、
さらに誘電体層１１２の両側の誘電体層１１１および１
１３の右側面上に共振素子２２の開放端側に誘電体層１
１２および１１３をそれぞれ挟んで重なり端部がアース
電極７０と接続される内層アース電極８５および８６を
それぞれ形成した点、および誘電体層１１３と誘電体層
１０６との間の誘電体層１１４内および誘電体層１０６
内に容量結合電極１５と１３とを接続するビアホール１
６を設けた点が第１の実施例と異なるが他の構成は第１
の実施例と同様である。また、使用する材料や製造方法
も同様である。
【００５４】図６を参照すれば、入力容量電極４１と入
力端側の共振素子２１との間には静電容量１５１が形成
され、出力容量電極４３と出力端側の共振素子２３との
間には静電容量１５２が形成されている。共振素子２１
と容量結合電極１１との間には静電容量１６３が形成さ
れ、共振素子２２と容量結合電極１４との間には静電容
量１６４が形成され、これらの静電容量１６３、１６４
はビアホール１２で接続されている。また、共振素子２
２と容量結合電極１５との間には静電容量１６５が形成
され、共振素子２３と容量結合電極１３との間には静電
容量１６６が形成され、これらの静電容量１６５、１６
６はビアホール１６で接続されている。
力端側の共振素子２１との間には静電容量１５１が形成
され、出力容量電極４３と出力端側の共振素子２３との
間には静電容量１５２が形成されている。共振素子２１
と容量結合電極１１との間には静電容量１６３が形成さ
れ、共振素子２２と容量結合電極１４との間には静電容
量１６４が形成され、これらの静電容量１６３、１６４
はビアホール１２で接続されている。また、共振素子２
２と容量結合電極１５との間には静電容量１６５が形成
され、共振素子２３と容量結合電極１３との間には静電
容量１６６が形成され、これらの静電容量１６５、１６
６はビアホール１６で接続されている。
【００５５】上記のようにして構成された積層型誘電体
フィルタの等価回路は図７に示すようになり、バンドパ
ス特性を示す。なお、図７において、静電容量１２１は
共振素子２１と電極３１との間に形成される静電容量で
あり、静電容量１２２は共振素子２２と電極３２との間
に形成される静電容量であり、静電容量１２３は共振素
子２３と電極３３との間に形成される静電容量である。
また、静電容量１４１および１４２はそれぞれ共振素子
２１の開放端側と内層アース電極８１および８２との間
に形成される静電容量であり、静電容量１４３および１
４４はそれぞれ共振素子２２の開放端側と内層アース電
極８５および８６との間に形成される静電容量であり、
静電容量１４５および１４６はそれぞれ共振素子２３の
開放端側と内層アース電極８３および８４との間に形成
される静電容量であり、これらの静電容量１２１〜１２
３、１４１〜１４６が存在することによって、共振素子
２１と２２とはインダクタンス１３２で結合され、共振
素子２２と２３とはインダクタンス１３３で結合されて
いる。
フィルタの等価回路は図７に示すようになり、バンドパ
ス特性を示す。なお、図７において、静電容量１２１は
共振素子２１と電極３１との間に形成される静電容量で
あり、静電容量１２２は共振素子２２と電極３２との間
に形成される静電容量であり、静電容量１２３は共振素
子２３と電極３３との間に形成される静電容量である。
また、静電容量１４１および１４２はそれぞれ共振素子
２１の開放端側と内層アース電極８１および８２との間
に形成される静電容量であり、静電容量１４３および１
４４はそれぞれ共振素子２２の開放端側と内層アース電
極８５および８６との間に形成される静電容量であり、
静電容量１４５および１４６はそれぞれ共振素子２３の
開放端側と内層アース電極８３および８４との間に形成
される静電容量であり、これらの静電容量１２１〜１２
３、１４１〜１４６が存在することによって、共振素子
２１と２２とはインダクタンス１３２で結合され、共振
素子２２と２３とはインダクタンス１３３で結合されて
いる。
【００５６】図７に示すように、本実施例においては、
共振素子２１と共振素子２２との間に形成されるインダ
クタンス１３２と並列に静電容量１６３、１６４が接続
されることになるから、この静電容量１６３、１６４に
よって、共振素子２１と共振素子２２との間に形成され
ここではインダクタンス１３２で表わされている誘導結
合を抑制することができる。また同様に、共振素子２２
と共振素子２３との間に形成されるインダクタンス１３
３と並列に静電容量１６５、１６６が接続されることに
なるから、この静電容量１６５、１６６によって、共振
素子２２と共振素子２３との間に形成されここではイン
ダクタンス１３３で表わされている誘導結合を抑制する
ことができる。従って、この静電容量１６３〜１６６の
値を調整することによって共振素子２１と共振素子２２
との間の誘導結合度および共振素子２２と共振素子２３
との間の誘導結合度を調整することができ、所望の帯域
幅を有するフィルタを得ることができる。なお、この静
電容量１６３は共振素子２１と容量結合電極１１との間
に形成される静電容量であり、静電容量１６４は共振素
子２２と容量結合電極１４との間に形成される静電容量
であり、静電容量１６５は共振素子２２と容量結合電極
１５との間に形成される静電容量であり、静電容量１６
６は共振素子２３と容量結合電極１３との間に形成され
る静電容量であるから、その調整は、共振素子２１と容
量結合電極１１との重なり面積およびこれらの間の距
離、共振素子２２と容量結合電極１４、１５との重なり
面積およびこれらの間の距離並びに共振素子２３と容量
結合電極１３との重なり面積およびこれらの間の距離を
変化させることによって容易に行うことができる。
共振素子２１と共振素子２２との間に形成されるインダ
クタンス１３２と並列に静電容量１６３、１６４が接続
されることになるから、この静電容量１６３、１６４に
よって、共振素子２１と共振素子２２との間に形成され
ここではインダクタンス１３２で表わされている誘導結
合を抑制することができる。また同様に、共振素子２２
と共振素子２３との間に形成されるインダクタンス１３
３と並列に静電容量１６５、１６６が接続されることに
なるから、この静電容量１６５、１６６によって、共振
素子２２と共振素子２３との間に形成されここではイン
ダクタンス１３３で表わされている誘導結合を抑制する
ことができる。従って、この静電容量１６３〜１６６の
値を調整することによって共振素子２１と共振素子２２
との間の誘導結合度および共振素子２２と共振素子２３
との間の誘導結合度を調整することができ、所望の帯域
幅を有するフィルタを得ることができる。なお、この静
電容量１６３は共振素子２１と容量結合電極１１との間
に形成される静電容量であり、静電容量１６４は共振素
子２２と容量結合電極１４との間に形成される静電容量
であり、静電容量１６５は共振素子２２と容量結合電極
１５との間に形成される静電容量であり、静電容量１６
６は共振素子２３と容量結合電極１３との間に形成され
る静電容量であるから、その調整は、共振素子２１と容
量結合電極１１との重なり面積およびこれらの間の距
離、共振素子２２と容量結合電極１４、１５との重なり
面積およびこれらの間の距離並びに共振素子２３と容量
結合電極１３との重なり面積およびこれらの間の距離を
変化させることによって容易に行うことができる。
【００５７】また、本実施例においても、共振素子２１
の開放端側と対向する内層アース電極８１、８２、共振
素子２２の開放端側と対向する内層アース電極８５、８
６および共振素子２３の開放端側と対向する内層アース
電極８３、８４を設けているから、共振素子２１の開放
端と内層アース電極８１、８２との間にそれぞれ形成さ
れる静電容量１４１、１４２が共振素子２１を等価変換
したときの並列共振回路の静電容量２１１に付加され、
共振素子２２の開放端と内層アース電極８５、８６との
間にそれぞれ形成される静電容量１４３、１４４が共振
素子２２を等価変換したときの並列共振回路の静電容量
２２１に付加され、共振素子２３の開放端と内層アース
電極８３、８４との間にそれぞれ形成される静電容量１
４５、１４６も共振素子２３を等価変換したときの並列
共振回路の静電容量２３１に付加されることになるか
ら、共振周波数を同一とすれば、並列共振回路のインダ
クタンス２１２、２２２、２３２は小さくて済むことに
なり、その結果、共振素子２１、２２、２３の長さもよ
り短くなり、積層型誘電体フィルタ全体の長さも短くす
ることができる。
の開放端側と対向する内層アース電極８１、８２、共振
素子２２の開放端側と対向する内層アース電極８５、８
６および共振素子２３の開放端側と対向する内層アース
電極８３、８４を設けているから、共振素子２１の開放
端と内層アース電極８１、８２との間にそれぞれ形成さ
れる静電容量１４１、１４２が共振素子２１を等価変換
したときの並列共振回路の静電容量２１１に付加され、
共振素子２２の開放端と内層アース電極８５、８６との
間にそれぞれ形成される静電容量１４３、１４４が共振
素子２２を等価変換したときの並列共振回路の静電容量
２２１に付加され、共振素子２３の開放端と内層アース
電極８３、８４との間にそれぞれ形成される静電容量１
４５、１４６も共振素子２３を等価変換したときの並列
共振回路の静電容量２３１に付加されることになるか
ら、共振周波数を同一とすれば、並列共振回路のインダ
クタンス２１２、２２２、２３２は小さくて済むことに
なり、その結果、共振素子２１、２２、２３の長さもよ
り短くなり、積層型誘電体フィルタ全体の長さも短くす
ることができる。
【００５８】本実施例においても、積層型誘電体フィル
タを小型化するために内層アース電極８１、８２と共振
素子２１との対向面積、内層アース電極８５、８６と共
振素子２２との対向面積、および内層アース電極８３、
８４と共振素子２３との対向面積を増加させていくと、
共振素子２１と共振素子２２および共振素子２２と共振
素子２３とがますます強く誘導結合してフィルタの特性
を広帯域化させすぎてしまうという問題が発生するが、
本実施例においても共振素子２１に対向する容量結合電
極１１および共振素子２２に対向する容量結合電極１４
を設けこれらの容量結合電極１１および１４をビアホー
ル１２で結合しているから、この容量結合電極１１、１
４と共振素子２１、２２との間にそれぞれ形成される静
電容量１６３、１６４によって共振素子２１、２２間に
形成される誘導結合１３２を抑制することができ、ま
た、共振素子２２に対向する容量結合電極１５および共
振素子２３に対向する容量結合電極１３を設けこれらの
容量結合電極１５および１３をビアホール１６で結合し
ているから、この容量結合電極１５、１３と共振素子２
２、２３との間にそれぞれ形成される静電容量１６５、
１６６によって共振素子２２、２３間に形成される誘導
結合１３３を抑制することができ、所望の帯域幅を有す
るフィルタを得ることができる。このように共振素子２
１の開放端に対向する内層アース電極８１、８２、共振
素子２２の開放端に対向する内層アース電極８５、８
６、共振素子２３の開放端に対向する内層アース電極８
３、８４並びに共振素子２１に対向する容量結合電極１
１、共振素子２２に対向する容量結合電極１４および１
５、共振素子２３に対向する容量結合電極１３を設ける
ことによって積層型誘電体フィルタを小型化してもフィ
ルタの特性が広帯域化しすぎることのない積層型誘電体
フィルタを得ることができる。
タを小型化するために内層アース電極８１、８２と共振
素子２１との対向面積、内層アース電極８５、８６と共
振素子２２との対向面積、および内層アース電極８３、
８４と共振素子２３との対向面積を増加させていくと、
共振素子２１と共振素子２２および共振素子２２と共振
素子２３とがますます強く誘導結合してフィルタの特性
を広帯域化させすぎてしまうという問題が発生するが、
本実施例においても共振素子２１に対向する容量結合電
極１１および共振素子２２に対向する容量結合電極１４
を設けこれらの容量結合電極１１および１４をビアホー
ル１２で結合しているから、この容量結合電極１１、１
４と共振素子２１、２２との間にそれぞれ形成される静
電容量１６３、１６４によって共振素子２１、２２間に
形成される誘導結合１３２を抑制することができ、ま
た、共振素子２２に対向する容量結合電極１５および共
振素子２３に対向する容量結合電極１３を設けこれらの
容量結合電極１５および１３をビアホール１６で結合し
ているから、この容量結合電極１５、１３と共振素子２
２、２３との間にそれぞれ形成される静電容量１６５、
１６６によって共振素子２２、２３間に形成される誘導
結合１３３を抑制することができ、所望の帯域幅を有す
るフィルタを得ることができる。このように共振素子２
１の開放端に対向する内層アース電極８１、８２、共振
素子２２の開放端に対向する内層アース電極８５、８
６、共振素子２３の開放端に対向する内層アース電極８
３、８４並びに共振素子２１に対向する容量結合電極１
１、共振素子２２に対向する容量結合電極１４および１
５、共振素子２３に対向する容量結合電極１３を設ける
ことによって積層型誘電体フィルタを小型化してもフィ
ルタの特性が広帯域化しすぎることのない積層型誘電体
フィルタを得ることができる。
【００５９】また、本実施例においても、入力容量電極
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
【００６０】次に、本発明の積層型誘電体フィルタの第
３の実施例を説明する。図８は本実施例の模式展開図で
あり、図９は本実施例の斜視図であり、図１０は図８の
Ｘ−Ｘ線断面図である。
３の実施例を説明する。図８は本実施例の模式展開図で
あり、図９は本実施例の斜視図であり、図１０は図８の
Ｘ−Ｘ線断面図である。
【００６１】第１の実施例においては、入力容量電極４
１と入力端子５１および出力容量電極４３と出力端子５
２とをそれぞれビアホール４２および４４によって接続
したが、本実施例においては、入力容量電極４１と入力
端子５１とを誘電体層１０２の右側面上に設けた入力用
接続電極４５および積層体１００の底面に設けた入力端
子５３によって接続し、出力容量電極４３と出力端子５
２とを誘電体層１０８の右側面上に設けた出力用接続電
極４６および積層体１００の底面に設けた出力端子５４
によって接続した点が第１の実施例と異なるが他の構成
は第１の実施例と同様である。積層型誘電体フィルタの
等価回路も同様であり、使用する材料や製造方法も同様
である。
１と入力端子５１および出力容量電極４３と出力端子５
２とをそれぞれビアホール４２および４４によって接続
したが、本実施例においては、入力容量電極４１と入力
端子５１とを誘電体層１０２の右側面上に設けた入力用
接続電極４５および積層体１００の底面に設けた入力端
子５３によって接続し、出力容量電極４３と出力端子５
２とを誘電体層１０８の右側面上に設けた出力用接続電
極４６および積層体１００の底面に設けた出力端子５４
によって接続した点が第１の実施例と異なるが他の構成
は第１の実施例と同様である。積層型誘電体フィルタの
等価回路も同様であり、使用する材料や製造方法も同様
である。
【００６２】本実施例においても、共振素子２１に対向
する容量結合電極１１および共振素子２３に対向する容
量結合電極１３を設けこれらの容量結合電極１１および
１３をビアホール１２で結合しているから、この容量結
合電極１１、１３と共振素子２１、２３との間にそれぞ
れ形成される静電容量１６１、１６２によって共振素子
２１、２３間に形成される誘導結合１３２を抑制するこ
とができ、所望の帯域幅を有するフィルタを得ることが
できる。
する容量結合電極１１および共振素子２３に対向する容
量結合電極１３を設けこれらの容量結合電極１１および
１３をビアホール１２で結合しているから、この容量結
合電極１１、１３と共振素子２１、２３との間にそれぞ
れ形成される静電容量１６１、１６２によって共振素子
２１、２３間に形成される誘導結合１３２を抑制するこ
とができ、所望の帯域幅を有するフィルタを得ることが
できる。
【００６３】また、本実施例においても共振素子２１の
開放端側と対向する内層アース電極８１、８２および共
振素子２３の開放端側と対向する内層アース電極８３、
８４を設けているから、共振素子２１、２３の長さもよ
り短くなり、積層型誘電体フィルタ全体の長さも短くす
ることができる。
開放端側と対向する内層アース電極８１、８２および共
振素子２３の開放端側と対向する内層アース電極８３、
８４を設けているから、共振素子２１、２３の長さもよ
り短くなり、積層型誘電体フィルタ全体の長さも短くす
ることができる。
【００６４】また、本実施例においても、入力容量電極
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
【００６５】また、本実施例においても、積層体１００
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
【００６６】次に、本発明の積層型誘電体フィルタの第
４の実施例を説明する。図１１は本実施例の模式展開図
であり、図１２は図１１のＸ−Ｘ線断面図である。
４の実施例を説明する。図１１は本実施例の模式展開図
であり、図１２は図１１のＸ−Ｘ線断面図である。
【００６７】本実施例においては、第１の実施例の積層
型誘電体フィルタにおいて、共振素子２１と２３との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９１を設け
ている点が第１の実施例と異なるが他の構成は第１の実
施例と同様であり、使用する材料や製造方法も同様であ
る。図１３には上記のようにして構成された本実施例の
積層型誘電体フィルタの等価回路を示す。本実施例にお
いては、共振素子２１および２３の全面に共に対向する
内部アース電極９１を共振素子２１と２３との間に設け
ているから、共振素子２１、２３間の誘導結合を断ち切
ることができる。この場合に、本実施例においては、共
振素子２１に対向する容量結合電極１１および共振素子
２３に対向する容量結合電極１３を設けこれらの容量結
合電極１１および１３をビアホール１２で結合している
から、この容量結合電極１１、１３と共振素子２１、２
３との間にそれぞれ形成される静電容量１６１、１６２
によって共振素子２１、２３間に容量結合が形成され、
これによってフィルタは適当な帯域幅を持つようにな
る。このように、共振素子２１と２３との間の誘導結合
を断ち切ることにより共振素子２１と２３との間の結合
がなくなりすぎてフィルタの特性が狭帯域化しすぎると
いうことを共振素子２１に対向する容量結合電極１１お
よび共振素子２３に対向する容量結合電極１３を設けて
共振素子２１と共振素子２３とを容量結合することによ
り防止している。
型誘電体フィルタにおいて、共振素子２１と２３との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９１を設け
ている点が第１の実施例と異なるが他の構成は第１の実
施例と同様であり、使用する材料や製造方法も同様であ
る。図１３には上記のようにして構成された本実施例の
積層型誘電体フィルタの等価回路を示す。本実施例にお
いては、共振素子２１および２３の全面に共に対向する
内部アース電極９１を共振素子２１と２３との間に設け
ているから、共振素子２１、２３間の誘導結合を断ち切
ることができる。この場合に、本実施例においては、共
振素子２１に対向する容量結合電極１１および共振素子
２３に対向する容量結合電極１３を設けこれらの容量結
合電極１１および１３をビアホール１２で結合している
から、この容量結合電極１１、１３と共振素子２１、２
３との間にそれぞれ形成される静電容量１６１、１６２
によって共振素子２１、２３間に容量結合が形成され、
これによってフィルタは適当な帯域幅を持つようにな
る。このように、共振素子２１と２３との間の誘導結合
を断ち切ることにより共振素子２１と２３との間の結合
がなくなりすぎてフィルタの特性が狭帯域化しすぎると
いうことを共振素子２１に対向する容量結合電極１１お
よび共振素子２３に対向する容量結合電極１３を設けて
共振素子２１と共振素子２３とを容量結合することによ
り防止している。
【００６８】また、本実施例においても、共振素子２１
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１、２３の長さ
もより短くなり、積層型誘電体フィルタ全体の長さも短
くすることができる。
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１、２３の長さ
もより短くなり、積層型誘電体フィルタ全体の長さも短
くすることができる。
【００６９】また、本実施例においても、入力容量電極
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
【００７０】また、本実施例においても、積層体１００
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
【００７１】また、本実施例においても、入力容量電極
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
【００７２】次に、本発明の積層型誘電体フィルタの第
５の実施例を説明する。図１４は本実施例の模式展開図
であり、図１５は図１４のＸ−Ｘ線断面図である。
５の実施例を説明する。図１４は本実施例の模式展開図
であり、図１５は図１４のＸ−Ｘ線断面図である。
【００７３】本実施例においては、第２の実施例の積層
型誘電体フィルタにおいて、共振素子２１と２２との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９２を設け
ている点および共振素子２２と２３との間に設けられて
いる誘電体層１１４の右側面上にビアホール１６の周囲
を除いた全面に内部アース電極９３を設けている点が第
２の実施例と異なるが他の構成は第２の実施例と同様で
あり、使用する材料や製造方法も同様である。
型誘電体フィルタにおいて、共振素子２１と２２との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９２を設け
ている点および共振素子２２と２３との間に設けられて
いる誘電体層１１４の右側面上にビアホール１６の周囲
を除いた全面に内部アース電極９３を設けている点が第
２の実施例と異なるが他の構成は第２の実施例と同様で
あり、使用する材料や製造方法も同様である。
【００７４】図１６には上記のようにして構成された本
実施例の積層型誘電体フィルタの等価回路を示す。本実
施例においては、共振素子２１および２２の全面に共に
対向する内部アース電極９２を共振素子２１と２２との
間に設けているから、共振素子２１、２２間の誘導結合
を断ち切ることができる。また、共振素子２２および２
３の全面に共に対向する内部アース電極９３を共振素子
２２と２３との間に設けているから、共振素子２２、２
３間の誘導結合を断ち切ることができる。この場合に、
本実施例においては、共振素子２１に対向する容量結合
電極１１および共振素子２２に対向する容量結合電極１
４を設けこれらの容量結合電極１１および１４をビアホ
ール１２で結合しているから、この容量結合電極１１、
１４と共振素子２１、２２との間にそれぞれ形成される
静電容量１６３、１６４によって共振素子２１、２２間
に容量結合が形成され、また、共振素子２２に対向する
容量結合電極１５および共振素子２２に対向する容量結
合電極１３を設けこれらの容量結合電極１５および１３
をビアホール１６で結合しているから、この容量結合電
極１５、１３と共振素子２２、２３との間にそれぞれ形
成される静電容量１６５、１６６によって共振素子２
２、２３間に容量結合が形成され、これによってフィル
タは適当な帯域幅を持つようになる。このように、共振
素子２１と２２との間の誘導結合を断ち切ることにより
共振素子２１と２２との間の結合がなくなりすぎ、ま
た、共振素子２２と２３との間の誘導結合を断ち切るこ
とにより共振素子２２と２３との間の結合がなくなりす
ぎてフィルタの特性が狭帯域化しすぎるということを共
振素子２１に対向する容量結合電極１１および共振素子
２２に対向する容量結合電極１４を設けて共振素子２１
と共振素子２２とを容量結合することおよび共振素子２
２に対向する容量結合電極１５および共振素子２３に対
向する容量結合電極１３を設けて共振素子２２と共振素
子２３とを容量結合することにより防止している。
実施例の積層型誘電体フィルタの等価回路を示す。本実
施例においては、共振素子２１および２２の全面に共に
対向する内部アース電極９２を共振素子２１と２２との
間に設けているから、共振素子２１、２２間の誘導結合
を断ち切ることができる。また、共振素子２２および２
３の全面に共に対向する内部アース電極９３を共振素子
２２と２３との間に設けているから、共振素子２２、２
３間の誘導結合を断ち切ることができる。この場合に、
本実施例においては、共振素子２１に対向する容量結合
電極１１および共振素子２２に対向する容量結合電極１
４を設けこれらの容量結合電極１１および１４をビアホ
ール１２で結合しているから、この容量結合電極１１、
１４と共振素子２１、２２との間にそれぞれ形成される
静電容量１６３、１６４によって共振素子２１、２２間
に容量結合が形成され、また、共振素子２２に対向する
容量結合電極１５および共振素子２２に対向する容量結
合電極１３を設けこれらの容量結合電極１５および１３
をビアホール１６で結合しているから、この容量結合電
極１５、１３と共振素子２２、２３との間にそれぞれ形
成される静電容量１６５、１６６によって共振素子２
２、２３間に容量結合が形成され、これによってフィル
タは適当な帯域幅を持つようになる。このように、共振
素子２１と２２との間の誘導結合を断ち切ることにより
共振素子２１と２２との間の結合がなくなりすぎ、ま
た、共振素子２２と２３との間の誘導結合を断ち切るこ
とにより共振素子２２と２３との間の結合がなくなりす
ぎてフィルタの特性が狭帯域化しすぎるということを共
振素子２１に対向する容量結合電極１１および共振素子
２２に対向する容量結合電極１４を設けて共振素子２１
と共振素子２２とを容量結合することおよび共振素子２
２に対向する容量結合電極１５および共振素子２３に対
向する容量結合電極１３を設けて共振素子２２と共振素
子２３とを容量結合することにより防止している。
【００７５】また、本実施例においても、共振素子２１
の開放端側と対向する内層アース電極８１、８２、共振
素子２２の開放端側と対向する内層アース電極８５、８
６および共振素子２３の開放端側と対向する内層アース
電極８３、８４を設けているから、共振素子２１、２
２、２３の長さもより短くなり、積層型誘電体フィルタ
全体の長さも短くすることができる。
の開放端側と対向する内層アース電極８１、８２、共振
素子２２の開放端側と対向する内層アース電極８５、８
６および共振素子２３の開放端側と対向する内層アース
電極８３、８４を設けているから、共振素子２１、２
２、２３の長さもより短くなり、積層型誘電体フィルタ
全体の長さも短くすることができる。
【００７６】また、本実施例においても、入力容量電極
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
【００７７】また、本実施例においても、積層体１００
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
【００７８】また、本実施例においても、入力容量電極
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
４１および出力容量電極４３と入力端子５１および出力
端子５２とをそれぞれビアホール４２、４４を介して接
続しているから、入力容量電極４１および出力容量電極
４３と入力端子５１および出力端子５２とをそれぞれ接
続するための接続用端子を積層体１００の下面に設ける
必要がなくなる。その結果、フィルタを実装基板に実装
したときにこれらの接続用端子が実装基板と接触するこ
とによりフィルタの特性に影響を与えるという問題を解
決でき安定したフィルタ特性を得ることができるように
なる。
【００７９】次に、本発明の積層型誘電体フィルタの第
６の実施例を説明する。図１７は本実施例の模式展開図
であり、図１８は図１７のＸ−Ｘ線断面図である。
６の実施例を説明する。図１７は本実施例の模式展開図
であり、図１８は図１７のＸ−Ｘ線断面図である。
【００８０】本実施例においては、第３の実施例の積層
型誘電体フィルタにおいて、共振素子２１と２３との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９１を設け
ている点が第３の実施例と異なるが他の構成は第３の実
施例と同様であり、使用する材料や製造方法も同様であ
る。また、本実施例の等価回路は図１３に示した第４の
実施例の場合と同様である。
型誘電体フィルタにおいて、共振素子２１と２３との間
に設けられている誘電体層１０５の右側面上にビアホー
ル１２の周囲を除いた全面に内部アース電極９１を設け
ている点が第３の実施例と異なるが他の構成は第３の実
施例と同様であり、使用する材料や製造方法も同様であ
る。また、本実施例の等価回路は図１３に示した第４の
実施例の場合と同様である。
【００８１】本実施例においても、共振素子２１および
２３の全面に共に対向する内部アース電極９１を共振素
子２１と２３との間に設けているから、共振素子２１、
２３間の誘導結合を断ち切ることができる。この場合
に、本実施例においても、共振素子２１に対向する容量
結合電極１１および共振素子２３に対向する容量結合電
極１３を設けこれらの容量結合電極１１および１３をビ
アホール１２で結合しているから、この容量結合電極１
１、１３と共振素子２１、２３との間にそれぞれ形成さ
れる静電容量１６１、１６２によって共振素子２１、２
３間に容量結合が形成され、これによってフィルタは適
当な帯域幅を持つようになる。
２３の全面に共に対向する内部アース電極９１を共振素
子２１と２３との間に設けているから、共振素子２１、
２３間の誘導結合を断ち切ることができる。この場合
に、本実施例においても、共振素子２１に対向する容量
結合電極１１および共振素子２３に対向する容量結合電
極１３を設けこれらの容量結合電極１１および１３をビ
アホール１２で結合しているから、この容量結合電極１
１、１３と共振素子２１、２３との間にそれぞれ形成さ
れる静電容量１６１、１６２によって共振素子２１、２
３間に容量結合が形成され、これによってフィルタは適
当な帯域幅を持つようになる。
【００８２】また、本実施例においても、共振素子２１
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１、２３の長さ
もより短くなり、積層型誘電体フィルタ全体の長さも短
くすることができる。
の開放端側と対向する内層アース電極８１、８２および
共振素子２３の開放端側と対向する内層アース電極８
３、８４を設けているから、共振素子２１、２３の長さ
もより短くなり、積層型誘電体フィルタ全体の長さも短
くすることができる。
【００８３】また、本実施例においても、入力容量電極
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
４１および出力容量電極４３を積層体１００の内部に設
けることによりリップルを小さくすることができる。
【００８４】また、本実施例においても、積層体１００
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
の表面に、入力端子５１、出力端子５２を設けることに
より、実装時に半田がこれらの入力端子５１、出力端子
５２に沿って這い上がり、フィルタの実装がより確実な
ものとなる。
【００８５】
【発明の効果】本発明においては、複数の片側短絡型共
振素子が積層された積層型誘電体フィルタにおいて、前
記複数の共振素子のそれぞれの主面を前記積層方向とは
略垂直な方向に配置しているから、フィルタの横幅は大
幅に小さくなって実装の専有面積を大幅に小さくするこ
とができるばかりでなく、さらに前記複数の共振素子の
うち少なくとも一組の最近接する共振素子に共に対向す
る容量結合電極を設けているから、この容量結合電極と
この少なくとも一組の最近接する共振素子との間にはそ
れぞれ容量が形成される。そしてこれらの容量の合成容
量がこの少なくとも一組の最近接する共振素子間に形成
される誘導結合と並列に接続されることになるから、こ
の容量によって共振素子間に形成される誘導結合を抑制
することができる。従って、この容量の値を調整するこ
とによって共振素子間の誘導結合度を調整することがで
き、所望の帯域幅を有するフィルタを得ることができ
る。なお、この容量の調整は、共振素子と容量結合電極
との重なり面積およびこれらの間の距離を変化させるこ
とによって容易に行うことができる。
振素子が積層された積層型誘電体フィルタにおいて、前
記複数の共振素子のそれぞれの主面を前記積層方向とは
略垂直な方向に配置しているから、フィルタの横幅は大
幅に小さくなって実装の専有面積を大幅に小さくするこ
とができるばかりでなく、さらに前記複数の共振素子の
うち少なくとも一組の最近接する共振素子に共に対向す
る容量結合電極を設けているから、この容量結合電極と
この少なくとも一組の最近接する共振素子との間にはそ
れぞれ容量が形成される。そしてこれらの容量の合成容
量がこの少なくとも一組の最近接する共振素子間に形成
される誘導結合と並列に接続されることになるから、こ
の容量によって共振素子間に形成される誘導結合を抑制
することができる。従って、この容量の値を調整するこ
とによって共振素子間の誘導結合度を調整することがで
き、所望の帯域幅を有するフィルタを得ることができ
る。なお、この容量の調整は、共振素子と容量結合電極
との重なり面積およびこれらの間の距離を変化させるこ
とによって容易に行うことができる。
【００８６】また、積層型誘電体フィルタが共振素子の
開放端側と対向する内層アース電極をさらに有するよう
にすることによって、共振素子の開放端側と内層アース
との間に形成される静電容量も共振素子を等価変換した
ときの並列共振回路の静電容量に付加されることになる
から、共振周波数を同一とすれば、並列共振回路のイン
ダクタンスは小さくて済むことになり、その結果、共振
素子の長さもより短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。
開放端側と対向する内層アース電極をさらに有するよう
にすることによって、共振素子の開放端側と内層アース
との間に形成される静電容量も共振素子を等価変換した
ときの並列共振回路の静電容量に付加されることになる
から、共振周波数を同一とすれば、並列共振回路のイン
ダクタンスは小さくて済むことになり、その結果、共振
素子の長さもより短くなり、積層型誘電体フィルタ全体
の長さも短くすることができる。
【００８７】この場合に、積層型誘電体フィルタを小型
化するために内層アース電極と共振素子との対向面積を
増加させていくと、共振素子同士がますます強く誘導結
合してフィルタの特性を広帯域化させすぎてしまうとい
う問題が発生するが、本発明においては最近接する共振
素子に共に対向する容量結合電極を設けているから、こ
の容量結合電極と共振素子との間に形成される容量によ
って共振素子間に形成される誘導結合を抑制することが
でき、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子の開放端側に対向する内層アー
ス電極と、最近接する共振素子に共に対向する容量結合
パターンとを設けることによって、積層型誘電体フィル
タを小型化してもフィルタの特性が広帯域化しすぎるこ
とのない積層型誘電体フィルタを得ることができる。
化するために内層アース電極と共振素子との対向面積を
増加させていくと、共振素子同士がますます強く誘導結
合してフィルタの特性を広帯域化させすぎてしまうとい
う問題が発生するが、本発明においては最近接する共振
素子に共に対向する容量結合電極を設けているから、こ
の容量結合電極と共振素子との間に形成される容量によ
って共振素子間に形成される誘導結合を抑制することが
でき、所望の帯域幅を有するフィルタを得ることができ
る。このように共振素子の開放端側に対向する内層アー
ス電極と、最近接する共振素子に共に対向する容量結合
パターンとを設けることによって、積層型誘電体フィル
タを小型化してもフィルタの特性が広帯域化しすぎるこ
とのない積層型誘電体フィルタを得ることができる。
【００８８】また、本発明の積層型誘電体フィルタにお
いて、前記少なくとも一組の最近接する共振素子間に前
記共振素子の全面に共に対向する内部アース電極をさら
に設けることにより、共振素子間の誘導結合を断ち切る
ことができる。この場合に、本発明においては、最近接
する共振素子に共に対向する容量結合電極を設けている
から、最近接する共振素子間に容量結合が形成され、こ
れによってフィルタは適当な帯域幅を持つようになる。
このように、共振素子間の誘導結合を断ち切ることによ
り共振素子間の結合がなくなりすぎてフィルタの特性が
狭帯域化しすぎるということを最近接する共振素子に共
に対向する容量結合電極を設けることによって防止でき
る。
いて、前記少なくとも一組の最近接する共振素子間に前
記共振素子の全面に共に対向する内部アース電極をさら
に設けることにより、共振素子間の誘導結合を断ち切る
ことができる。この場合に、本発明においては、最近接
する共振素子に共に対向する容量結合電極を設けている
から、最近接する共振素子間に容量結合が形成され、こ
れによってフィルタは適当な帯域幅を持つようになる。
このように、共振素子間の誘導結合を断ち切ることによ
り共振素子間の結合がなくなりすぎてフィルタの特性が
狭帯域化しすぎるということを最近接する共振素子に共
に対向する容量結合電極を設けることによって防止でき
る。
【図１】本発明の第１の実施例の積層型誘電体フィルタ
の模式展開図である。
の模式展開図である。
【図２】本発明の第１の実施例の積層型誘電体フィルタ
の斜視図である。
の斜視図である。
【図３】図１のＸ−Ｘ線断面図である。
【図４】本発明の第１の実施例の積層型誘電体フィルタ
の等価回路図である。
の等価回路図である。
【図５】本発明の第２の実施例の積層型誘電体フィルタ
の模式展開図である。
の模式展開図である。
【図６】図５のＸ−Ｘ線断面図である。
【図７】本発明の第２の実施例の積層型誘電体フィルタ
の等価回路図である。
の等価回路図である。
【図８】本発明の第３の実施例の積層型誘電体フィルタ
の模式展開図である。
の模式展開図である。
【図９】本発明の第３の実施例の積層型誘電体フィルタ
の斜視図である。
の斜視図である。
【図１０】図９のＸ−Ｘ線断面図である。
【図１１】本発明の第４の実施例の積層型誘電体フィル
タの模式展開図である。
タの模式展開図である。
【図１２】図１１のＸ−Ｘ線断面図である。
【図１３】本発明の第４の実施例の積層型誘電体フィル
タの等価回路図である。
タの等価回路図である。
【図１４】本発明の第５の実施例の積層型誘電体フィル
タの模式展開図である。
タの模式展開図である。
【図１５】図１４のＸ−Ｘ線断面図である。
【図１６】本発明の第５の実施例の積層型誘電体フィル
タの等価回路図である。
タの等価回路図である。
【図１７】本発明の第６の実施例の積層型誘電体フィル
タの模式展開図である。
タの模式展開図である。
【図１８】図１７のＸ−Ｘ線断面図である。
【図１９】本発明者らが案出した一従来の積層型誘電体
フィルタの模式展開図である。
フィルタの模式展開図である。
【図２０】本発明者らが案出した一従来の積層型誘電体
フィルタの斜視図である。
フィルタの斜視図である。
【図２１】本発明者らが案出した一従来の積層型誘電体
フィルタの等価回路図である。
フィルタの等価回路図である。
【図２２】本発明者らが案出した他の従来の積層型誘電
体フィルタの模式展開図である。
体フィルタの模式展開図である。
【図２３】本発明者らが案出した他の従来の積層型誘電
体フィルタの等価回路図である。
体フィルタの等価回路図である。
１１、１３、１４、１５…容量結合電極 １２、１６、４２、４４…ビアホール ２１〜２４…共振素子 ３１〜３４…電極 ４１…入力容量電極 ４３…出力容量電極 ５１、５３…入力端子 ５２、５４…出力端子 ７０…アース電極 ８１〜８９…内層アース電極 ９１、９２、９３…内部アース電極 １０１〜１１４、３０１〜３１０…誘電体層
Claims (3)
- 【請求項１】複数の片側短絡型共振素子が積層された積
層型誘電体フィルタにおいて、前記複数の共振素子のそ
れぞれの主面を前記積層方向とは略垂直な方向に配置
し、さらに前記複数の共振素子のうち少なくとも一組の
最近接する共振素子に共に対向する容量結合電極を設け
たことを特徴とする積層型誘電体フィルタ。 - 【請求項２】請求項１記載の積層型誘電体フィルタにお
いて、前記少なくとも一組の最近接する共振素子の開放
端側に共に対向する内層アース電極をさらに設けたこと
を特徴とする積層型誘電体フィルタ。 - 【請求項３】請求項１または２記載の積層型誘電体フィ
ルタにおいて、前記少なくとも一組の最近接する共振素
子間に前記共振素子の全面に共に対向する内部アース電
極をさらに設けたことを特徴とする積層型誘電体フィル
タ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28330292A JP2710904B2 (ja) | 1992-10-21 | 1992-10-21 | 積層型誘電体フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28330292A JP2710904B2 (ja) | 1992-10-21 | 1992-10-21 | 積層型誘電体フィルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06132704A true JPH06132704A (ja) | 1994-05-13 |
| JP2710904B2 JP2710904B2 (ja) | 1998-02-10 |
Family
ID=17663699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28330292A Expired - Lifetime JP2710904B2 (ja) | 1992-10-21 | 1992-10-21 | 積層型誘電体フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2710904B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
| JPH10303640A (ja) * | 1997-04-25 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | アンテナ装置 |
| JP2007097113A (ja) * | 2005-04-25 | 2007-04-12 | Kyocera Corp | バンドパスフィルタ及び高周波モジュール、並びにこれを用いた無線通信機器 |
-
1992
- 1992-10-21 JP JP28330292A patent/JP2710904B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09509556A (ja) * | 1994-12-19 | 1997-09-22 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | ストリップ線路フィルタ、ストリップ線路フィルタを備える受信機及びそのようなストリップ線路フィルタを同調させる方法 |
| JPH10303640A (ja) * | 1997-04-25 | 1998-11-13 | Nippon Telegr & Teleph Corp <Ntt> | アンテナ装置 |
| JP2007097113A (ja) * | 2005-04-25 | 2007-04-12 | Kyocera Corp | バンドパスフィルタ及び高周波モジュール、並びにこれを用いた無線通信機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2710904B2 (ja) | 1998-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3115149B2 (ja) | 積層型誘電体フィルタ | |
| JP2860018B2 (ja) | 誘電体フィルタ | |
| JP2806710B2 (ja) | 積層型誘電体フィルタ | |
| JP2851966B2 (ja) | 積層型誘電体フィルター | |
| JP2957051B2 (ja) | 積層型誘電体フィルタ | |
| JP3204753B2 (ja) | 共用器 | |
| JP2957041B2 (ja) | 積層型誘電体フィルタ | |
| JP2710904B2 (ja) | 積層型誘電体フィルタ | |
| JP2721626B2 (ja) | 積層型誘電体フィルタ | |
| JPH08288706A (ja) | 積層型誘電体フィルタ | |
| JP2860010B2 (ja) | 積層型誘電体フィルタ | |
| JP2860011B2 (ja) | 積層型誘電体フィルタ | |
| JPH05283906A (ja) | 積層型誘電体フィルタ | |
| JP3454535B2 (ja) | 積層型誘電体フィルタ | |
| JP2860015B2 (ja) | 積層型誘電体フィルタ | |
| JPH05243810A (ja) | 積層型誘電体フィルタ | |
| JP2963835B2 (ja) | 積層型誘電体フィルタ | |
| JPH06252603A (ja) | 積層型誘電体フィルタ | |
| JP3359381B2 (ja) | 誘電体フィルター及びその周波数特性の調整方法 | |
| JPH11355008A (ja) | 積層型誘電体フィルタ | |
| JPH10224108A (ja) | 積層誘電体フィルタ | |
| JPH06152202A (ja) | 積層型誘電体フィルタ | |
| JPH11136001A (ja) | 周波数特性が改善された積層型ストリップライン・フィルタ | |
| JPH05243806A (ja) | 積層型誘電体フィルタ | |
| JP4493225B2 (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071024 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081024 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091024 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101024 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111024 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121024 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |