JP2005538632A - 集積回路内の情報の符号化 - Google Patents

Abstract

本発明は、電子回路内で情報を符号化するための方法および情報を符号化するための電子回路に関する。上記回路は、少なくとも２つの電気的に接続された信号経路（Ｘ０，Ｘ１）を備えている。本発明は、２つの電気的に接続された信号経路（Ｘ０，Ｘ１）間のクロストークを利用して論理計算を行うことができるという考え方に基づいている。信号は、立ち上がり移行または立ち下り移行の形態を成して２つの信号経路（Ｘ０，Ｘ１）上を伝搬している。２つの経路（Ｘ０，Ｘ１）上での移行間の相対的な遅延は、生成される出力信号（Ｘ）の論理値を決定する。第１の経路（Ｘ０）上の信号が第２の経路（Ｘ１）上の信号よりも速く伝搬する場合、第１の論理値を有する出力信号（Ｘ）が生成される。第２の経路（Ｘ１）上の信号が第１の経路（Ｘ０）上の信号よりも速く伝搬する場合、第２の論理値を有する出力信号（Ｘ）が生成される。

Description

本発明は、電子回路内で情報を符号化するための方法および情報を符号化するための電子回路に関する。上記回路は、少なくとも２つの電気的に結合された信号経路を備えている。

クロストークとして良く知られる電気的な現象は、互いに電気的に結合された信号経路同士の間に存在する。クロストークは、それ自体、電気的に結合された信号経路で電圧異常を引き起こすことにより現れ、最小限に抑えられるべき望ましくない障害と見なされる。また、クロストークは、それ自体、これらの信号経路を伝播する信号の速度を変更することによっても現れる。通常、隣接する信号経路同士は、互いに距離が離れて位置する信号経路同士よりも大きな度合いで互いに影響を及ぼし合う。これは、信号経路同士が互いに接近して配置されると、電気的な結合が強くなるからである。

例えば、ＩＣ内の電気的に結合された２つの信号経路を考える。これは、通常、２つの平行に延びる信号経路が互いに近接して配置されている場合である。信号移行（signal transition）が１つの信号経路上で生じた場合、当該信号移行は、その経路に沿って所定の速度で伝搬し、所定の遅延時間内に経路の終端に到達する。一方、信号移行が両方の経路上で生じかつ各経路における移行が同じ方向である場合、両方の移行は更に高い速度で伝搬する。したがって、その移行は、更に短い遅延で経路の終端に到達する。このように、クロストークは、互いに電気的に結合された信号経路に沿って伝搬する信号の遅延を実際に変調する。これらの影響は、従来技術においては、通常、最小限に抑えられ或いは排除されるべき問題と見なされている。

例えば、ＧＢ２，０８９，１２２は、半導体集積回路（ＩＣ）を開示しており、その信号ライン間の干渉を減少させようとしている。ＩＣの基板上には、第１、第２および第３の信号ラインが形成されている。第１の信号ラインは第１の信号を伝送し、第３の信号ラインは第１の信号の位相に対して逆相の第３の信号を伝送する。したがって、第２の信号が伝送される第２の信号ラインにおいて、第１の信号ラインから第２の信号ラインへのクロストークを、第３の信号ラインから第２の信号ラインへのクロストークによってキャンセルすることができる。

特にＩＣ上における集積密度が益々増大するにつれてクロストークの発生が目立ち、更に別に必要となるハードウェアが増大して、ＩＣのシリコン実装面積（real estate）に悪影響を及ぼすことを考慮すると、クロストークを単に排除するためだけに専用のハードウェアを集積回路に加えなければならないというのは欠点である。

特に、本発明の目的は、情報を符号化するための改良された方法および電子回路を提供することである。

この目的は、本発明により、少なくとも２つの電気的に結合された信号経路を備える電子回路内で情報を符号化するための請求項１に記載された方法の形態を成す第１の態様において、また、少なくとも２つの電気的に結合された信号経路を備え、情報を符号化する請求項６に記載された電子回路の形態を成す第２の態様において達成される。これは、ＩＣ上における集積密度の増大に伴って益々顕著になる効果を単に排除し或いは低減するのではなく、有用な情報を生成するためにクロストークに関わる別のハードウェアが利用されるという利点を有している。そのため、本発明においては、クロストークに対抗するのではなく、クロストークを活用する。

本発明の第１の態様においては、情報を符号化するための方法であって、少なくとも２つの電気的に結合された経路を伝搬する複数の信号が第１の論理レベルから第２の論理レベルへと移行するときのこれらの信号間の相対的な遅延が決定される方法が提供される。その後、上記信号間の相対的な遅延に応じて、更なる論理レベルを有する１つの出力信号が生成される。

本発明の第２の態様においては、情報を符号化するための電子回路であって、少なくとも２つの電気的に結合された信号経路を伝搬する複数の信号が第１の論理レベルから第２の論理レベルへと移行するときのこれらの信号間の相対的な遅延を決定するように構成された手段を備えた電子回路が提供される。この電子回路は、上記信号間の相対的な遅延に応じて更なる論理レベルを有する１つの出力信号を生成するように構成された手段を更に備えている。

本発明は、２つの電気的に結合された信号経路間のクロストークを利用して論理計算を行うことができるという考えに基づいている。信号は、２つの信号経路上を立ち上がりまたは立ち下り移行（rising or falling transition）の形態で伝搬している。２つの経路での移行間の相対的な遅延は、生成されるべき出力信号の更なる論理値、すなわち論理「０」または論理「１」を決定する。以下、これを「遅延コーディング（遅延符号化）」と称する。第１の経路上の信号が第２の経路上の信号よりも速く伝搬する場合、第１の更なる論理値を有する出力信号が生成される。第２の経路上の信号が第１の経路上の信号よりも速く伝搬する場合、第２の更なる論理値を有する出力信号が生成される。

遅延コーディングの概念を採用することにより、クロストークによって計算を行う論理ゲートを実現することができる。この場合、クロストークは、電気的に結合された信号経路上を伝搬する移行の速度を変更するために用いられ、したがって、遅延を調整するために使用される。これは、トランジスタを備えた論理ゲートを、電気的に結合された信号経路から成る論理ゲートに代えることができるため、有益である。信号値が論理レベルによって表わされるブール領域と、信号値が信号の到達時間の差によって表わされる遅延領域との間で変換が行なわれる場合には、単にトランジスタがあれば済む。

本発明の一実施形態において、論理信号は、電気的に結合された各信号経路を伝搬する２つの遅延符号化信号に分割される。２つの遅延符号化信号間の相対的な遅延は、遅延エンコーダ、例えばプログラマブル遅延回路、バッファあるいは固有の遅延を有する他のタイプの回路によって生成される。これにより、ブール領域、すなわち標準的なデジタル２値領域と遅延コーディング領域との間の変換が行なわれる。標準的な遅延デコーダ、例えば準安定フィルタ（metastability filter）を使用して、遅延符号化信号をバイナリ信号に変換することができる。

以下、添付図面を参照しつつ、本発明について詳細に説明する。

図１は、本発明に係る遅延コーディング（遅延符号化）の一実施形態を示している。遅延コーディングにおいては、各バイナリ変数（２進変数）Ｘ毎に２つの信号経路Ｘ０，Ｘ１が必要とされる。信号経路Ｘ０，Ｘ１は、例えば、配線、プリント回路基板上の銅線、集積回路の信号線等から構成される。クロストーク（混信）が発生するためには、信号経路Ｘ０，Ｘ１間で電気的な結合が存在しなければならない。このような結合は、通常、隣接する信号経路Ｘ０，Ｘ１間の場合である。信号は、立ち上がりまたは立ち下がり移行の形態で、両方の信号経路Ｘ０，Ｘ１上を伝搬している。２つの経路Ｘ０，Ｘ１での移行間の相対的な遅延Δ、すなわち、信号が第１の論理レベルから第２の論理レベルへ移行（例えば「０」→「１」へ移行あるいは「１」→「０」へ移行）する際の相対的な遅延Δは、生成されるべき出力信号Ｘの論理値を決定する。経路Ｘ０を伝搬する信号が経路Ｘ１の信号よりも速く伝搬する場合、Ｘは論理値「０」を有する。経路Ｘ０を伝搬する信号が経路Ｘ１の信号よりも遅く伝搬する場合、Ｘは論理値「１」を有する。この遅延コーディング方式は、立ち下がり移行においても同じである。信号間の相対的な遅延に応じて、すなわちいずれの信号が速く伝搬するかに応じて出力に割り当てられる更なる論理値、すなわち論理「１」または「０」は、単なる選択事項すなわち仕様にすぎない。しかしながら、以降では、図１に示される従来の遅延コーディング方式が用いられる。

図２は、本発明に係る遅延コーディングの他の実施形態を示している。この実施形態においては、ＡＮＤゲート２００が実施されている。前述したように、遅延エンコーダ１２０および遅延デコーダ１４０は、ブール領域Ｉと遅延コーディング領域ＩＩとの間で変換を行うために、および、その逆に変換を行うために使用される標準的な電子部品である。変数Ｘ，Ｙは図１に示されるように遅延コーディングされるものとする。信号経路Φを伝搬する信号は、信号経路Ｘ０，Ｘ１，Ｙ０およびＹ１のうちのいずれかを伝搬する最も速い信号と同期される基準移行（reference transition）である。３つの想定されるシナリオが起こり得る。

１．信号Ｘ，Ｙが両方とも論理「１」である。この場合、Ｘ１，Ｙ１上における移行は、図１に従ってＸ０，Ｙ０での移行よりも速く、上記基準移行と同期される。

２．信号Ｘ，Ｙが両方とも論理「０」である。この場合、Ｘ０，Ｙ０上における移行は、図１に従ってＸ１，Ｙ１上での移行よりも速く、上記基準移行と同期される。

３．信号Ｘ，Ｙの論理値が異なる。この場合、Ｘ０，Ｙ１における移行またはＸ１，Ｙ０における移行のいずれかが図１に従って速く、Ｘ０における移行またはＹ０における移行のいずれかが基準移行と同期される。

ケース１において、Ｘ０，Ｙ０を伝搬する信号は、隣り合う基準に影響を与えない。これは、これらの信号が上記基準よりも遅く、一方、Ｙ１がＸ１によって加速されるためである。その結果、Ｚ１における移行がＺ０における移行よりも速く、したがって、図１に基づき、Ｚが論理「１」に等しくなる。

ケース２においては、Ｘ０，Ｘ１，Ｙ０およびＹ１における信号の全てが加速される。しかしながら、この時、Ｘ０，Ｙ０を伝搬する信号は隣の基準を加速させる。その結果、Ｚ０における移行がＺ１における移行よりも速く、したがって、図１に基づき、Ｚが論理「０」に等しくなる。

ケース３において、Ｘ０を伝搬する信号またはＹ０を伝搬する信号は、隣り合う基準と同期され、その結果、基準を加速させることができる。Ｙ１における信号は加速されないため、Ｚ０における移行がＺ１における移行よりも速い。したがって、図１に基づき、Ｚが論理「０」に等しくなる。

そのため、これらの３つのケースを検討すると、図２の回路がＡＮＤゲート２００を実現することが分かる。

同様の論法を適用することにより、図３に示されるＯＲゲート３００の機能を確認できる。

当業者であれば分かるように、本発明において、動詞「加速する」とは、隣の配線上における有利な信号伝搬によって引き起こされる配線の信号伝搬速度と、隣の配線に有利な信号伝搬の無い配線であってその配線の信号伝搬がその周囲とのクロストークにより更に妨げられた状態になっている配線の信号伝搬速度との間の差を表わすために使用されている。その結果、第１の状況での信号伝搬速度は、第２の状況での信号伝搬速度よりも速く、そのため、第１の状況での配線における信号伝搬は、第２の状況での配線の信号伝搬に対して「加速される」。言うまでもなく、前述の記載で使用されるように動詞「加速する」の使用は、配線上における信号伝搬の実際の速度の増大を表わすものとして必ずしも解釈されるべきではない。

図４は、本発明に係る遅延コーディング回路の他の実施形態を示している。この実施形態においては、インバータ４００が実現されている。Ｘが論理「０」に等しい場合には、Ｘ０における移行がＸ１における移行よりも速く、そのため、図１およびその詳細な説明で述べた従来の遅延コーディングに基づき、Ｚが論理「１」となる。Ｘが論理「１」に等しい場合には、Ｘ１における移行がＸ０における移行よりも速く、そのため、図１に示される遅延コーディングに基づき、Ｚが論理「０」となる。

図５は、本発明において採用される速度マッチングゲート５００を示している。干渉遅延論理（interference delay logic）における重要な事項は、基準等の信号が適切な速度、すなわち明確な速度を有しているということである。任意環境では１つの配線にわたって伝搬する信号は、配線と環境との相互作用によって生じる何らかの遅延を常に伴う。一方、本発明の技術を採用した、相互に作用する配線対のうちの１つの配線は、任意の環境（ランダム環境）に伴う遅延よりも遅延を少なくできる。これは、両方の配線が過渡的な信号のマッチングを続けることができるという事実により、配線対のうち隣接する配線とのクロストークを減少させることができるからである。その結果、本発明に係る多数のゲートがカスケード接続される構成においては、これらのゲートを通じて伝搬する信号が、上記効果によって実質的に利益を得ることができ、また、信号伝搬速度の上限を基準によって規定することを確実にするためには、適切に加速された基準、すなわち、相互作用する配線における有利な信号伝搬により信号伝搬速度が最適化される基準であって、この有利な効果に適合する基準を設けなければならない。そのため、速度マッチングゲートが必要とされる。そのようなゲートが図５に示されている。速度マッチングゲート５００は、２つの出力端子、すなわち、出力端子５２０および５３０を有している。配線Ｘ１における信号の伝搬速度は、相互作用するオープン出力端子５３０を出力端子５２０に加えることにより増大される。この場合、出力端子５２０は受信器５０４に接続される。配線Ｘ１に対する負荷を減らして信号の伝搬速度を最適化することができるように、両方の出力端子５２０および５３０にはドライバ５０２が含まれている。出力端子５３０のスイッチング動作は出力端子５２０のスイッチング動作に適合するため、出力端子５２０とその周囲環境との間のクロストークが減少され、これにより、出力端子５２０に対するクロストークの影響が減少し、出力端子５２０における信号の伝搬速度が改善する。ドライバ５０２および受信器５０４は、技術的に知られた任意のバッファまたはドライバによって実現されてもよい。

前述したように、信号値が論理レベルによって表わされるブール領域Ｉと信号値が信号の到達時間の差によって表わされる遅延コーディング領域ＩＩとの間で変換が行なわれる場合には、単に、遅延エンコーダ１２０および遅延デコーダ１４０の形態を成すトランジスタが必要なだけである。論理的ネットワークにおいて使用されるトランジスタの相対的な数は、カスケード接続されたゲートの数が増大するにつれて減少する。これは、遅延コーディング領域ＩＩ内で全ての論理計算を行うことができ、また、２つの領域ＩとＩＩとの間のインタフェースにおいてのみトランジスタが必要とされるからである。遅延コーディングされた複数のゲートから成る広域ネットワークは、このインタフェースにトランジスタを必要とするだけである。信号経路すなわち出力端子５２０，５３０を伝搬する信号を増幅するために、おそらく、簡単なトランジスタバッファ、例えばドライバ５０２が使用される。２つの配線の各々は、加速が行なわれるように、独自のドライバ５０２を有している。なお、２つの配線の長さは設計パラメータであり、２つの配線の長さが平行に長く延びるほど、更に大きな加速が得られる。

本発明に係る遅延コーディングは、電気信号のための相互接続において使用できることが好ましい。相互接続、例えばプリント回路基板上のバスは、一方の場所から他方の場所へビットを送信するための受動素子である。図６は一般的なバス構造６００を示している。このバス構造は、配線上を伝搬する信号を増幅させるために、フリップフロップ１と、バッファ２と、配線３とを有している。遅延コーディングを使用することにより、信号を送信しながらバス上で論理計算を行うことができる。

図７は、バス構造または他のマルチ配線構造において使用される場合における本発明に係る遅延コーディングの一実施形態の回路７００を示している。データ配線６１０は、プログラム配線６２０と信号配線６３０とに分割されている。前述したように、移行がデータ配線６１０で行なわれる場合にだけ計算が実行され得る。クロストークの作用を採用するためには、すなわち、信号配線６３０を伝搬する信号の速度を変更するためには、信号配線６３０およびプログラム配線６２０が互いに電気的に結合されていなければならない。プログラム配線６２０と信号配線６３０との同期化は重要な問題である。なぜなら、プログラム配線６２０により信号配線６３０で引き起こされる遅延変化は最大にすることが好ましいからである。前述したように、信号配線６３０における過渡的な作用と基準配線６４０におけるそれとを比較することにより遅延コーディングされた信号をバイナリ信号に変換するために、標準的な遅延デコーダ１４０を使用することができる。配線６１０、６２０、６３０、６４０は、所望の信号強度を配線で得るために、適切なドライバ回路６０２を備えてもよい。

以下、論理計算の原理について説明する。初期設定により、基準配線６４０を伝搬する（他の信号配線と共有できる）信号は、信号配線６３０を伝搬する信号よりも速い。これにより、遅延デコーダ１４０の出力Ｚ ＥＸＴＲＡにおいて論理値「０」が生じる。しかしながら、計算条件が満たされている場合、すなわち、ａ×（ｂ＋ｃ）である場合、信号配線を伝搬する信号は、プログラム配線６２０を伝搬する信号によって加速される。そのため、Ｚ ＥＸＴＲＡが論理「１」に等しくなり、論理関数Ｚ ＥＸＴＲＡ＝ａ×（ｂ＋ｃ）が実行される。遅延デコーダ１４０の入力Ｘ，Ｙを交換することにより、逆の関数が実行される。この特定の論理関数だけが例示されているが、任意の論理関数を実行することができることは明らかである。図７から分かるように、遅延エンコーダ１２０は、前述したように、トランジスタ１２２および１２４によって実施される。

図８は、バス構造または他のマルチ配線構造において使用される場合における本発明に係る遅延コーディングの他の実施形態を示している。ここで、図７の回路７００がブロックで示されており、このブロックの後にリピータ７２０が続いている。１つのブロック７００および１つのリピータ７２０が１つのステージを形成している。各ステージは、計算を行うことができるとともに、前のステージからのデータを使用することができる。バスにおける従来の送信経路は、「Ｄａｔａ」および「Ｚ」を介して伝搬する信号を含んでいる。変数ａ，ｂおよびｃは追加のデータ伝送を表わしており、また、Ｚ ＥＸＴＲＡは追加の計算済みデータ伝送を表わしている。なお、計算性能を有すること無くデータ伝送が行なわれてもよい。

図８のようにステージをカスケード接続する場合には、各ステージ毎に、ブール領域Ｉから遅延コーディング領域ＩＩへと変換が行なわれる。次のステージへとデータを送る場合には、遅延コーディング領域ＩＩからブール領域Ｉへと変換が行なわれる。

なお、前述した実施形態は例示的なものであって本発明を限定するものではなく、また、当業者であれば、添付の請求の範囲から逸脱することなく多くの変形例を設計することができる。請求の範囲において、丸括弧の中に示された任意の参照符号は、請求の範囲を限定するものと解釈されるべきではない。文言「備える、具備する（comprising）」は、請求項中に挙げられた構成要素やステップ以外の構成要素やステップを排除するものではない。要素に先行する用語「１つ（ａ）」または「１つ（ａｎ）」は、そのような要素が複数あることを排除するものではない。幾つかの手段を列挙する装置の請求項においては、これらの幾つかの手段をハードウェアの１つの同じ部分によって具現化することができる。特定の手段が互いに異なる従属請求項に単に記載されているというだけで、これらの手段の組み合わせを有利となるように使用することができないというものではない。

本発明に係る遅延コーディングの一実施形態を示している。 本発明に係る遅延コーディングの他の実施形態であって、ＡＮＤゲートの実施形態を示している。 本発明に係る遅延コーディングの他の実施形態であって、ＯＲゲートの実施形態を示している。 本発明に係る遅延コーディングの他の実施形態であって、反転ゲートの実施形態を示している。 本発明において採用される速度マッチングゲートを示している。 本発明を有利に用いることができる代表的なバス構造を示している。 バス構造において使用されるときの本発明に係る遅延コーディングの一実施形態を示している。 バス構造において使用される際の本発明に係る遅延コーディングの他の実施形態を示している。

Claims (10)

1. 電子回路内で情報を符号化するための方法であって、前記回路は少なくとも２つの電気的に結合された信号経路を備え、
   当該方法は、
   前記複数の信号経路を伝搬する複数の信号が第１の論理レベルから第２の論理レベルへと移行するときにこれらの信号間の相対的な遅延を決定するステップと、
   前記複数の信号間の相対的な遅延に依存して、更なる論理レベルを有する１つの出力信号を生成するステップとを具備する方法。
2. １つの論理信号を、前記信号経路のうち対応する信号経路を伝搬する２つの信号に分割するステップを更に具備することを特徴とする請求項１に記載の方法。
3. 前記信号経路のうちのいずれかの信号経路を伝搬する最速の信号と同期化される基準信号を生成するステップを更に具備することを特徴とする請求項１または請求項２に記載の方法。
4. 前記複数の信号経路を伝搬する前記複数の信号間の相対的な遅延を生成するステップを更に具備することを特徴とする請求項１から請求項３のいずれか一項に記載の方法。
5. 前記出力信号を生成するステップは、遅延デコーダによって実行されることを特徴とする請求項１に記載の方法。
6. 情報を符号化するための電子回路であって、前記電子回路は、少なくとも２つの電気的に接続された信号経路を備え、
   当該回路は、
   前記複数の信号経路を伝搬する複数の信号が第１の論理レベルから第２の論理レベルへと移行するときにこれらの信号間の相対的な遅延を決定する手段と、
   前記２つの信号間の相対的な遅延に依存して、更なる論理レベルを有する１つの出力信号を生成する手段とを備える電子回路。
7. １つの論理信号を、前記複数の信号経路のうち対応する信号経路を伝搬する２つの信号に分割する手段を更に備えることを特徴とする請求項６に記載の回路。
8. 前記信号経路のうちのいずれかの信号経路を伝搬する最速の信号と同期化される基準信号を生成する手段を更に備えることを特徴とする請求項６または７請求項に記載の回路。
9. 前記複数の信号経路を伝搬する前記複数の信号間の相対的な遅延を生成する手段を更に備えることを特徴とする請求項６に記載の回路。
10. 前記出力信号を生成する手段は、遅延デコーダを備えていることを特徴とする請求項６に記載の回路。

Images