JP2005535978A - メモリモジュールの自己テストおよび修復するためのシステムおよび方法 - Google Patents
メモリモジュールの自己テストおよび修復するためのシステムおよび方法 Download PDFInfo
- Publication number
- JP2005535978A JP2005535978A JP2004529260A JP2004529260A JP2005535978A JP 2005535978 A JP2005535978 A JP 2005535978A JP 2004529260 A JP2004529260 A JP 2004529260A JP 2004529260 A JP2004529260 A JP 2004529260A JP 2005535978 A JP2005535978 A JP 2005535978A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- module
- memory device
- location
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
- G11C2029/5606—Error catch memory
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Dot-Matrix Printers And Others (AREA)
- Pens And Brushes (AREA)
Abstract
Description
コンピュータシステムは、ダイナミックランダムアクセスメモリ(「DRAM」)装置などのメモリ装置を用いて、プロセッサによってアクセスされる命令およびデータを記憶する。これらのメモリ装置は、通常、コンピュータシステムにおけるシステムメモリとして用いられる。典型的なコンピュータシステムにおいて、プロセッサは、プロセッサバスおよびメモリコントローラを介してシステムメモリと通信を行う。プロセッサは、読み出しコマンドなどのメモリコマンドを含むメモリ要求と、データまたは命令が読み出されるべき箇所を指定するアドレスとを発行する。メモリコントローラは、コマンドおよびアドレスを用いて、適切なコマンド信号と、システムメモリに適用される行および列アドレスとを生成する。コマンドおよびアドレスに応答して、データがシステムメモリおよびプロセッサ間で転送される。メモリコントローラは、システムコントローラの一部であることが多く、また、プロセッサバスをPCIバスなどの拡張バスに結合させるためのバスブリッジ回路を含む。
本発明は、メモリモジュール上にあるメモリ装置の不良メモリ箇所をテストおよび修復するために用いられるコンピュータシステムおよび方法に向けられている。コンピュータシステムは、メモリハブコントローラに結合された複数のメモリモジュールを含む。各メモリモジュールは、複数のメモリ装置と、メモリハブとを含む。メモリハブは、自己テストモジュールと、修復モジュールとを含む。自己テストモジュールは、メモリ装置に結合されて、メモリ装置をテストする要求に応答して、自己テストモジュールは、1つ以上の自己テストルーチンを実行する。自己テストルーチンは、メモリ装置上の不良メモリの箇所を決定する。修復モジュールは、不良メモリの箇所を用いて、再マッピングテーブルを作成する。再マッピングテーブルは、メモリ装置の不良メモリ箇所を、メモリ装置内またはメモリハブ内にあるキャッシュメモリまたはスクラッチメモリ内などのメモリモジュール上にあるメモリの不良でないメモリ箇所に向け直す。
本実施形態の一実施形態に係るコンピュータシステム100を図1に示す。コンピュータシステム100は、特定のソフトウェアを実行して特定の計算またはタスクを行うなどの、様々な計算機能を行うためのプロセッサ104を含む。プロセッサ104は、アドレスバス、コントロールバス、およびデータバスを通常含むプロセッサバス106を含む。プロセッサバス106は、典型的にはキャッシュメモリ108に結合され、キャッシュメモリ108は、典型的には静的ランダムアクセスメモリ(「SRAM」)である。最後に、プロセッサバス106は、システムコントローラ110に結合され、システムコントローラ110は、時には「ノースブリッジ」または「メモリコントローラ」と呼ばれることもある。
Claims (55)
- メモリモジュールであって、
複数のメモリ装置と、
メモリハブとを備え、メモリハブは、
少なくとも1つのメモリ装置に結合された自己テストモジュールであって、少なくとも1つのメモリ装置をテストするための要求に応答し、さらにメモリ装置の不良メモリ箇所を識別するように動作可能である自己テストモジュールと、
自己テストモジュールおよび少なくとも1つのメモリ装置に結合された修復モジュールであって、メモリ装置の不良メモリ箇所に対するメモリ要求に応答して、当該メモリ要求をメモリ装置の不良でないメモリ箇所に向け直す修復モジュールとを備える、メモリモジュール。 - 自己テストモジュールは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストモジュールからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項1に記載のメモリモジュール。
- メモリモジュールは、
少なくとも1つのメモリ装置に対するメモリ要求を受信するためのリンクインターフェイスと、
メモリ装置に結合されたメモリ装置インターフェイスであって、メモリ要求をメモリ装置につなぐように動作可能なメモリ装置インターフェイスと、
リンクインターフェイスおよびメモリ装置インターフェイスに結合されたメモリコントローラであって、修復モジュールを用いることによって、メモリ要求を生成してリンクインターフェイスからメモリ装置インターフェイスへつないで、メモリ装置の不良箇所に対するメモリ要求をメモリ装置の不良でない箇所に向け直すメモリコントローラとをさらに備える、請求項1に記載のメモリモジュール。 - メモリコントローラは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストルーチンからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項3に記載のメモリモジュール。
- メモリ装置インターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順で少なくとも1つのメモリ装置に対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項3に記載のメモリモジュール。
- リンクインターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順でメモリコントローラに対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項3に記載のメモリモジュール。
- メモリ装置の不良メモリ箇所を識別する情報が、自己テストモジュールから修復モジュールへ転送される、請求項1に記載のメモリモジュール。
- 自己テストモジュールは、少なくとも1つのメモリアクセス装置に結合され、メモリ装置の不良メモリの箇所は、少なくとも1つのメモリアクセス装置に転送される、請求項1に記載のメモリモジュール。
- 修復モジュールは、メモリ装置の不良メモリの箇所を記憶するエラーマップをさらに備え、修復モジュールは、エラーマップを用いて、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断する、請求項1に記載のメモリモジュール。
- 修復モジュールは、エラーマップを用いてメモリ装置の不良メモリ箇所をメモリモジュール上にあるメモリの不良でないメモリ箇所に対して割り当てる再マッピングテーブルをさらに備え、修復モジュールは、再マッピングテーブルを用いて、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直す、請求項9に記載のメモリモジュール。
- メモリ装置は、ダイナミックランダムアクセスメモリ装置を備える、請求項1に記載のメモリモジュール。
- メモリモジュールであって、
複数のメモリ装置と、
メモリハブとを備え、メモリハブは、
少なくとも1つのメモリ装置に結合されたメモリコントローラであって、メモリ装置に対するメモリ要求に応答するメモリコントローラと、
メモリコントローラに結合された自己テストモジュールであって、少なくとも1つのメモリ装置をテストするための要求に応答し、さらにメモリ装置の不良メモリ箇所を識別するように動作可能である自己テストモジュールと、
メモリコントローラに結合された修復モジュールであって、メモリ装置の不良メモリ箇所に対するメモリ要求に応答して、当該メモリ要求をメモリ装置の不良でないメモリ箇所に向け直す修復モジュールとを備える、メモリモジュール。 - メモリコントローラは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストモジュールからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項12に記載のメモリモジュール。
- メモリモジュールは、
メモリコントローラに結合され、少なくとも1つのメモリ装置に対するメモリ要求を受信するためのリンクインターフェイスと、
メモリコントローラおよびメモリ装置に結合されたメモリ装置インターフェイスであって、メモリ要求をメモリ装置につなぐように動作可能なメモリ装置インターフェイスとをさらに備える、請求項12に記載のメモリモジュール。 - メモリコントローラは、修復モジュールを用いることによって、メモリ要求を生成してリンクインターフェイスからメモリ装置インターフェイスへつないで、メモリ装置の不良箇所に対するメモリ要求をメモリ装置の不良でない箇所に向け直す、請求項14に記載のメモリモジュール。
- メモリ装置インターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順で少なくとも1つのメモリ装置に対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項14に記載のメモリモジュール。
- リンクインターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順でメモリコントローラに対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項14に記載のメモリモジュール。
- メモリ装置の不良メモリ箇所を識別する情報が、自己テストモジュールから修復モジュールへ転送される、請求項12に記載のメモリモジュール。
- 自己テストモジュールは、少なくとも1つのメモリアクセス装置に結合され、メモリ装置の不良メモリの箇所は、少なくとも1つのメモリアクセス装置に転送される、請求項12に記載のメモリモジュール。
- 修復モジュールは、メモリ装置の不良メモリの箇所を記憶するエラーマップをさらに備え、修復モジュールは、エラーマップを用いて、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断する、請求項12に記載のメモリモジュール。
- 修復モジュールは、エラーマップを用いてメモリ装置の不良メモリ箇所をメモリモジュール上にあるメモリの不良でないメモリ箇所に対して割り当てる再マッピングテーブルをさらに備え、修復モジュールは、再マッピングテーブルを用いて、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直す、請求項20に記載のメモリモジュール。
- 修復モジュールのエラーマップをさらに備え、エラーマップは、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断するように動作可能である、請求項21に記載のメモリモジュール。
- メモリコントローラは、修復モジュールの再マッピングテーブルをさらに備え、再マッピングテーブルは、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直すように動作可能である、請求項22に記載のメモリモジュール。
- メモリ装置は、ダイナミックランダムアクセスメモリ装置を備える、請求項12に記載のメモリモジュール。
- コンピュータシステムであって、
中央処理装置(「CPU」)と、
CPUに結合され、入力ポートおよび出力ポートを有するシステムコントローラと、
システムコントローラを介してCPUに結合された入力装置と、
システムコントローラを介してCPUに結合された出力装置と、
システムコントローラを介してCPUに結合された記憶装置と、
複数のメモリモジュールとを備え、各メモリモジュールは、
複数のメモリ装置と、
メモリハブとを備え、メモリハブは、
少なくとも1つのメモリ装置に結合された自己テストモジュールであって、少なくとも1つのメモリ装置をテストするための要求に応答し、メモリ装置の不良メモリ箇所を識別するようにさらに動作可能な自己テストモジュールと、
自己テストモジュールおよび少なくとも1つのメモリ装置に結合された修復モジュールであって、メモリ装置の不良メモリ箇所に対するメモリ要求に応答して、当該メモリ要求をメモリ装置の不良でないメモリ箇所へ向け直す修復モジュールと、
各メモリモジュールにおけるメモリハブの入力ポートにシステムコントローラの出力ポートをつなぎ、各メモリモジュールにおけるメモリハブの出力ポートにシステムコントローラの入力ポートをつなぐ通信リンクとを備える、コンピュータシステム。 - 自己テストモジュールは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストモジュールからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項25に記載のコンピュータシステム。
- メモリモジュールは、
少なくとも1つのメモリ装置に対するメモリ要求を受信するためのリンクインターフェイスと
メモリ装置に結合され、メモリ要求をメモリ装置につなぐように動作可能なメモリ装置インターフェイスと、
リンクインターフェイスおよび修復モジュールに結合され、修復モジュールを用いることによって、リンクインターフェイスからのメモリ要求を生成してメモリ装置インターフェイスにつないで、メモリ装置の不良箇所に対するメモリ要求をメモリ装置の不良でない箇所に向け直すように動作可能であるメモリコントローラとをさらに備える、請求項25に記載のコンピュータシステム。 - メモリコントローラは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストルーチンからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項27に記載のコンピュータシステム。
- メモリ装置インターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順で少なくとも1つのメモリ装置に対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項27に記載のコンピュータシステム。
- リンクインターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順でメモリコントローラに対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項27に記載のコンピュータシステム。
- メモリ装置の不良メモリ箇所を識別する情報が、自己テストモジュールから修復モジュールへ転送される、請求項25に記載のコンピュータシステム。
- 自己テストモジュールは、少なくとも1つのメモリアクセス装置に結合され、メモリ装置の不良メモリの箇所は、少なくとも1つのメモリアクセス装置に転送される、請求項25に記載のコンピュータシステム。
- 修復モジュールは、メモリ装置の不良メモリの箇所を記憶するエラーマップをさらに備え、修復モジュールは、エラーマップを用いて、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断する、請求項25に記載のコンピュータシステム。
- 修復モジュールは、エラーマップを用いてメモリ装置の不良メモリ箇所をメモリモジュール上にあるメモリの不良でないメモリ箇所に対して割り当てる再マッピングテーブルをさらに備え、修復モジュールは、再マッピングテーブルを用いて、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直す、請求項33に記載のコンピュータシステム。
- メモリ装置は、ダイナミックランダムアクセスメモリ装置を備える、請求項25に記載のコンピュータシステム。
- メモリハブコントローラの入力および出力ポートは、通信リンクに結合された複合入出力ポートを備え、各メモリハブの入力および出力ポートは、通信リンクに結合された複合入出力ポートを備える、請求項25に記載のコンピュータシステム。
- 通信リンクは、光学通信リンクであって、メモリハブコントローラの入力および出力ポートは、光学通信リンクに結合された光学入出力ポートを備え、各メモリハブの入出力ポートは、光学通信リンクに結合された各光学入出力ポートを備える、請求項36に記載のコンピュータシステム。
- コンピュータシステムであって、
中央処理装置(CPU)と、
CPUに結合され、入力ポートおよび出力ポートを有するシステムコントローラと、
システムコントローラを介してCPUに結合された入力装置と、
システムコントローラを介してCPUに結合された出力装置と、
システムコントローラを介してCPUに結合された記憶装置と、
複数のメモリモジュールとを備え、各メモリモジュールは、
複数のメモリ装置と、
メモリハブとを備え、メモリハブは、
少なくとも1つのメモリ装置に結合され、メモリ装置に対するメモリ要求に応答するメモリコントローラと、
メモリコントローラに結合された自己テストモジュールであって、少なくとも1つのメモリ装置をテストするための要求に応答し、モリ装置の不良メモリ箇所を識別するようにさらに動作可能な自己テストモジュールと、
メモリコントローラに結合された修復モジュールであって、メモリ装置の不良メモリ箇所に対するメモリ要求に応答して、当該メモリ要求をメモリ装置の不良でないメモリ箇所へ向け直す修復モジュールと、
各メモリモジュールにおけるメモリハブの入力ポートにシステムコントローラの出力ポートをつなぎ、各メモリモジュールにおけるメモリハブの出力ポートにシステムコントローラの入力ポートをつなぐ通信リンクとを備える、コンピュータシステム。 - メモリコントローラは、メモリ装置にアクセスするためのシーケンサをさらに備え、シーケンサは、自己テストモジュールからのメモリ要求に含まれる、メモリ装置のメモリ箇所をアクセスするためのアドレスを出力するように動作可能である、請求項38に記載のコンピュータシステム。
- メモリモジュールは、
メモリコントローラに結合され、少なくとも1つのメモリ装置に対するメモリ要求を受信するためのリンクインターフェイスと、
メモリコントローラおよびメモリ装置に結合されたメモリ装置インターフェイスであって、メモリ要求をメモリ装置につなぐように動作可能なメモリ装置インターフェイスとをさらに備える、請求項38に記載のコンピュータシステム。 - メモリコントローラは、修復モジュールを用いることによって、メモリ要求を生成してリンクインターフェイスからメモリ装置インターフェイスへつないで、メモリ装置の不良箇所に対するメモリ要求をメモリ装置の不良でない箇所に向け直す、請求項40に記載のコンピュータシステム。
- メモリ装置インターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順で少なくとも1つのメモリ装置に対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項40に記載のコンピュータシステム。
- リンクインターフェイスは、メモリコントローラから受信されたメモリ要求を受信および記憶して、記憶されたメモリ要求を受信した順でメモリコントローラに対して転送するように動作可能な先入れ先出しバッファをさらに備える、請求項40に記載のコンピュータシステム。
- メモリ装置の不良メモリ箇所を識別する情報が、自己テストモジュールから修復モジュールへ転送される、請求項38に記載のコンピュータシステム。
- 自己テストモジュールは、少なくとも1つのメモリアクセス装置に結合され、メモリ装置の不良メモリの箇所は、少なくとも1つのメモリアクセス装置に転送される請求項38に記載のコンピュータシステム。
- 修復モジュールは、メモリ装置の不良メモリの箇所を記憶するエラーマップをさらに備え、修復モジュールは、エラーマップを用いて、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断する、請求項38に記載のコンピュータシステム。
- 修復モジュールは、エラーマップを用いてメモリ装置の不良メモリ箇所をメモリモジュール上にあるメモリの不良でないメモリ箇所に対して割り当てる再マッピングテーブルをさらに備え、修復モジュールは、再マッピングテーブルを用いて、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直す、請求項46に記載のコンピュータシステム。
- メモリコントローラは、修復モジュールのエラーマップをさらに備え、エラーマップは、メモリ要求がメモリ装置の不良メモリ箇所に対するものかどうかを判断するように動作可能である、請求項47に記載のコンピュータシステム。
- メモリコントローラは、修復モジュールの再マッピングテーブルをさらに備え、再マッピングテーブルは、メモリ装置の不良メモリ箇所に対するメモリ要求をメモリ装置の不良でないメモリ箇所に向け直すように動作可能である、請求項48に記載のコンピュータシステム。
- メモリ装置は、ダイナミックランダムアクセスメモリ装置を備える、請求項38に記載のコンピュータシステム。
- メモリハブコントローラの入力および出力ポートは、通信リンクに結合された複合入出力ポートを備え、各メモリハブの入力および出力ポートは、通信リンクに結合された複合入出力ポートを備える請求項38に記載のコンピュータシステム。
- 通信リンクは、光学通信リンクであって、メモリハブコントローラの入力および出力ポートは、光学通信リンクに結合された光学入出力ポートを備え、各メモリハブの入出力ポートは、光学通信リンクに結合された各光学入出力ポートを備える、請求項51に記載のコンピュータシステム。
- メモリハブをそれぞれ有する各複数のメモリモジュール上の複数のメモリ装置をテストおよび修復する方法であって、
少なくとも1つのメモリモジュールにおけるメモリハブを用いて、自己テストルーチンを生成し、
生成された自己テストルーチンを用いて、メモリモジュールにおける少なくとも1つのメモリ装置をテストして、当該少なくとも1つのメモリ装置の不良メモリ箇所を識別し、
メモリ要求をメモリハブにおいて受信して、少なくとも1つのメモリ装置にアクセスし、
メモリハブにおいて、受信されたメモリ要求が不良メモリ箇所であると識別されたメモリ箇所に向けられているかどうかを判断し、
受信されたメモリ要求が不良メモリ箇所であると識別されたメモリ箇所に向けられている場合、メモリモジュール上のメモリの不良箇所に対するメモリ要求を向けなおし、
受信されたメモリ要求が不良メモリ箇所であると識別されなかったメモリ箇所に向けられている場合、当該少なくとも1つのメモリ装置におけるメモリ要求が向けられていた箇所にアクセスする、方法。 - メモリ装置の不良メモリ箇所を識別する情報をメモリマップに記憶することをさらに備える、請求項53に記載の方法。
- メモリ装置の不良メモリ箇所をメモリ装置の不良でないメモリ箇所に割り当てるエラーマップから再マッピングテーブルを作成することをさらに含み、再マッピングテーブルは、メモリ装置の不良メモリ箇所に向けられたメモリ要求をメモリ装置の不良でないメモリ箇所に向け直すために用いられる、請求項54に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/222,393 US6754117B2 (en) | 2002-08-16 | 2002-08-16 | System and method for self-testing and repair of memory modules |
PCT/US2003/024605 WO2004017162A2 (en) | 2002-08-16 | 2003-08-05 | System and method for self-testing and repair of memory modules |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005535978A true JP2005535978A (ja) | 2005-11-24 |
JP4431977B2 JP4431977B2 (ja) | 2010-03-17 |
Family
ID=31714947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004529260A Expired - Fee Related JP4431977B2 (ja) | 2002-08-16 | 2003-08-05 | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US6754117B2 (ja) |
EP (1) | EP1535131B1 (ja) |
JP (1) | JP4431977B2 (ja) |
KR (1) | KR100848254B1 (ja) |
CN (1) | CN100578656C (ja) |
AT (1) | ATE426897T1 (ja) |
AU (1) | AU2003258104A1 (ja) |
DE (1) | DE60326854D1 (ja) |
TW (1) | TWI242780B (ja) |
WO (1) | WO2004017162A2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015515061A (ja) * | 2012-03-30 | 2015-05-21 | インテル・コーポレーション | 積層メモリアーキテクチャのためのビルトインセルフテスト |
JP2018524648A (ja) * | 2015-06-26 | 2018-08-30 | インテル・コーポレーション | 埋込みプログラマブルデータチェック機能を備えた不揮発性システムメモリコンピューティングシステムにおける即時再起動 |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5526320A (en) * | 1994-12-23 | 1996-06-11 | Micron Technology Inc. | Burst EDO memory device |
US7010642B2 (en) * | 2000-01-05 | 2006-03-07 | Rambus Inc. | System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices |
US7028213B2 (en) * | 2001-09-28 | 2006-04-11 | Hewlett-Packard Development Company, L.P. | Error indication in a raid memory system |
US6836438B2 (en) * | 2002-01-11 | 2004-12-28 | Macronix International Co., Ltd. | Method and apparatus for dynamically hiding a defect in an embedded memory |
US7133972B2 (en) | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
GB2405724B (en) * | 2002-06-24 | 2006-02-08 | Samsung Electronics Co Ltd | Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module |
US7117316B2 (en) | 2002-08-05 | 2006-10-03 | Micron Technology, Inc. | Memory hub and access method having internal row caching |
US7149874B2 (en) * | 2002-08-16 | 2006-12-12 | Micron Technology, Inc. | Memory hub bypass circuit and method |
US7836252B2 (en) | 2002-08-29 | 2010-11-16 | Micron Technology, Inc. | System and method for optimizing interconnections of memory devices in a multichip module |
US6820181B2 (en) * | 2002-08-29 | 2004-11-16 | Micron Technology, Inc. | Method and system for controlling memory accesses to memory modules having a memory hub architecture |
US7102907B2 (en) * | 2002-09-09 | 2006-09-05 | Micron Technology, Inc. | Wavelength division multiplexed memory module, memory system and method |
US7007211B1 (en) * | 2002-10-04 | 2006-02-28 | Cisco Technology, Inc. | Testing self-repairing memory of a device |
US7111213B1 (en) * | 2002-12-10 | 2006-09-19 | Altera Corporation | Failure isolation and repair techniques for integrated circuits |
US6934199B2 (en) * | 2002-12-11 | 2005-08-23 | Micron Technology, Inc. | Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency |
US6961259B2 (en) * | 2003-01-23 | 2005-11-01 | Micron Technology, Inc. | Apparatus and methods for optically-coupled memory systems |
US7184916B2 (en) * | 2003-05-20 | 2007-02-27 | Cray Inc. | Apparatus and method for testing memory cards |
US7320100B2 (en) | 2003-05-20 | 2008-01-15 | Cray Inc. | Apparatus and method for memory with bit swapping on the fly and testing |
US20040243769A1 (en) * | 2003-05-30 | 2004-12-02 | Frame David W. | Tree based memory structure |
US7245145B2 (en) | 2003-06-11 | 2007-07-17 | Micron Technology, Inc. | Memory module and method having improved signal routing topology |
US7120727B2 (en) | 2003-06-19 | 2006-10-10 | Micron Technology, Inc. | Reconfigurable memory module and method |
US7260685B2 (en) | 2003-06-20 | 2007-08-21 | Micron Technology, Inc. | Memory hub and access method having internal prefetch buffers |
US7107415B2 (en) * | 2003-06-20 | 2006-09-12 | Micron Technology, Inc. | Posted write buffers and methods of posting write requests in memory modules |
KR100500454B1 (ko) * | 2003-07-28 | 2005-07-12 | 삼성전자주식회사 | 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템 |
DE10335708B4 (de) * | 2003-08-05 | 2009-02-26 | Qimonda Ag | Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen |
DE10335978B4 (de) * | 2003-08-06 | 2006-02-16 | Infineon Technologies Ag | Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen |
US7210059B2 (en) * | 2003-08-19 | 2007-04-24 | Micron Technology, Inc. | System and method for on-board diagnostics of memory modules |
US7133991B2 (en) * | 2003-08-20 | 2006-11-07 | Micron Technology, Inc. | Method and system for capturing and bypassing memory transactions in a hub-based memory system |
US7310752B2 (en) | 2003-09-12 | 2007-12-18 | Micron Technology, Inc. | System and method for on-board timing margin testing of memory modules |
US7120743B2 (en) | 2003-10-20 | 2006-10-10 | Micron Technology, Inc. | Arbitration system and method for memory responses in a hub-based memory system |
US6996749B1 (en) * | 2003-11-13 | 2006-02-07 | Intel Coporation | Method and apparatus for providing debug functionality in a buffered memory channel |
US20050138302A1 (en) * | 2003-12-23 | 2005-06-23 | Intel Corporation (A Delaware Corporation) | Method and apparatus for logic analyzer observability of buffered memory module links |
US7216196B2 (en) * | 2003-12-29 | 2007-05-08 | Micron Technology, Inc. | Memory hub and method for memory system performance monitoring |
US7330992B2 (en) * | 2003-12-29 | 2008-02-12 | Micron Technology, Inc. | System and method for read synchronization of memory modules |
US7188219B2 (en) * | 2004-01-30 | 2007-03-06 | Micron Technology, Inc. | Buffer control system and method for a memory system having outstanding read and write request buffers |
US7366864B2 (en) | 2004-03-08 | 2008-04-29 | Micron Technology, Inc. | Memory hub architecture having programmable lane widths |
US7082075B2 (en) * | 2004-03-18 | 2006-07-25 | Micron Technology, Inc. | Memory device and method having banks of different sizes |
US7120723B2 (en) * | 2004-03-25 | 2006-10-10 | Micron Technology, Inc. | System and method for memory hub-based expansion bus |
US7590797B2 (en) | 2004-04-08 | 2009-09-15 | Micron Technology, Inc. | System and method for optimizing interconnections of components in a multichip memory module |
US7162567B2 (en) * | 2004-05-14 | 2007-01-09 | Micron Technology, Inc. | Memory hub and method for memory sequencing |
US7222213B2 (en) * | 2004-05-17 | 2007-05-22 | Micron Technology, Inc. | System and method for communicating the synchronization status of memory modules during initialization of the memory modules |
US7310748B2 (en) | 2004-06-04 | 2007-12-18 | Micron Technology, Inc. | Memory hub tester interface and method for use thereof |
US7519788B2 (en) | 2004-06-04 | 2009-04-14 | Micron Technology, Inc. | System and method for an asynchronous data buffer having buffer write and read pointers |
KR100624576B1 (ko) * | 2004-06-11 | 2006-09-19 | 삼성전자주식회사 | 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브 |
CN100337285C (zh) * | 2004-07-13 | 2007-09-12 | 海信集团有限公司 | 一种对NAND flash存储器进行物理损坏模拟的系统及其方法 |
DE102004039393B4 (de) * | 2004-08-13 | 2008-04-17 | Qimonda Ag | Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens |
US7392331B2 (en) | 2004-08-31 | 2008-06-24 | Micron Technology, Inc. | System and method for transmitting data packets in a computer system having a memory hub architecture |
DE102004042074A1 (de) * | 2004-08-31 | 2006-03-09 | Infineon Technologies Ag | Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens |
KR100565889B1 (ko) * | 2004-11-03 | 2006-03-31 | 삼성전자주식회사 | 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈 |
KR100557221B1 (ko) * | 2004-11-04 | 2006-03-07 | 삼성전자주식회사 | 메모리 모듈에서의 신호 무결성 테스트 방법 및 이를 위한메모리 모듈의 버퍼 |
US7409623B2 (en) | 2004-11-04 | 2008-08-05 | Sigmatel, Inc. | System and method of reading non-volatile computer memory |
US7523364B2 (en) * | 2005-02-09 | 2009-04-21 | International Business Machines Corporation | Double DRAM bit steering for multiple error corrections |
US7262354B2 (en) * | 2005-03-04 | 2007-08-28 | Orred Gregory D | Stringed practice device and method |
KR100666612B1 (ko) * | 2005-05-27 | 2007-01-09 | 삼성전자주식회사 | 리던던시 코드 체크 기능을 가지는 반도체 메모리 장치 및그것을 구비한 메모리 시스템 |
US7328381B2 (en) * | 2005-08-01 | 2008-02-05 | Micron Technology, Inc. | Testing system and method for memory modules having a memory hub architecture |
US7319340B2 (en) * | 2005-08-01 | 2008-01-15 | Micron Technology, Inc. | Integrated circuit load board and method having on-board test circuit |
US7765424B2 (en) * | 2005-08-19 | 2010-07-27 | Micron Technology, Inc. | System and method for injecting phase jitter into integrated circuit test signals |
US7562271B2 (en) * | 2005-09-26 | 2009-07-14 | Rambus Inc. | Memory system topologies including a buffer device and an integrated circuit memory device |
US7464225B2 (en) * | 2005-09-26 | 2008-12-09 | Rambus Inc. | Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology |
US11328764B2 (en) | 2005-09-26 | 2022-05-10 | Rambus Inc. | Memory system topologies including a memory die stack |
US20070118778A1 (en) * | 2005-11-10 | 2007-05-24 | Via Telecom Co., Ltd. | Method and/or apparatus to detect and handle defects in a memory |
US7284169B2 (en) * | 2005-12-08 | 2007-10-16 | Micron Technology, Inc. | System and method for testing write strobe timing margins in memory devices |
US7355387B2 (en) * | 2005-12-08 | 2008-04-08 | Micron Technology, Inc. | System and method for testing integrated circuit timing margins |
US7539912B2 (en) | 2005-12-15 | 2009-05-26 | King Tiger Technology, Inc. | Method and apparatus for testing a fully buffered memory module |
US7478285B2 (en) * | 2005-12-30 | 2009-01-13 | Silicon Graphics, Inc. | Generation and use of system level defect tables for main memory |
US7471538B2 (en) * | 2006-03-30 | 2008-12-30 | Micron Technology, Inc. | Memory module, system and method of making same |
US7277337B1 (en) | 2006-09-25 | 2007-10-02 | Kingston Technology Corp. | Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip |
US7856576B2 (en) * | 2007-04-25 | 2010-12-21 | Hewlett-Packard Development Company, L.P. | Method and system for managing memory transactions for memory repair |
US7620861B2 (en) * | 2007-05-31 | 2009-11-17 | Kingtiger Technology (Canada) Inc. | Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels |
US7945815B2 (en) | 2007-08-14 | 2011-05-17 | Dell Products L.P. | System and method for managing memory errors in an information handling system |
US7694195B2 (en) | 2007-08-14 | 2010-04-06 | Dell Products L.P. | System and method for using a memory mapping function to map memory defects |
US7949913B2 (en) * | 2007-08-14 | 2011-05-24 | Dell Products L.P. | Method for creating a memory defect map and optimizing performance using the memory defect map |
US9373362B2 (en) * | 2007-08-14 | 2016-06-21 | Dell Products L.P. | System and method for implementing a memory defect map |
US7757144B2 (en) * | 2007-11-01 | 2010-07-13 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices |
TW200921691A (en) * | 2007-11-14 | 2009-05-16 | Etron Technology Inc | Method for controlling a dram |
US8090935B2 (en) * | 2008-01-24 | 2012-01-03 | Mentor Graphics Corporation | Direct register access for host simulation |
US9229887B2 (en) * | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US8001434B1 (en) | 2008-04-14 | 2011-08-16 | Netlist, Inc. | Memory board with self-testing capability |
US7848899B2 (en) * | 2008-06-09 | 2010-12-07 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing integrated circuit devices |
US7978721B2 (en) | 2008-07-02 | 2011-07-12 | Micron Technology Inc. | Multi-serial interface stacked-die memory architecture |
US8086913B2 (en) | 2008-09-11 | 2011-12-27 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
US20100169729A1 (en) * | 2008-12-30 | 2010-07-01 | Datta Shamanna M | Enabling an integrated memory controller to transparently work with defective memory devices |
TWI409820B (zh) * | 2009-02-18 | 2013-09-21 | King Yuan Electronics Co Ltd | Semiconductor Test System with Self - Test for Memory Repair Analysis |
EP2502234B1 (en) | 2009-11-20 | 2019-01-09 | Rambus Inc. | Bit-replacement technique for dram error correction |
US8356215B2 (en) * | 2010-01-19 | 2013-01-15 | Kingtiger Technology (Canada) Inc. | Testing apparatus and method for analyzing a memory module operating within an application system |
US9123552B2 (en) | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
TWI398656B (zh) * | 2010-03-31 | 2013-06-11 | Rdc Semiconductor Co Ltd | 用於驗證一中央處理器之裝置及其方法 |
JP5559616B2 (ja) * | 2010-06-17 | 2014-07-23 | ラピスセミコンダクタ株式会社 | 半導体メモリ装置 |
US8918686B2 (en) | 2010-08-18 | 2014-12-23 | Kingtiger Technology (Canada) Inc. | Determining data valid windows in a system and method for testing an integrated circuit device |
CN101950263A (zh) * | 2010-09-27 | 2011-01-19 | 深圳市江波龙电子有限公司 | 一种存储设备的修复方法、系统及存储设备 |
CN102610280B (zh) * | 2011-01-20 | 2015-05-27 | 北京兆易创新科技股份有限公司 | 修复存储芯片的方法和装置、存储芯片 |
CN102841832B (zh) * | 2011-06-24 | 2017-05-24 | 佛山慧捷电子科技有限公司 | 出错内存条定位方法 |
US9003256B2 (en) | 2011-09-06 | 2015-04-07 | Kingtiger Technology (Canada) Inc. | System and method for testing integrated circuits by determining the solid timing window |
US8724408B2 (en) | 2011-11-29 | 2014-05-13 | Kingtiger Technology (Canada) Inc. | Systems and methods for testing and assembling memory modules |
US9411678B1 (en) | 2012-08-01 | 2016-08-09 | Rambus Inc. | DRAM retention monitoring method for dynamic error correction |
US9117552B2 (en) | 2012-08-28 | 2015-08-25 | Kingtiger Technology(Canada), Inc. | Systems and methods for testing memory |
WO2014074390A1 (en) | 2012-11-06 | 2014-05-15 | Rambus Inc. | Memory repair using external tags |
TWI497511B (zh) * | 2012-11-08 | 2015-08-21 | Ind Tech Res Inst | 具嵌入式非揮發性記憶體之晶片及其測試方法 |
US10042750B2 (en) | 2013-03-15 | 2018-08-07 | Micron Technology, Inc. | Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor |
CN104063234B (zh) * | 2013-03-19 | 2017-06-27 | 华为技术有限公司 | 一种兼容方法及装置 |
CN104750535B (zh) * | 2013-12-26 | 2018-08-07 | 珠海全志科技股份有限公司 | NAND Flash仿真控制器及控制调试方法 |
US10387209B2 (en) * | 2015-09-28 | 2019-08-20 | International Business Machines Corporation | Dynamic transparent provisioning of resources for application specific resources |
US10725933B2 (en) * | 2016-12-30 | 2020-07-28 | Intel Corporation | Method and apparatus for redirecting memory access commands sent to unusable memory partitions |
CN108511029B (zh) * | 2017-02-23 | 2022-04-05 | 上海复旦微电子集团股份有限公司 | 一种fpga中双端口sram阵列的内建自测和修复系统及其方法 |
US10713136B2 (en) * | 2017-09-22 | 2020-07-14 | Qualcomm Incorporated | Memory repair enablement |
US11087857B2 (en) * | 2017-11-15 | 2021-08-10 | Texas Instruments Incorporated | Enabling high at-speed test coverage of functional memory interface logic by selective usage of test paths |
CN113778915B (zh) | 2020-06-09 | 2023-10-10 | 慧荣科技股份有限公司 | 生产固态硬盘的方法及计算机可读取存储介质及装置 |
TWI745997B (zh) * | 2020-06-09 | 2021-11-11 | 慧榮科技股份有限公司 | 生產固態硬碟的方法及裝置以及電腦程式產品 |
CN112397135A (zh) * | 2020-11-06 | 2021-02-23 | 润昇系统测试(深圳)有限公司 | 测试及修复装置以及测试及修复方法 |
Family Cites Families (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5450578A (en) * | 1993-12-23 | 1995-09-12 | Unisys Corporation | Method and apparatus for automatically routing around faults within an interconnect system |
US5875352A (en) | 1995-11-03 | 1999-02-23 | Sun Microsystems, Inc. | Method and apparatus for multiple channel direct memory access control |
US5818844A (en) | 1996-06-06 | 1998-10-06 | Advanced Micro Devices, Inc. | Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets |
US6167486A (en) | 1996-11-18 | 2000-12-26 | Nec Electronics, Inc. | Parallel access virtual channel memory system with cacheable channels |
US7024518B2 (en) | 1998-02-13 | 2006-04-04 | Intel Corporation | Dual-port buffer-to-memory interface |
US6301637B1 (en) | 1998-06-08 | 2001-10-09 | Storage Technology Corporation | High performance data paths |
JP3178423B2 (ja) | 1998-07-03 | 2001-06-18 | 日本電気株式会社 | バーチャルチャネルsdram |
US6272609B1 (en) | 1998-07-31 | 2001-08-07 | Micron Electronics, Inc. | Pipelined memory controller |
US6587912B2 (en) | 1998-09-30 | 2003-07-01 | Intel Corporation | Method and apparatus for implementing multiple memory buses on a memory module |
US6434639B1 (en) | 1998-11-13 | 2002-08-13 | Intel Corporation | System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation |
US6463059B1 (en) | 1998-12-04 | 2002-10-08 | Koninklijke Philips Electronics N.V. | Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing |
US6349363B2 (en) | 1998-12-08 | 2002-02-19 | Intel Corporation | Multi-section cache with different attributes for each section |
US6067262A (en) * | 1998-12-11 | 2000-05-23 | Lsi Logic Corporation | Redundancy analysis for embedded memories with built-in self test and built-in self repair |
US6496909B1 (en) | 1999-04-06 | 2002-12-17 | Silicon Graphics, Inc. | Method for managing concurrent access to virtual memory data structures |
US6359858B1 (en) * | 1999-06-03 | 2002-03-19 | Fujitsu Network Communications, Inc. | Switching redundancy control |
US6477592B1 (en) | 1999-08-06 | 2002-11-05 | Integrated Memory Logic, Inc. | System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream |
US6539490B1 (en) | 1999-08-30 | 2003-03-25 | Micron Technology, Inc. | Clock distribution without clock delay or skew |
US6552564B1 (en) | 1999-08-30 | 2003-04-22 | Micron Technology, Inc. | Technique to reduce reflections and ringing on CMOS interconnections |
US6594713B1 (en) | 1999-09-10 | 2003-07-15 | Texas Instruments Incorporated | Hub interface unit and application unit interfaces for expanded direct memory access processor |
US6421744B1 (en) | 1999-10-25 | 2002-07-16 | Motorola, Inc. | Direct memory access controller and method therefor |
JP3546788B2 (ja) | 1999-12-20 | 2004-07-28 | 日本電気株式会社 | メモリ制御回路 |
JP2002014875A (ja) * | 2000-06-30 | 2002-01-18 | Mitsubishi Electric Corp | 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 |
US6523093B1 (en) | 2000-09-29 | 2003-02-18 | Intel Corporation | Prefetch buffer allocation and filtering system |
US6523092B1 (en) | 2000-09-29 | 2003-02-18 | Intel Corporation | Cache line replacement policy enhancement to avoid memory page thrashing |
US6631440B2 (en) | 2000-11-30 | 2003-10-07 | Hewlett-Packard Development Company | Method and apparatus for scheduling memory calibrations based on transactions |
US6622227B2 (en) | 2000-12-27 | 2003-09-16 | Intel Corporation | Method and apparatus for utilizing write buffers in memory control/interface |
DE10110469A1 (de) * | 2001-03-05 | 2002-09-26 | Infineon Technologies Ag | Integrierter Speicher und Verfahren zum Testen und Reparieren desselben |
US6904499B2 (en) | 2001-03-30 | 2005-06-07 | Intel Corporation | Controlling cache memory in external chipset using processor |
US6920533B2 (en) | 2001-06-27 | 2005-07-19 | Intel Corporation | System boot time reduction method |
US7941056B2 (en) | 2001-08-30 | 2011-05-10 | Micron Technology, Inc. | Optical interconnect in high-speed memory systems |
US7133972B2 (en) | 2002-06-07 | 2006-11-07 | Micron Technology, Inc. | Memory hub with internal cache and/or memory access prediction |
JP2008000002A (ja) * | 2004-09-30 | 2008-01-10 | Sysmex Corp | リブロース2リン酸カルボキシラーゼスモールチェーン1A(RBCS−1A)遺伝子及び/又は該遺伝子のmRNAを検出するための核酸増幅用プライマ、及び内部標準として該遺伝子及び/又は該遺伝子のmRNAを用いた検査方法。 |
JP5025113B2 (ja) * | 2005-09-29 | 2012-09-12 | 三洋電機株式会社 | 回路装置 |
JP2007097002A (ja) * | 2005-09-30 | 2007-04-12 | Orion Denki Kk | デジタル放送受信装置 |
JP2008002006A (ja) * | 2006-06-21 | 2008-01-10 | Toray Ind Inc | 合成繊維の溶融紡糸装置 |
-
2002
- 2002-08-16 US US10/222,393 patent/US6754117B2/en not_active Expired - Lifetime
-
2003
- 2003-08-05 WO PCT/US2003/024605 patent/WO2004017162A2/en active Application Filing
- 2003-08-05 KR KR1020057002663A patent/KR100848254B1/ko not_active IP Right Cessation
- 2003-08-05 AT AT03788336T patent/ATE426897T1/de not_active IP Right Cessation
- 2003-08-05 EP EP03788336A patent/EP1535131B1/en not_active Expired - Lifetime
- 2003-08-05 AU AU2003258104A patent/AU2003258104A1/en not_active Abandoned
- 2003-08-05 DE DE60326854T patent/DE60326854D1/de not_active Expired - Lifetime
- 2003-08-05 CN CN03824359A patent/CN100578656C/zh not_active Expired - Fee Related
- 2003-08-05 JP JP2004529260A patent/JP4431977B2/ja not_active Expired - Fee Related
- 2003-08-15 TW TW092122492A patent/TWI242780B/zh not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015515061A (ja) * | 2012-03-30 | 2015-05-21 | インテル・コーポレーション | 積層メモリアーキテクチャのためのビルトインセルフテスト |
US9298573B2 (en) | 2012-03-30 | 2016-03-29 | Intel Corporation | Built-in self-test for stacked memory architecture |
JP2018524648A (ja) * | 2015-06-26 | 2018-08-30 | インテル・コーポレーション | 埋込みプログラマブルデータチェック機能を備えた不揮発性システムメモリコンピューティングシステムにおける即時再起動 |
Also Published As
Publication number | Publication date |
---|---|
CN1703755A (zh) | 2005-11-30 |
JP4431977B2 (ja) | 2010-03-17 |
KR20050061459A (ko) | 2005-06-22 |
EP1535131A2 (en) | 2005-06-01 |
DE60326854D1 (de) | 2009-05-07 |
KR100848254B1 (ko) | 2008-07-25 |
TWI242780B (en) | 2005-11-01 |
ATE426897T1 (de) | 2009-04-15 |
EP1535131A4 (en) | 2006-02-22 |
CN100578656C (zh) | 2010-01-06 |
WO2004017162A3 (en) | 2004-05-27 |
US6754117B2 (en) | 2004-06-22 |
EP1535131B1 (en) | 2009-03-25 |
WO2004017162A2 (en) | 2004-02-26 |
US20040034825A1 (en) | 2004-02-19 |
AU2003258104A1 (en) | 2004-03-03 |
AU2003258104A8 (en) | 2004-03-03 |
TW200414219A (en) | 2004-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4431977B2 (ja) | メモリモジュールの自己テストおよび修復するためのシステムおよび方法 | |
US6052798A (en) | System and method for remapping defective memory locations | |
US5961660A (en) | Method and apparatus for optimizing ECC memory performance | |
US5199033A (en) | Solid state memory array using address block bit substitution to compensate for non-functional storage cells | |
JP5874119B2 (ja) | Dramをスタックする方法及び装置 | |
US8892942B2 (en) | Rank sparing system and method | |
US6754858B2 (en) | SDRAM address error detection method and apparatus | |
US5509132A (en) | Semiconductor memory device having an SRAM as a cache memory integrated on the same chip and operating method thereof | |
US5745673A (en) | Memory architecture for solid state discs | |
US6097644A (en) | Redundant row topology circuit, and memory device and test system using same | |
JP3107240B2 (ja) | メモリモジュール及びその不良ビットテーブル設定方法 | |
US10754724B2 (en) | Memory device for detecting a defective memory chip | |
US7107493B2 (en) | System and method for testing for memory errors in a computer system | |
KR20010017413A (ko) | 파이프 라인상의 고속동작을 구현하는 ecc 회로를 구비하는동기식 반도체 메모리장치 및 이 동기식 반도체 메모리장치의 에러 체크 및 정정방법 | |
US9262284B2 (en) | Single channel memory mirror | |
KR20210041656A (ko) | 온-다이 미러링 기능을 갖는 메모리 칩 및 그것을 테스트하는 방법 | |
KR100429095B1 (ko) | 집적회로의랜덤액세스메모리및이를테스트하는방법 | |
JP2993099B2 (ja) | 二重化メモリ装置 | |
JP2000305858A (ja) | 半導体装置及び半導体システム | |
JPH0296255A (ja) | 記憶装置制御方式 | |
JPH02143348A (ja) | 情報処理装置 | |
JPH0312757A (ja) | メモリカード |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060619 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070628 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090218 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090218 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090728 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20091023 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091201 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |