TWI242780B - System and method for self-testing and repair of memory modules - Google Patents

Description

1242780 玖、發明說明： 【發明所屬之技術領域】 本發明係關於一種電腦系統，更明確地說，係關於一種 具有一記憶體模組之電腦系統，其中該記憶體模組具有一 將若干記憶體裝置耦接至一處理器或其他記憶體存取裝置 之記憶體集線器。 【先前技術】 電腦系統使用記憶體裝置，譬如動態隨機存取記憶體 (“DRAM”）裝置儲存由一處理器存取之指令（instruction)及資料 。該等記憶體裝置通常在電腦系統中充當系統記憶體。在 一普通電腦系統中，該處理器藉由一處理器匯流排及一記 憶體控制器與該系統記憶體進行通信。該處理器發出一記 憶體請求，其包括一記憶體命令（command)(譬如一讀取命 令）及一指定待讀取資料或指令位置之位址。該記憶體控制 器使用該命令及位址產生施用於該系統記憶體之適當的命 令訊號以及列與行位址。回應該等命令及位址，將資料在 該系統記憶體與該處理器之間進行傳送。該記憶體控制器 通常為一系統控制器的一部分，其亦包括用於將該處理器 匯流排耦接至一擴充匯流排（譬如一 PCI匯流排）之匯流排橋 接器電路。 儘管該等記憶體裝置之運行速率已不斷提高，但是此運 行速率之提高未能與處理器運行速率之提高保持同步。將 處理器耦接至該等記憶體裝置之記憶體控制器運行速率之 提高甚至更為緩慢。該等記憶體控制器及記憶體裝置相對 87321 1242780 而言較為緩慢的速度限制了該處理器與記憶體裝置之間的 資料帶寬（bandwidth)。 除了處理器與記憶體裝置之間帶寬有限之外，電腦系統 之效能亦受自系統記憶體裝置讀取資料所需時間增加之等 待時間問題的限制。詳言之，當將一記憶體裝置讀取命令 耦接至一系統記憶體裝置譬如一同步DRAM (“SDRAM”）裝置 時，僅在若干時脈週期發生遲延（delay)以後方自該SDRAM 裝置輸出該讀取資料。因此，儘管SDRAM裝置可以高資料 速率同步輸出突發（burst)資料，但是在最初提供資料方面所 發生的遲延可顯著地減緩一使用該等SDRAM裝置之電腦系 統之運行速率。 一種減輕該記憶體等待時間問題之方法是使用多個藉由 一記憶體集線器耦接至該處理器之記憶體裝置。在一記憶 體集線器結構中，將一系統控制器或記憶體集線器控制器 耦接至若干記憶體模組，其中各記憶體模組包含一耦接至 若干記憶體裝置之記憶體集線器。該記憶體集線器有效地 在控制器與記憶體裝置之間發送記憶體請求及回應。由於 一處理器可在另一記憶體裝置回應於一先前記憶體存取時 存取一記憶體裝置，該等利用此結構之電腦系統可具有更 大之帶寬。舉例而言，當該系統中之另一記憶體裝置準備 向該處理器提供讀取資料時，該處理器可將寫入資料輸出 至該系統中之記憶體裝置中的一個。使用一記憶體集線器 結構之電腦系統之運行效率可使得極大地提高電腦系統之 記憶體容量變得更為切實可行。 1242780 種^用—1&憶#4集線器對記憶ft裝置進行存取具有種 缺：是由記憶體裝置所使用的半導體技術經常導致 己“位置的出現’該等缺陷記憶體位置使得記憶髀 、置不可靠。在一記憶體裝置中的缺陷位置對使用此裝置 :電腦系統之效能削弱的程度’依賴於該電腦系統之特性 〃、所執仃之應用程式。電腦系統可包括簡單電腦（譬如該等 包含在電話答錄機内之電腦）及複雜的科學專案所使用之高 度複雜的超級電腦。在電話答錄機所使用之簡單電腦中， 舉例而έ ’在該記憶體之一個或多個記憶體位置中之誤差 未必是致命性的。舉例而言，一在該電話答錄機之記憶體 中之錯誤可能僅會導致儲存在該記憶體中之合成語音發生 細微改變。然而，在一用於執行科學計算之電腦之記憶體 中的一個或多個缺陷記憶體位置可導致重大問題的發生。 儘管當前的製造技術已大體（substantially)減少了缺陷記i思 體位置的數量’但是電腦記憶體仍然易受該等缺陷記憶體 位置的影響。在製造記憶體晶片期間所採用之眾多步驟之 一、半導體結晶度缺陷、電連接器間斷等均可導致該等缺 陷記憤體位置的出現。儘官具有該等缺陷記憶體位置之$己 憶體晶片通常代表所製造之全部記憶體晶片的一小部分（小 於1%)，但是該等缺陷記憶體晶片之實際數量巨大。 過去，提供記憶體單元之額外列（吾人所知之“冗餘列”） 更換具有缺陷記憶體單元之列。儘管使用該等冗餘列矸成 功地挽救該等缺陷記憶體單元，但是得以更換之缺陷列尤 數量受限於在該記憶體晶片上所配備之冗餘列的數量。缺 87321 1242780 陷列足數量有時超過可用之冗餘列的數量，因此阻礙了對 一些缺陷列的修復。在一些狀況下，可以極大的折扣價出 售忒等缺陷記憶體晶片用於無須使用完美記憶體之應用， 譬如用於電話答錄機。然而，若可在更多尖端技術應用譬 如在個人電腦中使用該等記憶體晶片中的一些則是有利的。 一種使該等缺陷記憶體晶片得以併入個人電腦之方法是 使用誤差修正機制對缺陷記憶體位置進行補償。誤差修正 機制將複數個誤差修正位元加入各資料字元，若一錯誤資 料位元位於該資料字元内，則該等位元能使該資料字元得 以重建。然而，若該資料字元中僅單個位元發生錯誤，該 等先w技術之誤差修正機制通常僅對一資料字元進行重建 。此外，該等誤差修正機制將若干額外資料位元加入各資 料孚元，其導致咼的記憶體負擔（overhea(j)。此外，儘管可 對忒等误差修正機制進行延伸以偵測多個錯誤資料位元， 但是可能產生的該記憶體負擔將無法為吾人所接受。 修正缺陷記憶體位元之另一方法是藉由一通常為吾人所 知之再映射機制進行。再映射機制利用一預先定義之誤差 映射及再映射表將缺陷記憶體位置重定向。通常在出廠時 依據吾人所熟知之用於確定存在缺陷之記憶塊之記憶體位 置的測試，建立該誤差映射。儘管該等再映射機制解決了 雙位元誤差問題及高的記憶體負擔，但是他們表現出各種 衰退（downfall)。舉例而言，在出廠時建立該誤差映射不允 許將來的缺陷位置得以修正並使該製造程序增加了額外的 時間及金錢。在該系統控制器中建立該誤差映射要求各電 87321 1242780 腦製造商開發用於由該電腦系統所存取之各個類型之記憶 體裝置的獨特測試系統。 無論所使用的記憶體修復或修正技術的類型如何，吾人 通常需要偵測該等缺陷記憶體單元之位置。通常藉由將一 已知資料之圖案（譬如一若干1及〇之棋盤圖案）寫入一記憶 體單元之陣列，接著自該等記憶體單元讀取資料對該等缺 陷記憶體單元進行偵測以確定是否該讀取資料與該寫入資 料相符。通常在該等記憶體裝置製造期間分若干階段由一 使用該等記憶體裝置之電腦或其他系統以此方式執行對記 憶體裝置之測試。舉例而言，一電腦系統通常在對該電腦 系統施加電力（power-up)時對系統記憶體裝置進行測試，該 等Z 租裝置通#為動態隨機存取記憶體裝置。 藉由將已知資料寫入該等記憶體裝置、自該等記憶體裝

之Z te體裝置進行測 操法接受。舉例而了，一記憶體集線 記體容量可導致一處理器需要花費令 時間對在該記憶體集線器結構系統中 試。 87321 -10- 1242780 、一種減少藉由將讀取資料與寫入資料進行比較而對該等 1己匕、裝置進行測試所需之時間的方法是藉由將自我測試 兒路併入記憶體裝置以在“晶片内，，（〇n-chip)移動該記憶體測 4函數。儘管此方法可減少對該等記憶體裝置進行測試所 而之時間’仍須向一處理器或其他記憶體存取裝置報告各 记胆裝置之通過/失敗狀態。在一使用大量記憶體裝置之 圮憶體集線器結構中，對所有記憶體裝置而言，可能需用 大量時間對其通過/失敗狀態進行報告。 因此吾人需要一種記憶體模組，其可將一記憶體集線器 結構之優勢與在該記憶體模組上之測試及修復記憶體裝置 之優勢相結合。 【發明内容】 本發明係針對一種用於對位於一記憶體模組上之記憶體 裝置之缺陷記憶體位置進行測試及修復的電腦系統及方法 。遠電腦系統包括複數個耦接至一記憶體集線器控制器之 記憶體模組。各記憶體模組包括複數個記憶體裝置及一記 憶體集線器。該記憶體集線器包括一自我測試模組及一修 復模組。該自我測試模組係耦接至該等記憶體裝置，且回 應於一對該等記憶體裝置進行測試之請求，該自我測試模 組執行一個或多個自我測試常用程式（r〇utine)。該等自我測 试常用程式確定在記憶體裝置上之缺陷記憶體之位置。該 修復模組利用缺陷記憶體之位置建立一再映射表。該再映 射表將該等記憶體裝置之缺陷記憶體位置重定向至位於該 s己fe體模組上之記憶體的典缺陷記憶體位置，例如在該等 87321 -11 - 1242780 記憶體裝置中或在位於該記憶體集線器之内的快取記憶體 或暫時記憶體内之位置。因此，每次當該記憶體集線器自 該等記憶體存取裝置之一（譬如該電腦處理器）接收一記憶 體請求時，該記憶體集線器即利用該修復模組檢查缺陷記 憶體之記憶體位置並視需要將該記憶體請求重定向至一無 缺陷位置。 顯而易見，本發明能夠對各種明顯的態樣進行修改，所 有修改均不背離本發明之精神及範圍。因此，實質上應將· 本發明之圖式及具體說明視為對本發明特性之闡述而非限 制。 【實施方式】 圖1展示一根據本發明之一實施例之電腦系統100。該電 腦系統100包括一用於執行各種計算功能，譬如運行特定軟 體以執行特定計算或任務之處理器104。該處理器104包括 一通常包含一位址匯流排、一控制匯流排及一資料匯流排 之處理器匯流排106。通常將該處理器匯流排106耦接至快® 取記憶體108，其通常為靜態隨機存取記憶體（“SRAM”）。最 後，將該處理器匯流排106耦接至一系統控制器110，有時 其亦被稱作“北橋接器”(North Bridge)或“記憶體控制器”。 該系統控制器110充當各種其他元件（component)至該處理 器104之通信路徑。詳言之，該系統控制器110包括一通常 耦接至一圖形控制器112之圖形埠，該圖形控制器依此又耦 接至一視訊端子114。亦將該系統控制器110耦接至一個或 多個輸入裝置118，譬如一键盤或一滑鼠以使作業人員得以 87321 -12 - 1242780 與該電腦系統100對接（interface)。通常，該電腦系統1〇〇亦包 括一個或多個輸出裝置120，譬如一藉由該系統控制器u〇 耦接至該處理器104之印表機。通常亦藉由該系統控制器 110將一個或多個資料儲存裝置124¾接至該處理器以使 該處理器104得以自内部或外部儲存媒體（未圖示）儲存資料 或擷取資料。通常之儲存裝置124之實例包括硬碟及軟碟， 卡式錄音/影帶及光碟-唯讀記憶體（CD-ROM)。 該系統控制器11〇包括一耦接至若干記憶體模組13〇a、 b...n之記憶體集線器控制器128，該等記憶體模組充當用於 該電腦系統100之系統記憶體。較佳藉由一高速鏈路134將 將違5己丨思體模組130耦接至該記憶體集線器控制器128，該 南速鏈路可為一光或電通信路徑或一些其他類型之通传路 徑。若將該咼速鏈路134建構為一光通信路徑，則該光通传 路徑之形式可為一個或多個光纖。在此狀況下，該記憶體 集線器控制器128及該等記憶體模組將包括一耦接至該光通 信路徑之光輸入/輸出淳或分離之輸入及輸出埠。將展示以 多點式（麵lti-drop)配置將該等記憶體模組130耦接至該記憶 體集線器控制器128，其中將單個高速鏈路134耦接至所有 記憶體模組130。然而，應瞭解亦可使用其他拓撲技術，嬖 如點到點（point-to-point)耦接配置，其中使用一分離高速鏈路 (未圖示）將各冗憶體模組130搞接至該記憶體集線器控制哭 128。亦可使用一開關拓撲技術，其中藉由一開關（未圖示） 有選擇地將記憶體集線器控制器128耦接至各記憶體模組 13〇。可能使用的其他拓撲技術應不難為熟悉此項技術者所 87321 1242780 瞭解。 各記憶體模組130包括一用於控制對六個記憶體裝置M8 之存取的記憶體集線器140，在圖1所展示之實例中，該等 記憶體裝置係同步動態隨機存取記憶體（“SDRAM”）裝置。 然而，可使用更少或更多的記憶體裝置148，且亦可使用與 SDRAM裝置不同之記憶體裝置。藉由一匯流排系統15〇將該 記憶體集線器140耦接至各系統記憶體裝置148，該匯流排 系統通常包括一控制匯流排、一位址匯流排及一資料匯流 排。 圖2展示可在圖1之記憶體模組13〇中使用之記憶體集線器 140之一實例。該記憶體集線器140較佳包括（但不限於）一記 f思fa控制器152、一鍵路介面154及一記憶體裝置介面丨56。 將該鏈路介面154耦接至該用於自記憶體集線器控制器 128(圖1)接收位址、命令及寫入資料訊號及用於將讀取資料 訊號傳輸至該記憶體集線器控制器128之高速鏈路134。該 鏈路介面154之性質將視該高速鏈路134之特徵而定。舉例 而言，若使用一光通信路徑建構該高速鏈路134，則該鍵路 介面154將包括一光輸入/輸出崞並將該等藉由該光通传路 徑耦接之光訊號轉化為電訊號。無論如何，當藉由高速鍵 路134接收記憶體請求時，該鏈路♦介面154較佳包括一用於 接收及儲存記憶體請求之緩衝器，譬如一先進先出緩衝哭 160。將該等記憶體請求儲存在該緩衝器ι6〇中直至可由1 記憶體集線器140對其進行處理為止。 當該記憶體集線器140能夠處理一記憶體請求時，將令等 87321 14 1242780 儲存在該緩衝器160中之記憶體請求中的一個轉移至該記憶 體控制器152。該記憶體控制器152可包括—序列哭158，其 用於將該等具有記憶體集線器控制器128輸出之格式之記情、 體請求轉化為具有一可為記憶體裝置148所使用之格式的記 憶體請求。該等再格式化之請求訊號通常將包括自包本在 吾己憶體请求中之A彳思骨豆命令所獲得的記憶體命令訊號，及 自一包含在記憶體請求中之位址所獲得的列及行位址訊號 。右该等fe fa清求之一為窝入記憶體請求，則該等再格 式化之清求A 5虎通¥將包括自包含在由該記憶體集線哭140 所接收的冗憶體睛求中之寫入資料所獲得的寫入資料訊號 。舉例而言，當該等記憶體裝置148為習知DRAM裝置時， ^亥ά己丨思fa序列^§ 15 8將輸出列位址訊號、一列位址選通 (“RAS”）訊號、一咼態有效寫入/低態有效讀取訊號（“w/r*，，） 、行位址訊號及一行位址選通（“CAS”）訊號。 該序列器158依記憶體裝置148所需之序列將該等再格式 化之記憶體請求訊號施用至該記憶體裝置介面156。該記憶 體裝置介面156之性質將視該等記憶體裝置148之特徵而定 。舉例而言，該序列器158可將列位址訊號，隨後按順序將 一 RAS訊號、行位址訊號及一 CAS訊號施用至該記憶體裝置 介面156。無論如何’當自該序列器ι58接收記憶體請求時 ’違Z丨思體裝置介面156較佳包括一用於接收及儲存—個或 多個記憶體請求之緩衝器，譬如一先進先出（FIFO)緩衝器 162。將該等記憶體請求儲存在該緩衝器ι62中直至可由該 等記憶體裝置148對其進行處理為止。若該記憶體裝置介面 87321 15 1242780 L56儲存若干記憶體請求，則該記憶體裝置介面156可對該 等記憶體請求進行再排細使得將其以—些其他順序施用 至該等記憶體裝置148。 可文對由該記憶體集線器14〇依異於施用至記憶體裝置 148之記憶體請求格式之格朗接收的記㈣請求進行了說 /、、：而作為替代，該記憶體集線器控制器丨28可將自該 處里％ 104之圮丨思體凊求再格式化為一可由記憶體裝置 斤使用之秸式。泫序列咨158接著僅需依由記憶體裝置Mg 使射《之順蘭已再格式化的請求訊號進行安排⑽㈣） 二接著將用於一個或多個記憶體請求的記憶體請求訊號傳 运至孩記憶體裝置介面156以使隨後可將該等訊號施用至記 憶體裝置148。 。 再結合圖2，該記憶體集線器14〇還包括一自我測試模組 164及一修復模組166。該自我測試模組164包括一序列器Mg ，且該修復模組166包括一誤差映射174及一再映射表176。 儘管未圖示，該記憶體模組14〇亦可包括如前文所述之用於 與該記憶體集線器控制器128及該等記憶體裝置148進行介 面對接之其他元件。 如前所述，記憶體模組之問題之一是存在缺陷記憶體 為確保記憶體模組之可靠性，需要花費額外之時間及金 ，在工廠内或機載（01>board)電腦上之各模組進行測試及/ 修復。然而，在工廠内對記憶體進行之測試及修復無法 決任何今後可能發展之記憶體缺陷。同樣，每次當對電 犯加私力時，對機載電腦上之記憶體進行測試需要使電 87321 -16- 1242780

裝至該電腦系統100或另一 〇挺供一整合至該記憶體模組13〇 _ 3因此，該記憶體模組13〇可在安 系統之後繼續對其自身進行測試 及修復。该測試及修復系統為該記憶體模組13〇之一整體部 分並特別為該類已併入該記憶體模組13〇之記憶體裝置MS 而設計。此消除了各電腦製造商對開發用於各類由其電腦 系統所使用之記憶體裝置148之定製（custom)測試及修復系統 的需要。此外，藉由將該自我測試模組164及修復模組166 放置在該記憶體集線器140上’該記憶體模組13〇可利用記 憶體集線器140之記憶體處理能力，譬如該記憶體集線器能 夠有效地在該記憶體集線器控制器128與記憶體裝置148之 間發送記憶體請求及回應。此允許該記憶體模組130以更一 致且快速地對其自身進行測試及修復。 圖2所示之自我測試模組164提供一藉由該序列器168直接 存取記憶體裝置148之自我測試系統。該自我測試模組164 可執行諸多用於執行記憶體模組130之記憶體裝置148的内 建式自我測試（BGT)常用程式（未圖示）。可使用邏輯電路或 87321 1242780 -程式化處理器執行該等自我測試常用程式。可將該等自 我測試常用程錢存在該自我測試模組164中或將其儲存在 孩記憶體模組13〇或別處上之非揮發性記憶體内，接著在需 要時將其載人該自我測試模組1641等自我測試常用程式 執行一系m己憶體裝置測試並對缺陷記憶體位置進行識別 。舉例而言’-常用程式可將資料寫人記憶體裝置148的一 記憶體位1，接著嘗試自記憶體裝置148讀取該資料。若自 孩記憶體位置所讀取之資料與寫入該記憶體位置之資料不鲁 相符，即確定該記憶體位置具有缺陷。該等自我測試常用 程式可對每個記憶體位置進行測試以確定是否其具有缺陷 ，若具有缺陷，即對該缺陷記憶體位置建立一誤差標籤。 或者，該自我測試常用程式可對更大的記憶體位置T譬如 肆千位元組記憶體位置組進行測試以確定是否該等肆千位 元組記憶體位置存在缺陷。 在圖2所示之該實施例中，該序列器168係建在該自我測 試模組164中。該序列器168允許自我測試模組164藉由該記_ 憶體裝置介面156存取各記憶體裝置148。藉由將一系列記 憶體請求發送至該序列器168執行該自我測試模組ι64之自 我測試常用程式。該序列器168將具有該自我測試模組164 幸别出之格式之$己te ta叫求轉化為一具有可為該等記憶體裝 置148所使用之格式的記憶體請求。該序列器168將該等再 格式化記憶體請求施用至該記憶體裝置介面156。 可以諸多方法啟動違自我測試模組164之自我測試常用程 式。如圖2所示，將一測試訊號170耦接至該自我測試模組 87321 -18- 1242780 164以啟動該自我測試模組164之測試程序。每次當開啟電 腦系統⑽時，可提供此訊號以使—旦對該電^統施加電 力該等測試程序始終運行。亦可將一施加電力偵測電路(未 圖π )放置在孩圮憶體模組13〇上，以使每次當開啟該電腦 系統1_，該施加電力偵測f路可制施加電力並啟動該 自我測試模組164之自我測試常用程式。此外，可自提供該 測試訊號170之處理器104或自高速鏈路134啟動該等自我測 試常用程式。詳言之，可使用該高速鏈路134提供一啟動該籲 自我測試模組116之自我測試常用程式的訊號。可以其他為 熟悉此項技術者通常瞭解之方法啟動該等測試程序且並不 限於本文中所述之該等方法。 使用1己憶體測試之結|識別i較佳修復該等&憶體裝置 148足缺陷記憶體位置。可直接將該等結果報告電腦系統 100之處理态104或其他記憶體存取裝置。如圖2所示，可藉 由一測4結果鏈路172 A或該鏈路資料輸出134發送該等結果 。此允许各記憶體存取裝置分別處理該等缺陷記憶體位置鲁 。然而，較佳由修復模組166在機載記憶體集線器14〇上使 用該等結果。如圖2所示，藉由一測試結果鏈路172B將該等 結果發送至修復模組166。 將對記憶體裝置148之缺陷記憶體位置之識別組合並儲存 在誤差映射174中。可由自我測試模組164建立該誤差映射 174，接著將其傳送至修復模組166，或者，可將該等自我 測試常用程式之結果傳送至該修復模組166以便由修復模組 166建亙泫誤差映射174。在較佳實施例中，將該誤差映射 87321 19 1242780 174儲存在修復模組166上，但亦可由自我測試模組164儲存 該誤差映射174並自該模組存取該誤差映射或（譬如）由記憶 體集線器140或記憶體裝置148將其儲存在其他位置。用於 儲存誤差映射174之記憶體類型通常為非揮發性記憶體。因 為對非揮發性記憶體之存取通常較對揮發性記憶體之存取 k，因此可將該誤差映射174儲存在非揮發性記憶體中，接 著和其傳送至揮發性圮憶體以便由修復模組166更為快速的 存取。 該誤差映射174包括一用於記憶體裝置148之各缺陷揮發 性記憶體位置的誤差標籤。較佳藉由將一誤差標籤與各^ 陷揮發性記憶體部分相聯繫並將一非誤差標籤與各無缺陷 揮發性圮憶體部分相聯繫建構該誤差映射丨74。舉例而言， 右孩記憶體部分有缺陷，則該誤差標籤可為第一邏輯值（譬 如〇)之標籤位元；若該記憶體部分無缺陷，則該非誤差標 籤可為第二邏輯值（譬如υ之標籤位元。或者，該誤差映射 174可以僅包括该等缺陷記憶體位置之位址以使該等未列出 之位址可被視為無缺陷位址。 琢修復模組166使用位於該記憶體模組13〇上之記憶體再 映射C憶體裝置148之缺陷記憶體位置。一旦已建立該誤差 映射Π4，該修復模組164將建立再映射表176。該再映射表 Ρ6將記憶體裝置148之各缺陷記憶體位置重定向至吾人已 知為無缺陷之記憶體裝置148的一部分。換言之，對記憶體 裝置148之各缺陷記憶體邵分而言，該再映射表176包括一 指向記憶體裝置148之無缺陷部分的索引。該等缺陷記憶體 87321 -20- 1242780 位置所映射之位置較佳位於該記憶體模組13〇之記憶體裝置 148的保留區域内’以使該等位置不可被處理器直接存 取。若處理咨104可覆寫由i己憶體位置（為該等缺陷位置所 映射到的位置）所佔據之位置’則藉由保護該保留記憶體區 免於被處理器104直接存取，該電腦系統1〇〇可阻止可能發 生之記憶體存取衝突。該再映射表176可將該等缺陷記憶體 位置重足向至兄憶體模組130上之其他無缺陷位置，包括快 取記憶體及位於記憶體集線器140上之暫時記憶體。 如同誤差映射174—樣，可將該再映射表176儲存在諸多 記憶體位置中。若每次當給該電腦系統1〇〇施加電力時再建 立該再映射表，則可將該再映射表放置在記憶體裝置148中 。然而，亦可將該再映射表176儲存在非揮發性記憶體中。 舉例而言，若僅定期地對該再映射表176進行建立，較佳將 該再映射表176儲存在非揮發性記憶體中。當將該再映射表 Π6儲存在非揮發性記憶體中時，可藉由將該表176傳送至 揮發性記憶fi增加對該再映射表176進行存取的時間。如圖 所7F將再映射表176儲存在位於該修復模組166上之記憶 不限於此位置。亦可將該再映射表176放置在記憶體 木泉时140上之其他記憶體中。因為在記憶體裝置1仙中可 能有更多可利用空間，而在修復模組166或記憶體集線器 辦可利用之記憶體量有限，因此較佳將該再映射表放置 ^憶體裝請巾。若將該再映射表176儲存在記憶體裝 8中則較佳將其儲存在已保留記憶體區中。 在將該誤差映射174及再映射表176儲存在記憶體中之適 37321 1242780 當位置後，記憶體模組130準備接收用於存取記憶體裝置 148之記憶體請求。記憶體集線器140之鏈路介面154自用於 存取記憶體裝置148的一個或多個定址位置之記憶體集線器 控制器128接收各記憶體請求。該鏈路介面154將該記憶體 請求耦接至記憶體集線器140之記憶體控制器152。該記憶 體控制器152藉由存取修復模組164進行回應以自該誤差映 射176確定該記憶體請求之定址位置是否有缺陷。若該誤差 映射176表明該定址記憶體位置無缺陷，則該記憶體控制器# 152僅藉由記憶體裝置介面156將該記憶體請求耦接至記憶 體裝置148之定址位置。若該誤差映射176表明該定址記憶 體位置有缺陷，則記憶體修復模組164存取該再映射表176 。接著該記憶體控制器152將該記憶體請求耦接至自該再映 射表176所確定之無缺陷記憶體位置，並藉由記憶體裝置介 面156將該記憶體請求耦接至記憶體裝置148。接著，該記 憶體裝置介面156執行由該記憶體請求所要求之功能。舉例 而言，若該記憶體存取請求為一自該定址記憶體位置讀取· 資料之請求，則該記憶體裝置介面156自該定址記憶體位置 所映射到之無缺陷記憶體位置讀取該資料，且記憶體集線 器140將藉由高速鏈路134將該資料傳回記憶體集線器控制 器 128。 圖3展示圖1之記憶體集線器140之第二實施例。在此實施 例中，該記憶體集線器140包括圖2之自我測試模組164及修 復模組166。該修復模組166又包括該誤差映射174及再映射 表176。為簡短起見，該等共用元件具有相同參考編號，同 87321 -22 - 1242780 時本文將不對其運行進行贅述。 圖J之记憶體集線器140異於圖2所示之記憶體集線器14〇 ，在圖3中其使用一包括一作為該誤差映射174之複本的誤 差映射180及一作為再映射表176之複本的再映射表π]的記 憶體控制器178。圖3之記憶體集線器140亦異於圖2所示之 圮體集線器14〇，在圖3中該記憶體控制器178包括—序列 态184且自我測試模組164不包括圖2之實施例中所使用之序 歹J為168。結果，該自我測試模組164不是直接自圖2之機載_ 序列器168存取記憶體裝置148，而是藉由現位於該記憶體 控制咨178上之序列器184存取記憶體裝置148。藉由將誤差 映射180及再映射表182放置在該記憶體控制器178中，該記 fe fa控制器178無需存取對應各記憶體請求之修復模組164 即可對孩等缺陷記憶體位置進行識別及修復。藉由使用在 孩記憶體控制器178中之序列器184存取記憶體裝置148，圖3 之圮憶體集線器140可利用該記憶體控制器ι78之現有能力 存取記憶體裝置148。 · 每次當建立一新的映射174及表Π6時，該記憶體控制器 178較佳將該誤差映射174及再映射表176傳送至該記憶體控 制器178。另一選擇是將該修復模組164放置在記憶體控制 器178上以使誤差映射174及再映射表176可直接被存取而無 需被分別傳送至誤差映射18〇及再映射表182。亦可使用異 於圖2及3所示之實施例所使用之組態之記憶體集線器14〇的 元件組態。 測試及修復記憶體裝置148之缺陷記憶體位置之完整方法 87321 -23 - 1242780 對記憶體集線器控制器128或詳言之對處理器1〇4及其他記 憶體存取裝置而言是很清楚的。因此，無需以任何方式將 由該處理器刚運行之軟體或將該記憶體集線器控制器m 之功能性加以改良以結合記憶體模組】3〇之記憶體裝請

運行。因此，該記憶體集線器控制器128無需測試記憶體裝 置148或修復缺陷記憶體位置，但是其可以—習 憶體集線器140進行通信。 ^ Z 儘管已結合該等較佳實施例對本發明進行說明，炉 =技：者編，到可以不背離本發明之精神及範圍二 WF ’在形式及細節上對本發明作 明非限於所附之申請專利範圍。 口此本务 【圖式簡單說明】 圖1為根據本發明之一實例乏 數個記憶體模組中的每—二 例的方塊圖。 又屺丨思把模組之一實 圖3為一在圖2之記憶體模組中 —實例的方塊圖。 之冗丨思體集線器之 【圖式代表符號說明】 100 電腦系統 104 處理器 1〇6 處理器匯流排 108 快取記憶體 110 系統控制器 8732! -24- 1242780 112 圖形控制器 114 視訊端子 116 自我測試棱組 118 輸入裝置 120 輸出裝置 124 資料儲存裝置 128 記憶體集線器控制器 130 記憶體模組 134 高速鏈路 140 記憶體集線器 148 記憶體裝置 150 匯流排系統 152 記憶體控制器 154 鏈路介面 156 記憶體裝置介面 158 記憶體序列器 160 先進先出緩衝器 162 先進先出緩衝器 164 自我測試模組 166 修復模組 168 序列器 170 測試訊號 172A、B 測試結果缝路 174 誤差映射 -25 - 87321 1242780 176 再映射表 178 記憶體控制器 180 誤差映射 182 再映射表 184 序列器 -26- 87321

Claims (1)

1242780 拾、申請專利範圍： 1. 一種記憶體模組，其包括： 複數個記憶體裝置；及 一記憶體集線器，其包括： 一耦接至该等記丨思體裝置中的至少一個之自我測試 模組，泫自我測試模組回應於對該等記憶體裝置中的至 少一個進行測試之請求，還可運行該自我測試模組以識 別該等記憶體裝置之缺陷記憶體位置；及 一耦接至該自我測試模組及該等記憶體裝置中的至 少一個之修復模組，該修復模組回應於針對該等記憶體 裝置之缺陷記憶體位置的記憶體請求以將該等記憶體請 求重定向至該等記憶體裝置之無缺陷記憶體位置。 2. 如申請專利範圍第1項之記憶體模組，其中該自我測試模 組還包括一用於存取該等記憶體裝置之序列器，可運行 該序列器以自該自我測試模組輸出一包含在記憶體請求 中、用於存取該等記憶體裝置之記憶體位置的位址。 3·如申請專利範圍第1項之記憶體模組，其中該記憶體模組 還包括： 一用於接收針對該等記憶體裝置中至少一個的記憶體 請求的鏈路介面； 一耦接至該等記憶體裝置之記憶體裝置介面，可運行 該記憶體裝置介面以將記憶體請求耦接至該等記憶體裝 置；及 一耦接至該鏈路介面及該記憶體裝置介面及該修復模 87321 I242780 7之記憶體控制器，可運行該記憶體控制器以產生記憶 月庄叫求並藉由利用該修復模組自該鏈路介面將該等記憶 體請求耦接至該記憶體裝置介面，以將針對該等記憶體 裝置之缺陷位置的記憶體請求重定向至該等記憶體裝置 的無缺陷位置。 4·如申凊專利範圍第3項之記憶體模組，其中該記憶體控制 器還包括一用於存取該等記憶體裝置之序列器，可運行 ^序列益以自等自我測試常用程式輸出一包含在記憶_ 體請求中、用於存取該等記憶體裝置之記憶體位置的位 址。 5·如申凊專利範圍第3項之記憶體模組，其中該記憶體裝置 J面遂包括一先進先出緩衝器，可運行該緩衝器以接收 並儲存自孩記憶體控制器接收的記憶體請求並將該等所 儲存之圮憶體請求依對其進行接收之順序傳送到該等記 憶體裝置中的至少一個中。 6·如申請專利範圍第3項之記憶體模組，其中該鏈路介面包_ 括先進先出緩衝器，可運行該緩衝器以接收及儲存記 fe體請求並將該等所儲存之記憶體請求依對其進行接收 <順序傳送到該記憶體控制器中。 7· t申請專利範圍第1項之記憶體模組，其中將用於識別該 等記憶體裝置之缺陷記憶體位置的資訊自該自我測試模 組傳送至該修復模組。 δ. ^申請專利範圍第1項之記憶體模組，其中將該自我測試 杈組耦接至該等記憶體存取裝置中的至少一個，將該等 87321 1242780 記憶體裝置之缺陷記憶體的位置傳送至該等記憶體存取 裝置中的至少一個中。 9. 如申請專利範圍第1項之記憶體模組，其中該修復模組還 包括一儲存該等記憶體裝置之缺陷記憶體之位置的誤差 映射，該修復模組利用該誤差映射確定是否該等記憶體 請求係針對該等記憶體裝置之缺陷記憶體位置。 10. 如申請專利範圍第9項之記憶體模組，其中該修復模組還 包括一使用該誤差映射將該等記憶體裝置之缺陷記憶體_ 位置分配至位於該記憶體模組上之記憶體的無缺陷記憶 體位置的再映射表，該修復模組使用該再映射表將針對 該等記憶體裝置之缺陷記憶體位置的記憶體請求重定向 至該等記憶體裝置之無缺陷1己憶體位置。 11. 如申請專利範圍第1項之記憶體模組，其中該等記憶體裝 置包括動態隨機存取記憶體裝置。 12. —種記憶體模組，其包括： 複數個記憶體裝置；及 · 一記憶體集線器，其包括： 一耦接至該等記憶體裝置中的至少一個之記憶體控 制器，該記憶體控制器回應於針對該等記憶體裝置之記 憶體請求； 一耦接至該記憶體控制器之自我測試模組，該自我 測試模組回應於一對該等記憶體裝置中的至少一個進行 測試之請求，還可運行該自我測試模組以識別該等記憶 體裝置之缺陷記憶體位置；及 87321 1242780 一耦接至該記憶體控制器之修復模組，該修復模組 回應於針對該等記憶體裝置之缺陷記憶體位置的記憶體 請求以將該等記憶體請求重定向至該等記憶體裝置之無 缺陷記憶體位置。 13. 如申請專利範圍第12項之記憶體模組，其中該記憶體控 制器還包括一用於存取該等記憶體裝置之序列器，可運 行該序列器以自該自我測試模組輸出一包含在記憶體請 求中、用於存取該等記憶體裝置之記憶體位置的位址。馨 14. 如申請專利範圍第12項之記憶體模組，其中該記憶體模 組還包括： 一耦接至該記憶體控制器用於接收針對該等記憶體裝 置中的至少一個之記憶體請求的鏈路介面；及 一耦接至該記憶體控制器及該等記憶體裝置之記憶體 裝置介面，可運行該記憶體裝置介面以將記憶體請求耦 接至該等記憶體裝置。 15. 如申請專利範圍第14項之記憶體模組，其中該記憶體控春 制器產生記憶體請求並藉由利用該修復模組自該鏈路介 面將記憶體請求搞接至該記憶體裝置介面，以將針對該 等記憶體裝置之缺陷位置的記憶體請求重定向至該等記 憶體裝置的無缺陷位置。 16. 如申請專利範圍第14項之記憶體模組，其中該記憶體裝 置介面還包括一先進先出緩衝器，可運行該緩衝器以接 收並儲存自該記憶體控制器接收的記憶體請求，並將該 等所儲存之記憶體請求依對其進行接收之順序傳送至該 87321 1242780 等冗憶體裝置中的至少一個中。 利範圍第14項之記憶體模組，其中該 ^:先進先出缓衝器，可運行該緩衝器以接收及儲存 4求輕料㈣存之記㈣請求依對其進 收《順序傳送至該記憶體控制器。 队=請專利範圍第12項之記㈣模組，其中將用於 財把憶體裝置之缺陷記憶體位置的資訊自該自我測 模組傳送至該修復模組。 "" 19.如申請專利範圍第12項之記憶體模組，其中將該自我測 試模組耦接至該等記憶體存取裝置中的至少一個，將該 等記憶體裝置之缺陷記憶體的位置傳送至該等記憶體存 取裝置中的至少一個中。 a 20·如申請專利範圍第12項之記憶體模組，丨中該修復模組 返包括一儲存該等記憶體裝置之缺陷記憶體之位置的誤 差映射，茲修復模組利用該誤差映射確定是否該等記憶 fa μ求係針對該等記憶體裝置之缺陷記憶體位置。 21·如申凊專利範圍第2〇項之記憶體模組，其中該修復模組 运包括一使用該誤差映射將該等記憶體裝置之缺陷記憶 體位置分配至位於該記憶體模組上之記憶體的無缺陷記 憶體位置的再映射表，該修復模組使用該再映射表將針 對該等記憶體裝置之缺陷記憶體位置的記憶體請求重定 向至該等記憶體裝置之無缺陷記憶體位置。 22·如申凊專利範圍第21項之記憶體模組，其中該記憶體控 制器還包括該修復模組之誤差映射，可運行該誤差映射 87321 1242780

記憶體裝置之一缺 陷記憶體位置。

〈記憶體模組，其中該記憶體控 <再映射表，可運行該再映射表 置之缺陷位置的該等記憶體請求 重定向至該等記憶體裝置之無缺陷位置。 24.如申凊專利範圍第12項之記憶體模組，其中該記憶體裝 置包括動態隨機存取記憶體裝置。 25· 一種電腦系統，其包括： 一中央處理單元（“CPU”）； 一耦接至該CPU之系統控制器，該系統控制器具有一輸 入埠及一輸出埠； 一藉由該系統控制器耦接至該CPU之輸入裝置； 一藉由該系統控制器耦接至該CPU之輸出裝置； 一藉由該系統控制器耦接至該CPU之儲存裝置； 複數個記憶體模組，其中各記憶體模組包括： 複數個記憶體裝置；及 一記憶體集線器，其包括： 一耦接至該等記憶體裝置中的至少一個之自我測 試模組，該自我測試模組回應於一對該等記憶體裝置中 的至少一個進行測試之請求，還可運行該自我測試模組 以識別該等記憶體裝置之缺陷記憶體位置； ^ 一耦接至該自我測試模組及該等記憶體裝置中的 至少一個之修復模組，該修復模組回應於針對該等記憶 87321 -6- 1242780 體裝置之缺陷記憶體位置的記憶體請求以將該等記憶體 請求重定向至該等記憶體裝置之無缺陷記憶體位置；及 一將該系統控制器之輸出埠耦接至該等記憶體模 組中的每一個中的該記憶體集線器之輸入埠、並將該系 統控制器之輸入埠耦接至該等記憶體模組中的每一個中 的該記憶體集線器之輸出埠的通信鏈路。 26. 如申請專利範圍第25項之電腦系統，其中該自我測試模 組還包括一用於存取該等記憶體裝置之序列器，可運行_ 該序列器以自該自我測試模組輸出一包含在記憶體請求 中、用於存取該等記憶體裝置之記憶體位置的位址。 27. 如申請專利範圍第25項之電腦系統，其中該記憶體模組 還包括： 一用於接收針對該等記憶體裝置中至少一個之記憶體 請求的鍵路介面， 一耦接至該等記憶體裝置之記憶體裝置介面，可運行 該記憶體裝置介面以將記憶體請求耦接至該等記憶體裝鲁 置；及 一耦接至該鏈路介面及該記憶體裝置介面及該修復模 組之記憶體控制器，可運行該記憶體控制器以產生記憶 體請求並藉由利用該修復模組自該鏈路介面將記憶體請 求耦接至該記憶體裝置介面以將針對該等記憶體裝置之 缺陷位置的記憶體請求重定向至該等記憶體裝置的無缺 陷位置。 28. 如申請專利範圍第27項之電腦系統，其中該記憶體控制 87321 1242780 w包Ϊ —用於存取該等記憶體裝置之序列器，可運行 以自該等自我測試常用程式輸出-包含在記憶 «厂’中、用於存取該等記憶體裝置之記憶體位置的位 址° 29·二申=專利範圍第27項之電腦系統，其中該記憶體裝f *本^ G括、先進先出緩衝器，可運行該緩衝器以接啦 邮j子自4记丨思岐控制器接收的記憶體請求，並將該等

二L存之记u 叫求依對其進行接收之順序傳送至該等 记憶體裝置中的至少一個中。 30. 如申請專利範圍第27項之電腦系統，其中該鍵路介面包 括—先進先出緩衝器’可運行該緩衝器以接收及儲存記 ^體請求絲該等所射之記Μ請求依對其進行接收 足順序傳送至該記憶體控制器。 31. =申請專利範圍第25項之電腦系統，其中將用於識別該

寺記憶體裝置之缺陷記憶體位置的資訊自該自我測試模 組傳送至該修復模組。 32. ^申請專利範圍第25項之電腦系統，其中將該自我測試 模組耦接至該等記憶體存取裝置中的至少一個，將該等 =憶體裝置之缺陷記憶體的位置傳送至該等記憶體存取 裝置中的至少一個中。 33.如申請專利範圍第25項之電腦系統，其中該修復模組還 匕括一儲存該等記憶體裝置之缺陷記憶體之位置的誤差 映射，該修復模組利用該誤差映射確定是否該等記憶體 叫求係針對該等記憶體裝置之缺陷記憶體位置。 87321 1242780 34. 如申請專利範圍第33項之電腦系統，其中該修復模組還 包括一使用該誤差映射將該等記憶體裝置之缺陷記憶體 k置分配至位於該記憶體模組上之記憶體的無缺陷記憶 體位置的再映射表，該修復模組使用該再映射表將針對 該等1己憶體裝置之缺陷記憶體位置的記憶體請求重定向 至該等記憶體裝置之無缺陷記憶體位置。 35. 如申請專利範圍第25項之電腦系統，其中該等記憶體裝 置包括動態隨機存取記憶體裝置。 36·如申凊專利範圍第25項之電腦系統，其中該記憶體集線 器控制器之輸入及輸出埠包括一耦接至該通信鏈路之組 合輸入/輸出埠，且其中各記憶體集線器之輸入及輸出埠 包括一轉接至該通信鏈路的組合輸入/輸出埠。 37. 如申請專利範圍第26項之電腦系統，其中該通信鏈路包 括一光通信鏈路，其中該記憶體集線器控制器之輸入及 輸出埠包括一耦接至該光通信鏈路之光輸入/輸出埠且其 中各記憶體集線器之輸入及輸出埠包括一耦接至該光通 信鏈路的個別光輸入/輸出埠。 38. —種電腦系統，其包括： 一中央處理單元（“CPU，，）； 一耦接至該CPU之系統控制器，該系統控制器具有—輸 入埠及一輸出埠； 一藉由該系統控制器轉接至該CPU之輸入裝置； 一藉由該系統控制器耦接至該CPU之輸出裝置； 一藉由該系統控制器耦接至該CPU之儲存裝置； 87321 1242780 複數個記憶體模組，其中各記憶體模組包括： 複數個記憶體裝置；及 一記憶體集線器，其包括： 一耦接至該等記憶體裝置中的至少一個之記憶體 控制器，該記憶體控制器回應於針對該等記憶體裝置之 記憶體請求； 一耦接至該記憶體控制器之自我測試模組，該自 我測試模組回應於一對該等記憶體裝置中的至少一個進_ 行測試之請求’遠可運行該自我測試棱組以識別該等記 憶體裝置之缺陷記憶體位置；及 一耦接至該記憶體控制器之修復模組，該修復模 組回應於針對該等記憶體裝置之缺陷記憶體位置的記憶 體請求，以將該等記憶體請求重定向至該等記憶體裝置 之無缺陷記憶體位置； 一將該系統控制器之輸出璋耦接至該等記憶體模 組中的每一個中之該記憶體集線器之輸入埠、並將該系_ 統控制器之輸入埠耦接至該等記憶體模組中的每一個中 之該記憶體集線器之輸出埠的通信鏈路。 39. 如申請專利範圍第38項之電腦系統，其中該記憶體控制 器還包括一用於存取該記憶體裝置之序列器，可運行該 序列器以自該自我測試模組輸出一包含在記憶體請求中 、用於存取該等記憶體裝置之記憶體位置的位址。 40. 如申請專利範圍第38項之電腦系統，其中該記憶體模組 還包括： 87321 -10- 1242780 -耦接至用於接收針對該等記憶體裝置中的至少一個 之記憶體請求的該記憶體控制器之鏈路介面；及 -搞接至該記憶體控制器及該等記憶體裝置之記憶體 裝置;丨面可運行泫§己憶體裝置介面以將記憶體請求耦 接至該等記憶體裝置。 4L如中請專利範圍第·頁之電腦系統，其中該記憶體控制 器產生記憶體請求並藉由利用該修復模組自該鏈路介面 將記憶體請求㈣至該記憶體裝置介面，以將針對該等 記憶體裝置之缺陷位置的記憶體請求教向至該等記憶 體裝置的無缺陷位置。 42. 如申請專利範圍第4G項之電腦系統，其中該記憶體裝置 介面還包括一先進先出緩衝器，可運行該緩衝器以接收 並儲存自該記憶體控㈣接收的記憶體請求，並將該等 所儲存之記憶料求依對其進純收之順序傳送至該等 1己憶體裝置中的至少一個中。 43·如申請專利範圍第40項之電腦系統，其中該鏈路介面包 括一先進以緩衝器’可運行該緩衝器以接收及儲存記 憶體請求並將該等所儲;^立 、· 〒W^憶體請求依對其進行接收 之順序傳送至遠記憶體控制器。 44.如申請專利範圍第38項之雷 .,^ m λ 卜、 兒如系統，其中將用於識別該 等記憶體裝置之缺陷記情，户 U 亿置的資訊自茲自我測試模 組傳送至該修復模組。 45. 如申清專利範圍第3 8項 > 兩卩《< β u 、 /、足ι恥系統，其中將該自我測試 模組耦接至該等記憶體存取 仟取衮置中的至少一個，將該等 87321 1242780 記憶體裝置之缺陷記憶體的位置傳送至該等記憶體存取 裝置中的至少一個中。 46·如申請專利範圍第38项之電腦系統，其中該修復模組還 包括一儲存該等記憶體裝置之缺陷記憶體之位置的誤差 映射，琢修復模組利用該誤差映射確定是否該等記憶體 凊求係針對該等記憶體裝置之缺陷記憶體位置。 A如申請專利範圍第46項之電腦系統，其中該修復模組還 包括一使用孩誤差映射將該等記憶體裝置之缺陷記憶體鲁 ^置分配至位於孩記憶體模組上之記憶體的無缺陷記憶 把位置的再映射表，該修復模組使用該再映射表將針對 該等記憶體裝置之缺陷記憶體位置的記憶體請求重定向 至咸等記憶體裝置之無缺陷記憶體位置。 48·=請專利範圍第47項之電腦系統，其中該記憶體控制 -遂包括孩修復模組之誤差映射，可運行該誤差映射以 萑疋疋否該記憶體請求係針對該等記憶體裝置之一缺陷 記憶體位置。 49·如申請專利範圍第48項之電腦系統，其中該記憶體控制^ 益還包括該修復模組之再映射表，可運行該再映射表以 丄叶對及等记丨思體裝置〈缺陷位置的該等記憶體請求重 疋向至該等記憶體裝置之無缺陷位置。 5〇·=申請專利範圍第38項之電腦系統，其中該等記憶體裝 包括動態隨機存取記憶體裝置。 51.=申請專利範圍第38項之電腦系統，其中該記憶體集線 态挺制器之輸入及輸出埠包括_耦接至該通信鏈路之組 87321 1242780 合輸入/輸出埠，且其中各記憶集線器之輸入及輸出璋包 括一耦接至該通信鏈路的組合輸入/輸出埠。 52·如申請專利範圍第51項之電腦系統，其中該通信鏈路包 括一光通信鏈路，其中該記憶體集線器控制器之輸入及 輸出埠包括一耦接至該光通信鏈路之光輸入/輸出埠且其 中各記憶體集線器之輸入及輸出埠包括一耦接至該光通 信鏈路的個別光輸入/輸出埠。 53. —種測武及修復在複數個記憶體模組中的每一個上之複_ 數個兄丨思體裝置中的每一個之方法，其中各記憶體模組 包括一記憶體集線器，該方法包括： 在該等1己憶體模組中的至少一個中使用該記憶體集線 器產生一自我測試常用程式； 使用一產生之自我測試常用程式對在該記憶體模組中 之該等記憶體裝置中的至少一個進行測試以識別該至少 一個記憶體裝置之缺陷記憶體位置； 在該記憶體集線器中接收一記憶體請求以存取該等記_ 憶體裝置中的至少一個； 在該記憶體集線器中確定是否該所接收之記憶體請求 係指向一作為一缺陷記憶體位置而識別的記憶體位置； 若該所接收之記憶體請求係指向一作為一缺陷記憶體 位置而識別的記憶體位置，則將該記憶體請求重定向至 該記憶體模組上之記憶體的一無缺陷位置；及 若該所接收之記憶體請求係指向一未作為一缺陷記憶 體位置而識別的記憶體位置，則將存取該至少一個記憶 87321 -13 - 1242780 體裝置中該記憶體請求被指向之該位置。 54. 如申請專利範圍第53項之方法，還包括將識別該等記憶 體裝置之缺陷記憶體位置之資訊儲存在一誤差映射中。 55. 如申請專利範圍第54項之方法，還包括自該誤差映射建 立一將該等記憶體裝置之缺陷記憶體位置分配至該等記 憶體裝置之無缺陷記憶體位置的再映射表，可使用該再 映射表將指向該等記憶體裝置之缺陷記憶體位置的該等 記憶體請求重定向至該等記憶體裝置之無缺陷記憶體位_ 置。 87321 14