KR100848254B1 - 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법 - Google Patents

메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법 Download PDF

Info

Publication number
KR100848254B1
KR100848254B1 KR1020057002663A KR20057002663A KR100848254B1 KR 100848254 B1 KR100848254 B1 KR 100848254B1 KR 1020057002663 A KR1020057002663 A KR 1020057002663A KR 20057002663 A KR20057002663 A KR 20057002663A KR 100848254 B1 KR100848254 B1 KR 100848254B1
Authority
KR
South Korea
Prior art keywords
memory
devices
defective
locations
memory devices
Prior art date
Application number
KR1020057002663A
Other languages
English (en)
Other versions
KR20050061459A (ko
Inventor
죠세프 엠. 제델로
Original Assignee
마이크론 테크놀로지 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지 인코포레이티드 filed Critical 마이크론 테크놀로지 인코포레이티드
Publication of KR20050061459A publication Critical patent/KR20050061459A/ko
Application granted granted Critical
Publication of KR100848254B1 publication Critical patent/KR100848254B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/76—Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Pens And Brushes (AREA)
  • Dot-Matrix Printers And Others (AREA)

Abstract

메모리 모듈 상에 위치된 메모리 장치들의 결함있는 메모리 부분들을 테스트하고 복구하는 데 사용되는 컴퓨터 시스템 및 방법. 컴퓨터 시스템은 메모리 허브 및 복수의 메모리 장치들을 각각 포함하는 복수의 메모리 모듈들에 연결된 메모리 허브 제어기를 구비한다. 메모리 허브는 메모리 장치들의 결함있는 메모리 위치들을 결정하는 셀프-테스트 모듈을 포함한다. 또한 메모리 허브에 포함된 복구 모듈은 리맵핑 테이블을 생성하기 위해 결함있는 메모리 부분들의 위치들을 사용한다. 리맵핑 테이블은 메모리 장치들의 결함있는 위치들로의 액세스들을 비결함 메모리 위치들로 리다이렉팅시킨다. 메모리 허브가 메모리 액세스 장치로부터 메모리 요청을 수신할 때마다, 메모리 허브는 액세스가 다이렉팅되는 메모리 위치를 검사하고, 필요한 경우, 비결함 위치로 메모리 액세스를 리다이렉팅시킨다.
Figure R1020057002663
메모리 모듈, 메모리 장치, 결함 메모리, 컴퓨터 시스템, 메모리 허브

Description

메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법{System and method for self-testing and repair of memory modules}
본 발명은 컴퓨터 시스템에 관한 것으로, 더 구체적으로는 여러 개의 메모리 장치들을 프로세서 또는 다른 메모리 액세스 장치들에 연결하는 메모리 허브를 구비하는 메모리 모듈을 갖는 컴퓨터 시스템에 관한 것이다.
컴퓨터 시스템들은 프로세서에 의해 액세스되는 명령들 및 데이터를 저장하기 위해 동적 랜덤 액세스 메모리("DRAM")와 같은 메모리 장치들을 이용한다. 이러한 메모리 장치들은 일반적으로 컴퓨터 시스템에서 시스템 메모리로서 이용된다. 통상의 컴퓨터 시스템에서, 프로세서는 프로세서 버스 및 메모리 제어기를 통해 시스템 메모리와 통신한다. 프로세서는 판독 명령과 같은 메모리 명령을 포함하는 메모리 요청, 및 데이터 또는 명령들이 판독될 위치를 나타내는 어드레스를 발행한다. 메모리 제어기는 시스템 메모리에 적용되는 로우(row) 및 컬럼(column) 어드레스들뿐만 아니라 적절한 명령 신호들을 발생시키기 위해 명령 및 어드레스를 이용한다. 명령들 및 어드레스들에 응답하여, 시스템 메모리와 프로세서 사이에서 데이터가 전달된다. 메모리 제어기는 종종 시스템 제어기의 일부분이며, 시스템 제어기는 또한 PCI 버스와 같은 확장 버스에 프로세서 버스를 연결하기 위한 버스 브리지 회로를 포함한다.
메모리 장치들의 동작 속도가 끊임없이 증가되어 왔지만, 이러한 동작 속도의 증가는 프로세서들의 동작 속도의 증가에는 뒤지고 있다. 프로세서들을 메모리 장치들에 연결하는 메모리 제어기들의 동작 속도의 증가는 훨씬 더 느리다. 메모리 제어기들 및 메모리 장치들의 상대적으로 느린 속도는 프로세서와 메모리 장치들간의 데이터 대역폭을 제한한다.
프로세서들 및 메모리 장치들간의 제한된 대역폭 외에, 컴퓨터 시스템들의 성능은 또한 시스템 메모리 장치들로부터 데이터를 판독하기 위해 필요한 시간을 증가시키는 지연시간(latency) 문제점들에 의해 제한된다. 보다 구체적으로, 동기 DRAM("SDRAM") 장치와 같은 시스템 메모리 장치에 메모리 장치 판독 명령이 연결될 때, 판독 명령은 여러 클럭 기간들의 지연 후에만 SDRAM 장치로부터 출력된다. 따라서, SDRAM 장치들이 고속 데이터 레이트로 버스트 데이터를 동시에 출력할 수 있더라도, 초기 데이터 제공시의 지연은 이러한 SDRAM 장치를 이용한 컴퓨터 시스템의 동작 속도를 충분히 느리게 할 수 있다.
메모리 지연시간 문제점을 완화하기 위한 한가지 방법은 메모리 허브를 통해 프로세서에 연결된 다수의 메모리 장치들을 이용하는 것이다. 메모리 허브 구조에서, 시스템 제어기 또는 메모리 허브 제어기는 여러 개의 메모리 모듈들에 연결되고, 이 메모리 모듈들 각각은 여러 개의 메모리 장치들에 연결된 메모리 허브를 포함한다. 메모리 허브는 제어기와 메모리 장치들 사이에서 메모리 요청들 및 응답들을 효과적으로 라우팅한다. 프로세서는 한 메모리 장치를 액세스할 수 있고 그 동안 다른 메모리 장치가 이전 메모리 액세스에 응답하기 때문에, 이러한 구조를 채용하는 컴퓨터 시스템들은 더 큰 대역폭을 가질 수 있다. 예를 들어, 프로세서는 시스템의 메모리 장치들 중 하나에 기록 데이터를 출력할 수 있고, 그동안 시스템의 다른 메모리 장치가 판독 데이터를 프로세서에 제공하기 위해 준비한다. 메모리 허브 구조를 이용하는 컴퓨터 시스템들의 동작 효율은 실제적으로 컴퓨터 시스템들의 메모리 용량을 크게 증가시킬 수 있도록 한다.
메모리 장치들을 액세스하기 위해 메모리 허브를 이용하는 이점들에도 불구하고, 메모리 장치들에 의해 이용되는 반도체 기술은 종종 결함있는 메모리 위치들을 발생시키며, 이는 메모리 장치들을 신뢰할 수 없게 한다. 메모리 장치에서의 결함있는 위치들이 이러한 장치를 이용하는 컴퓨터 시스템의 성능을 경감시키는 정도는 컴퓨터 시스템 및 컴퓨터 시스템이 수행하는 애플리케이션의 특성에 의존한다. 컴퓨터 시스템들은 자동 응답 전화기에 내장되는 것과 같은 간단한 컴퓨터들로부터 복잡한 과학 프로젝트들을 위해 채용되는 매우 복잡한 수퍼컴퓨터들까지 매우 다양하다. 자동 응답전화기에 이용되는 간단한 컴퓨터들에서, 예를 들어, 메모리의 하나 이상의 메모리 위치들에서의 에러들은 치명적이 아닐 수도 있다. 예를 들어, 자동 응답 전화기의 메모리의 오류는 메모리에 저장된 합성 음성이 미세하게 변경되도록 할뿐일 것이다. 그러나, 과학 연산들을 수행하기 위해 이용되는 컴퓨터의 메모리에서의 하나 이상의 결함있는 메모리 위치들은 중요한 문제점들을 야기할 수도 있다.
현재의 제조 기술이 결함있는 메모리 위치들의 수를 실질적으로 감소시켰다 고 해도, 컴퓨터 메모리는 여전히 이러한 결함있는 메모리 위치들에 영향을 받을 수 있다. 이러한 결함있는 메모리 위치들은 메모리칩들의 제조 동안 행해진 많은 단계들, 반도체 결정화 결함들(semiconductor crystalinity defects), 전기 커넥터 불연속(electrical connector discontinuities) 등, 이들 중 어느 하나에 의해 야기될 수 있다. 이러한 결함있는 메모리 위치들을 갖는 메모리칩들이 통상적으로 생산된 메모리칩들의 총수의 적은 부분(1% 미만)을 나타낸다고 하더라도, 이러한 결함있는 메모리칩들의 실제 수는 상당한 것이다.
과거에는 "용장 로우들(redundant rows)"로서 알려진 메모리 셀들의 여분의 로우들이 결함있는 메모리 셀들을 갖는 로우들을 대체하기 위해 제공되었다. 용장 로우들의 사용은 다른 결함있는 메모리칩들을 대체하는데 성공적이지만, 대체될 수 있는 결함있는 로우들의 수는 메모리칩에 제공되는 용장 로우들의 수로 제한된다. 결함있는 로우들의 수는 때때로 가용한 용장 로우들의 수를 초과하므로, 일부 결함있는 로우들의 복원을 방해한다. 어떤 경우에는, 이러한 결함있는 메모리칩들이, 자동 응답 전화기용과 같이, 완전한 메모리를 필요로 하지 않는 애플리케이션용으로 매우 저렴한 가격으로 판매될 수 있다. 그러나, 일부 메모리칩들이 개인용 컴퓨터들과 같이, 보다 중대한 애플리케이션들에 채용될 수 있다면 유익할 것이다.
그러한 결함있는 메모리 칩들이 개인용 컴퓨터들에 통합될 수 있는 한가지 방법은 오류 정정 방식들을 채용하여 결함있는 메모리 위치들을 보상하는 것이다. 오류 정정 방식들은, 데이터 워드가 데이터 워드 내에서 잘못된 비트의 경우에 재구성될 수 있게 하는 복수의 오류 정정 비트들을 각 데이터 워드에 부가한다. 하지만, 그러한 종래 기술의 오류 정정 방식들은, 단일 비트의 데이터 워드만이 잘못되었을 경우 단지 데이터 워드만을 재구성한다. 게다가, 그러한 오류 정정 방식들은 몇 개의 여분의 데이터 비트들을 높은 메모리 오버헤드를 야기하는 각 데이터 워드에 부가한다. 또한, 이러한 오류 정정 방식들은 다수의 잘못된 데이터 비트들을 검출하기 위해 확장될 수 있었지만, 결과로서 생길 수 있는 메모리 오버헤드는 받아들여지지 않을 것이다.
결함있는 메모리 비트들을 정정하는 다른 방법으로는 통상 알려진 리맵핑(remapping) 방식을 통한 것이다. 리맵핑 방식들은 결함있는 메모리 위치들의 방향을 다시 돌리기 위해 미리 정해진 오류 맵 및 리맵핑 테이블을 이용한다. 오류 맵은 메모리 블록의 어느 메모리 위치들이 결함이 있는지를 결정하는 널리 알려진 테스트들에 기초하여 공장에서 통상 생성된다. 이들 리맵핑 방식들은 두배의 비트 오류 문제점들과 높은 메모리 오버헤드를 다루고 있더라도, 그들은 여러 실패들을 나타내었다. 예를 들면, 공장에 오류 맵을 생성하는 것은 장차 결함이 위치들이 정정되는 것을 허용하지 않고, 제조 공정에 부가의 시간과 비용을 추가한다. 시스템 제어기에서 오류 맵을 생성하는 것은, 각 컴퓨터 제조업자가 컴퓨터 시스템에 의해 액세스되는 각 유형의 메모리 장치를 위해 고유한 테스트 시스템들을 개발할 것을 요청한다.
사용되는 메모리 복구 또는 정정 기술의 유형에 관계없이, 이는 일반적으로 결함있는 메모리 셀들의 위치를 검출하기 위해 필요하다. 결함있는 메모리 셀들은 메모리 셀들의 어레이에서 알려진 데이터, 예컨대 l 및 0의 체커보드 패턴을 기록하고, 그 다음에 판독 데이터가 기록 데이터에 매칭하는지를 결정하기 위해 메모리 셀들로부터 데이터를 판독함으로써 통상 검출된다. 이 방법에 있어서 테스팅 메모리 장치들은 메모리 장치들의 제조 동안의 몇 개의 단계에서 그리고 메모리 장치를 사용하는 컴퓨터 또는 다른 시스템에 의해 통상 수행된다. 예를 들면, 컴퓨터 시스템은 통상 시스템 메모리 장치들을 테스트하며, 그것은 통상 컴퓨터 시스템의 파워 업에서 동적 랜덤 액세스("DRAM") 메모리 장치들이다.
메모리 장치들에 알려진 데이터를 기록하고 메모리 장치들로부터 데이터를 판독하고 기록된 데이터와 판독된 데이터를 비교함으로써 메모리 장치들을 테스트하는데 요구되는 시간은 주로 메모리 장치들의 저장 용량의 함수이다. 예를 들면, 메모리 장치에 있어서 메모리 셀들의 수를 두 배로 하는 것은 통상 메모리 장치를 테스트할 시간을 두 배로 한다. 종래의 메모리 아키텍처에서 이용되는 메모리 장치들을 테스트하는데 요구되는 시간이 받아들일 수 있게 짧을 수 있다면, 다른 아키텍처를 사용하는 메모리 장치를 테스트하는데 요구되는 시간이 받아들일 수 없게 길 수 있다. 예를 들면, 메모리 허브 아키텍처가 제공할 수 있는 대단히 큰 메모리 용량은 메모리 허브 아키텍처 시스템에서 메모리 장치들을 테스트하기 위해 프로세서 대해 받아들일 수 없게 긴 기간을 야기할 수 있다.
판독된 데이터와 기록된 데이터를 비교함으로서 메모리 장치를 테스트하는데 요구되는 시간을 감소시키는 한가지 접근법은 메모리 장치들에서 셀프-테스트 회로들을 통합함으로써 메모리 테스트 함수 "온 칩"을 이동하는 것이다. 이 접근법이 메모리 장치를 테스트하는데 요구되는 시간을 줄일 수 있지만, 그럼에도 불구하고 각 메모리 장치의 통과/실패 상태는 프로세서 또는 다른 메모리 액세스 장치에 보고되어야 한다. 다수의 메모리 장치들 사용하는 메모리 허브 아키텍처에서, 이는 그들의 통과/실패 상태들을 보고하도록 메모리 장치들 모두를 위해 실질적인 기간을 요청할 수 있다.
따라서, 메모리 모듈상에서 메모리 장치들을 테스트하고 복구하는 이점에 메모리 허브 아키텍처의 이점을 결합하는 메모리 모듈에 대한 요청이 존재한다.
발명의 요약
본 발명은 메모리 모듈에 위치하는 메모리 장치들의 결함있는 메모리 위치들을 테스트하고 복구하는 컴퓨터 시스템 및 방법에 관한 것이다. 컴퓨터 시스템은 메모리 허브 제어기에 연결된 복수의 메모리 모듈들을 포함한다. 메모리 모듈들 각각은 복수의 메모리 장치들과 메모리 허브를 포함한다. 메모리 허브는 셀프-테스트 모듈과 복구 모듈(repair module)을 포함한다. 셀프-테스트 모듈은 메모리 장치들에 연결되고, 메모리 장치들을 테스트하는 요청에 응답하여, 셀프-테스트 모듈이 하나 또는 그 이상의 셀프 테스트 루틴들을 실행한다. 셀프-테스트 루틴들은 메모리 장치들 상에서 결함있는 메모리의 위치들을 결정한다. 복구 모듈은 결함있는 메모리의 위치들을 이용하여 리맵핑 테이블을 생성한다. 리맵핑 테이블은, 메모리 장치들에서 또는 메모리 허브 내에 위치하는 캐시 메모리 또는 스크래치 메모리(scratch memory)에서와 같은, 메모리 모듈에 위치하는 메모리의 결함이 없는 메모리 위치들에 메모리 장치의 결함있는 메모리 위치들을 다시 향하게 한다. 따라서, 메모리 허브가 컴퓨터 프로세서 등과 같은 메모리 액세스 장치들 중 하나로부터 메모리 요청을 받을 때마다, 메모리 허브는 결함있는 메모리를 위해 메모리 위치를 체크하고, 필요하다면 결함이 없는 위치에 메모리 요청을 다시 향하게 하기 위해 복구 모듈을 이용한다.
명백해지는 바와 같이, 본 발명은 본 발명의 사상 및 범위로부터 벗어나지 않고 여러 명백한 양상들로 수정될 수 있다. 따라서, 도면 및 상세한 설명은 실제 예시적이며 제한적이지 않은 것으로 간주된다.
도 1은 복수의 메모리 모듈들 각각에 메모리 허브가 포함된 본 발명의 일 예에 따른 컴퓨터 시스템의 블록도.
도 2는 도 1의 컴퓨터 시스템에 사용된 메모리 모듈의 일 예의 블록도.
도 3은 도 2의 메모리 모듈에 사용된 메모리 허브의 일 예의 블록도.
발명의 상세한 설명
본 발명의 일 실시예에 따른 컴퓨터 시스템(100)이 도 1에 도시된다. 컴퓨터 시스템(100)은 특정한 계산 또는 작업들을 수행하기 위한 특정한 소프트웨어를 실행하는 것과 같이 다양한 계산 함수들을 수행하기 위해 프로세서(104)를 포함한다. 프로세서(104)는 보통 어드레스 버스, 제어 버스, 및 데이터 버스를 포함하는 프로세서 버스(106)를 포함한다. 프로세서 버스(106)는 일반적으로 캐시 메모리(cache memory)(108)에 연결되며, 이는 일반적으로 정적 랜덤 액세스 메모리("SRAM")이다. 마지막으로, 프로세서 버스(106)는 시스템 제어기(110)에 연결되며, 이것은 또한 때때로 "노스 브리지(North Bridge)" 또는 "메모리 제어기"로서 참조된다.
시스템 제어기(110)는 다양한 다른 컴포넘트들을 위해 프로세서(104)에 대해 통신 경로로서 역할을 한다. 보다 자세히는, 시스템 제어기(110)는 일반적으로 그래픽스 제어기(112)에 연결된 그래픽스 포트를 포함하며, 이는 차례로, 비디오 단자(114)에 연결된다. 또한, 시스템 제어기(110)는 키보드 또는 마우스와 같은 하나 이상의 입력 장치들(118)에 연결되며, 오퍼레이터가 컴퓨터 시스템(100)과 인터페이싱하도록 허용한다. 일반적으로, 컴퓨터 시스템(100)은 또한 프린터와 같은 하나 이상의 출력 장치들(120)을 포함하며, 시스템 제어기(110)를 통해 프로세서(104)에 연결된다. 하나 이상의 데이터 저장 장치들(124)은 또한 일반적으로 시스템 제어기(110)를 통해 프로세서(104)에 연결되며, 프로세서(104)가 데이터를 저장하거나 내부 또는 외부 저장 매체(도시 없음)로부터 데이터를 검색하도록 허용한다. 일반적인 저장 장치들(124)의 예들은 하드 및 플로피 디스크들, 테이프 카세트들, 및 컴팩트 디스크 읽기 전용 메모리들(CD-ROM들)을 포함한다.
시스템 제어기(110)는 컴퓨터 시스템(100)에 대해 시스템 메모리로서 역할하는 여러 가지 메모리 모듈들(130a,b...n)에 연결되는 메모리 허브 제어기(128)를 포함한다. 바람직하게는, 메모리 모듈들(130)은 고속 링크(134)를 통해 메모리 허브 제어기(128)에 연결되며, 이것은 광 또는 전기적 통신 경로 또는 몇몇 다른 유형의 통신 경로일 수 있다. 이 경우, 고속 링크(134)는 광 통신 경로로서 구현되며, 광 통신 경로는 하나 이상의 광섬유들의 형태일 수 있다. 이러한 경우, 메모리 허브 제어기(128) 및 메모리 모듈들은 광 통신 경로에 연결된 광 입력/출력 포트 또는 개별 입력 및 출력 포트들을 포함할 것이다. 단일 고속 링크(134)가 모든 메모리 모듈들(130)에 연결되어 있는 다분기 배열(multi-drop arrangement)내의 메모리 허브 제어기(128)에 연결된 메모리 모듈들(130)이 도시된다. 그러나, 개별 고속 링크(도시되지 않음)가, 각각의 메모리 모듈들(130)을 메모리 허브 제어기(128)에 접속하도록 사용되는 포인트-투-포인트 결합 배열과 같이 다른 토폴로지들이 또한 사용될 수 있음이 이해될 것이다. 스위칭 토폴로지는, 메모리 허브 제어기(128)가 스위치(도시되지 않음)를 통해 각각의 메모리 모듈들(130)에 선택적으로 연결되는데 사용된다. 사용될 수 있는 다른 토폴로지는 본 기술의 숙련된 기술자에게 명백하다.
각각의 메모리 모듈들(130)은 6개의 메모리 장치들(148)에의 액세스를 제어하기 위한 메모리 허브(140)를 포함하며, 도 1에 도시된 예에서, 이는 동기식 동적 랜덤 액세스 메모리 장치들("SDRAM")이다. 그러나, 보다 적거나 많은 수의 장치들(148)이 사용될 수 있으며, 또한 SDRAM 장치들외에 메모리 장치들이 사용될 수 있다. 메모리 허브(140)는 버스 시스템(150)을 통해 각각의 시스템 메모리 장치들(148)에 연결될 수 있으며, 이는 일반적으로 제어 버스, 어드레스 버스, 및 데이터 버스를 포함한다.
도 1의 메모리 모듈(130) 내에 사용될 수 있는 메모리 허브(140)의 한 예는 도 2에 도시되어 있다. 메모리 허브(140)는 메모리 제어기(152), 링크 인터페이스(154) 및 메모리 장치 인터페이스(156)를 포함하는 것이 바람직하지만, 이에 한정되지 않는다. 링크 인터페이스(154)는 메모리 허브 제어기(128)(도 1)로부터 어드레스, 명령 및 기록 데이터 신호들을 수신하고 판독 데이터 신호들을 메모리 허브 제어기(128)에 전송하기 위해 고속 링크(134)에 연결된다. 링크 인터페이스(154)의 성질은 고속 링크(134)의 특성들에 의존할 것이다. 예를 들어, 고속 링크(134)가 광통신 경로를 사용하여 구현되는 경우에, 링크 인터페이스(154)는 광 입력/출력 포트를 포함할 것이고, 광통신 경로를 통해 연결된 광 신호들을 전기 신호들로 변환할 것이다. 어떠한 경우이든, 링크 인터페이스(154)는 메모리 요청들이 고속 링크(134)를 통해 수신됨에 따라, 이 메모리 요청들을 수신 및 저장하는 버퍼, 예컨대 선입 선출 버퍼(160)를 포함하는 것이 바람직하다. 메모리 요청들은 메모리 허브(140)에 의해 처리될 수 있을 때까지 버퍼(160) 내에 저정된다.
메모리 허브(140)가 메모리 요청을 처리할 수 있을 때, 버퍼(160) 내에 저장된 메모리 요청들 중 하나는 메모리 제어기(152)에 전송된다. 메모리 제어기(152)는, 메모리 허브 제어기(128)로부터 출력된 포맷으로부터의 메모리 요청들을 메모리 장치들(148)에 의해 사용될 수 있는 포맷을 갖는 메모리 요청들로 변환하는 시퀀서(158)를 포함할 수 있다. 이들 재포맷된 요청 신호들은 전형적으로, 메모리 요청들 내에 포함된 메모리 명령들로부터 도출되는 메모리 명령 신호들과, 메모리 요청들 내에 포함된 어드레스로부터 도출되는 로우 및 컬럼 어드레스 신호들을 포함할 것이다. 메모리 요청들 중 하나가 기록 메모리 요청인 경우에, 재포맷된 요청 신호들은 전형적으로, 메모리 허브(140)에 의해 수신된 메모리 요청 내에 포함된 기록 데이터로부터 도출되는 기록 데이터 신호들을 포함할 것이다. 예를 들어, 메모리 장치들(148)이 종래의 DRAM 장치들인 경우, 메모리 시퀀서(158)는 로우 어드레스 신호들, 로우 어드레스 스트로브(row address strobe: "RAS") 신호, 활성 하이 기록/활성 로우 기록 신호("W/R*"), 컬럼 어드레스 신호들 및 컬럼 어드레스 스트로브(column address strobe: "CAS") 신호를 출력할 것이다.
시퀀서(158)는 재포맷된 메모리 요청들의 신호들을 메모리 장치들(148)에 의해 요청된 시퀀스에서 메모리 장치 인터페이스(156)에 인가한다. 메모리 장치 인터페이스(156)의 성질은 메모리 장치들(148)의 특성들에 의존할 것이다. 예를 들어, 시퀀서(158)는 로우 어드레스 신호들 , 이어서 RAS 신호, 이어서 컬럼 어드레스 신호들, 그 다음 CAS 신호를 메모리 장치 인터페이스(156)에 인가할 수 있다. 어떠한 경우이든, 메모리 장치 인터페이스(156)는 하나 이상의 메모리 요청들이 시퀀서(158)로부터 수신됨에 따라 이들 하나 이상의 메모리 요청들을 수신 및 저장하기 위해 버퍼, 예컨대 선입선출(FIFO) 버퍼(162)를 포함하는 것이 바람직하다. 메모리 요청들은 메모리 장치들(148)에 의해 처리될 수 있을 때까지 버퍼(162) 내에 저장된다. 메모리 장치 인터페이스(156)가 여러 개의 메모리 요청들을 저장하는 경우에, 메모리 정차 인터페이스(156)는 어떤 다른 순서로 메모리 장치들(148)에 인가되도록 메모리 요청들을 재오더할 수 있다.
메모리 요청들은, 메모리 요청들이 메모리 장치들(148)에 인가되는 포맷과는 상이한 포맷으로 메모리 허브(140)에 의해 수신되는 것으로 상술되었다. 그러나, 메모리 허브 제어기(128)는 대신에, 처리기(104)로부터 메모리 요청들을 메모리 장치들(148)에 의해 사용될 수 있는 포맷으로 재포맷할 수 있다. 그 후, 시퀀서(158)는 재포맷된 요청 신호들을 메모리 장치들(148)에 의한 사용을 위해 필요한 순서로 간단히 스케줄링한다. 그 후, 하나 이상의 메모리 요청들에 대한 메모리 요청 신호들은 메모리 장치 인터페이스(156)에 전송되어, 메모리 장치들(148)에 순차적으로 인가될 수 있도록 한다.
도 2를 더 참조하면, 메모리 허브(140)는 셀프-테스트 모듈(164) 및 복구 모듈(166)을 더 포함한다. 셀프-테스트 모듈(164)은 시퀀서(168)를 포함하고, 복구 모듈(166)은 에러 맵(174) 및 리맵핑 테이블(176)을 포함한다. 도시되지는 않았지만, 메모리 모듈(140)은 상술된 바와 같이, 메모리 허브 제어기(128) 및 메모리 장치들(148)과 인터페이스 하기 위한 다른 구성요소들을 또한 포함할 수 있다.
상술된 바와 같이, 메모리 모듈들이 가진 문제점들은 결함있는 메모리의 존재이다. 메모리 모듈들의 신뢰도를 보장하기 위하여, 공장 또는 내장형 컴퓨터에서 모듈 각각을 테스트 및/또는 복구하는데 부가의 시간 및 비용이 든다. 그러나, 공장에서 메모리를 테스트 및 복구하는 것은, 개발할 수 있는 임의의 미래형 메모리 결점들을 해결하지 않는다. 마찬가지로, 컴퓨터 상의 메모리 테스트는 전원이 컴퓨터에 인가될 때마다 컴퓨터가 테스트 루틴을 실행하기 위한 시간을 필요로 한다. 메모리 허브 아키텍처를 갖는 메모리를 사용하는 컴퓨터 시스템을 위해, 각각의 파워-업 동안 메모리 장치들을 테스트하는데 요구되는 시간은 받아들일 수 없게 길다. 더욱이, 메모리 장치들이 컴퓨터 시스템 내에 설치된 후 메모리 장치를 테스트하는 것은 메모리 결점들의 존재만을 식별한다. 일반적으로, 그러한 결점들을 복구하기 위하여 상술된 기술들을 사용함으로써, 이들 결점들에 대해 어떤 것도 행하는 것이 가능하지 않다.
도 2에 도시된 메모리 모듈(130)은 메모리 모듈(130)로 통합되는 셀프-테스트 및 복구 성능을 제공한다. 따라서, 메모리 모듈(130)은 컴퓨터 시스템(100) 또는 다른 시스템 내에 설치된 후에 연속적으로 테스트 및 자체 복구할 수 있다. 테스트 및 복구 시스템은 메모리 모듈(130)의 통합 부분이며, 메모리 모듈(130)로 통합된 메모리 장치들(148) 유형을 위해 특별히 설계된다. 이것은, 각각의 컴퓨터 제조업자가 컴퓨터 시스템에 의해 활용되는 메모리 장치(148)의 각각의 유형을 위한 맞춤식 테스트 및 복구 시스템들을 개발하는 필요성을 제거한다. 그 외에도, 메모리 허브(140) 상의 셀프-테스트 모듈(164) 및 복구 모듈(166)을 위치시킴으로써, 메모리 모듈(130)은 메모리 허브 제어기(128) 및 메모리 장치들(148) 간의 메모리 요청들 및 응답들을 효율적으로 라우팅하는 메모리 허브의 능력과 같은 메모리 허브(140)의 메모리 처리 성능들의 이점을 취한다. 이것은, 메모리 모듈(130)이 더욱 일관되고 신속하게 테스트 및 자체 복구하는 것을 허용한다.
도 2에 도시된 셀프-테스트 모듈(164)은 시퀀서(168)를 통해 메모리 장치들(148)에 직접 액세스하는 셀프 테스트 시스템을 제공한다. 셀프-테스트 모듈(164)은 메모리 모듈(130)의 메모리 장치들(148)을 실행하기 위해 다수의 내장형 셀프-테스트(BIST: built-in-self-test) 루틴들(도시되지 않음)을 실행할 수 있다. 셀프-테스트 루틴들은 논리 회로 또는 프로그래밍된 처리기로 실행될 수 있다. 셀프-테스트 루틴들은 셀프-테스트 모듈(164) 내에 저장될 수 있거나, 또는 메모리 모듈(130) 상의 비휘발성 메모리 또는 그 밖의 장소에 저장될 수 있고, 필요에 따라 셀프-테스트 모듈(164)에 로딩될 수 있다. 셀프-테스트 루틴들은 일련의 메모리 장치 테스트들을 실행하고, 결함있는 메모리 위치들을 식별한다. 예를 들어, 하나의 루틴은 메모리 장치들(148)의 메모리 위치에 데이터를 기록할 수 있고, 그 후 메모리 장치들(148)로부터 데이터를 판독하도록 시도한다. 메모리 위치로부터 판독된 데이터가 메모리 위치에 기록된 데이터와 매칭하지 않는다면, 그 후 메모리 위치는 결함이 있는 것으로 결정된다. 셀프-테스트 루틴들은 결함이 있는지 여부를 결정하기 위하여 모든 메모리 위치를 테스트할 수 있고, 그러하다면, 결함있는 메모리 위치에 대한 에러 태그가 생성된다. 대안적으로, 셀프-테스트 루틴은 4kbyte의 메모리 위치들이 결함이 있는지 여부를 결정하기 위하여 4kbyte 그룹의 메모리 위치들과 같은 보다 큰 메모리 위치들을 테스트할 수 있다.
도 2에 도시된 실시예에서, 시퀀서(168)는 셀프-테스트 모듈(164)에 설치된다. 시퀀서(168)는 셀프-테스트 모듈(164)이 메모리 장치 인터페이스(156)를 통해 각각의 메모리 장치(148)에 액세스하도록 허용한다. 셀프-테스트 모듈(164)의 셀프-테스트 루틴들은 일련의 메모리 요청들을 시퀀서(168)에 전송함으로써 실행된다. 시퀀서(168)는 셀프-테스트 모듈(164)로부터 출력된 포맷으로부터의 메모리 요청들을 메모리 장치들(148)에 의해 사용될 수 있는 포맷을 갖는 메모리 요청으로 변환한다. 시퀀서(168)는 재포맷된 메모리 요청들을 메모리 장치 인터페이스(156)에 인가한다.
셀프-테스트 모듈(164)의 셀프-테스트 루틴들은 다양한 방법들로 개시될 수 있다. 도 2에 도시된 바와 같이, 테스트 신호(170)가 상기 셀프-테스트 모듈(164)에 연결되어 상기 셀프-테스트 모듈(164)의 테스트 절차를 개시한다. 상기 신호는 컴퓨터 시스템(100)이 턴 온될 때마다 제공될 수 있고, 따라서 테스트 절차는 컴퓨터 시스템의 파워 업(power up)시에 항상 실행된다. 파워 업 검출 회로(도시하지 않음)는 또한 상기 메모리 모듈(130) 상에 배치될 수 있고, 따라서 컴퓨터 시스템(100)이 턴 온될 때마다, 상기 파워 업 검출 회로는 파워 업을 검출하고 셀프-테스트 모듈(164)의 셀프-테스트 루틴을 개시한다. 또한, 상기 셀프-테스트 루틴들은 상기 테스트 신호(170)을 공급하는 프로세서(104)로부터 또는 고속 링크(134)로부터 개시될 수 있다. 보다 상세하게는, 상기 고속 링크(134)는 상기 셀프-테스트 모듈(116)의 셀프-테스트 루틴들을 개시하는 신호를 제공하는데 사용될 수 있다. 테스트 절차를 개시하는 것은 당업계에서 공통적으로 이해되는 다른 방법들로도 가능하며, 본원에 설명되는 상기 방법들에 한정되는 것은 아니다.
메모리 테스트들의 결과들은 메모리 장치들(148)의 결함있는 메모리 위치들을 식별하고 양호하게 복구하는데 사용된다. 상기 결과들은 프로세서(104)로 직접 보고되거나, 컴퓨터 시스템(100)의 다른 메모리 액세스 장치들로 보고될 수 있다. 도 2에 도시된 바와 같이, 상기 결과들은 테스트 결과 링크(172A) 또는 링크 데이터 출력(134)을 통해 전송될 수 있다. 이는 각각의 메모리 액세스 장치가 상기 결함있는 메모리 위치들을 개별적으로 다룰 수 있게 한다. 그러나, 상기 결과들은 양호하게는 상기 복구 모듈(166)에 의해 내장 메모리 허브(140)에 사용된다. 도 2에 도시된 바와 같이, 상기 결과들은 테스트 결과 링크(172B)를 통해 복구 모듈(166)에 전송된다.
메모리 장치들(148)의 결함있는 메모리 위치들의 식별은 에러 맵(174)에 조합되어 저장된다. 상기 에러 맵(174)은 상기 셀프-테스트 모듈(164)에 의해 생성될 수 있고, 이 후 복구 모듈(166)에 전송되거나 또는 대안적으로, 상기 셀프-테스트 루틴의 결과들이 상기 복구 모듈(166)에 전송되어 상기 에러 맵(174)이 복구 모듈(166)에 의해 생성될 수 있도록 한다. 양호한 실시예에서, 에러 맵(174)은 복구 모듈(166)에 저장되지만, 상기 에러 맵(174)은 또한 셀프-테스트 모듈(164)에 의해 저장되고 그로부터 액세스되거나 메모리 허브(140)나 메모리 장치들(148)과 같은 다른 위치에 저장될 수 있다. 에러 맵(174)을 저장하기 위해 사용되는 메모리 유형은 전형적으로 비휘발성 메모리이다. 비휘발성 메모리로의 액세스는 전형적으로 휘발성 메모리로의 액세스보다 느리기 때문에, 에러 맵(174)은 불휘발성 메모리에 저장될 수 있고, 이어서, 복구 모듈(166)에 의한 보다 빠른 액세스를 위해 휘발성 메모리로 전송된다.
에러 맵(174)은 메모리 장치들(148)의 각각의 결함있는 휘발성 메모리 위치에 대한 에러 태그(error tag)를 포함한다. 양호하게는, 상기 에러 맵(174)은 각각의 결함있는 휘발성 메모리 부분을 갖는 에러 태그와, 각각의 비결함 휘발성 메모리 부분에 대한 비 에러 태그를 관련시킴으로써 실행한다. 예를 들면, 메모리 부분이 결함이 있다면, 상기 에러 태그는 0과 같은 제 1 논리 값의 태그 비트일 수 있고, 메모리 부분이 결함이 없다면, 상기 비 에러 태그는 1과 같은 제 2 논리 값의 태그 비트일 수 있다. 대안적으로, 에러 맵(174)은 간단히, 열거되지 않은 어드레스들이 비결함일 것으로 가정하도록 결함있는 메모리 위치들의 어드레스들을 포함할 수도 있다.
상기 복구 모듈(166)은 상기 메모리 모듈(130) 상에 위치한 메모리를 사용하여 메모리 장치들(148)의 결함있는 메모리 위치들을 리맵핑한다. 일단 에러 맵(174)이 생성되면, 상기 복구 모듈(164)은 리맵핑 테이블(176)을 생성한다. 상기 리맵핑 테이블(176)은 메모리 장치들(148)의 결함있는 메모리 위치들 각각을, 비결함으로 알려진 메모리 장치들(148)의 부분으로 다시 향하게 한다. 다시 말해, 메모리 장치들(148)의 각각의 결함있는 부분에 대해, 상기 리맵핑 테이블(176)은 메모리 장치들(148)의 비결함 부분을 지시하는 인덱스를 포함한다. 결함 메모리 위치들이 매핑되는 위치들은 양호하게는 메모리 모듈(130)의 메모리 장치들(148)의 보존 영역에 위치하며, 따라서 프로세서(104)에 의해 직접 액세스될 수 없다. 프로세서(104)에 의한 직접 액세스로부터 보존 메모리 영역을 보호함으로써, 컴퓨터 시스템(100)은, 프로세서(104)가 결함 위치들이 매핑되는 메모리 위치들에 의해 점유되는 위치들을 중복기재(overwrite)할 경우 일어날 수 있는 메모리 액세스 충돌을 방지한다. 상기 리맵핑 테이블(176)은 결함있는 메모리 위치들을, 메모리 허브(140) 상에 위치하는 캐시 메모리 및 스크래치 메모리를 포함하는 메모리 모듈(130) 상의 다른 비결함 위치들로 다시 향하게 할 수 있다.
에러 맵(174)을 가짐으로써, 상기 리맵핑 테이블(176)은 다수의 메모리 위치들에 저장될 수 있다. 컴퓨터 시스템(100)이 파워 온 될 때마다 리맵핑 테이블이 재생성된다면, 상기 리맵핑 테이블은 메모리 장치들(148)에 위치할 수 있다. 그러나, 리맵핑 테이블(176)은 또한 비휘발성 메모리에 저장될 수도 있다. 예를 들어, 상기 리맵핑 테이블(176)이 단지 주기적으로 생성된다면, 상기 리맵핑 테이블(176)은 비휘발성 메모리에 저장하는 것이 바람직할 것이다. 리맵핑 테이블(176)이 비휘발성 메모리에 저장되면, 상기 리맵핑 테이블(176)로의 액세스 시간은 상기 리맵핑 테이블(176)에서 휘발성 메모리로 전송되는 만큼 증가할 수 있다. 도 2에 도시된 바와 같이, 리맵핑 테이블(176)은 상기 복구 모듈(166) 상에 위치한 메모리에 저장되나, 상기 위치에 한정되는 것은 아니다. 상기 리맵핑 테이블(176)은 또한 메모리 허브(140) 상의 다른 메모리에 위치할 수도 있다. 상기 복구 모듈(166) 또는 메모리 허브(140)의 가용한 메모리의 양이 제한될 수 있는 반면 보다 많은 공간이 메모리 장치들(148)에서 가용하기 때문에, 상기 리맵핑 테이블은 상기 메모리 장치들(148)에 위치하는 것이 바람직하다. 상기 리맵핑 테이블(176)을 메모리 장치들(148)에 저장한다면, 보존 메모리 영역에 저장하는 것이 바람직하다.
에러 맵(174) 및 리맵핑 테이블(176)이 메모리의 적절한 위치들에 저장된 후, 메모리 모듈(130)은 메모리 장치들(148)에 대한 액세스를 위한 메모리 요청을 수신하기 위한 준비가 된다. 메모리 허브(140)의 링크 인터페이스(154)는 메모리 장치들(148)의 하나 이상의 어드레스된 위치들에 액세스하기 위해 메모리 허브 제어기(128)로부터 각각의 메모리 요청을 수신한다. 상기 링크 인터페이스(154)는 상기 메모리 요청을 메모리 허브(140)의 메모리 제어기(152)에 연결시킨다. 메모리 제어기(152)는 상기 복구 모듈(164)에 액세스함으로써 응답하여 에러 맵(176)으로부터 상기 메모리 요구의 어드레스된 위치가 결함이 있는지 여부를 결정한다. 만약 에러 맵(176)이 상기 어드레스된 메모리 위치가 결함이 없다고 표시하면, 그 후 메모리 제어기(152)는 간단히 상기 메모리 요청을 메모리 장치 인터페이스(156)를 통해 메모리 장치들(148)의 어드레스된 위치에 연결시킨다. 만약 에러 맵(176)이 상기 어드레스된 메모리 위치가 결함이 있다고 표시하면, 메모리 복구 모듈(164)은 리맵핑 테이블(176)에 액세스한다. 이어서 메모리 제어기(152)는 상기 메모리 요청을, 상기 리맵핑 테이블(176)로부터 결정된 비결함 메모리 위치로 연결시키고, 메모리 요청을 메모리 장치 인터페이스(156)를 통해 메모리 장치들(148)에 연결시킨다. 이어서 메모리 장치 인터페이스(156)는 메모리 요청에 의해 요청된 기능을 실행한다. 예를 들어, 만약 상기 메모리 액세스 요청이 상기 어드레스된 메모리 위치로부터 데이터를 판독하는 요청이라면, 그 후 메모리 장치 인터페이스(156)는 상기 어드레스된 메모리 위치가 매핑되는 비결함 메모리 위치로부터 데이터를 판독하고, 상기 메모리 허브(140)는 그 데이터를 고속 링크(134)를 통해 메모리 허브 제어기(128)로 리턴한다.
도 3은 도 1의 메모리 허브(140)의 제 2 실시예를 도시한다. 상기 실시예에서, 메모리 허브(140)는 도 2의 셀프-테스트 모듈(164) 및 복구 모듈(166)을 포함한다. 상기 복구 모듈(166)은 다시 에러 맵 및 리맵핑 테이블(176)을 포함한다. 간략히 하기 위해, 이러한 공통 동일 구성 요소에서는 동일 참조 부호가 제공되고, 그 동작의 설명은 반복되지 않을 것이다.
도 3에서 메모리 허브(140)는 오차 맵(174)의 복사본인 오차 맵(180) 및 리맵핑 표(176)의 복사본인 리맵핑 표(182)를 포함하는 메모리 제어기(178)을 사용하는 점에서 도 2에서 도시된 메모리 허브(140)와 다르다. 도 3에서 메모리 허브(140)는 또한 메모리 제어기(178)가 시퀀서(168)를 포함하고 셀프-테스트 모듈(164)애 도 2의 실시예에서 사용된 시퀀서(168)를 포함하지 않는 점에서 도 2에 도시된 메모리 허브(140)와 다르다. 결과로서, 셀프-테스트 모듈(164)은 도 2의 내장 시퀀서(168)로부터 메모리 장치들(148)을 직접적으로 액세스하지 않지만, 대신 메모리 제어기(178)에 바로 위치된 시퀀서(184)를 통해 메모리 장치들에 액세스한다. 메모리 제어기(178) 안에 오차 맵(180) 및 리맵핑 표(182)를 위치시킴으로써, 메모리 제어기(178)는 각각의 메모리 요청에 대한 복구 모듈(164)에 액세스하게 함이 없이 결함있는 메모리 위치들을 식별 및 복구하는 것을 가능하게 한다. 메모리 장치들(148)에 액세스하기 위해 메모리 제어기(178)내 시퀀서(184)를 사용함으로써, 도 3의 메모리 허브(140)는 메모리 장치들(148)에 액세스하기 위해 메모리 제어기(178)의 현존하는 능력들을 이용할 수 있다.
바람직하게는, 메모리 제어기(178)은 새로운 맵(174) 및 테이블(176)이 생성될 때마다 오차 맵(174)과 리맵핑 표(176)를 메모리 제어기(178)에 전송한다. 다른 선택들은 오차 맵(174)과 리맵핑 표(176)가 개별적으로 오차 맵(180)과 리맵핑 표(182)로 전송됨이 없이 직접적으로 액세스될 수 있도록 메모리 제어기(178)상에 복구 모듈(164)을 위치시키는 것이다. 도 2 및 도 3에 도시된 실시예들에서 사용된 구성들과 다른 메모리 허브(140)의 구성 요소들의 구성들이 또한 사용될 수 있다.
메모리 장치들(148)의 결함있는 메모리 위치들을 테스팅 및 복구하는 전체의 과정은 메모리 허브 제어기(128), 또는 보다 상세하게는 처리기(104) 및 다른 메모리 액세스 장치들로 투과된다. 결과로서, 처리기(104)에 의해 실행되는 소프트웨어 또는 메모리 모듈(130)의 메모리 장치들(148)과 함께 작동하기 위한 어느 방식으로 변형될 메모리 허브 제어기(128)의 기능에 대한 요청이 존재하지 않는다. 그러므로, 메모리 허브 제어기(128)는 메모리 장치들(148)을 테스트하거나 또는 결함있는 메모리 위치들을 복구할 필요가 없지만, 대신에 종래의 방식으로 메모리 허브(140)와 통신할 수 있다.
비록 본 발명은 최선의 예를 참조하여 설명되었지만, 당업자는 변형들이 본 발명의 사상 및 범위에서 벗어남이 없이 형태와 항목들로 만들어질 수 있다는 것을 인식할 것이다. 따라서, 본 발명은 첨부된 청구항들에 의한 것을 제외하고 제한되지 않는다.

Claims (55)

  1. 메모리 모듈에 있어서,
    복수의 메모리 장치들, 및
    메모리 허브를 포함하며, 상기 메모리 허브는,
    상기 메모리 장치들 중 적어도 하나에 연결된 셀프-테스트 모듈로서, 상기 셀프-테스트 모듈은 상기 메모리 장치들 중 적어도 하나를 테스트하기 위한 요청에 응답하고, 상기 셀프-테스트 모듈은 또한 상기 메모리 장치들의 결함있는 메모리 위치들을 식별하도록 동작 가능한, 상기 셀프-테스트 모듈, 및
    상기 셀프-테스트 모듈 및 상기 메모리 장치들 중 적어도 하나에 연결된 복구 모듈로서, 상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들로의 메모리 요청들에 응답하여 상기 메모리 장치들의 비결함 메모리 위치들로 상기 메모리 요청들을 리다이렉팅하는, 상기 복구 모듈을 포함하는, 메모리 모듈.
  2. 제 1 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 장치들을 액세스하기 위한 시퀀서를 더 포함하고, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해, 상기 셀프-테스트 모듈로부터의 메모리 요청들에 포함된, 어드레스를 출력하도록 동작 가능한, 메모리 모듈.
  3. 제 1 항에 있어서,
    상기 메모리 모듈은,
    상기 메모리 장치들 중 적어도 하나에 대한 메모리 요청들을 수신하는 링크 인터페이스,
    상기 메모리 장치들에 연결된 메모리 장치 인터페이스로서, 상기 메모리 장치 인터페이스는 메모리 요청들을 상기 메모리 장치들에 연결하도록 동작 가능한, 상기 메모리 장치 인터페이스, 및
    상기 링크 인터페이스 및 상기 메모리 장치 인터페이스 및 상기 복구 모듈에 연결된 메모리 제어기로서, 상기 메모리 제어기는 상기 메모리 장치들의 결함있는 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 위치들로의 리다이렉팅을 위해 상기 복구 모듈을 이용함으로써, 상기 링크 인터페이스로부터 상기 메모리 장치 인터페이스로의 메모리 요청들을 발생 및 연결하도록 동작 가능한, 상기 메모리 제어기를 더 포함하는, 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 메모리 제어기는 상기 메모리 장치들을 액세스하기 위한 시퀀서를 더 포함하고, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해, 셀프-테스트 루틴들로부터의 메모리 요청들에 포함된, 어드레스를 출력하도록 동작 가능한, 메모리 모듈.
  5. 제 3 항에 있어서,
    상기 메모리 장치 인터페이스는 상기 메모리 제어기로부터 수신된 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 이들이 수신되는 순서로 상기 메모리 장치들 중 적어도 하나에 전달하도록 동작 가능한 선입, 선출 버퍼를 더 포함하는, 메모리 모듈.
  6. 제 3 항에 있어서,
    상기 링크 인터페이스는 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 이들이 수신되는 순서로 상기 메모리 제어기에 전달하도록 동작 가능한 선입, 선출 버퍼를 포함하는, 메모리 모듈.
  7. 제 1 항에 있어서,
    상기 메모리 장치들의 상기 결함있는 메모리 위치들을 식별하는 정보가 상기 셀프-테스트 모듈로부터 상기 복구 모듈로 전달되는, 메모리 모듈.
  8. 제 1 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 액세스 장치들 중 적어도 하나에 연결되고, 상기 메모리 장치들의 상기 결함있는 메모리의 상기 위치들은 상기 메모리 액세스 장치 중 적어도 하나에 전달되는, 메모리 모듈.
  9. 제 1 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 상기 결함있는 메모리의 상기 위치들을 저장하는 에러 맵을 더 포함하고, 상기 복구 모듈은 상기 메모리 요청들이 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 것인지의 여부를 결정하기 위해 상기 에러 맵을 이용하는, 메모리 모듈.
  10. 제 9 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들을 상기 메모리 모듈상에 위치한 메모리의 비결함 메모리 위치들에 할당하기 위해 상기 에러 맵을 사용하는 리맵핑 테이블을 더 포함하며, 상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들로 리다이렉트하기 위해 상기 리맵핑 테이블을 사용하는, 메모리 모듈.
  11. 제 1 항에 있어서,
    상기 메모리 장치들은 동적 랜덤 액세스 메모리 장치들을 포함하는, 메모리 모듈.
  12. 메모리 모듈에 있어서,
    복수의 메모리 장치들, 및
    메모리 허브를 포함하고, 상기 메모리 허브는,
    상기 메모리 장치들 중 적어도 하나에 연결되며 상기 메모리 장치들에 대한 메모리 요청들에 응답하는 메모리 제어기와,
    상기 메모리 제어기에 연결되고, 상기 메모리 장치들 중 적어도 하나를 테스트하기 위한 요청에 응답하며, 또한 상기 메모리 장치들의 결함있는 메모리 위치들을 식별하도록 동작 가능한 셀프-테스트 모듈과,
    상기 메모리 제어기에 연결되고, 상기 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들에 리다이렉팅하도록 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들에 응답하는 복구 모듈을 포함하는, 메모리 모듈.
  13. 제 12 항에 있어서,
    상기 메모리 제어기는 상기 메모리 장치들을 액세스하기 위한 시퀀서를 더 포함하며, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해 상기 셀프-테스트 모듈로부터의 메모리 요청들에 포함된 어드레스를 출력하도록 동작 가능한, 메모리 모듈.
  14. 제 12 항에 있어서,
    상기 메모리 모듈은,
    상기 메모리 장치들 중 적어도 하나에 대한 메모리 요청들을 수신하기 위해 상기 메모리 제어기에 연결된 링크 인터페이스와,
    상기 메모리 제어기 및 상기 메모리 장치들에 연결되며 메모리 요청들을 상기 메모리 장치들에 연결하도록 동작 가능한 메모리 장치 인터페이스를 더 포함하는, 메모리 모듈.
  15. 제 14 항에 있어서,
    상기 메모리 제어기는, 상기 메모리 장치들의 결함있는 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 위치들로 리다이렉팅하는 복구 모듈을 이용함으로써 상기 링크 인터페이스로부터 메모리 요청들을 발생시켜 이를 상기 메모리 장치 인터페이스에 연결하는, 메모리 모듈.
  16. 제 14 항에 있어서,
    상기 메모리 장치 인터페이스는 상기 메모리 제어기로부터 수신된 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 이들이 수신된 순서로 상기 메모리 장치들 중 적어도 하나에 전달하도록 동작 가능한, 선입 선출 버퍼를 더 포함하는, 메모리 모듈.
  17. 제 14 항에 있어서,
    상기 링크 인터페이스는, 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 이들이 수신되는 순서로 상기 메모리 제어기에 전달되도록 동작 가능한 선입 선출 버퍼를 포함하는, 메모리 모듈.
  18. 제 12 항에 있어서,
    상기 메모리 장치들의 결함있는 메모리 위치들을 식별하는 정보는 상기 셀프-테스트 모듈로부터 상기 복구 모듈로 전송되는, 메모리 모듈.
  19. 제 12 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 액세스 장치들 중 적어도 하나에 연결되고, 상기 메모리 장치들의 결함있는 메모리의 위치들은 상기 메모리 액세스 장치들 중 적어도 하나에 전달되는, 메모리 모듈.
  20. 제 12 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리의 위치들을 저장하는 에러 맵을 더 포함하고, 상기 복구 모듈은 상기 메모리 요청들이 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 것인지의 여부를 결정하기 위해 상기 에러 맵을 이용하는, 메모리 모듈.
  21. 제 20 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들을 상기 메모리 모듈 상에 위치된 메모리의 비결함 메모리 위치들에 할당하기 위해 상기 에러 맵을 사용하는 리맵핑 테이블을 더 포함하고, 상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들에 리다이렉팅하기 위해 상기 리맵핑 테이블을 이용하는, 메모리 모듈.
  22. 제 21 항에 있어서,
    상기 메모리 제어기는 상기 복구 모듈의 에러 맵을 더 포함하고, 상기 에러 맵은 상기 메모리 요청들이 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 것인지의 여부를 결정하도록 동작 가능한, 메모리 모듈.
  23. 제 22 항에 있어서,
    상기 메모리 제어기는 상기 복구 모듈의 리맵핑 테이블을 더 포함하고, 상기 리맵핑 테이블은 상기 메모리 장치들의 결함 위치들에 대한 상기 메모리 요청들을 상기 메모리 장치들의 비결함 위치들에 리다이렉팅하도록 동작 가능한, 메모리 모듈.
  24. 제 12 항에 있어서,
    상기 메모리 장치들은 동적 랜덤 액세스 메모리 장치들을 포함하는, 메모리 모듈.
  25. 컴퓨터 시스템에 있어서,
    중앙 처리 장치("CPU"),
    상기 CPU에 연결된 시스템 제어기로서, 상기 시스템 제어기는 입력 포트와 출력 포트를 갖는, 상기 시스템 제어기,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 입력 장치,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 출력 장치,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 저장 장치, 및
    복수의 메모리 모듈들을 포함하고, 상기 메모리 모듈들 각각은,
    복수의 메모리 장치들, 및
    메모리 허브를 포함하고,
    상기 메모리 허브는,
    상기 메모리 장치들 중 적어도 하나에 연결된 셀프-테스트 모듈로서, 상기 셀프-테스트 모듈은 상기 메모리 장치들 중 적어도 하나를 테스트하기 위한 요청에 응답하고, 상기 셀프-테스트 모듈은 또한 상기 메모리 장치들의 결함있는 메모리 위치들을 식별하도록 동작 가능한, 상기 셀프-테스트 모듈과,
    상기 셀프-테스트 모듈 및 상기 메모리 장치들 중 적어도 하나에 연결된 복구 모듈로서, 상기 복구 모듈은 상기 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들로 리다이렉팅하기 위해 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들에 응답하는, 상기 복구 모듈과,
    상기 메모리 모듈들 각각의 상기 메모리 허브의 입력 포트에 상기 시스템 제어기의 출력 포트를 연결시키고, 상기 메모리 모듈들 각각의 상기 메모리 허브의 출력 포트에 상기 시스템 제어기의 입력 포트를 연결시키는 통신 링크를 포함하는, 컴퓨터 시스템.
  26. 제 25 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 장치들을 액세스하는 시퀀서를 더 포함하고, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해 상기 셀프-테스트 모듈로부터의 메모리 요청들에 포함된 어드레스를 출력하도록 동작가능한, 컴퓨터 시스템.
  27. 제 25 항에 있어서,
    상기 메모리 모듈은:
    상기 메모리 장치들 중 적어도 하나에 대한 메모리 요청들을 수신하기 위한 링크 인터페이스와;
    상기 메모리 장치들에 연결된 메모리 장치 인터페이스로서, 상기 메모리 장치 인터페이스는 상기 메모리 장치들에 메모리 요청들을 결합하도록 동작가능한, 상기 메모리 장치 인터페이스와,
    상기 링크 인터페이스와 상기 메모리 장치 인터페이스 및 상기 복구 모듈에 연결된 메모리 제어기로서, 상기 메모리 제어기는 상기 메모리 장치들의 결함있는 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 위치들로 리다이렉팅하기 위해 상기 복구 모듈을 이용하여 상기 링크 인터페이스로부터의 메모리 요청으로부터 메모리 요청들을 생성하여 이를 상기 메모리 장치 인터페이스에 연결하도록 동작가능한, 상기 메모리 제어기를 더 포함하는, 컴퓨터 시스템.
  28. 제 27 항에 있어서,
    상기 메모리 제어기는 상기 메모리 장치들을 액세스하는 시퀀서를 더 포함하고, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해 셀프- 테스트 루틴들로부터의 메모리 요청들에 포함된 어드레스를 출력하도록 동작가능한, 컴퓨터 시스템.
  29. 제 27 항에 있어서,
    상기 메모리 장치 인터페이스는 상기 메모리 제어기로부터 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 수신된 순서대로 상기 메모리 장치들의 적어도 하나에 전달하도록 동작가능한 선입 선출 버퍼를 더 포함하는, 컴퓨터 시스템.
  30. 제 27 항에 있어서,
    상기 링크 인터페이스는 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 수신된 순서대로 상기 메모리 제어기에 전달하도록 동작가능한 선입 선출 버퍼를 포함하는, 컴퓨터 시스템.
  31. 제 25 항에 있어서,
    상기 메모리 장치들의 상기 결함있는 메모리 위치들을 식별하는 정보는 상기 셀프-테스트 모듈로부터 상기 복구 모듈에 전달되는, 컴퓨터 시스템.
  32. 제 25 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 액세스 장치들 중 적어도 하나에 연결되고, 상기 메모리 장치들의 상기 결함있는 메모리의 위치들은 상기 메모리 액세스 장치의 적어도 하나에 전달되는, 컴퓨터 시스템.
  33. 제 25 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 상기 결함있는 메모리의 위치들을 저장하는 에러 맵을 더 포함하고, 상기 복구 모듈은 상기 메모리 요청들이 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 것인지의 여부를 결정하기 위해 상기 에러 맵을 이용하는, 컴퓨터 시스템.
  34. 제 33 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 상기 결함있는 메모리 위치들을 상기 메모리 모듈 상에 위치된 메모리의 비결함 메모리 위치들에 할당하기 위해 상기 에러 맵을 사용하는 리맵핑 테이블을 더 포함하고, 상기 복구 모듈은 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들로 리다이렉팅하기 위해 상기 리맵핑 테이블을 사용하는, 컴퓨터 시스템.
  35. 제 25 항에 있어서,
    상기 메모리 장치는 동적 랜덤 액세스 메모리 장치들을 포함하는, 컴퓨터 시스템.
  36. 제 25 항에 있어서,
    상기 메모리 허브 제어기의 상기 입력 및 출력 포트들은 상기 통신 링크에 연결된 조합된 입력/출력 포트를 포함하며, 상기 메모리 허브들 각각의 상기 입력 및 출력 포트들은 상기 통신 링크에 연결된 조합된 입력/출력 포트를 포함하는, 컴퓨터 시스템.
  37. 제 36 항에 있어서,
    상기 통신 링크는 광통신 링크를 포함하고, 상기 메모리 허브 제어기의 상기 입력 및 출력 포트들은 상기 광통신 링크에 연결된 광학 입력/출력 포트를 포함하며, 상기 메모리 허브들의 각각의 상기 입력 및 출력 포트들은 상기 광통신 링크에 연결된 각각의 광학 입력/출력 포트를 포함하는, 컴퓨터 시스템.
  38. 컴퓨터 시스템에 있어서,
    중앙 처리 장치(CPU),
    입력 포트와 출력 포트를 갖는, 상기 CPU에 연결된 시스템 제어기,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 입력 장치,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 출력 장치,
    상기 시스템 제어기를 통해 상기 CPU에 연결된 저장 장치, 및
    복수의 메모리 모듈들을 포함하고, 상기 메모리 모듈들의 각각은,
    복수의 메모리 장치들, 및
    메모리 허브를 포함하고, 상기 메모리 허브는,
    상기 메모리 장치들 중 적어도 하나에 연결된 메모리 제어기로서, 상기 메모리 제어기는 상기 메모리 장치들에 대한 메모리 요청들에 응답하는, 상기 메모리 제어기,
    상기 메모리 제어기에 연결된 셀프-테스트 모듈로서, 상기 셀프-테스트 모듈은 상기 메모리 장치들 중 적어도 하나를 테스트하기 위한 요청에 응답하며, 상기 셀프-테스트 모듈은 또한 상기 메모리 장치들의 결함있는 메모리 위치들을 식별하도록 동작 가능한, 상기 셀프-테스트 모듈, 및
    상기 메모리 제어기에 연결된 복구 모듈로서, 상기 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들로 리다이렉팅하기 위해 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 메모리 요청들에 응답하는, 상기 복구 모듈,
    상기 메모리 모듈들 각각에서 상기 메모리 허브의 입력 포트에 상기 시스템 제어기의 상기 출력 포트를 연결시키고, 상기 시스템 제어기의 상기 입력 포트를 상기 메모리 모듈들 각각의 상기 메모리 허브의 상기 출력 포트에 연결시키는 통신 링크를 포함하는, 컴퓨터 시스템.
  39. 제 38 항에 있어서,
    상기 메모리 제어기는 상기 메모리 장치들을 액세스하기 위한 시퀀서를 더 포함하고, 상기 시퀀서는 상기 메모리 장치들의 메모리 위치들을 액세스하기 위해 상기 셀프-테스트 모듈로부터 메모리 요청들에 포함된 어드레스를 출력하도록 동작 가능한, 컴퓨터 시스템.
  40. 제 38 항에 있어서,
    상기 메모리 모듈은,
    상기 메모리 장치들 중 적어도 하나에 대한 메모리 요청들을 수신하기 위해 상기 메모리 제어기에 연결되는 링크 인터페이스, 및
    상기 메모리 제어기와 상기 메모리 장치들에 연결된 메모리 장치 인터페이스로서, 상기 메모리 장치 인터페이스는 메모리 요청들을 상기 메모리 장치들에 연결하도록 동작 가능한, 상기 메모리 장치 인터페이스를 포함하는, 컴퓨터 시스템.
  41. 제 40 항에 있어서,
    상기 메모리 제어기는, 상기 메모리 장치들의 비결함 위치들에 상기 메모리 장치들의 결함 위치들에 대한 메모리 요청들을 리다이렉팅하기 위해 상기 복구 모듈을 이용하여 상기 링크 인터페이스로부터 상기 메모리 장치 인터페이스에 메모리 요청들을 발생하여 연결시키는, 컴퓨터 시스템.
  42. 제 40 항에 있어서,
    상기 메모리 장치 인터페이스는 상기 메모리 제어기로부터 수신된 메모리 요청들을 수신 및 저장하고, 상기 저장된 메모리 요청들을 이들이 수신되는 순서로 상기 메모리 장치들 중 적어도 하나에 전달하도록 동작하는 선입 선출 버퍼를 더 포함하는, 컴퓨터 시스템.
  43. 제 40 항에 있어서,
    상기 링크 인터페이스는 메모리 요청들을 수신 및 저장하고 상기 저장된 메모리 요청들을 이들이 수신되는 순서로 상기 메모리 제어기에 전송하도록 동작하는 선입 선출 버퍼를 포함하는, 컴퓨터 시스템.
  44. 제 38 항에 있어서,
    상기 메모리 장치들의 상기 결함있는 메모리 위치들을 식별하는 정보는 상기 셀프-테스트 모듈에서 상기 복구 모듈로 전송되는, 컴퓨터 시스템.
  45. 제 38 항에 있어서,
    상기 셀프-테스트 모듈은 상기 메모리 엑세스 장치들의 적어도 하나에 연결되고, 상기 메모리 장치들의 상기 결함있는 메모리의 위치들은 상기 메모리 엑세스 장치들의 적어도 하나에 전송되는, 컴퓨터 시스템.
  46. 제 38 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 상기 결함있는 메모리의 위치들을 저장하는 에러 맵을 더 포함하고, 상기 복구 모듈은 상기 메모리 요청들이 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 것인지의 여부를 결정하기 위해 상기 에러 맵을 이용하는, 컴퓨터 시스템.
  47. 제 46 항에 있어서,
    상기 복구 모듈은 상기 메모리 장치들의 상기 결함있는 메모리 위치들을 상기 메모리 모듈 상에 위치된 메모리의 비 결함 메모리 위치들에 할당하기 위해 상기 에러 맵을 사용하는 리맵핑 테이블을 더 포함하고, 상기 복구 모듈은 상기 메모리 요청들의 결함있는 메모리 위치들에 대한 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들에 리다이렉팅하기 위해 상기 리맵핑 테이블을 사용하는, 컴퓨터 시스템.
  48. 제 47 항에 있어서,
    상기 메모리 제어기는 상기 복구 모듈의 에러 맵을 더 포함하고, 상기 에러 맵은 상기 메모리 요청이 상기 메모리 장치들의 결함있는 메모리 위치에 대한 것인지의 여부를 결정하도록 동작 가능한, 컴퓨터 시스템.
  49. 제 48 항에 있어서,
    상기 메모리 제어기는 상기 복구 모듈의 리맵핑 테이블을 더 포함하고, 상기 리맵핑 테이블은 상기 메모리 장치들의 결함있는 메모리 위치들에 대한 상기 메모리 요청을 상기 메모리 장치들의 비결함 위치들로 리다이렉팅하도록 동작 가능한, 컴퓨터 시스템.
  50. 제 38 항에 있어서,
    상기 메모리 장치들은 동적 랜덤 액세스 메모리 장치들을 포함하는, 컴퓨터 시스템.
  51. 제 38 항에 있어서,
    상기 메모리 허브 제어기의 입력 및 출력 포트들은 상기 통신 링크에 연결된 조합된 입/출력 포트를 포함하고, 상기 메모리 허브들 각각의 입력 및 출력 포트들은 상기 통신 링크에 연결된 조합된 입/출력 포트를 포함하는, 컴퓨터 시스템.
  52. 제 51 항에 있어서,
    상기 통신 링크는 광 통신 링크를 포함하고, 상기 메모리 허브 제어기의 입력 및 출력 포트들은 상기 광 통신 링크에 연결된 광 입/출력 포트를 포함하며, 상기 메모리 허브들 각각의 입력 및 출력 포트들은 상기 광 통신 링크에 연결된 각각의 광 입/출력 포트를 포함하는, 컴퓨터 시스템.
  53. 메모리 허브를 각각 포함하는 복수의 메모리 모듈들 각각에 대한 복수의 메모리 장치들의 각각을 테스트 및 복구하는 방법에 있어서,
    셀프-테스트 루틴을 발생하기 위해 상기 메모리 모듈들 중 적어도 하나에서 상기 메모리 허브를 이용하는 단계와,
    상기 적어도 하나의 메모리 장치의 결함있는 메모리 위치들을 식별하기 위해 상기 메모리 모듈에서 상기 메모리 장치들의 적어도 하나를 테스트하기 위하여, 발생된 셀프-테스트 루틴을 이용하는 단계와,
    상기 메모리 장치들 중 적어도 하나를 액세스하기 위해 상기 메모리 허브에서 메모리 요청을 수신하는 단계와,
    상기 수신된 메모리 요청이 결함있는 메모리 위치인 것으로 식별된 메모리 위치로 다이렉팅되는지를 상기 메모리 허브에서 결정하는 단계와,
    상기 수신된 메모리 요청이 결함있는 메모리 위치인 것으로 식별된 메모리 위치로 다이렉팅되면, 상기 메모리 요청을 상기 메모리 모듈 상의 메모리의 비결함 위치로 리다이렉팅시키는 단계, 및
    상기 수신된 메모리 요청이 결함있는 메모리 위치인 것으로 식별되지 않은 메모리 위치로 다이렉팅되면, 상기 메모리 요청이 다이렉팅된 적어도 하나의 메모리 장치의 위치를 액세스하는 단계를 포함하는, 테스트 및 복구 방법.
  54. 제 53 항에 있어서,
    상기 메모리 장치들의 결함있는 메모리 위치들을 식별하는 정보를 에러 맵에 저장하는 단계를 더 포함하는, 테스트 및 복구 방법.
  55. 제 54 항에 있어서,
    상기 메모리 장치의 결함있는 메모리 위치들을 상기 메모리 장치들의 비결함 메모리 위치들에 할당하는 상기 에러 맵으로부터 리맵핑 테이블을 생성하는 단계를 더 포함하고,
    상기 리맵핑 테이블은 상기 메모리 장치들의 결함있는 메모리 위치들로 다이렉팅된 메모리 요청들을 상기 메모리 장치들의 비결함 메모리 위치들로 리다이렉팅(redirect)하는데 사용되는, 테스트 및 복구 방법.
KR1020057002663A 2002-08-16 2003-08-05 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법 KR100848254B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/222,393 2002-08-16
US10/222,393 US6754117B2 (en) 2002-08-16 2002-08-16 System and method for self-testing and repair of memory modules

Publications (2)

Publication Number Publication Date
KR20050061459A KR20050061459A (ko) 2005-06-22
KR100848254B1 true KR100848254B1 (ko) 2008-07-25

Family

ID=31714947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002663A KR100848254B1 (ko) 2002-08-16 2003-08-05 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법

Country Status (10)

Country Link
US (1) US6754117B2 (ko)
EP (1) EP1535131B1 (ko)
JP (1) JP4431977B2 (ko)
KR (1) KR100848254B1 (ko)
CN (1) CN100578656C (ko)
AT (1) ATE426897T1 (ko)
AU (1) AU2003258104A1 (ko)
DE (1) DE60326854D1 (ko)
TW (1) TWI242780B (ko)
WO (1) WO2004017162A2 (ko)

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5526320A (en) 1994-12-23 1996-06-11 Micron Technology Inc. Burst EDO memory device
US7010642B2 (en) * 2000-01-05 2006-03-07 Rambus Inc. System featuring a controller device and a memory module that includes an integrated circuit buffer device and a plurality of integrated circuit memory devices
US7028213B2 (en) * 2001-09-28 2006-04-11 Hewlett-Packard Development Company, L.P. Error indication in a raid memory system
US6836438B2 (en) * 2002-01-11 2004-12-28 Macronix International Co., Ltd. Method and apparatus for dynamically hiding a defect in an embedded memory
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction
GB2405724B (en) * 2002-06-24 2006-02-08 Samsung Electronics Co Ltd Memory module having a path for transmitting high-speed data and a path for transmitting low-speed data and memory system having the memory module
US7117316B2 (en) 2002-08-05 2006-10-03 Micron Technology, Inc. Memory hub and access method having internal row caching
US7149874B2 (en) * 2002-08-16 2006-12-12 Micron Technology, Inc. Memory hub bypass circuit and method
US6820181B2 (en) * 2002-08-29 2004-11-16 Micron Technology, Inc. Method and system for controlling memory accesses to memory modules having a memory hub architecture
US7836252B2 (en) * 2002-08-29 2010-11-16 Micron Technology, Inc. System and method for optimizing interconnections of memory devices in a multichip module
US7102907B2 (en) * 2002-09-09 2006-09-05 Micron Technology, Inc. Wavelength division multiplexed memory module, memory system and method
US7007211B1 (en) * 2002-10-04 2006-02-28 Cisco Technology, Inc. Testing self-repairing memory of a device
US7111213B1 (en) * 2002-12-10 2006-09-19 Altera Corporation Failure isolation and repair techniques for integrated circuits
US6934199B2 (en) * 2002-12-11 2005-08-23 Micron Technology, Inc. Memory device and method having low-power, high write latency mode and high-power, low write latency mode and/or independently selectable write latency
US6961259B2 (en) * 2003-01-23 2005-11-01 Micron Technology, Inc. Apparatus and methods for optically-coupled memory systems
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
US7320100B2 (en) 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US20040243769A1 (en) * 2003-05-30 2004-12-02 Frame David W. Tree based memory structure
US7245145B2 (en) 2003-06-11 2007-07-17 Micron Technology, Inc. Memory module and method having improved signal routing topology
US7120727B2 (en) 2003-06-19 2006-10-10 Micron Technology, Inc. Reconfigurable memory module and method
US7107415B2 (en) * 2003-06-20 2006-09-12 Micron Technology, Inc. Posted write buffers and methods of posting write requests in memory modules
US7260685B2 (en) * 2003-06-20 2007-08-21 Micron Technology, Inc. Memory hub and access method having internal prefetch buffers
KR100500454B1 (ko) * 2003-07-28 2005-07-12 삼성전자주식회사 메모리 모듈 테스트 시스템 및 메모리 모듈 평가 시스템
DE10335708B4 (de) * 2003-08-05 2009-02-26 Qimonda Ag Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
DE10335978B4 (de) * 2003-08-06 2006-02-16 Infineon Technologies Ag Hub-Baustein zum Anschließen von einem oder mehreren Speicherbausteinen
US7210059B2 (en) * 2003-08-19 2007-04-24 Micron Technology, Inc. System and method for on-board diagnostics of memory modules
US7133991B2 (en) * 2003-08-20 2006-11-07 Micron Technology, Inc. Method and system for capturing and bypassing memory transactions in a hub-based memory system
US7310752B2 (en) 2003-09-12 2007-12-18 Micron Technology, Inc. System and method for on-board timing margin testing of memory modules
US7120743B2 (en) 2003-10-20 2006-10-10 Micron Technology, Inc. Arbitration system and method for memory responses in a hub-based memory system
US6996749B1 (en) * 2003-11-13 2006-02-07 Intel Coporation Method and apparatus for providing debug functionality in a buffered memory channel
US20050138302A1 (en) * 2003-12-23 2005-06-23 Intel Corporation (A Delaware Corporation) Method and apparatus for logic analyzer observability of buffered memory module links
US7330992B2 (en) * 2003-12-29 2008-02-12 Micron Technology, Inc. System and method for read synchronization of memory modules
US7216196B2 (en) * 2003-12-29 2007-05-08 Micron Technology, Inc. Memory hub and method for memory system performance monitoring
US7188219B2 (en) * 2004-01-30 2007-03-06 Micron Technology, Inc. Buffer control system and method for a memory system having outstanding read and write request buffers
US7366864B2 (en) 2004-03-08 2008-04-29 Micron Technology, Inc. Memory hub architecture having programmable lane widths
US7082075B2 (en) * 2004-03-18 2006-07-25 Micron Technology, Inc. Memory device and method having banks of different sizes
US7120723B2 (en) 2004-03-25 2006-10-10 Micron Technology, Inc. System and method for memory hub-based expansion bus
US7590797B2 (en) 2004-04-08 2009-09-15 Micron Technology, Inc. System and method for optimizing interconnections of components in a multichip memory module
US7162567B2 (en) * 2004-05-14 2007-01-09 Micron Technology, Inc. Memory hub and method for memory sequencing
US7222213B2 (en) * 2004-05-17 2007-05-22 Micron Technology, Inc. System and method for communicating the synchronization status of memory modules during initialization of the memory modules
US7519788B2 (en) 2004-06-04 2009-04-14 Micron Technology, Inc. System and method for an asynchronous data buffer having buffer write and read pointers
US7310748B2 (en) 2004-06-04 2007-12-18 Micron Technology, Inc. Memory hub tester interface and method for use thereof
KR100624576B1 (ko) 2004-06-11 2006-09-19 삼성전자주식회사 허브를 갖는 메모리 모듈을 테스트하는 방법 및 이를수행하기 위한 메모리 모듈의 허브
CN100337285C (zh) * 2004-07-13 2007-09-12 海信集团有限公司 一种对NAND flash存储器进行物理损坏模拟的系统及其方法
DE102004039393B4 (de) * 2004-08-13 2008-04-17 Qimonda Ag Verfahren zum Testen einer Speichervorrichtung und Speichervorrichtung zur Durchführung des Verfahrens
US7392331B2 (en) 2004-08-31 2008-06-24 Micron Technology, Inc. System and method for transmitting data packets in a computer system having a memory hub architecture
DE102004042074A1 (de) * 2004-08-31 2006-03-09 Infineon Technologies Ag Verfahren zum Testen eines Speichers mittels externem Testchip und Vorrichtung zur Durchführung des Verfahrens
KR100565889B1 (ko) * 2004-11-03 2006-03-31 삼성전자주식회사 메모리 테스트 방법, 메모리 모듈의 허브 및 이를 가지는풀리 버퍼드 듀얼인라인 메모리 모듈
US7409623B2 (en) 2004-11-04 2008-08-05 Sigmatel, Inc. System and method of reading non-volatile computer memory
KR100557221B1 (ko) * 2004-11-04 2006-03-07 삼성전자주식회사 메모리 모듈에서의 신호 무결성 테스트 방법 및 이를 위한메모리 모듈의 버퍼
US7523364B2 (en) * 2005-02-09 2009-04-21 International Business Machines Corporation Double DRAM bit steering for multiple error corrections
US7262354B2 (en) * 2005-03-04 2007-08-28 Orred Gregory D Stringed practice device and method
KR100666612B1 (ko) * 2005-05-27 2007-01-09 삼성전자주식회사 리던던시 코드 체크 기능을 가지는 반도체 메모리 장치 및그것을 구비한 메모리 시스템
US7328381B2 (en) * 2005-08-01 2008-02-05 Micron Technology, Inc. Testing system and method for memory modules having a memory hub architecture
US7319340B2 (en) * 2005-08-01 2008-01-15 Micron Technology, Inc. Integrated circuit load board and method having on-board test circuit
US7765424B2 (en) * 2005-08-19 2010-07-27 Micron Technology, Inc. System and method for injecting phase jitter into integrated circuit test signals
US11328764B2 (en) 2005-09-26 2022-05-10 Rambus Inc. Memory system topologies including a memory die stack
US7562271B2 (en) 2005-09-26 2009-07-14 Rambus Inc. Memory system topologies including a buffer device and an integrated circuit memory device
US7464225B2 (en) 2005-09-26 2008-12-09 Rambus Inc. Memory module including a plurality of integrated circuit memory devices and a plurality of buffer devices in a matrix topology
US20070118778A1 (en) * 2005-11-10 2007-05-24 Via Telecom Co., Ltd. Method and/or apparatus to detect and handle defects in a memory
US7355387B2 (en) * 2005-12-08 2008-04-08 Micron Technology, Inc. System and method for testing integrated circuit timing margins
US7284169B2 (en) * 2005-12-08 2007-10-16 Micron Technology, Inc. System and method for testing write strobe timing margins in memory devices
US7539912B2 (en) 2005-12-15 2009-05-26 King Tiger Technology, Inc. Method and apparatus for testing a fully buffered memory module
US7478285B2 (en) * 2005-12-30 2009-01-13 Silicon Graphics, Inc. Generation and use of system level defect tables for main memory
US7471538B2 (en) * 2006-03-30 2008-12-30 Micron Technology, Inc. Memory module, system and method of making same
US7277337B1 (en) 2006-09-25 2007-10-02 Kingston Technology Corp. Memory module with a defective memory chip having defective blocks disabled by non-multiplexed address lines to the defective chip
US7856576B2 (en) * 2007-04-25 2010-12-21 Hewlett-Packard Development Company, L.P. Method and system for managing memory transactions for memory repair
US7620861B2 (en) * 2007-05-31 2009-11-17 Kingtiger Technology (Canada) Inc. Method and apparatus for testing integrated circuits by employing test vector patterns that satisfy passband requirements imposed by communication channels
US7945815B2 (en) 2007-08-14 2011-05-17 Dell Products L.P. System and method for managing memory errors in an information handling system
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7949913B2 (en) * 2007-08-14 2011-05-24 Dell Products L.P. Method for creating a memory defect map and optimizing performance using the memory defect map
US9373362B2 (en) * 2007-08-14 2016-06-21 Dell Products L.P. System and method for implementing a memory defect map
US7757144B2 (en) * 2007-11-01 2010-07-13 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuit modules comprising a plurality of integrated circuit devices
TW200921691A (en) * 2007-11-14 2009-05-16 Etron Technology Inc Method for controlling a dram
US8090935B2 (en) * 2008-01-24 2012-01-03 Mentor Graphics Corporation Direct register access for host simulation
US9229887B2 (en) * 2008-02-19 2016-01-05 Micron Technology, Inc. Memory device with network on chip methods, apparatus, and systems
US8001434B1 (en) 2008-04-14 2011-08-16 Netlist, Inc. Memory board with self-testing capability
US7848899B2 (en) * 2008-06-09 2010-12-07 Kingtiger Technology (Canada) Inc. Systems and methods for testing integrated circuit devices
US7978721B2 (en) 2008-07-02 2011-07-12 Micron Technology Inc. Multi-serial interface stacked-die memory architecture
US8086913B2 (en) 2008-09-11 2011-12-27 Micron Technology, Inc. Methods, apparatus, and systems to repair memory
US20100169729A1 (en) * 2008-12-30 2010-07-01 Datta Shamanna M Enabling an integrated memory controller to transparently work with defective memory devices
TWI409820B (zh) * 2009-02-18 2013-09-21 King Yuan Electronics Co Ltd Semiconductor Test System with Self - Test for Memory Repair Analysis
WO2011062825A2 (en) 2009-11-20 2011-05-26 Rambus Inc. Bit-replacement technique for dram error correction
US8356215B2 (en) * 2010-01-19 2013-01-15 Kingtiger Technology (Canada) Inc. Testing apparatus and method for analyzing a memory module operating within an application system
US9123552B2 (en) 2010-03-30 2015-09-01 Micron Technology, Inc. Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same
TWI398656B (zh) * 2010-03-31 2013-06-11 Rdc Semiconductor Co Ltd 用於驗證一中央處理器之裝置及其方法
JP5559616B2 (ja) * 2010-06-17 2014-07-23 ラピスセミコンダクタ株式会社 半導体メモリ装置
US8918686B2 (en) 2010-08-18 2014-12-23 Kingtiger Technology (Canada) Inc. Determining data valid windows in a system and method for testing an integrated circuit device
CN101950263A (zh) * 2010-09-27 2011-01-19 深圳市江波龙电子有限公司 一种存储设备的修复方法、系统及存储设备
CN102610280B (zh) * 2011-01-20 2015-05-27 北京兆易创新科技股份有限公司 修复存储芯片的方法和装置、存储芯片
CN102841832B (zh) * 2011-06-24 2017-05-24 佛山慧捷电子科技有限公司 出错内存条定位方法
US9003256B2 (en) 2011-09-06 2015-04-07 Kingtiger Technology (Canada) Inc. System and method for testing integrated circuits by determining the solid timing window
US8724408B2 (en) 2011-11-29 2014-05-13 Kingtiger Technology (Canada) Inc. Systems and methods for testing and assembling memory modules
US9298573B2 (en) 2012-03-30 2016-03-29 Intel Corporation Built-in self-test for stacked memory architecture
US9411678B1 (en) 2012-08-01 2016-08-09 Rambus Inc. DRAM retention monitoring method for dynamic error correction
US9117552B2 (en) 2012-08-28 2015-08-25 Kingtiger Technology(Canada), Inc. Systems and methods for testing memory
US9734921B2 (en) 2012-11-06 2017-08-15 Rambus Inc. Memory repair using external tags
TWI497511B (zh) * 2012-11-08 2015-08-21 Ind Tech Res Inst 具嵌入式非揮發性記憶體之晶片及其測試方法
US10042750B2 (en) 2013-03-15 2018-08-07 Micron Technology, Inc. Apparatuses and methods for adaptive control of memory using an adaptive memory controller with a memory management hypervisor
CN104063234B (zh) * 2013-03-19 2017-06-27 华为技术有限公司 一种兼容方法及装置
CN104750535B (zh) * 2013-12-26 2018-08-07 珠海全志科技股份有限公司 NAND Flash仿真控制器及控制调试方法
US10387259B2 (en) * 2015-06-26 2019-08-20 Intel Corporation Instant restart in non volatile system memory computing systems with embedded programmable data checking
US10387209B2 (en) * 2015-09-28 2019-08-20 International Business Machines Corporation Dynamic transparent provisioning of resources for application specific resources
US10725933B2 (en) * 2016-12-30 2020-07-28 Intel Corporation Method and apparatus for redirecting memory access commands sent to unusable memory partitions
CN108511029B (zh) * 2017-02-23 2022-04-05 上海复旦微电子集团股份有限公司 一种fpga中双端口sram阵列的内建自测和修复系统及其方法
US10713136B2 (en) * 2017-09-22 2020-07-14 Qualcomm Incorporated Memory repair enablement
US11087857B2 (en) * 2017-11-15 2021-08-10 Texas Instruments Incorporated Enabling high at-speed test coverage of functional memory interface logic by selective usage of test paths
TWI745997B (zh) * 2020-06-09 2021-11-11 慧榮科技股份有限公司 生產固態硬碟的方法及裝置以及電腦程式產品
CN113778915B (zh) 2020-06-09 2023-10-10 慧荣科技股份有限公司 生产固态硬盘的方法及计算机可读取存储介质及装置
CN112397135A (zh) * 2020-11-06 2021-02-23 润昇系统测试(深圳)有限公司 测试及修复装置以及测试及修复方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007097002A (ja) * 2005-09-30 2007-04-12 Orion Denki Kk デジタル放送受信装置
JP2008002006A (ja) * 2006-06-21 2008-01-10 Toray Ind Inc 合成繊維の溶融紡糸装置
JP2008000002A (ja) * 2004-09-30 2008-01-10 Sysmex Corp リブロース２リン酸カルボキシラーゼスモールチェーン１Ａ（ＲＢＣＳ−１Ａ）遺伝子及び／又は該遺伝子のｍＲＮＡを検出するための核酸増幅用プライマ、及び内部標準として該遺伝子及び／又は該遺伝子のｍＲＮＡを用いた検査方法。

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450578A (en) * 1993-12-23 1995-09-12 Unisys Corporation Method and apparatus for automatically routing around faults within an interconnect system
US5875352A (en) 1995-11-03 1999-02-23 Sun Microsystems, Inc. Method and apparatus for multiple channel direct memory access control
US5818844A (en) 1996-06-06 1998-10-06 Advanced Micro Devices, Inc. Address generation and data path arbitration to and from SRAM to accommodate multiple transmitted packets
US6167486A (en) 1996-11-18 2000-12-26 Nec Electronics, Inc. Parallel access virtual channel memory system with cacheable channels
US7024518B2 (en) 1998-02-13 2006-04-04 Intel Corporation Dual-port buffer-to-memory interface
US6301637B1 (en) 1998-06-08 2001-10-09 Storage Technology Corporation High performance data paths
JP3178423B2 (ja) 1998-07-03 2001-06-18 日本電気株式会社 バーチャルチャネルｓｄｒａｍ
US6272609B1 (en) 1998-07-31 2001-08-07 Micron Electronics, Inc. Pipelined memory controller
US6587912B2 (en) 1998-09-30 2003-07-01 Intel Corporation Method and apparatus for implementing multiple memory buses on a memory module
US6434639B1 (en) 1998-11-13 2002-08-13 Intel Corporation System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation
US6463059B1 (en) 1998-12-04 2002-10-08 Koninklijke Philips Electronics N.V. Direct memory access execution engine with indirect addressing of circular queues in addition to direct memory addressing
US6349363B2 (en) 1998-12-08 2002-02-19 Intel Corporation Multi-section cache with different attributes for each section
US6067262A (en) * 1998-12-11 2000-05-23 Lsi Logic Corporation Redundancy analysis for embedded memories with built-in self test and built-in self repair
US6496909B1 (en) 1999-04-06 2002-12-17 Silicon Graphics, Inc. Method for managing concurrent access to virtual memory data structures
US6359858B1 (en) * 1999-06-03 2002-03-19 Fujitsu Network Communications, Inc. Switching redundancy control
US6477592B1 (en) 1999-08-06 2002-11-05 Integrated Memory Logic, Inc. System for I/O interfacing for semiconductor chip utilizing addition of reference element to each data element in first data stream and interpret to recover data elements of second data stream
US6539490B1 (en) 1999-08-30 2003-03-25 Micron Technology, Inc. Clock distribution without clock delay or skew
US6552564B1 (en) 1999-08-30 2003-04-22 Micron Technology, Inc. Technique to reduce reflections and ringing on CMOS interconnections
US6594713B1 (en) 1999-09-10 2003-07-15 Texas Instruments Incorporated Hub interface unit and application unit interfaces for expanded direct memory access processor
US6421744B1 (en) 1999-10-25 2002-07-16 Motorola, Inc. Direct memory access controller and method therefor
JP3546788B2 (ja) 1999-12-20 2004-07-28 日本電気株式会社 メモリ制御回路
JP2002014875A (ja) * 2000-06-30 2002-01-18 Mitsubishi Electric Corp 半導体集積回路、半導体集積回路のメモリリペア方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体
US6523093B1 (en) 2000-09-29 2003-02-18 Intel Corporation Prefetch buffer allocation and filtering system
US6523092B1 (en) 2000-09-29 2003-02-18 Intel Corporation Cache line replacement policy enhancement to avoid memory page thrashing
US6631440B2 (en) 2000-11-30 2003-10-07 Hewlett-Packard Development Company Method and apparatus for scheduling memory calibrations based on transactions
US6622227B2 (en) 2000-12-27 2003-09-16 Intel Corporation Method and apparatus for utilizing write buffers in memory control/interface
DE10110469A1 (de) * 2001-03-05 2002-09-26 Infineon Technologies Ag Integrierter Speicher und Verfahren zum Testen und Reparieren desselben
US6904499B2 (en) 2001-03-30 2005-06-07 Intel Corporation Controlling cache memory in external chipset using processor
US6920533B2 (en) 2001-06-27 2005-07-19 Intel Corporation System boot time reduction method
US7941056B2 (en) 2001-08-30 2011-05-10 Micron Technology, Inc. Optical interconnect in high-speed memory systems
US7133972B2 (en) 2002-06-07 2006-11-07 Micron Technology, Inc. Memory hub with internal cache and/or memory access prediction

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008000002A (ja) * 2004-09-30 2008-01-10 Sysmex Corp リブロース２リン酸カルボキシラーゼスモールチェーン１Ａ（ＲＢＣＳ−１Ａ）遺伝子及び／又は該遺伝子のｍＲＮＡを検出するための核酸増幅用プライマ、及び内部標準として該遺伝子及び／又は該遺伝子のｍＲＮＡを用いた検査方法。
JP2007096003A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 回路装置
JP2007097002A (ja) * 2005-09-30 2007-04-12 Orion Denki Kk デジタル放送受信装置
JP2008002006A (ja) * 2006-06-21 2008-01-10 Toray Ind Inc 合成繊維の溶融紡糸装置

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
공개특허공보 특1996-0032190호
공개특허공보 특1997-0029786호
공개특허공보 특2000-0022308호
공개특허공보 특2002-0064285호

Also Published As

Publication number Publication date
AU2003258104A8 (en) 2004-03-03
EP1535131A4 (en) 2006-02-22
AU2003258104A1 (en) 2004-03-03
WO2004017162A2 (en) 2004-02-26
WO2004017162A3 (en) 2004-05-27
ATE426897T1 (de) 2009-04-15
JP2005535978A (ja) 2005-11-24
CN100578656C (zh) 2010-01-06
EP1535131B1 (en) 2009-03-25
JP4431977B2 (ja) 2010-03-17
DE60326854D1 (de) 2009-05-07
TWI242780B (en) 2005-11-01
TW200414219A (en) 2004-08-01
US6754117B2 (en) 2004-06-22
US20040034825A1 (en) 2004-02-19
CN1703755A (zh) 2005-11-30
EP1535131A2 (en) 2005-06-01
KR20050061459A (ko) 2005-06-22

Similar Documents

Publication Publication Date Title
KR100848254B1 (ko) 메모리 모듈의 셀프-테스트 및 복구를 위한 시스템 및 방법
US5961660A (en) Method and apparatus for optimizing ECC memory performance
US8892942B2 (en) Rank sparing system and method
US6754858B2 (en) SDRAM address error detection method and apparatus
US8213205B2 (en) Memory system including multiple memory stacks
KR100325271B1 (ko) 다른칩에구제기능을가진반도체메모리시스템
US8081529B2 (en) Circuit and method for testing multi-device systems
US5745673A (en) Memory architecture for solid state discs
KR100274478B1 (ko) 병렬 테스트 장치를 갖는 집적 반도체 메모리 및 그 리던던시 방법
US11314590B2 (en) Memory device for detecting a defective memory chip
US7107493B2 (en) System and method for testing for memory errors in a computer system
US20040237001A1 (en) Memory integrated circuit including an error detection mechanism for detecting errors in address and control signals
US20030221058A1 (en) Mirrored computer memory on single bus
JPH0312757A (ja) メモリカード
JPH0296255A (ja) 記憶装置制御方式
JPH02156354A (ja) キャッシュメモリ装置
JPS60112171A (ja) ２重化処理方式

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee