JP2005534606A - セラミック基板の製造方法 - Google Patents

セラミック基板の製造方法 Download PDF

Info

Publication number
JP2005534606A
JP2005534606A JP2004526627A JP2004526627A JP2005534606A JP 2005534606 A JP2005534606 A JP 2005534606A JP 2004526627 A JP2004526627 A JP 2004526627A JP 2004526627 A JP2004526627 A JP 2004526627A JP 2005534606 A JP2005534606 A JP 2005534606A
Authority
JP
Japan
Prior art keywords
temperature
layers
ceramic material
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004526627A
Other languages
English (en)
Inventor
アルトホフ アンケ
グラーブナー ホルガー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of JP2005534606A publication Critical patent/JP2005534606A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4867Applying pastes or inks, e.g. screen printing
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C04B35/638Removal thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567Treatment time
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661Multi-step sintering
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4688Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明は、結合剤除去工程と焼結工程とを、その間に多層基板を冷却することなしに、直接連続して実施するセラミック多層基板の製造方法に関する。それにより、亀裂形成の危険が回避される利点が達成される。本発明の有利な実施態様の場合には、結合剤除去工程の一部を不活性雰囲気中で実施し、その際、この雰囲気を引き続き空気に置き換える。その際に同時に、この温度を、結合剤除去工程の最低温度を下回らない値にまで低下させ、結合剤の有機成分の急速な酸化及び急激なCO発生を防止する。

Description

本発明は、積層する複数の層のスタックを有するセラミック基板の製造方法に関する。
スタックの層は、それぞれ未焼結のセラミック材料及び結合剤を有し、かつ一緒になって基体を形成し、この基体は結合剤除去されかつ焼結される。
例えば、室炉内で基体の脱炭を実施する方法が公知であり、この基体は脱炭のために適した温度で長時間にわたり加熱される。引き続き、室温に冷却された基体を室炉から取り出し、他の既に脱炭された基体と一緒に、コンベアーベルトを備えたコンベアーベルト輸送可能な焼結炉に供給される。この焼結は、脱炭のように長期間行われないため、この場合に連続的プロセスの使用が考慮される。
この公知の方法は、層にスルーホール接続部が設けられている場合に、多様な誘電率を有しかつ一般に多様な熱膨張係数を有する多様なセラミック材料から多層基板を製造することには適していないという欠点を有する。このような多層基板の製造の際に、通常金属含有ペーストから作成されるスルーホール接続部と、この貫通部を形成するセラミック層の周囲との間に頻繁に亀裂が生じることが確認された。
従って、本発明の課題は、亀裂形成の危険が回避されているセラミック多層基板の製造方法を提供することである。
前記の課題は、請求項1記載の方法により解決される。この方法の有利な実施態様は他の請求項に記載されている。
第1の工程において基体を準備する、セラミック基板の製造方法が記載されている。前記の基体は、積層する層のスタックを有する。この積層する層は、それぞれ、なお結合剤を含有する未焼結のセラミック材料からなる。この基体は、垂直方向の導電性の貫通部を有し、この貫通部はそれぞれ複数の層の少なくとも1層を貫通している。次の工程で、これらの層は有利に不活性雰囲気中で(窒素含有雰囲気中で)結合剤を除去され、この結合剤除去の間に、最低温度が保持される。引き続く工程でこの基体を焼結し、その際、この焼結は前記の結合剤除去の最低温度よりも高い温度で行われる。結合剤除去の最低温度は、結合剤除去する材料の組成に依存する。この最後に挙げた両方の方法工程の全体の期間の間、基体の温度Tは、結合剤除去の最低温度TE1を下回らないように保持される。
結合剤除去も、焼結も、本発明の場合には1つの同じ炉中で実施される。このことは、セラミック基体が室温にまで冷却されることを回避する。更に、この方法は、炉の交換を行わないために簡単である。
この方法は、結合剤除去と焼結との間で、基体が室温に冷却されることが回避されるという利点を有する。結合剤除去と焼結との間に基体が室温に冷却されることは、つまり導電性の貫通部とその周囲の層とが異なる熱膨張係数のために亀裂を生じるという危険を生じさせる。この方法に基づき、室温への冷却は回避され、それにより亀裂形成の危険も回避することができる。この基体は、亀裂形成の危険を有効に回避するために、焼結後に初めて、つまりセラミック材料が既に十分な強度を有する段階で初めて冷却される。
結合剤除去とは、有機成分、特に溶剤及び結合剤を層から蒸発させるのに適したプロセスであると解釈される。
この方法工程の結合剤除去及び焼結は空気雰囲気中で実施することができる。結合剤除去及び焼結を不活性雰囲気中で実施することも可能である。他の方法は、例えば有機成分の酸化速度を制御するために、結合剤除去の間の炉中の雰囲気を置き換えることにある。酸化速度を制御する付加的な方法は、炉の温度プログラムを相応して調節し、その際、温度変化の方向及び速度を合目的に変化させる。例えばこの温度を数時間の間一定に保持するか又は低下させ、その際、しかしながらそのときの温度はどの時点でも結合剤除去の最低温度を上回っている。
結合剤除去は、本発明の場合に、温度領域TE1−TE3(TE1<TE3)で実施され、その際、この温度は本発明の実施態様において、TE1からTE3へほぼ単調に高めることができる。
本発明の有利な実施態様の場合には、この温度はまず有利にTE1をTE2(TE1<TE2<TE3)に単調に高める。この工程は、有利に不活性雰囲気中で行い、その際、溶剤及び結合剤の不所望な酸化は意図的に(一時的に)減少もしくは抑制することができる。
引き続き炉中の雰囲気を空気雰囲気に置き換える。比較的高い温度>TE2で炉雰囲気を置き換える場合には、有機成分の酸化が迅速に行われ、かつその際に生じる二酸化炭素が層から急激に発生する危険が生じる。層から二酸化炭素が急速に発生することを抑制するために、有利に、雰囲気の置き換えと同時に又はその直前に、基体の温度TをTE1≦TE1'<TE2(有利にほぼTE1)の値にまで低下させることができる。引き続き、この温度を単調に結合剤除去の最終温度TE3にまで高めるのが有利である。
引き続き、この温度を、少なくとも全ての層の焼結に必要な値にまで更に高めることが行われる。焼結の後に初めて、基体もしくは多層基板は炉中で室温に冷却され、炉から取り出される。
基体を室温に冷却することは、セラミック層の強度が既に十分である段階に初めて行われ、亀裂形成の危険は回避される。
層間には有利に構造化されたメタライジング平面が設けられていて、このメタライジング平面は、垂直方向の電気的貫通部と同様に金属含有ペーストを用いて作成されていてもよい。
有利に、積層する層のスタックとして、セラミック材料を有する層が、それぞれ金属含有ペーストで充填されている穿孔部を有するスタックを用いることができる。これは、上下に配置された金属平面間の導電性の接続は、簡単な方法で製造できるという利点を有する。
未焼結のセラミック材料を有する層(これは通常ではグリーンシートとも言われる)は、スタックの形成の前に既に穿孔部が設けられていてもよい。これは、例えば打ち抜きによって作成されることができる。打ち抜き後に、この穿孔部を金属ペーストで充填する。その後に初めて、このグリーンシートを相互に積層し、ラミネートすることにより基体が製造される。
有利には、金属含有ペーストとして、貴金属、例えば銀及びパラジウムを含有するペーストを使用することができる。
更に、このスタック中で積層する層の材料が異なり、かつスタック中で少なくとも2種の異なるセラミック材料が含まれる場合が有利である。例えば、スタックの内部にあるグリーンシートについて、約ε=20の誘電率を有するセラミック材料を使用することが考慮される。それにより、高容量のキャパシタを有するセラミック基板の製造が達成される。更に、積層する層のスタックの最上の層及び最下の層は、例えばε=8の低誘電率を有するセラミック材料を用いて製造されるのが有利である。
更に、次の原則に従った材料を選択するのが有利である:
基体中に含まれる第1のセラミック材料は、温度TS1で焼結し始める。基体中に含まれる第2のセラミック材料は、温度TS3で焼結し始める。更に、基体中に含まれる金属含有ペーストは温度TS2で焼結し始める。更に、次の条件:TS1<TS2<TS3が通用する。緻密に焼結された基体を得るために、有利に焼結温度TS3を上回る温度で焼結される。
低い誘電率を有するセラミック材料の誘電率εについて、有利に次の条件:7≦ε<8.5が通用する。
更に、高い誘電率を有するセラミック材料の誘電率εについて、次の条件:18≦ε≦22が通用する。
最上の層の上、最下の層の下及び積層する層の間には、それぞれ構造化されたメタライジング平面が設けられていてもよく、このメタライジング平面は金属ペーストから作成される。貫通部は、メタライジング平面間の垂直方向の電気的接続部である。
次に、本発明を実施例及びそれに所属する図面を用いて詳細に説明する。
図1は、例示的な、本発明による方法の実施の間の温度曲線を示すグラフであり、この場合に時間に関して温度がプロットされている。
図2は、例示的な、本発明による方法により製造された基板の断面図を示す。
図1は、セラミック基板の本発明による製造方法を適用するための例示的な温度プロフィールを示す。1つ又は複数の基体は、室温に始まり、3時間の間に、温度TE1(結合剤除去の開始)にまで加熱される。この温度TE1は、図1からの実施例の場合にはTE1=200℃である。この温度は結合剤除去の間に下回らないことが好ましい温度である。温度をTE1にまで高めることは、空気雰囲気中で又は他の不活性な雰囲気中で行うことができる。
この温度からは、有機成分の大部分が除去され始める。従って、この温度は有利に不活性雰囲気中で及び均一でかつゆっくりと(例えば約13時間)TE2の値にまで高められる。この方法の更なる進行において、炉は本発明の実施態様の場合に、空気雰囲気に置き換えられ、かつその場合にこの温度はまずTE1≦T<TE2の値に低下される。この種の温度低下なしでは、急激なデクレピテーションが生じ、このデクレピテーションはセラミック基体の損傷から破壊までを引き起こしかねない。
炉の雰囲気を空気雰囲気に置き換えた後に、脱炭プロセスが行われる。基体のこの温度は、温度TE3に高められ、この温度は約450℃であり、かつ約1時間一定に保持される。ここで、基体の最後の有機成分も除去される。引き続き、脱炭が完了する。このセラミック基体は、その結果傾斜状に焼結温度TS1に加熱され、この温度で第1のセラミック材料からなる層2が焼結し始める。
図1からの例示的な温度プロフィールに対して、図2によるセラミック基板が考慮される。このセラミック基板は、基体1を有し、この基体は積層する層2,3のスタック1aを有する。この積層する層2,3は、未焼結のセラミック材料を有し、この未焼結のセラミック材料はそれ自体付加的に有機成分、例えば溶剤及び結合剤を含有する。この場合に、層2は有利に、焼結後に約8の誘電率εを有するように構成される。2つの層2の間には、第2のセラミック材料からなる他の層3(又は第2のセラミック材料からなる少なくとも1つの部分層)が存在する。この第2のセラミック材料は、εとは異なる誘電率εを有するセラミック材料(有利にいわゆるK20材料)である。このK20材料は、誘電率εが約20であるセラミック材料である。更に、これらの層2,3中には垂直方向の穿孔部が形成され、この穿孔部は金属含有ペーストで充填されていて、導電性の貫通部4を形成する。唯一の層の層3中には、内部電極6が配置されていて、キャパシタが形成される。このキャパシタは、基体1の上側の電気的デバイス5と導電性に接続されている。
層2及び3中のもしくは導電性の貫通部4中の材料の焼結温度は、層2のセラミック材料の焼結温度TS1に対して、層3のセラミック材料の焼結温度TS3に対して、並びに金属含有ペーストの焼結温度TS2に対して、次の条件:TS1<TS2<TS3が通用する。図1によると、温度について次の条件が通用する:
S1=625℃
S3=700℃。
このことから、40時間の長時間にわたり上昇する傾斜の後に、625℃の温度に達し、この温度で第1のセラミック材料が焼結し始める。この温度は約2時間一定に保持され、引き続き急速にT≧TS3、例えばT=900℃の値に高められる。従って、セラミック基体の層2,3が緻密に焼結する温度に達する。同時に、つまりTS1からTへの温度上昇の間に、焼結温度TS3を有する第2のセラミック材料からなる層3並びに金属貫通部及び内部メタライジング部は焼結し始める。この温度は、0.25時間保持され、緻密な焼結されたセラミック基体が得られる。
基体の全ての層及び材料が焼結された後に初めて、図1では温度はゆっくりと室温にまで下げられる。
第1のセラミック材料からなる層の少なくとも1つは、第2のセラミック材料からなる層の少なくとも1つと層の結合を形成し、この場合に、有利に複数のこのような層の結合が形成され、かつこの場合に、構造化されたメタライジング平面はそれぞれ層の結合の間に設けられる。
本発明は、K8材料もしくはK20材料を有する基板の製造に限定されるものではなく、スルーホール接続部もしくは導電性の貫通部を有するあらゆる種類のセラミック基板に適用可能である。
本発明による方法の実施の間の温度曲線を示すグラフ セラミック基板の本発明による製造方法を適用するための温度プロフィール
符号の説明
1 基体、 1a スタック、 2 層、 3 層、 4 貫通部、 5 電気的デバイス、 6 内部電極、 TE1 結合剤除去の最低温度、 TE2 不活性雰囲気中での結合剤除去の最高温度、 TE3 結合剤除去の最高温度、 TS1 第1のセラミック層の焼結開始温度、 TS2 金属含有ペーストの焼結開始温度、 TS3 第1のセラミック層の焼結開始温度、 T 基体の焼結温度、 T 温度、 t 時間

Claims (13)

  1. 次の工程
    a) それぞれ未焼結のセラミック材料と結合剤とを有する積層する層(2,3)のスタック(1a)を有する基体(1)を準備する工程、その際、層(2,3)中にはそれぞれ導電性の貫通部(4)が設けられている、
    b) 温度区間TE1−TE3で層(2,3)を結合剤除去する工程、その際、TE1は結合剤除去の最低温度であり、TE3>TE1である、
    c) 温度T≧TE3で層(2,3)を緻密に焼結させる工程を有し、
    その際、方法工程b)及びc)は1つの同じ炉中で実施され、基体(1)の温度Tは、方法工程b)の開始から方法工程c)の完了までの全体の期間の間に、結合剤除去の最低温度TE1を下回らないように保持される、
    セラミック基板の製造方法。
  2. 方法工程a)の前に、積層する層(2,3)内に穿孔部を作成し、かつそれぞれの穿孔部を金属含有ペーストで充填する、請求項1記載の方法。
  3. 銀又は銀−パラジウムを含有する金属含有ペーストを使用する、請求項2記載の方法。
  4. 少なくとも2つの積層する層(2,3)が異なるセラミック材料からなる、請求項1から3までのいずれか1項記載の方法。
  5. 第1の層を第1のセラミック材料から準備し、その上に置かれる第2の層(2,3)を第2のセラミック材料から準備し、第1のセラミック材料は温度TS1で焼結し始め、かつ第2のセラミック材料は温度TS3で焼結し始め、金属含有ペーストは温度TS2で焼結し始め、その際に次の条件:TS1<TS2<TS3が当てはまる、請求項2から4までのいずれか1項記載の方法。
  6. 第1のセラミック材料は、焼結された状態で誘電率εを有し、その際に次の条件:7≦ε≦8.5が当てはまるように選択され、かつ第2のセラミック材料は、焼結された状態で誘電率εを有し、その際に次の条件:18≦ε≦22が当てはまるように選択される、請求項5記載の方法。
  7. 積層する層(2,3)の間に構造化されたメタライジング平面が設けられ、このメタライジング平面は金属含有ペーストから作成されている、請求項2から6までのいずれか1項記載の方法。
  8. 第1のセラミック材料からなる層の少なくとも1つは、第2のセラミック材料からなる層の少なくとも1つと層の結合を形成し、その際に複数のこのような層の結合が形成され、その際に構造化されたメタライジング平面はそれぞれ層の結合の間に作成される、請求項6記載の方法。
  9. 方法工程b)及びc)が不活性雰囲気中で実施される、請求項1から8までのいずれか1項記載の方法。
  10. 方法工程b)及びc)が空気雰囲気中で実施される、請求項1から8までのいずれか1項記載の方法。
  11. 方法工程b)の間に、炉中の雰囲気を不活性雰囲気から空気雰囲気に置き換える、請求項1から8までのいずれか1項記載の方法。
  12. 方法工程b)において、最初に結合剤除去の第1の部分を温度区間TE1−TE2で単調な温度上昇で実施し、その際、TE1<TE2<TE3であり、引き続き温度TをTE1'の値に低下させ、その際TE1≦TE1'<TE2であり、引き続き温度TをTE3の値に単調に上昇させる、請求項11記載の方法。
  13. 結合剤除去の第1の部分を不活性雰囲気中で実施し、炉中のこの雰囲気を、温度TをTE1≦TE1'<TE2の値に低下させると同時に、空気雰囲気に置き換える、請求項12記載の方法。
JP2004526627A 2002-08-02 2003-08-04 セラミック基板の製造方法 Withdrawn JP2005534606A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10235452 2002-08-02
PCT/DE2003/002611 WO2004014647A1 (de) 2002-08-02 2003-08-04 Verfahren zur herstellung eines keramischen substrats

Publications (1)

Publication Number Publication Date
JP2005534606A true JP2005534606A (ja) 2005-11-17

Family

ID=31501720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004526627A Withdrawn JP2005534606A (ja) 2002-08-02 2003-08-04 セラミック基板の製造方法

Country Status (4)

Country Link
US (1) US7722797B2 (ja)
EP (1) EP1525090B1 (ja)
JP (1) JP2005534606A (ja)
WO (1) WO2004014647A1 (ja)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES267379Y (es) 1982-09-21 1983-10-16 "indicador irreversible de descongelacion a temperatura que se requiera".
US4627160A (en) * 1985-08-02 1986-12-09 International Business Machines Corporation Method for removal of carbonaceous residues from ceramic structures having internal metallurgy
GB2197540B (en) 1986-11-12 1991-04-17 Murata Manufacturing Co A circuit structure.
US5230846A (en) * 1990-10-11 1993-07-27 The Boc Group, Inc. Method for preparing multilayered ceramic with internal copper conductor
TW215079B (ja) 1990-10-11 1993-10-21 Boc Group Inc
JPH04169002A (ja) * 1990-11-01 1992-06-17 Matsushita Electric Ind Co Ltd 導電性ペーストとそれを用いた多層セラミック配線基板の製造方法
JPH10189391A (ja) * 1996-12-26 1998-07-21 Matsushita Electric Ind Co Ltd 固体複合部品の製造方法
JP2000302558A (ja) 1999-04-12 2000-10-31 Matsushita Electric Ind Co Ltd 積層セラミック電子部品の製造方法
DE19945014C1 (de) 1999-09-20 2001-03-01 Epcos Ag Reduktionsstabile X7R-Keramikmasse und ihre Verwendung
JP2001230548A (ja) * 2000-02-21 2001-08-24 Murata Mfg Co Ltd 多層セラミック基板の製造方法

Also Published As

Publication number Publication date
WO2004014647A1 (de) 2004-02-19
US20060108717A1 (en) 2006-05-25
EP1525090A1 (de) 2005-04-27
EP1525090B1 (de) 2015-09-30
US7722797B2 (en) 2010-05-25

Similar Documents

Publication Publication Date Title
JPH06140279A (ja) 積層セラミック電子部品の焼成方法
JP2008505503A (ja) セラミック−金属基板を製作するための方法
JPH0355282B2 (ja)
JP4574246B2 (ja) チップ型電子部品およびその製法
US7182899B2 (en) Manufacturing method of ceramic electronic components and its manufacturing equipment
US7879169B2 (en) Method for producing ceramic compact
JP2005534606A (ja) セラミック基板の製造方法
JP4122845B2 (ja) 積層セラミック電子部品の製造方法
JP2003031948A (ja) セラミック多層基板の製造方法
JP3744427B2 (ja) 積層セラミック電子部品の製造方法
JPH11277518A (ja) セラミックグリーンシート積層装置及び積層方法
JP3075230B2 (ja) セラミック電子部品の製造方法
JP3239718B2 (ja) 積層セラミック電子部品の製造方法
JP2003077777A (ja) 積層セラミック電子部品の焼成方法
JP5195253B2 (ja) 電子部品の製造方法
JP4561165B2 (ja) 積層セラミック電子部品の製造方法
JP3166953B2 (ja) セラミック電子部品の製造方法
JPH08273970A (ja) 積層セラミック電子部品
JP3956191B2 (ja) 積層セラミック電子部品の製造方法
JP4300775B2 (ja) 積層セラミック電子部品の製造方法
JP4506076B2 (ja) セラミック電子部品の製造方法
JP3882515B2 (ja) 積層型セラミック電子部品の製造方法
JP2002043747A (ja) 多層セラミック基板の製造方法
JP2002260952A (ja) 積層セラミック電子部品の製造方法
JPH10189391A (ja) 固体複合部品の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107