JP2005527931A - ２ｔメモリセルを有するメモリアレイ - Google Patents

Abstract

この発明は複数のメモリセルを有するメモリアレイに関する。ＤＲＡＭの小ささとＳＲＡＭの速度と複雑でない処理の利点を組み合わせるために、この発明は、複数のメモリセルを有するメモリアレイであって、各メモリセルが、アレイのワード線に結合されたドレインとアレイのビット線に結合されたソースとゲートとを有する記憶トランジスタと、記憶トランジスタのゲートに結合されたドレインとビット線に結合されたソースとワード線に結合されたゲートとを有する制御トランジスタと備えたメモリアレイを提案する。

Description

この発明は複数のメモリセルを有するメモリアレイに関する。

多くの異なる既知のメモリセルが半導体メモリセルに用いられている。広く知られそして用いられているタイプの一つであるＤＲＡＭメモリセルは一個のトランジスタとこのトランジスタのドレインに接続されたキャパシタとを備える。このキャパシタのソースが結合されるビット線上の寄生容量のために、このようなメモリセルは安定した動作をするために大容量のキャパシタを必要とする。さらには、読み出しは破壊的なので、読み出し動作の後に書き込み動作を行う必要がある。

Ｈ．Ｖｅｅｎｄｒｉｃｋ，“Ｄｅｅｐ−Ｓｕｂｍｉｃｒｏｎ ＣＭＯＳ ＩＣｓ”，Ｋｌｕｗｅｒ Ａｃａｄｅｍｉｃ Ｐｕｂｌｉｓｈｅｒｓ，２ｎｄ Ｅｎｇｌｉｓｈ ｅｄｉｔｉｏｎ，２０００，ｐｐ，２７２により三個のトランジスタを有するメモリセルが知られている。一本のワード線の代わりに、そのようなセルは二本のワード専用制御線を有する。このセルは三個のトランジスタを有するので、実際、ＳＲＡＭ用と比較してシリコン面積があまり低減されないことになる。

通常、ＤＲＡＭメモリセルはメモリ領域を小さくできる。これに対し、ＳＲＡＭメモリセルは初期処理に加えて如何なるさらなるマスク工程を必要としないのでコストと市場へ出るまでの時間の両方が節約できる。さらに、通常、ＳＲＡＭはＤＲＡＭより速い。

従って、この発明の目的は、ＤＲＡＭの小型化を達成し、これに加えてＳＲＡＭの速度と複雑でない処理による恩恵が得られる、複数のメモリセルを有するメモリアレイを提供するものである。

この発明によればこの目的は、請求項１に記載のメモリアレイにより達成され、各メモリセルが、
前記アレイのワード線に結合されたドレインと前記アレイのビット線に結合されたソースとゲートとを有する記憶トランジスタと、
前記記憶トランジスタの前記ゲートに結合されたドレインと前記ビット線に結合されたソースと前記ワード線に結合されたゲートとを有する制御トランジスタと備える。

この発明のメモリアレイの各メモリセルにより、記憶トランジスタのゲートに負荷が蓄積される。ゲートの瞬間的な容量の機能により負荷が記憶電圧となる。読み出しモードで記憶トランジスタが電流を引き込むことができる。制御トランジスタは記憶トランジスタの書き込みを可能又は不可能にするのに用いられる。従って、この発明は、上記の１Ｔ ＤＲＡＭセルと３Ｔセルとの利点を組み合わせた方策を提供し、即ち、非破壊読み出しによる非常に小さいセルを提供する。さらに、この発明のメモリセルは内蔵増幅手段を有し、そして、再記憶サイクルが省略できるので潜在的に読み出しが従来のＤＲＡＭセルより速い。

この発明の効果的な実施形態が従属項に規定されている。この発明の一つのアスペクトによれば、前記ワード線にワード線電圧を且つ又は前記ビット線にビット線電圧を供給する手段と、メモリアセルの三つの静的状態を規定するように前記ワード線電圧を制御する制御手段とが提供される。さらに請求項３に規定されているように、そのような静的状態は引き込み状態、記憶状態、そして、書き込み状態である。ワード線がメモリセルの読み出し、書き込み、記憶動作モードを制御するのに用いられ、一方、ビット線電圧が書き込み動作の結果としての記憶電圧を決定するのに用いられる。

この発明のメモリアレイで用いられる２Ｔメモリアセルはそのような異なる静的状態で用いることができる。書き込み動作、そして、記憶動作のようなデータ操作に必要な基本的動作はそのような静的状態間に遷移を必要とする。そのような動作は“動的動作”と呼ばれ、そして、ワード線電圧を制御することにより前記制御手段により制御される。そのような“動的動作”を制御するための制御手段を規定した好ましい実施形態が請求項４並びに５に規定されている。

他の好ましい実施形態によれば、低リークＭＯＳトランジスタが前記メモリセルの記憶トランジスタと制御トランジスタとして用いられる。他の好ましい実施形態によれば、ＮＭＯＳＴ又はＰＭＯＳＴメモリセルが用いられる。他のアスペクトによれば、接地に対して、付加的なキャパシタを前記記憶トランジスタの前記ゲートに設けることができる。シリコン面積を犠牲にすることによりレフレッシュ時間が向上される。

この発明が添付図面を参照してさらに詳細に説明される。

図１は従来の１Ｔ（１トランジスタ）ＤＲＡＭメモリセル１０のレイアウトを示している。このメモリセル１０はドレイン１１とゲート１２とソース１３とを有する一個のトランジスタＴを備えている。さらに、このメモリセル１０はキャパシタを備え、この第一の電極がドレイン１１に結合され、第二の電極が、接地電圧又は供給電圧（特に、係数２で割った供給電圧）のような入力電圧を供給する入力端子１４に結合されている。ワード線電圧Ｖｗｏｒｄを供給するワード線ＷＬにゲート１２が接続され、ビット線電圧Ｖｂｉｔを供給するビット線ＢＬにソース１３が接続されている。記憶電圧Ｖｓｔがドレイン１１に与えられる。

読み出し動作中のビット線ＢＬ上の寄生容量のために、このようなメモリセル１０は安定動作のために大容量のキャパシタＣを必要とする。２Ｔセルからアクティブに読み出すことによりキャパシタが増幅され、従って、より速い読み出し動作が可能となる。さらには、面積効率の高いトレンチ・キャパシタを製造するためにさらなるマスク工程が必要となる。安定した読み出しのために複数のセンス・アンプを階層的に分割する必要があり、平均的な記憶セル面積にまで達する。このメモリセルのさらなる欠点は、読み出しが破壊的なため、読み出し動作の後に書き込みを行わなければならないということである。

既知の３Ｔ（３トランジスタ）メモリセル２０のレイアウトが図２に示されている。このメモリセル２０は三個のトランジスタＴ１，Ｔ２、Ｔ３を備えている。第一のトランジスタＴ１のドレイン２１と第三のトランジスタＴ３のソース２９とがビット線ＢＬに接続され、ここにビット線電圧Ｖｂｉｔを供給することができる。第一のトランジスタＴ１のゲート２２が第一制御線ＣＬ１に結合され、ここに第一制御電圧Ｖｒｅａｄを供給することができる。第一のトランジスタＴ１のソース２３が第二のトランジスタＴ２のドレイン２４に接続されている。第二のトランジスタＴ２のゲート２５が第三のトランジスタＴ３のドレイン２７に接続されている。第二のトランジスタＴ２のソース２６が入力電圧を供給する電圧入力端子２０に接続されている。第三のトランジスタＴ３のゲートが第二制御線ＣＬ２に接続され、ここに第二制御電圧Ｖｗｒｉｔｅを供給することができる。記憶電圧Ｖｓｔがゲート２５に与えられる。

従って、図２に示されているように、図１に示されている１Ｔメモリセル内の一本のワード線の代わりに、セル２０は二本のワード専用制御線、即ち、読み出し、書き込み動作を可能にする読み出し、書き込み線を有している。合計で３個のトランジスタが必要なので、実際には、これはＳＲＡＭ用と比較してシリコン面積があまり低減されないことになる。

図３はこの発明の第一実施形態である２Ｔ（２トランジスタ）メモリセル３０のレイアウトを示す。ここに示されているのはＮＭＯＳＴレイアウトである。このメモリセル３０は二個のトランジスタ，記憶トランジスタＴｓと制御トランジスタＴｃとを備えている。記憶トランジスタＴｓのドレイン３１がワード線ＷＬに結合されている。記憶トランジスタＴｓのゲート３２が制御トランジスタＴｃのドレイン３４に結合されている。記憶トランジスタＴｓのソース３３がビット線ＢＬに結合されている。制御トランジスタＴｃのゲート３５もワード線ＷＬに結合されている。制御トランジスタＴｃのソース３６がビット線ＢＬに結合されている。

このメモリセル３０の負荷が記憶トランジスタＴｓのゲート・ノード３２で記憶される。ゲート・ノード３２の瞬間的な容量の機能により負荷がゲート・ノード３２の記憶電圧Ｖｓｔとなる。記憶トランジスタＴｓは読み出しモードで電流引き込み用とすることができる。

制御トランジスタＴｃは上記記憶電圧Ｖｓｔの書き込みを可能又は無効にするために設けられている。ワード線電圧Ｖｗｏｒｄがワード線ＷＬ上に供給される。そこで、ワード線ＷＬはメモリセル３０の読み出し、書き込み、そして、記憶動作モードを制御する。さらに、ビット線電圧Ｖｂｉｔがビット線ＢＬ上に供給される。このビット線電圧が以下に説明するように書き込み動作の結果としての記憶電圧Ｖｓｔを決定する。

この発明のさらなる実施形態であるメモリセル３０‘が図４に示されている。ここに示されているのはＰＭＯＳＴバージョンのレイアウトである。しかし、一般的なレイアウト並びに機能は図３に示されているメモリセル３０と同じである。

行と列に配列された複数の好ましくは同一のメモリセルを備えたメモリアレイのレイアウトが図５に示されている。図に示されているように、Ｋ行のワード線ＷＬ１、ＷＬ２、．．．、ＷＬＫが並んでいる。各行はワード線に接続されたＮ個のメモリセルを備えている。各ワード線にはそれぞれワード線電圧Ｖｗｏｒｄを供給することができる。Ｎ個のメモリセルの１行が１ワードＷを構成している。さらに、メモリセルがＫ列構成され、各列のメモリセルがＮ本のビット線ＢＬ０、ＢＬ１、．．．、ＢＬＮ−１の特定ビット線ＢＬに接続されている。それらビット線の各々にビット線電圧Ｖｂｉｔを供給することができる。

この動作原理が図３に示されている２ＴメモリセルのＮＭＯＳＴ変形例である実施形態を用いて説明され、そして、それはデジタル用に用いられる。しかし、この発明のメモリセルはある特定の範囲内にある負荷を記憶できることに注意しなければならない。これにより、デジタル、多値又はアナログ記憶、又は、これらの記憶原理を組み合わせることができる。

この発明の２Ｔメモリセルは個々に説明を要するいくつかの状態に入ることが出来る。これらは“静的状態”と言われる。“１を書き込む”、“読み出す”等のデータ操作に必要な基本動作は静的状態間において遷移が必要となる。これらの動作は“動的動作”と言われる。ワード線電圧Ｖｗｏｒｄと記憶電圧Ｖｓｔとにより規定される三つの静的状態がある。これらの状態は：
ａ）引き込み状態：Ｖｓｓ＜Ｖｗｏｒｄ＜Ｖｓｔ−Ｖｔ（Ｖｓｓ＝接地電圧、Ｖｔ＝閾値電圧）。この状態では電流が記憶トランジスタＴｓを介してビット線からワード線に引き込まれる。制御トランジスタＴｃは“オフ”である。
ｂ）記憶状態：Ｖｓｔ−Ｖｔ＜Ｖｗｏｒｄ＜Ｖｓｔ＋Ｖｔ。記憶トランジスタＴｓ、制御トランジスタＴｃ共に“オフ”であり、記憶電圧Ｖｓｔが存続する。
ｃ）書き込み状態：Ｖｓｔ＋Ｖｔ＜Ｖｗｏｒｄ＜Ｖｄｄ。制御トランジスタＴｃが“オープン”であり、記憶電圧Ｖｓｔがビット線電圧Ｖｂｉｔに等しい。

図６が動的動作を行うのに必要な静的状態間の遷移を示す。

１．読み出し動作：最初、メモリセルは記憶状態Ｓ１にある。ワード線電圧Ｖｗｏｒｄを記憶レベルＶｓｔｏｒｅから読み出しレベルＶｒｅａｄに下げることにより、メモリセルは引き込み状態Ｓ３又は記憶/引き込み状態Ｓ２に変わることができる。例えば、ＶｒｅａｄはＶｓｓに等しくてもよい。静的状態変化が起きるかは記憶電圧値Ｖｓｔによる。ビット線の電流を基準電流と比較した後、ワード線電圧ＶｗｏｒｄがＶｓｔｏｒｅに戻り、そして、メモリセルが記憶状態Ｓ１に戻る。

ａ）“０”読み出し（遷移Ｄ１２）：メモリセルは記憶状態のままで、ビット線には電流は流れない。これはデジタル“０”と解釈される。メモリセルを引き込み状態に移して基準電流より小さい基準電流を引き込むこともできる。
ｂ）“１”読み出し（遷移Ｄ１３）：メモリセルは引き込み状態Ｓ３に移っている。基準電流より大きい電流がビット線から引き込まれる。これはデジタル“１”と解釈される。

２．書き込み動作：最初、メモリセルは記憶状態Ｓ１にある。ワード線電圧Ｖｗｏｒｄを記憶レベルＶｓｔｏｒｅ（状態Ｓ４）から書き込みレベルＶｗｒｉｔｅに上げることにより、メモリセルは書き込み状態Ｓ５（遷移Ｄ４５）に変わることができる。例えば、ＶｗｒｉｔｅｄはＶｄｄに等しくてもよい。記憶電圧ＶｓｔはＶｂｉｔに等しい。その後、ワード線電圧ＶｗｏｒｄがＶｓｔｏｒｅ値（遷移Ｄ５１）に戻り、そして、メモリセルが記憶状態Ｓ１に戻る。原理的には、記憶電圧ＶｓｔはＶｂｉｔの最小値又はＶｄｄとＶｔの差となり、即ち、Ｖｓｔは最小値（Ｖｂｉｔ、Ｖｄｄ−Ｖｔ）となる。

ａ）“１”書き込み（遷移Ｄ１４，Ｄ４５，Ｄ５１）：Ｖｂｉｔ＝Ｖ１となる。Ｖ１は、例えば、Ｖｄｄに等しい。
ｂ）“０”書き込み（遷移Ｄ１６，Ｄ６７，Ｄ７１）：Ｖｂｉｔ＝Ｖ０（状態Ｓ６，Ｓ７）となる。非選択ワードにおける制御トランジスタＴｃを介したリークを防止するのに充分なだけＶ０は大きい。

３．リフレッシュ動作：この動作は読み出しと書き込み（再書き込み）動作の連続となる。

図７はこの発明の他の実施形態である２Ｔメモリセル３０“を示し、これは図３に示されるメモリセル３０のレイアウトとほぼ等しい。唯一の違いは、さらなるキャパシタＣ１が記憶トランジスタＴｓのゲート３２上に設けられ、キャパシタＣ１の他の電極が接地電圧Ｖｓｓ、即ち、ＶｓｔとＶｓｓとの間に接続される。キャパシタＣ１はリフレッシュ時間を速めるために用いられる。

既知の方策と比較して、この発明のＤＲＡＭを基にした２Ｔメモリセルは従来のＤＲＡＭ態様に匹敵するビット密度を有する。この発明のメモリセルは初期プロセスフローにより作ることができる。従来のＤＲＡＭはさらなるマスク工程における経費がかかる。この発明のＤＲＡＭを基にした２Ｔメモリセルは処理コストと市場へ出るまでの時間とを大幅に削減できる。さらに、この発明のＤＲＡＭを基にした２Ｔメモリセルはフラッシュメモリと組み合わせることができる。従来、フラッシュメモリの処理は従来のＤＲＡＭメモリの処理工程と組み合わせることはできなかった。通常、ＳＲＡＭは代わりとなる方策の無いまま用いられる。この発明の２Ｔメモリセルは、低コストで、そのような組み合わせフラッシュメモリＩＣにおけるＳＲＡＭの代わりとなる。

この発明のＤＲＡＭを基にした２Ｔメモリセルは二つの主な利点を示唆している。第一に読み出しが破壊的ではないということである。第二に組み込まれた増幅手段により読み出し最中のセンシングのための周辺回路に対する条件が和らぐことである。これによりセンスアンプによって占められるシリコン面積が節約される。

この発明は、一般的には、ＭＯＳトランジスタが“オフ”の時のゲート電圧の（一部の）スパンにより他の処理を制御するものである。この発明によれば、２Ｔメモリセルが“１”に書き込まれていた場合に電流をフローティング状態にするためにＮＭＯＳトランジスタのゲート電圧の“オフ”領域の低い部分が用いられている。

既知の１Ｔメモリセルのレイアウトを示す図である。 既知の３Ｔメモリセルのレイアウトを示す図である。 この発明のメモリセルのＮＭＯＳＴレイアウトを示す図である。 この発明のメモリセルのＰＭＯＳＴレイアウトを示す図である。 メモリアレイの通常のレイアウトを示す図である。 この発明の異なる静的動作と動的動作とを示すダイアグラムである。 この発明のメモリセルの他の実施形態を示す図である。

Claims (8)

1. 複数のメモリセルを有するメモリアレイであって、各メモリセルが、
   前記アレイのワード線に結合されたドレインと前記アレイのビット線に結合されたソースとゲートとを有する記憶トランジスタと、
   前記記憶トランジスタの前記ゲートに結合されたドレインと前記ビット線に結合されたソースと前記ワード線に結合されたゲートとを有する制御トランジスタと備えたことを特徴とするメモリアレイ。
2. 前記ワード線にワード線電圧を且つ又は前記ビット線にビット線電圧を供給する手段と、
   メモリアセルの三つの静的状態を規定するように前記ワード線電圧を制御する制御手段とをさらに備えたことを特徴とする請求項１に記載のメモリアレイ。
3. 前記ワード線電圧が接地電圧より大きく且つ前記記憶トランジスタの前記ゲートに与えられた記憶電圧と前記両記憶トランジスタの閾値電圧との差より小さくなるように前記ワード線電圧を制御することにより引き込み状態を、
   前記ワード線電圧が前記記憶電圧と前記閾値電圧との差より大きく且つ前記記憶電圧と前記閾値電圧との和より小さくなるように前記ワード線電圧を制御することにより記憶状態を、
   前記ワード線電圧が前記記憶電圧と前記閾値電圧との和より大きく且つ供給電圧より小さくなるように前記ワード線電圧を制御することにより書き込み状態を規定するために前記制御手段が採用されることを特徴とする請求項２に記載のメモリアレイ。
4. 前記ワード線電圧を制御して二つの静的状態の間の遷移として動的動作、特に、読み出し及び書き込み動作を規定するために前記制御手段が採用され、
   前記記憶状態と前記引き込み状態との間の遷移として読み出し動作が規定され、
   前記記憶状態と前記書き込み状態との間の遷移として書き込み動作が規定されることを特徴とする請求項３に記載のメモリアレイ。
5. 前記ワード線電圧を記憶レベルから読み出しレベルへ下げて読み出し動作を実行し、そして、前記ワード線電圧を記憶レベルから書き込みレベルへ上げて書き込み動作を実行するために前記制御手段が採用されることを特徴とする請求項４に記載のメモリアレイ。
6. 低リークＭＯＳトランジスタが記憶トランジスタと制御トランジスタとして用いられることを特徴とする請求項１に記載のメモリアレイ。
7. ＮＭＯＳＴ又はＰＭＯＳＴメモリセルが用いられることを特徴とする請求項１に記載のメモリアレイ。
8. 各メモリセルがさらに前記記憶トランジスタの前記ゲートと接地間に結合されたキャパシタを備えたことを特徴とする請求項１に記載のメモリアレイ。

Images