JP2005518671A - 多データ状態メモリセル - Google Patents

多データ状態メモリセル Download PDF

Info

Publication number
JP2005518671A
JP2005518671A JP2003572035A JP2003572035A JP2005518671A JP 2005518671 A JP2005518671 A JP 2005518671A JP 2003572035 A JP2003572035 A JP 2003572035A JP 2003572035 A JP2003572035 A JP 2003572035A JP 2005518671 A JP2005518671 A JP 2005518671A
Authority
JP
Japan
Prior art keywords
electrode
layer
memory cell
metal
doped chalcogenide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003572035A
Other languages
English (en)
Inventor
エル ギルトン テリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of JP2005518671A publication Critical patent/JP2005518671A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/24—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245—Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8822—Sulfides, e.g. CuS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825—Selenides, e.g. GeSe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe

Abstract

第１導電材料から形成された第１電極層と、第２導電材料から形成された第２電極層と、前記第１電極層と前記第２電極層の間に配置された金属ドープカルコゲニド材料の第１層とを含むプログラム可能多データ状態メモリセル。前記第１層は、導電性成長が形成されて前記第１及び第２電極層に共に電気的に結合することができる媒体を与える。前記メモリセルは、第３導電材料から形成された第３電極層と、前記第２電極層と前記第３電極層の間に配置された金属ドープカルコゲニド材料の第２層とをさらに含み、前記第２層は、導電性成長が形成されて前記第２及び第３電極層に共に電気的に結合することができる媒体を与える。

Description

本発明は、ランダムアクセスメモリ（ＲＡＭ）に関し、より特には、多データ状態においてデータを記憶することができるＲＡＭのメモリセルに関する。
ランダムアクセスメモリ装置は、どんな計算環境でも不可欠な部分である。これらのメモリ装置無しで、計算装置においてデータを処理することは、不可能に近い。したがって、ランダムアクセスコンピュータメモリの領域に向けられた多量の研究及び開発が存在する。これらの研究及び開発は、コンピュータメモリに関する異なった領域に向けられており、例えば、メモリ装置によって記憶されたデータがアクセスされることができる速度を増加する領域、より少ない電力消費のメモリを設計する領域、より長いデータ保持時間を有するメモリ装置を設計する領域において向けられていた。加えて、多量の努力が費やされたある特定の領域は、メモリ密度及びデータ容量を増加する領域における。
メモリ密度を増加することに対する１つの従来のアプローチは、メモリ装置のサイズを減少することと、より特には、メモリセルのサイズを減少することであった。結果として、メモリセルのサイズは、最近、劇的に減少された。しかしながら、メモリセルのサイズは、これらの特徴サイズを有するメモリを製造する場合、最新技術のプロセス技術が絶えず挑戦されている点に減少した。メモリ密度及びデータ容量問題に対する他のアプローチは、従来の２値メモリより多くの状態においてデータを記憶することができるメモリ装置によって試みられている。すなわち、従来のメモリは、データを２値フォーマットにおいて記憶し、データは、２つの異なったデータ状態のうちのいずれか一方として記憶される。多データ状態メモリによって、データは、多くの異なった状態のうちの１つとして記憶されることができ、異なった状態の数は、２より多い。結果として、多データ状態メモリによって、一般に、データを記憶するのに使用される必要があるメモリセルは少なくなる。例えば、４つの異なったデータ状態を有するメモリセルは、２つの異なったデータ状態のみを有する２個の従来のメモリセルの代わりに用いられることができる。したがって、半分の数のメモリセルのみが、同じ量のデータを記憶するのに必要とされる。逆に、多データ状態メモリが従来のメモリセルと同じサイズである場合、２倍多くのデータが同じ領域において記憶されることができる。
多データ状態メモリの領域において行われた仕事の形式の一例は、オブシンスキー（Ｏｖｓｈｉｎｓｋｙ）等に対するいくつかの米国特許において与えられる。例えば、オブシンスキー等に対する米国特許番号５２９６７１６号明細書において、電気的に書き込み及び消去可能な位相変化材料の電子メモリ用途への使用が記載されている。加えて、オブシンスキー等に対する米国特許第５９１２８３９号明細書において、オボニックメモリを多状態デジタル多ビットメモリ素子にプログラムする方法と、データ記憶における使用が記載されている。そこに記載されているように、位相変化材料、すなわち、一般にアモルファスと一般に結晶との間で電気的に切り替えられることができる材料を含むメモリ素子は、多数の電流パルスを使用することによってプログラムされることができる。メモリ素子のデータ状態の決定において、パルス数は、第１状態に対するメモリ素子の抵抗レベルに戻るのに必要なパルス数を計数することによって識別されることができる。パルス数は、メモリ素子によって記憶されたデータのデータ状態を表わす。前述の特許においてさらに記載されるように、メモリ素子の現在の状態を読み出すプロセスは、破壊的で、したがって、データを読み出しに続いて再プログラムすることを必要とする。
多データ状態メモリの設計において行われる他のアプローチは、コジッキ（Ｋｏｚｉｃｋｉ）等に対する米国特許において記載される。そこに記載されるように、プログラム可能金属化セル（ＰＭＣ）は、２つの電極間に配置された、硫黄、セレン及びタリンを含むカルコゲニド材料のような高速イオン導体から形成される。不揮発性金属樹状結晶は、２つの電極間の電圧差の印加によって生じさせることができる。多量の不揮発性樹状結晶は、ＰＭＣの抵抗を変化させ、これは、データを種々の状態において記憶する手段として使用することができる。前述の特許においてさらに記載されているのは、異なった用途におけるＰＭＣの種々の構造実施例である。
本発明は、多データ状態メモリセルに向けられている。メモリセルは、第１導電材料から形成された第１電極層と、第２導電材料から形成された第２電極層と、前記第１電極層と前記第２電極層との間に配置された金属ドープカルコゲニド材料の第１層とを含み、前記第１層は媒体を与え、この媒体において、導電性成長が形成され、前記第１及び第２電極層を一緒に電気的に結合することができる。前記メモリセルは、第３導電材料から形成された第３電極層と、前記第２電極層と前記第３電極層との間に配置された金属ドープカルコゲニド材料の第２層とをさらに含み、前記第２層は媒体を与え、この媒体において、導電性成長が形成され、前記第２及び第３電極層を一緒に結合することができる。
集積回路表現の分野において慣例的であるため、種々の層の横サイズ及び厚さは、一定の比率で描かれておらず、図面の明瞭さを改善するために、拡大又は縮小されているかもしれない。
本発明の実施例は、多状態メモリセルを与える。特定の細部は、本発明の十分な理解を与えるために以下に示される。しかしながら、本発明は、これらの特定の細部なしで実行されてもよいことは、当業者には明らかであろう。他の例において、既知の製造技術、プロセス方法、回路、制御信号、及び、タイミングプロトコルは、本発明を無益に不明瞭にすることを回避するために、詳細に示されていない。
図１において例示されるのは、本発明の一実施例による多状態メモリセル２００の一部の断面図である。金属電極層２００は、電圧が印加されるカソード層を与えるために形成される。金属層２００は、基板上、又は、多状態メモリセル２００を支持する材料の層上に形成されてもよいことは、理解されるであろう。金属層２００上に形成されるのは、金属ドープカルコゲニド層２０４であり、金属ドープカルコゲニド層２０４を介して、後により詳細に説明されるように、フローティング電極層２０６への導電性リンクが、電圧の印加の下で形成される。ここに参照されたようなカルコゲニド材料は、硫黄、セレン及びタリンの化合物を含む。カルコゲニドにドープする金属材料は、一般に、銀、銅、及びこれらの組み合わせのような１族又は２族金属である。
フローティング電極層２０６上に形成されるのは、他の金属ドープカルコゲニド層２０８である。層２０８に関する材料の組成は、層２０４と同じでもよいが、必ずしもそうである必要はない。図２において例示されるように、層２０８の厚さｔ２は、層２０４の厚さｔ１より大きい。しかしながら、本発明の他の実施例において、厚さｔ２及びｔ１は、ほとんど又はほぼ同じであってもよく、又は、厚さｔ２はｔ１より小さくてもよい。後により詳細に説明されるように、個々の金属ドープカルコゲニド層２０６及び２０８の組成は、種々の厚さを有する層２０６及び２０８を適応させるために、変更される必要があるかもしれない。金属ドープカルコゲニド層２０８上に形成されるのは、他の金属電極層２１０であり、これは、多状態メモリセル２００のアノードを表わす。金属電極層２１０及びフローティング電極層２０６は、代表的に、同じ材料から形成される。図１において例示されるように、カソードはアノードの下に形成されるが、これらの２つの層の配置は、本発明の範囲から逸脱することなく、同様に逆転されてもよい。さらに、図１において例示された垂直方向は、種々の層が、互いから横に一定間隔離して配置されたカソードとアノードの間に水平方向において形成されるように変更されることができる。
当業者によって知られる多数の材料は、前記金属ドープカルコゲニド層に使用されてもよいことは、明らかであろう。例えば、ゲルマニウムセレン化物ＧｅｘＳｅｙの組成が使用されることができる。典型的な比率は、Ｇｅ２０Ｓｅ８０からＧｅＳｅまでの範囲内である。ヒ素硫化物、ゲルマニウムテルル化物、及び、ゲルマニウム硫化物も、前記金属ドープカルコゲニド層に使用されることができる。同様に、銀、銀セレン化物の化合物、銅、ゲルマニウムセレン化物等のような、前記電極層に使用されることができる材料も既知である。既知の材料と同じ特性を示す、より後に開発された材料も、本発明の範囲を逸脱することなく、金属ドープカルコゲニド層及び電極層に使用されることができる。
動作において、図１において例示される多状態メモリセル２００は、比較的デジタルな方法において、アノードとカソードの間の合計抵抗を変える又はプログラミングすることによって、多状態を記憶することができる。メモリセル２００の抵抗は、測定又は比較され、メモリセル２００によって記憶されたデータの値を決定することができる。抵抗が変化されることができる比較的離散的な方法の結果として、多状態はメモリセル２００によって記憶されることができる。
抵抗の変化は、金属電極層２０２（すなわち、カソード）から層２０４を経てフローティング電極層２０６に電気的に接触する導電性成長の形成と、フローティング電極層２０６から層２０８を経て金属電極層２１０（すなわち、アノード）に電気的に接触する導電性成長の形成とによって成し遂げられる。導電性成長の形成は、アノードに電圧を印加し、カソードを接地することによるように、カソードとアノードの間に電圧差を形成することによって引き起こされる。
導電性成長が短絡を形成するたびに、アノードとカソードの間の抵抗は、比較的著しく変化する。最初に、図２ａにおいて例示されるように、導電性成長が形成されていない場合、アノードとカソードの間の抵抗Ｒｃｅｌｌは、Ｒ１＋Ｒ２にほぼ等しく、ここで、Ｒ１は層２０４の抵抗であり、Ｒ２は層２０８の抵抗である。しかしながら、金属ドープカルコゲニド層２０２、２１０の両端間に印加されたバイアスの影響の下で、導電性成長３０４及び３０８は、各々層２０４及び２０８を経て形成し始める。図２ｂにおいて示されるように、導電性成長３０８が層２０８を経て拡張し、フローティング電極層２０６と、層２１０によって表わされるアノードの間に短絡を形成する場合、アノードとカソードの間の抵抗Ｒｃｅｌｌは、Ｒ１より小さいが、短絡よりは大きい値に変化する。この時点における抵抗Ｒｃｅｌｌは、再生可能であり、したがって、データ状態を表わすのに使用されることができる。抵抗Ｒｃｅｌｌは、図２ｃにおいて示されるように、導電性成長３０４が層２０４を経て拡張し、層２０２によって表わされるカソードと、フローティング電極層２０６との間に短絡を形成する場合、比較的低い抵抗に再び変化する。
メモリセル２００によって与えられるＲｃｅｌｌの異なった抵抗状態の各々は、異なったデータ又は論理状態を表わす。すなわち、第１データ状態は、合計抵抗（Ｒ１＋Ｒ２）にほぼ等しいＲｃｅｌｌによって表わされ、第２データ状態は、Ｒ１と低抵抗との間の値であるＲｃｅｌｌによって表わされ、この低抵抗は、フローティング電極層２０６が導電性成長３０８によって金属電極層２１０に短絡された場合に生じ、第３データ状態は、金属電極層２０２が導電性成長３０４によってフローティング電極層２０６に短絡された後の低抵抗によって表わされる。メモリセル２００に結合された読み出し回路は、前記セルによって記憶されたデータを決定するために、メモリセル２００の抵抗を測定する。
導電性成長３０４及び３０８の成長は、メモリセル２００に印加された電界の方向に依存する。すなわち、ここまで考察したように、金属電極層２１０（すなわち、アノード）に印加された電圧が、金属電極層２０２（すなわち、カソード）に印加された電圧に比べて正であり、したがって、成長の方向は、金属電極層２０２からフローティング電極層２０６へである。同様に、導電性成長は、フローティング電極層２０６から金属電極層２１０へ拡張して形成される。しかしながら、反対の極性における電圧の印加は、以前に形成されたいかなる導電性成長も縮小することは、理解されるであろう。したがって、メモリセル２００は、読み出し又は書き込み動作中にメモリセル２００への印加電圧の極性を変化させ、メモリセル２００の抵抗を変化させることによって、異なったデータ状態を記憶するようにプログラムされることができる。
本発明の実施例と共に使用する読み出し及び書き込み回路網は、当業者にはよく知られており、従来の回路網及び設計を使用して実現されてもよいことは、さらに理解されるであろう。ここに与えられた記述は、当業者が本発明を実施することを可能にするのに十分であることは、さらに理解されるであろう。
図２ｂにおいて例示されるように、アノードへの電圧の印加は、導電性成長３０４だけでなく、導電性成長３０８の形成も引き起こす。しかしながら、層２０８の厚さは、層２０４の厚さより厚いため、多状態メモリセル２００の両端間への所定の印加電圧に関して、層２０８の両端間の電圧は、層２０４の両端間の電圧より高くなる。したがって、フローティング電極２０６は、カソードがフローティング電極２０６に短絡されるより前に、アノードに短絡される。アノードへの電圧の継続的な印加で、導電性成長３０４は、ついにはカソードとフローティング電極２０６との間に短絡を形成し、したがって、アノードとカソードの間の抵抗を低抵抗に減少させる。さらに、層２０４の抵抗は、導電性成長３０４がフローティング電極２０６に向かって成長するにつれて、実際に減少されるため、アノード及びカソードの両端間の抵抗Ｒｃｅｌｌは、Ｒ１と、導電性成長３０８がフローティング電極２０６をアノード２１０に短絡した後の短絡との間であることは、理解されるであろう。しかしながら、この時点における抵抗Ｒｃｅｌｌは、それにもかかわらず再生可能であり、多状態メモリセル用の従来の読み出し回路がデータ状態を矛盾なく認識することができる短絡された状態から十分に異なる。
抵抗の範囲、又は、ある抵抗からの他の抵抗に対する変化は、層２０４及び／又は２０８の厚さを変化させることによって調節されることができることは、さらに理解されるであろう。加えて、上述したように、層２０４及び２０８の金属ドープカルコゲニド材料の組成は、同様に調節されることができ、抵抗における変換の点を調節することができる。
図３において例示されるのは、本発明の他の実施例によるメモリセル４００の一部である。メモリセル４００は、メモリセル２００（図１）のものと同様な層を含む。しかしながら、メモリセル４００は、メモリセル２００に関して説明された層に加えて、第２フローティング電極４２０及び第３金属ドープカルコゲニド層４２４をさらに含む。第２フローティング電極４２０及び第３金属ドープカルコゲニド層４２４の追加は、メモリセル４００が、データを記憶する追加のメモリ状態を有することを可能にする。すなわち、メモリセル２００が、３つの異なった状態又は抵抗Ｒｃｅｌｌ：（Ｒ２＋Ｒ１）、Ｒ１と低抵抗の間、及び、低抵抗を与えるのに対して、メモリセル４００は、Ｒｃｅｌｌに関して４つの異なった状態又は抵抗：（Ｒ３＋Ｒ２＋Ｒ１）、（Ｒ２＋Ｒ１）とＲ１の間、Ｒ１と低抵抗の間、及び、低抵抗を与える。上記で考察したように、各々の異なった抵抗レベルは、データの異なった状態を表わすのに使用されることができる。
前記考察によって例示されたように、金属ドープカルコゲニド材料及びフローティング電極から形成された追加の層を含むことは、メモリセル４００によって与えられるより依然として多い状態を有するメモリセルを形成するのに使用されることができる。
本発明の一実施例によるメモリセルを有するメモリアレイ５０２を含むメモリ装置５００は、図４において示される。メモリセル５００は、コマンドバス５０８を経てメモリコマンドを受け、対応する制御信号を発生するコマンドデコーダ５０６を含む。行又は列アドレスは、アドレスバス５２０を経てメモリ装置５００に供給され、各々、行アドレスデコーダ５２４又は列アドレスデコーダ５２８によってデコードされる。メモリアレイ読み出し／書き込み回路網５３０は、アレイ５０２に結合され、読み出しデータを、入力−出力データバス５４０を経てデータ出力バッファ５３４に供給する。書き込みデータは、データ入力バッファ５４４及びメモリアレイ読み出し／書き込み回路網５３０を経てメモリアレイに供給される。
上記から、本発明の特定の実施例が、例示の目的で個々に記載されたが、種々の変更は、本発明の精神及び範囲から逸脱することなく、行われてもよいことは、理解されるであろう。したがって、本発明は、添付された請求項による以外は限定されない。
本発明の一実施例の断面図である。 ａ−ｃは、図１の実施例の、その動作を例示する断面図である。 本発明の他の実施例の断面図である。 本発明の１つ以上のメモリアレイを含む代表的なメモリ装置のブロック図である。

Claims (56)

  1. 多状態メモリセルにおいて、
    第１導電材料から形成された第１電極層と、
    第２導電材料から形成された第２電極層と、
    導電性成長が形成されて前記第１及び第２電極層に共に電気的に結合することができる媒体を与える、前記第１電極層と前記第２電極層との間に配置された金属ドープカルコゲニド材料の第１層と、
    第３導電材料から形成された第３電極層と、
    導電性成長が形成されて前記第２及び第３電極層に共に電気的に結合することができる媒体を与える、前記第２電極層と前記第３電極層との間に配置された金属ドープカルコゲニド材料の第２層とを具えることを特徴とする多状態メモリセル。
  2. 請求項１に記載の多状態メモリセルにおいて、前記第１導電材料は、銀材料の化合物を具えることを特徴とする多状態メモリセル。
  3. 請求項１に記載の多状態メモリセルにおいて、前記金属ドープカルコゲニド材料の第１層又は第２層の少なくとも一方は、ゲルマニウムセレン化物、ヒ素硫化物、ゲルマニウムテルル化物、及び、ゲルマニウム硫化物から成るグループから選択された材料であることを特徴とする多状態メモリセル。
  4. 請求項１に記載の多状態メモリセルにおいて、前記金属ドープカルコゲニド材料の第１層又は第２層の少なくとも一方の材料は、ゲルマニウムセレン化物の化合物を具えることを特徴とする多状態メモリセル。
  5. 請求項１に記載の多状態メモリセルにおいて、前記第１、第２及び第３電極層の導電材料は同じであることを特徴とする多状態メモリセル。
  6. 請求項１に記載の多状態メモリセルにおいて、前記金属ドープカルコゲニド材料の第１層の厚さは、前記金属ドープカルコゲニド材料の第２層の厚さより薄いことを特徴とする多状態メモリセル。
  7. 請求項１に記載の多状態メモリセルにおいて、前記金属ドープカルコゲニド材料の第２層の厚さは、前記金属ドープカルコゲニド材料の第１層の厚さより薄いことを特徴とする多状態メモリセル。
  8. 請求項１に記載の多状態メモリセルにおいて、
    第４導電材料から形成された第４電極層と、
    導電性成長が形成されて前記第３及び第４電極層に共に電気的に結合することができる媒体を与える、前記第３電極層と前記第４電極層との間に配置された金属ドープカルコゲニド材料の第２層とを具えることを特徴とする多状態メモリセル。
  9. 請求項１に記載の多状態メモリセルにおいて、前記第１及び第２層の金属ドープカルコゲニド材料は同じであることを特徴とする多状態メモリセル。
  10. 請求項１に記載の多状態メモリセルにおいて、前記第１及び第２層の金属ドープカルコゲニド材料は、銀ガラス材料を具えることを特徴とする多状態メモリセル。
  11. 多状態メモリセルにおいて、
    第１電圧に結合された第１電極と、
    第２電圧に結合された第２電極と、
    多データ状態が記憶される多層データ状態スタックとを具え、前記多層データ状態スタックは、
    第１厚さを有し、前記第１電極に隣接する、金属ドープカルコゲニド材料の第１部分と、
    前記第１部分に隣接する、導電材料の第３電極と、
    第２厚さを有し、前記第３電極に隣接する、金属ドープカルコゲニド材料の第２部分とを含み、
    前記第１電極へのプログラミング電圧の印加は、前記第３電極から前記第１電極への第１導電性成長と、前記第２電極から前記第３電極への第２導電性成長とを引き起こすことを特徴とする多状態メモリセル。
  12. 請求項１１に記載の多状態メモリセルにおいて、前記第１電圧は前記第２電圧に対して正であることを特徴とする多状態メモリセル。
  13. 請求項１１に記載の多状態メモリセルにおいて、前記第１電圧は前記第２電圧に対して負であることを特徴とする多状態メモリセル。
  14. 請求項１１に記載の多状態メモリセルにおいて、前記第１部分は、前記第３電極より下に配置され、前記第３電極は、前記第２部分より下に配置されたことを特徴とする多状態メモリセル。
  15. 請求項１１に記載の多状態メモリセルにおいて、前記第１部分は、前記第３電極の横に隣接して配置され、前記第３電極は、前記第２部分の横に隣接して配置されたことを特徴とする多状態メモリセル。
  16. 請求項１１に記載の多状態メモリセルにおいて、前記第１厚さは前記第２厚さより薄いことを特徴とする多状態メモリセル。
  17. 請求項１１に記載の多状態メモリセルにおいて、前記プログラミング電圧の印加の下で、前記第２導電性成長が、前記第２電極を前記第３電極に結合する前に、前記第１導電性成長は、前記第３電極を前記第１電極に結合することを特徴とする多状態メモリセル。
  18. 多状態メモリセルにおいて、
    第１導電材料から形成された第１電極層と、
    第２導電材料から形成された第２電極層と、
    導電性成長が形成されて前記第１及び第２電極層に共に電気的に結合することができる媒体を与える、前記第１電極層と前記第２電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第１層と、
    第３導電材料から形成された第３電極層と、
    導電性成長が形成されて前記第２及び第３電極層に共に電気的に結合することができる媒体を与える、前記第２電極層と前記第３電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第２層と、
    第４導電材料から形成された第４電極層と、
    導電性成長が形成されて前記第３及び第４電極層に共に電気的に結合することができる媒体を与える、前記第３電極層と前記第４電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第３層とを具えることを特徴とする多状態メモリセル。
  19. 請求項１８に記載の多状態メモリセルにおいて、前記第１、第２、第３及び第４電極層の少なくとも１つは、銀材料の化合物を具えることを特徴とする多状態メモリセル。
  20. 請求項１８に記載の多状態メモリセルにおいて、前記第１、第２、第３及び第４導電材料は同じであることを特徴とする多状態メモリセル。
  21. 請求項１８に記載の多状態メモリセルにおいて、前記金属ドープカルコゲニド材料の第１層の厚さは、前記金属ドープカルコゲニド材料の第２層の厚さより薄く、前記金属ドープカルコゲニド材料の第２層の厚さは、前記金属ドープカルコゲニド材料の第３層の厚さより薄いことを特徴とする多状態メモリセル。
  22. 請求項１８に記載の多状態メモリセルにおいて、前記第１、第２及び第３金属ドープカルコゲニド材料は同じであることを特徴とする多状態メモリセル。
  23. 請求項１８に記載の多状態メモリセルにおいて、前記第１層、第２層又は第３層の少なくとも１つの金属ドープカルコゲニド材料は、ゲルマニウムセレン化物、ヒ素硫化物、ゲルマニウムテルル化物、及び、ゲルマニウム硫化物から成るグループから選択された材料であることを特徴とする多状態メモリセル。
  24. 請求項１８に記載の多状態メモリセルにおいて、前記第１層、第２層又は第３層の少なくとも１つの金属ドープカルコゲニド材料は、ゲルマニウムセレン化物の化合物を具えることを特徴とする多状態メモリセル。
  25. 請求項１８に記載の多状態メモリセルにおいて、前記第１電極は前記第２電極の下に配置され、前記第３電極は前記第４電極の下に配置されたことを特徴とする多状態メモリセル。
  26. 請求項１８に記載の多状態メモリセルにおいて、前記プログラミング電圧の印加の下で、前記第２導電性成長が、前記第２電極を前記第３電極に結合する前に、前記第１導電性成長は、前記第３電極を前記第１電極に結合することを特徴とする多状態メモリセル。
  27. メモリ装置において、
    行及び列において配置された複数のメモリセルを具えるメモリアレイであって、各々のメモリセルは、
    第１導電材料から形成され、個々の行に結合された第１電極層と、
    第２導電材料から形成された第２電極層と、
    導電性成長が形成されて前記第１及び第２電極層に共に電気的に結合することができる媒体を与える、前記第１電極層と前記第２電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第１層と、
    第３導電材料から形成され、個々の列に結合された第３電極層と、
    導電性成長が形成されて前記第２及び第３電極層に共に電気的に結合することができる媒体を与える、前記第２電極層と前記第３電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第２層とを具えるメモリアレイと、
    行アドレスに対応するメモリセルの行を選択する行アドレスデコーダと、
    列アドレスに対応するメモリセルの列を選択する列アドレスデコーダと、
    前記メモリアレイに結合され、前記行アドレスデコーダ及び前記列アドレスデコーダによって選択されたメモリセルからデータを読み出し、該メモリセルにデータを書き込む、読み出し及び書き込み回路網と、
    前記読み出し及び書き込み回路網と、該メモリ装置の外部データ端子との間に結合されたデータ経路と、
    該メモリ装置に供給されたメモリコマンドに応じて制御信号を発生するように動作可能なコマンドデコーダとを具えることを特徴とするメモリ装置。
  28. 請求項２７に記載のメモリ装置において、各々のメモリセルの第１電極層は、銀材料の化合物から形成されたことを特徴とするメモリ装置。
  29. 請求項２７に記載のメモリ装置において、前記第１、第２及び第３電極層の導電材料は同じであることを特徴とするメモリ装置。
  30. 請求項２７に記載のメモリ装置において、前記金属ドープカルコゲニド材料の第１層の厚さは、前記金属ドープカルコゲニド材料の第２層の厚さより薄く、前記金属ドープカルコゲニド材料の第２層の厚さは、前記金属ドープカルコゲニド材料の第３層の厚さより薄いことを特徴とするメモリ装置。
  31. 請求項２７に記載のメモリ装置において、各々のメモリセルは、
    第４導電材料から形成された第４電極層と、
    導電性成長が形成されて前記第３及び第４電極層に共に電気的に結合することができる媒体を与える、前記第３電極層と前記第４電極層との間にこれらに隣接して配置された金属ドープカルコゲニド材料の第３層とをさらに具えることを特徴とするメモリ装置。
  32. 請求項２７に記載のメモリ装置において、前記第１層及び第２層の金属ドープカルコゲニド材料は同じであることを特徴とするメモリ装置。
  33. 請求項２７に記載のメモリ装置において、前記第１層及び第２層の金属ドープカルコゲニド材料は、銀ガラス材料を具えることを特徴とするメモリ装置。
  34. 請求項２７に記載のメモリ装置において、前記第１層又は第２層の少なくとも一方の金属ドープカルコゲニド材料は、ゲルマニウムセレン化物、ヒ素硫化物、ゲルマニウムテルル化物、及び、ゲルマニウム硫化物から成るグループから選択された材料であることを特徴とするメモリ装置。
  35. 請求項２７に記載のメモリ装置において、前記第１層又は第２層の少なくとも一方の金属ドープカルコゲニド材料は、ゲルマニウムセレン化物の化合物を具えることを特徴とするメモリ装置。
  36. メモリ装置において、
    行及び列において配置された複数のメモリセルを具えるメモリアレイであって、各々のメモリセルは、
    個々の行に結合された第１電極層と、
    個々の列に結合された第２電極層と、
    多データ状態が記憶される多層データ状態スタックとを具え、前記データ状態スタックは、
    第１厚さを有し、前記第１電極に隣接する、金属ドープカルコゲニド材料の第１部分と、
    前記第１部分に隣接する、導電材料の第３電極と、
    第２厚さを有し、前記第３電極に隣接する、金属ドープカルコゲニド材料の第２部分とを含み、
    前記第１電極へのプログラミング電圧の印加は、前記第３電極から前記第１電極への第１導電性成長と、前記第２電極から前記第３電極への第２導電性成長とを引き起こす、メモリアレイと、
    行アドレスに対応するメモリセルの行を選択する行アドレスデコーダと、
    列アドレスに対応するメモリセルの列を選択する列アドレスデコーダと、
    前記メモリアレイに結合され、前記行アドレスデコーダ及び前記列アドレスデコーダによって選択されたメモリセルからデータを読み出し、該メモリセルにデータを書き込む、読み出し及び書き込み回路網と、
    前記読み出し及び書き込み回路網と、該メモリ装置の外部データ端子との間に結合されたデータ経路と、
    該メモリ装置に供給されたメモリコマンドに応じて制御信号を発生するように動作可能なコマンドデコーダとを具えることを特徴とするメモリ装置。
  37. 請求項３６に記載のメモリ装置において、前記第１電圧は前記第２電圧に対して正であることを特徴とするメモリ装置。
  38. 請求項３６に記載のメモリ装置において、前記第１部分は、前記第３電極より下に配置され、前記第３電極は、前記第２部分より下に配置されたことを特徴とするメモリ装置。
  39. 請求項３６に記載のメモリ装置において、前記第１部分は、前記第３電極の横に隣接して配置され、前記第３電極は、前記第２部分の横に隣接して配置されたことを特徴とするメモリ装置。
  40. 請求項３６に記載のメモリ装置において、前記第１厚さは前記第２厚さより薄いことを特徴とするメモリ装置。
  41. 請求項３６に記載のメモリ装置において、前記プログラミング電圧の印加の下で、前記第２導電性成長が、前記第２電極を前記第３電極に結合する前に、前記第１導電性成長は、前記第３電極を前記第１電極に結合することを特徴とするメモリ装置。
  42. 多データ状態をメモリに記憶する方法において、
    第１電極を第２電極に短絡し、抵抗を初期抵抗から第１抵抗に変化させ、第１データ状態を記憶するステップと、
    前記第２電極を第３電極に短絡し、前記第１抵抗を第２抵抗に変化させ、第２データ状態を記憶するステップと、
    前記第１及び第２電極と前記第２及び第３電極との間で前記初期抵抗を実質的に保持し、第３データ状態を記憶するステップとを含むことを特徴とする方法。
  43. 請求項４２に記載の方法において、前記第１電極を前記第２電極に短絡するステップは、プログラミング電圧を印加し、前記第１電極を前記第２電極に結合する、前記第１電極からの導電性成長の形成を引き起こすステップを含み、前記第２電極を前記第３電極に短絡するステップは、前記プログラミング電圧を印加し、前記第２電極を前記第３電極に結合する、前記第２電極からの導電性成長の形成を引き起こすステップを含むことを特徴とする方法。
  44. 請求項４３に記載の方法において、前記プログラミング電圧の印加の下で、前記第２電極が前記第３電極に短絡する前に、前記第１電極は前記第２電極に短絡されることを特徴とする方法。
  45. 請求項４２に記載の方法において、前記第３電極を第４電極に短絡し、前記第２抵抗を第３抵抗に変化させ、第４データ状態を記憶するステップをさらに含むことを特徴とする方法。
  46. 多状態メモリセルを形成する方法において、
    第１導電材料から第１電極層を形成するステップと、
    前記第１電極層上に金属ドープカルコゲニド材料から第１層を形成するステップと、
    前記第１層上に第２導電材料から第２電極層を形成するステップと、
    前記第２電極層上に金属ドープカルコゲニド材料から第２層を形成するステップと、
    前記第２層上に第３導電材料から第３電極層を形成するステップとを含み、
    前記第１層は、導電性成長が形成されて前記第１及び第２電極層に共に電気的に結合することができる媒体を与え、前記第２層は、導電性成長が形成されて前記第２及び第３電極層に共に電気的に結合することができる媒体を与えることを特徴とする方法。
  47. 請求項４６に記載の方法において、前記第１電極層を形成するステップは、銀材料の化合物から前記第１電極層を形成するステップを含むことを特徴とする方法。
  48. 請求項４６に記載の方法において、前記第１及び第２電極層を形成するステップは、同じタイプの材料から前記第１及び第２電極層を形成するステップを含むことを特徴とする方法。
  49. 請求項４６に記載の方法において、前記第１層を形成するステップ及び前記第２層を形成するステップは、前記第２層より薄い厚さを有する前記第１層を形成するステップを含むことを特徴とする方法。
  50. 請求項４６に記載の方法において、前記第１層を形成するステップ及び前記第２層を形成するステップは、前記第２層より厚い厚さを有する前記第１層を形成するステップを含むことを特徴とする方法。
  51. 請求項４６に記載の方法において、
    前記第３電極層上に金属ドープカルコゲニド材料から第３層を形成するステップと、
    前記第３層上に第４導電材料から第４電極層を形成するステップとをさらに含み、前記第３層は、導電性成長が形成されて前記第３及び第４電極層に共に電気的に結合することができる媒体を与えることを特徴とする方法。
  52. 請求項４６に記載の方法において、前記第１及び第２層の金属ドープカルコゲニド材料は同じであることを特徴とする方法。
  53. 請求項４６に記載の方法において、前記第１又は第２層の少なくとも一方の金属ドープカルコゲニド材料は、ゲルマニウムセレン化物、ヒ素硫化物、ゲルマニウムテルル化物、及び、ゲルマニウム硫化物から成るグループから選択された材料であることを特徴とする方法。
  54. 請求項４６に記載の方法において、前記第１又は第２層の少なくとも一方の金属ドープカルコゲニド材料は、ゲルマニウムセレン化物の化合物を具えることを特徴とする方法。
  55. 請求項４６に記載の方法において、前記第１電極層は前記前記第１層の下に形成され、前記第１層は前記第２電極層の下に形成され、前記第２電極層は前記第２層の下に形成され、前記第２層は前記第３電極層の下に形成されることを特徴とする方法。
  56. 請求項４６に記載の方法において、前記第１電極層は前記前記第１層に隣接して形成され、前記第１層は前記第２電極層に隣接して形成され、前記第２電極層は前記第２層に隣接して形成され、前記第２層は前記第３電極層に隣接して形成されることを特徴とする方法。
JP2003572035A 2002-02-20 2003-02-05 多データ状態メモリセル Pending JP2005518671A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/081,594 US6809362B2 (en) 2002-02-20 2002-02-20 Multiple data state memory cell
PCT/US2003/003226 WO2003073428A1 (en) 2002-02-20 2003-02-05 Multiple data state memory cell

Publications (1)

Publication Number Publication Date
JP2005518671A true JP2005518671A (ja) 2005-06-23

Family

ID=27733281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003572035A Pending JP2005518671A (ja) 2002-02-20 2003-02-05 多データ状態メモリセル

Country Status (10)

Country Link
US (4) US6809362B2 (ja)
EP (1) EP1476876B1 (ja)
JP (1) JP2005518671A (ja)
KR (1) KR100635366B1 (ja)
CN (2) CN100449644C (ja)
AT (1) ATE358876T1 (ja)
AU (1) AU2003212907A1 (ja)
DE (1) DE60312961T2 (ja)
TW (1) TW587347B (ja)
WO (1) WO2003073428A1 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166976A (ja) * 2003-12-03 2005-06-23 Sony Corp 記憶装置
JP2008060569A (ja) * 2006-08-29 2008-03-13 Internatl Business Mach Corp <Ibm> シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路
JP2009530817A (ja) * 2006-03-17 2009-08-27 マイクロン テクノロジー， インク． 低消費電力相変化メモリとその形成方法
JP2010531062A (ja) * 2007-06-22 2010-09-16 オヴォニクス，インコーポレイテッド 改善動作特性を有する多層カルコゲナイド及び関連デバイス
JP2011101025A (ja) * 2005-02-28 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2011204744A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864521B2 (en) * 2002-08-29 2005-03-08 Micron Technology, Inc. Method to control silver concentration in a resistance variable memory element
US7227170B2 (en) * 2003-03-10 2007-06-05 Energy Conversion Devices, Inc. Multiple bit chalcogenide storage device
US7471552B2 (en) * 2003-08-04 2008-12-30 Ovonyx, Inc. Analog phase change memory
US7381611B2 (en) * 2003-08-04 2008-06-03 Intel Corporation Multilayered phase change memory
US7529123B2 (en) * 2003-09-08 2009-05-05 Ovonyx, Inc. Method of operating a multi-terminal electronic device
WO2006132813A1 (en) * 2004-07-19 2006-12-14 Micron Technology, Inc. Memory device with switching glass layer
US7190048B2 (en) 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
US7326950B2 (en) 2004-07-19 2008-02-05 Micron Technology, Inc. Memory device with switching glass layer
US20060045974A1 (en) * 2004-08-25 2006-03-02 Campbell Kristy A Wet chemical method to form silver-rich silver-selenide
EP1643508B1 (en) 2004-10-01 2013-05-22 International Business Machines Corporation Non-volatile memory element with programmable resistance
JP2006108645A (ja) * 2004-10-08 2006-04-20 Ind Technol Res Inst マルチレベル相変化メモリ、及びその動作方法並びに製造方法
TWI254443B (en) * 2004-10-08 2006-05-01 Ind Tech Res Inst Multilevel phase-change memory, manufacture method and status transferring method thereof
DE102004052645A1 (de) * 2004-10-29 2006-05-04 Infineon Technologies Ag Speicherzelle und Verfahren zu deren Herstellung
US7138290B2 (en) * 2004-12-03 2006-11-21 Micron Technology, Inc. Methods of depositing silver onto a metal selenide-comprising surface and methods of depositing silver onto a selenium-comprising surface
KR100657956B1 (ko) * 2005-04-06 2006-12-14 삼성전자주식회사 다치 저항체 메모리 소자와 그 제조 및 동작 방법
US7427770B2 (en) * 2005-04-22 2008-09-23 Micron Technology, Inc. Memory array for increased bit density
US20070009821A1 (en) * 2005-07-08 2007-01-11 Charlotte Cutler Devices containing multi-bit data
US20080037324A1 (en) * 2006-08-14 2008-02-14 Geoffrey Wen-Tai Shuy Electrical thin film memory
US7560723B2 (en) 2006-08-29 2009-07-14 Micron Technology, Inc. Enhanced memory density resistance variable memory cells, arrays, devices and systems including the same, and methods of fabrication
US20080152792A1 (en) * 2006-12-21 2008-06-26 Motorola, Inc. Method of manufacturing a bistable microelectronic switch stack
US7705707B2 (en) * 2006-12-21 2010-04-27 Motorola, Inc. Bistable microelectronic switch stack
US20080165569A1 (en) * 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
KR100810617B1 (ko) 2007-02-09 2008-03-06 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
KR20080088776A (ko) * 2007-03-30 2008-10-06 삼성전자주식회사 비휘발성 기억 장치의 스토리지 및 그 형성 방법
KR100941514B1 (ko) 2007-04-06 2010-02-12 삼성전자주식회사 멀티 비트 상전이 메모리소자 및 그 제조방법
US7859883B2 (en) 2007-05-14 2010-12-28 Hong Kong Applied Science And Technology Research Institute Co. Ltd. Recordable electrical memory
DE102007032865A1 (de) * 2007-07-13 2009-01-15 Qimonda Ag Integrierte Schaltung, Verfahren zum Betreiben einer integrierten Schaltung, Speicherzellenarray sowie Speichermodul
KR101390340B1 (ko) * 2007-09-11 2014-05-07 삼성전자주식회사 다중 레벨 메모리 장치 및 그 동작 방법
US20090135640A1 (en) * 2007-11-28 2009-05-28 International Business Machines Corporation Electromigration-programmable semiconductor device with bidirectional resistance change
US7786463B2 (en) * 2008-05-20 2010-08-31 Seagate Technology Llc Non-volatile multi-bit memory with programmable capacitance
US7977722B2 (en) * 2008-05-20 2011-07-12 Seagate Technology Llc Non-volatile memory with programmable capacitance
US8742387B2 (en) * 2008-06-25 2014-06-03 Qimonda Ag Resistive memory devices with improved resistive changing elements
US7825479B2 (en) 2008-08-06 2010-11-02 International Business Machines Corporation Electrical antifuse having a multi-thickness dielectric layer
US8487291B2 (en) 2009-01-30 2013-07-16 Seagate Technology Llc Programmable metallization memory cell with layered solid electrolyte structure
US8331168B2 (en) 2009-04-30 2012-12-11 International Business Machines Corporation Increased capacity heterogeneous storage elements
US8134139B2 (en) * 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
US8828788B2 (en) * 2010-05-11 2014-09-09 Micron Technology, Inc. Forming electrodes for chalcogenide containing devices
US8724369B2 (en) 2010-06-18 2014-05-13 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520424B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Composition of memory cell with resistance-switching layers
US8520425B2 (en) 2010-06-18 2013-08-27 Sandisk 3D Llc Resistive random access memory with low current operation
JP5364739B2 (ja) * 2011-02-18 2013-12-11 株式会社東芝 不揮発性抵抗変化素子
JP5687978B2 (ja) * 2011-09-14 2015-03-25 ルネサスエレクトロニクス株式会社 抵抗変化型不揮発記憶装置、半導体装置及び抵抗変化型不揮発記憶装置の動作方法
CN102306705A (zh) 2011-09-16 2012-01-04 北京大学 一种大容量多值阻变存储器
CN103078053A (zh) * 2012-12-21 2013-05-01 北京大学 一种多值阻变存储器及其制备方法
US9416949B2 (en) * 2013-01-25 2016-08-16 Field Controls, Llc Adjustable bracket assembly for an ultraviolet lamp
US20160005965A1 (en) * 2014-07-01 2016-01-07 Micron Technology, Inc. Memory cells having a first selecting chalcogenide material and a second selecting chalcogenide material and methods therof
US9406881B1 (en) 2015-04-24 2016-08-02 Micron Technology, Inc. Memory cells having a heater electrode formed between a first storage material and a second storage material and methods of forming the same
US10008665B1 (en) * 2016-12-27 2018-06-26 Intel Corporation Doping of selector and storage materials of a memory cell
US11444125B2 (en) * 2020-06-17 2022-09-13 Globalfoundries Singapore Pte. Ltd. Memory devices and methods of forming memory devices

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP2000512058A (ja) * 1996-05-30 2000-09-12 アクソン テクノロジーズ コーポレイション プログラマブルメタライゼーションセル構造およびその作製方法
JP2001506426A (ja) * 1997-10-22 2001-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体メモリーデバイス
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
JP2002530850A (ja) * 1998-11-16 2002-09-17 マトリックス セミコンダクター インコーポレーテッド 垂直スタック型フィールド・プログラマブル不揮発性メモリおよびその製造方法

Family Cites Families (187)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US47772A (en) * 1865-05-16 Improvement in grain-separators
US47773A (en) * 1865-05-16 Chakles k
US137869A (en) * 1873-04-15 Improvement in stilts
US38301A (en) * 1863-04-28 Improved alloys of aluminum
US32254A (en) * 1861-05-07 Improvement in methods of distillation
US47765A (en) * 1865-05-16 Improved metallic thill-holder
US190289A (en) * 1877-05-01 Improvement in sewing-machine shuttles
US160551A (en) * 1875-03-09 Improvement in revolving fire-arfvls
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3622319A (en) 1966-10-20 1971-11-23 Western Electric Co Nonreflecting photomasks and methods of making same
US3868651A (en) 1970-08-13 1975-02-25 Energy Conversion Devices Inc Method and apparatus for storing and reading data in a memory having catalytic material to initiate amorphous to crystalline change in memory structure
US3743847A (en) 1971-06-01 1973-07-03 Motorola Inc Amorphous silicon film as a uv filter
US4267261A (en) 1971-07-15 1981-05-12 Energy Conversion Devices, Inc. Method for full format imaging
US3961314A (en) 1974-03-05 1976-06-01 Energy Conversion Devices, Inc. Structure and method for producing an image
US3966317A (en) 1974-04-08 1976-06-29 Energy Conversion Devices, Inc. Dry process production of archival microform records from hard copy
US4177474A (en) 1977-05-18 1979-12-04 Energy Conversion Devices, Inc. High temperature amorphous semiconductor member and method of making the same
US4269395A (en) * 1978-07-23 1981-05-26 Newman James L Portable hydraulic rig for performing workover, drilling and other operations on a well
JPS5565365A (en) 1978-11-07 1980-05-16 Nippon Telegr & Teleph Corp <Ntt> Pattern forming method
DE2901303C2 (de) 1979-01-15 1984-04-19 Max Planck Gesellschaft Zur Foerderung Der Wissenschaften E.V., 3400 Goettingen Festes Ionenleitermaterial, seine Verwendung und Verfahren zu dessen Herstellung
US4312938A (en) 1979-07-06 1982-01-26 Drexler Technology Corporation Method for making a broadband reflective laser recording and data storage medium with absorptive underlayer
US4269935A (en) 1979-07-13 1981-05-26 Ionomet Company, Inc. Process of doping silver image in chalcogenide layer
US4316946A (en) 1979-12-03 1982-02-23 Ionomet Company, Inc. Surface sensitized chalcogenide product and process for making and using the same
US4499557A (en) 1980-10-28 1985-02-12 Energy Conversion Devices, Inc. Programmable cell for use in programmable electronic arrays
US4405710A (en) 1981-06-22 1983-09-20 Cornell Research Foundation, Inc. Ion beam exposure of (g-Gex -Se1-x) inorganic resists
US4737379A (en) 1982-09-24 1988-04-12 Energy Conversion Devices, Inc. Plasma deposited coatings, and low temperature plasma method of making same
US4545111A (en) 1983-01-18 1985-10-08 Energy Conversion Devices, Inc. Method for making, parallel preprogramming or field programming of electronic matrix arrays
US4608296A (en) 1983-12-06 1986-08-26 Energy Conversion Devices, Inc. Superconducting films and devices exhibiting AC to DC conversion
US4795657A (en) 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
US4843443A (en) 1984-05-14 1989-06-27 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4673957A (en) 1984-05-14 1987-06-16 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4668968A (en) 1984-05-14 1987-05-26 Energy Conversion Devices, Inc. Integrated circuit compatible thin film field effect transistor and method of making same
US4670763A (en) 1984-05-14 1987-06-02 Energy Conversion Devices, Inc. Thin film field effect transistor
US4769338A (en) 1984-05-14 1988-09-06 Energy Conversion Devices, Inc. Thin film field effect transistor and method of making same
US4678679A (en) 1984-06-25 1987-07-07 Energy Conversion Devices, Inc. Continuous deposition of activated process gases
US4646266A (en) 1984-09-28 1987-02-24 Energy Conversion Devices, Inc. Programmable semiconductor structures and methods for using the same
US4664939A (en) 1985-04-01 1987-05-12 Energy Conversion Devices, Inc. Vertical semiconductor processor
US4637895A (en) 1985-04-01 1987-01-20 Energy Conversion Devices, Inc. Gas mixtures for the vapor deposition of semiconductor material
US4710899A (en) 1985-06-10 1987-12-01 Energy Conversion Devices, Inc. Data storage medium incorporating a transition metal for increased switching speed
US4671618A (en) 1986-05-22 1987-06-09 Wu Bao Gang Liquid crystalline-plastic material having submillisecond switch times and extended memory
US4766471A (en) 1986-01-23 1988-08-23 Energy Conversion Devices, Inc. Thin film electro-optical devices
US4818717A (en) 1986-06-27 1989-04-04 Energy Conversion Devices, Inc. Method for making electronic matrix arrays
US4728406A (en) 1986-08-18 1988-03-01 Energy Conversion Devices, Inc. Method for plasma - coating a semiconductor body
US4845533A (en) 1986-08-22 1989-07-04 Energy Conversion Devices, Inc. Thin film electrical devices with amorphous carbon electrodes and method of making same
US4809044A (en) 1986-08-22 1989-02-28 Energy Conversion Devices, Inc. Thin film overvoltage protection devices
US4788594A (en) 1986-10-15 1988-11-29 Energy Conversion Devices, Inc. Solid state electronic camera including thin film matrix of photosensors
US4853785A (en) 1986-10-15 1989-08-01 Energy Conversion Devices, Inc. Electronic camera including electronic signal storage cartridge
US4847674A (en) 1987-03-10 1989-07-11 Advanced Micro Devices, Inc. High speed interconnect system with refractory non-dogbone contacts and an active electromigration suppression mechanism
US4800526A (en) 1987-05-08 1989-01-24 Gaf Corporation Memory element for information storage and retrieval system and associated process
US4891330A (en) 1987-07-27 1990-01-02 Energy Conversion Devices, Inc. Method of fabricating n-type and p-type microcrystalline semiconductor alloy material including band gap widening elements
US4775425A (en) 1987-07-27 1988-10-04 Energy Conversion Devices, Inc. P and n-type microcrystalline semiconductor alloy material including band gap widening elements, devices utilizing same
US5272359A (en) 1988-04-07 1993-12-21 California Institute Of Technology Reversible non-volatile switch based on a TCNQ charge transfer complex
GB8910854D0 (en) 1989-05-11 1989-06-28 British Petroleum Co Plc Semiconductor device
US5159661A (en) 1990-10-05 1992-10-27 Energy Conversion Devices, Inc. Vertically interconnected parallel distributed processor
US5314772A (en) 1990-10-09 1994-05-24 Arizona Board Of Regents High resolution, multi-layer resist for microlithography and method therefor
JPH0770731B2 (ja) 1990-11-22 1995-07-31 松下電器産業株式会社 電気可塑性素子
US5596522A (en) 1991-01-18 1997-01-21 Energy Conversion Devices, Inc. Homogeneous compositions of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5406509A (en) 1991-01-18 1995-04-11 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5335219A (en) 1991-01-18 1994-08-02 Ovshinsky Stanford R Homogeneous composition of microcrystalline semiconductor material, semiconductor devices and directly overwritable memory elements fabricated therefrom, and arrays fabricated from the memory elements
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5341328A (en) 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5534711A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5296716A (en) 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
US5536947A (en) 1991-01-18 1996-07-16 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory element and arrays fabricated therefrom
US5414271A (en) 1991-01-18 1995-05-09 Energy Conversion Devices, Inc. Electrically erasable memory elements having improved set resistance stability
US5128099A (en) 1991-02-15 1992-07-07 Energy Conversion Devices, Inc. Congruent state changeable optical memory material and device
US5219788A (en) 1991-02-25 1993-06-15 Ibm Corporation Bilayer metallization cap for photolithography
US5177567A (en) 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
US5359205A (en) 1991-11-07 1994-10-25 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5238862A (en) 1992-03-18 1993-08-24 Micron Technology, Inc. Method of forming a stacked capacitor with striated electrode
KR940004732A (ko) 1992-08-07 1994-03-15 가나이 쯔또무 패턴 형성 방법 및 패턴 형성에 사용하는 박막 형성 방법
US5350484A (en) 1992-09-08 1994-09-27 Intel Corporation Method for the anisotropic etching of metal films in the fabrication of interconnects
EP0617312B1 (en) * 1993-03-26 2002-10-02 Matsushita Electric Industrial Co., Ltd. A spatial light modulator and a method for driving the same
US5818749A (en) 1993-08-20 1998-10-06 Micron Technology, Inc. Integrated circuit memory device
BE1007902A3 (nl) 1993-12-23 1995-11-14 Philips Electronics Nv Schakelelement met geheugen voorzien van schottky tunnelbarriere.
DE4408330A1 (de) 1994-03-11 1995-09-14 Cherry Mikroschalter Gmbh Ergonomische Tastatur
US5500532A (en) 1994-08-18 1996-03-19 Arizona Board Of Regents Personal electronic dosimeter
JP2643870B2 (ja) 1994-11-29 1997-08-20 日本電気株式会社 半導体記憶装置の製造方法
US5543737A (en) 1995-02-10 1996-08-06 Energy Conversion Devices, Inc. Logical operation circuit employing two-terminal chalcogenide switches
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5869843A (en) 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
JP3363154B2 (ja) 1995-06-07 2003-01-08 ミクロン テクノロジー、インコーポレイテッド 不揮発性メモリセル内のマルチステート材料と共に使用するスタック／トレンチダイオード
US5751012A (en) 1995-06-07 1998-05-12 Micron Technology, Inc. Polysilicon pillar diode for use in a non-volatile memory cell
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5714768A (en) 1995-10-24 1998-02-03 Energy Conversion Devices, Inc. Second-layer phase change memory array on top of a logic device
US5694054A (en) 1995-11-28 1997-12-02 Energy Conversion Devices, Inc. Integrated drivers for flat panel displays employing chalcogenide logic elements
US5591501A (en) 1995-12-20 1997-01-07 Energy Conversion Devices, Inc. Optical recording medium having a plurality of discrete phase change data recording points
US6653733B1 (en) 1996-02-23 2003-11-25 Micron Technology, Inc. Conductors in semiconductor devices
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US5852870A (en) 1996-04-24 1998-12-29 Amkor Technology, Inc. Method of making grid array assembly
US5851882A (en) 1996-05-06 1998-12-22 Micron Technology, Inc. ZPROM manufacture and design and methods for forming thin structures using spacers as an etching mask
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5825046A (en) 1996-10-28 1998-10-20 Energy Conversion Devices, Inc. Composite memory material comprising a mixture of phase-change memory material and dielectric material
US5846889A (en) 1997-03-14 1998-12-08 The United States Of America As Represented By The Secretary Of The Navy Infrared transparent selenide glasses
US5998066A (en) 1997-05-16 1999-12-07 Aerial Imaging Corporation Gray scale mask and depth pattern transfer technique using inorganic chalcogenide glass
US6031287A (en) 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US6005527A (en) 1997-07-10 1999-12-21 Andrew Corporation RF coupler for concealed mobile telecommunications systems utilizing window-mounted antennas and systems using same
US6051511A (en) 1997-07-31 2000-04-18 Micron Technology, Inc. Method and apparatus for reducing isolation stress in integrated circuits
NO309500B1 (no) * 1997-08-15 2001-02-05 Thin Film Electronics Asa Ferroelektrisk databehandlingsinnretning, fremgangsmåter til dens fremstilling og utlesing, samt bruk av samme
US6011757A (en) 1998-01-27 2000-01-04 Ovshinsky; Stanford R. Optical recording media having increased erasability
US6297170B1 (en) 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6141241A (en) 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
US5912839A (en) 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6469364B1 (en) 1998-08-31 2002-10-22 Arizona Board Of Regents Programmable interconnection system for electrical circuits
US6388324B2 (en) 1998-08-31 2002-05-14 Arizona Board Of Regents Self-repairing interconnections for electrical circuits
US6825489B2 (en) 2001-04-06 2004-11-30 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
US6635914B2 (en) 2000-09-08 2003-10-21 Axon Technologies Corp. Microelectronic programmable device and methods of forming and programming the same
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6177338B1 (en) 1999-02-08 2001-01-23 Taiwan Semiconductor Manufacturing Company Two step barrier process
US6072716A (en) 1999-04-14 2000-06-06 Massachusetts Institute Of Technology Memory structures and methods of making same
US6143604A (en) 1999-06-04 2000-11-07 Taiwan Semiconductor Manufacturing Company Method for fabricating small-size two-step contacts for word-line strapping on dynamic random access memory (DRAM)
US6350679B1 (en) 1999-08-03 2002-02-26 Micron Technology, Inc. Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry
US20030107105A1 (en) 1999-08-31 2003-06-12 Kozicki Michael N. Programmable chip-to-substrate interconnect structure and device and method of forming same
US6423628B1 (en) 1999-10-22 2002-07-23 Lsi Logic Corporation Method of forming integrated circuit structure having low dielectric constant material and having silicon oxynitride caps over closely spaced apart metal lines
US6914802B2 (en) 2000-02-11 2005-07-05 Axon Technologies Corporation Microelectronic photonic structure and device and method of forming the same
US6865117B2 (en) 2000-02-11 2005-03-08 Axon Technologies Corporation Programming circuit for a programmable microelectronic device, system including the circuit, and method of forming the same
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
WO2002021542A1 (en) * 2000-09-08 2002-03-14 Axon Technologies Corporation Microelectronic programmable device and methods of forming and programming the same
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6563164B2 (en) 2000-09-29 2003-05-13 Ovonyx, Inc. Compositionally modified resistive electrode
US6404665B1 (en) 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6653193B2 (en) * 2000-12-08 2003-11-25 Micron Technology, Inc. Resistance variable device
US6649928B2 (en) 2000-12-13 2003-11-18 Intel Corporation Method to selectively remove one side of a conductive bottom electrode of a phase-change memory cell and structure obtained thereby
US6696355B2 (en) 2000-12-14 2004-02-24 Ovonyx, Inc. Method to selectively increase the top resistance of the lower programming electrode in a phase-change memory
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6437383B1 (en) 2000-12-21 2002-08-20 Intel Corporation Dual trench isolation for a phase-change memory cell and method of making same
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US6646297B2 (en) 2000-12-26 2003-11-11 Ovonyx, Inc. Lower electrode isolation in a double-wide trench
US6531373B2 (en) 2000-12-27 2003-03-11 Ovonyx, Inc. Method of forming a phase-change memory cell using silicon on insulator low electrode in charcogenide elements
US6687427B2 (en) 2000-12-29 2004-02-03 Intel Corporation Optic switch
US6638820B2 (en) 2001-02-08 2003-10-28 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of precluding diffusion of a metal into adjacent chalcogenide material, and chalcogenide comprising devices
JP3884266B2 (ja) * 2001-02-19 2007-02-21 株式会社東芝 半導体メモリ装置及びその製造方法
US6727192B2 (en) 2001-03-01 2004-04-27 Micron Technology, Inc. Methods of metal doping a chalcogenide material
US6348365B1 (en) 2001-03-02 2002-02-19 Micron Technology, Inc. PCRAM cell manufacturing
US6818481B2 (en) 2001-03-07 2004-11-16 Micron Technology, Inc. Method to manufacture a buried electrode PCRAM cell
US6734455B2 (en) * 2001-03-15 2004-05-11 Micron Technology, Inc. Agglomeration elimination for metal sputter deposition of chalcogenides
US6473332B1 (en) 2001-04-04 2002-10-29 The University Of Houston System Electrically variable multi-state resistance computing
WO2002082452A2 (en) * 2001-04-06 2002-10-17 Axon Technologies Corporation Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same
DE60220912T2 (de) 2001-05-07 2008-02-28 Advanced Micro Devices, Inc., Sunnyvale Speichervorrichtung mit einem sich selbst einbauenden polymer und verfahren zur herstellung derselben
US6480438B1 (en) 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6462984B1 (en) 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6570784B2 (en) 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6511862B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Modified contact for programmable devices
US6511867B2 (en) 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6514805B2 (en) 2001-06-30 2003-02-04 Intel Corporation Trench sidewall profile for device isolation
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6642102B2 (en) 2001-06-30 2003-11-04 Intel Corporation Barrier material encapsulation of programmable material
US6951805B2 (en) 2001-08-01 2005-10-04 Micron Technology, Inc. Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry
US6590807B2 (en) 2001-08-02 2003-07-08 Intel Corporation Method for reading a structural phase-change memory
US6737312B2 (en) * 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6784018B2 (en) * 2001-08-29 2004-08-31 Micron Technology, Inc. Method of forming chalcogenide comprising devices and method of forming a programmable memory cell of memory circuitry
US6955940B2 (en) * 2001-08-29 2005-10-18 Micron Technology, Inc. Method of forming chalcogenide comprising devices
US6881623B2 (en) * 2001-08-29 2005-04-19 Micron Technology, Inc. Method of forming chalcogenide comprising devices, method of forming a programmable memory cell of memory circuitry, and a chalcogenide comprising device
US6646902B2 (en) * 2001-08-30 2003-11-11 Micron Technology, Inc. Method of retaining memory state in a programmable conductor RAM
US6709958B2 (en) * 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US20030047765A1 (en) * 2001-08-30 2003-03-13 Campbell Kristy A. Stoichiometry for chalcogenide glasses useful for memory devices and method of formation
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
EP1428212A4 (en) 2001-09-01 2008-01-09 Energy Conversion Devices Inc STORING DATA INCREASED IN OPTICAL MEMORY AND RECOVERY SYSTEMS USING BLUE LASERS AND / OR PLASMON LENSES
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6690026B2 (en) 2001-09-28 2004-02-10 Intel Corporation Method of fabricating a three-dimensional array of active media
WO2003032392A2 (en) 2001-10-09 2003-04-17 Axon Technologies Corporation Programmable microelectronic device, structure, and system, and method of forming the same
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
DE60212679D1 (de) 2001-10-26 2006-08-03 Univ Arizona Programmierbare oberflächenkontrollbauelemente sowie deren anwendung
US6545907B1 (en) 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6576921B2 (en) 2001-11-08 2003-06-10 Intel Corporation Isolating phase change material memory cells
US6815818B2 (en) * 2001-11-19 2004-11-09 Micron Technology, Inc. Electrode structure for use in an integrated circuit
US6791859B2 (en) * 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6625054B2 (en) 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory
US6667900B2 (en) 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
WO2003079463A2 (en) 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6671710B2 (en) 2002-05-10 2003-12-30 Energy Conversion Devices, Inc. Methods of computing with digital multistate phase change materials
US6918382B2 (en) 2002-08-26 2005-07-19 Energy Conversion Devices, Inc. Hydrogen powered scooter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000512058A (ja) * 1996-05-30 2000-09-12 アクソン テクノロジーズ コーポレイション プログラマブルメタライゼーションセル構造およびその作製方法
JP2001506426A (ja) * 1997-10-22 2001-05-15 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 半導体メモリーデバイス
JP2001525606A (ja) * 1997-12-04 2001-12-11 アクソン テクノロジーズ コーポレイション プログラム可能なサブサーフェス集合メタライゼーション構造およびその作製方法
JP2002530850A (ja) * 1998-11-16 2002-09-17 マトリックス セミコンダクター インコーポレーテッド 垂直スタック型フィールド・プログラマブル不揮発性メモリおよびその製造方法
WO2000048196A1 (en) * 1999-02-11 2000-08-17 Arizona Board Of Regents Programmable microelectronic devices and methods of forming and programming same
JP2001189431A (ja) * 1999-12-28 2001-07-10 Seiko Epson Corp メモリのセル構造及びメモリデバイス

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166976A (ja) * 2003-12-03 2005-06-23 Sony Corp 記憶装置
JP4608875B2 (ja) * 2003-12-03 2011-01-12 ソニー株式会社 記憶装置
JP2011101025A (ja) * 2005-02-28 2011-05-19 Semiconductor Energy Lab Co Ltd 半導体装置
JP2009530817A (ja) * 2006-03-17 2009-08-27 マイクロン テクノロジー， インク． 低消費電力相変化メモリとその形成方法
JP2008060569A (ja) * 2006-08-29 2008-03-13 Internatl Business Mach Corp <Ibm> シリコン・オン・インシュレータ基板上に形成された薄膜相変化メモリ・セル、その形成方法、および１つ以上のメモリ・セルを含む集積回路
JP2010531062A (ja) * 2007-06-22 2010-09-16 オヴォニクス，インコーポレイテッド 改善動作特性を有する多層カルコゲナイド及び関連デバイス
JP2011204744A (ja) * 2010-03-24 2011-10-13 Toshiba Corp 半導体記憶装置
JP2012199336A (ja) * 2011-03-18 2012-10-18 Sony Corp 記憶素子および記憶装置
US9203018B2 (en) 2011-03-18 2015-12-01 Sony Corporation Memory element and memory device

Also Published As

Publication number Publication date
US7498231B2 (en) 2009-03-03
EP1476876A1 (en) 2004-11-17
CN100449644C (zh) 2009-01-07
US6908808B2 (en) 2005-06-21
KR20040083457A (ko) 2004-10-01
DE60312961T2 (de) 2007-12-13
CN101414659B (zh) 2010-11-03
US20030156452A1 (en) 2003-08-21
US6809362B2 (en) 2004-10-26
TW587347B (en) 2004-05-11
AU2003212907A1 (en) 2003-09-09
US20040223357A1 (en) 2004-11-11
TW200304235A (en) 2003-09-16
US20050157567A1 (en) 2005-07-21
CN101414659A (zh) 2009-04-22
KR100635366B1 (ko) 2006-10-17
ATE358876T1 (de) 2007-04-15
US7202520B2 (en) 2007-04-10
CN1647209A (zh) 2005-07-27
DE60312961D1 (de) 2007-05-16
EP1476876B1 (en) 2007-04-04
US20070128792A1 (en) 2007-06-07
WO2003073428A1 (en) 2003-09-04

Similar Documents

Publication Publication Date Title
KR100635366B1 (ko) 다수의 데이터 상태 메모리 셀
CN108806746B (zh) 混合式交叉点存储器装置及其操作方法
US7701759B2 (en) Memory cell device and programming methods
US8605495B2 (en) Isolation device free memory
US8228721B2 (en) Refresh circuitry for phase change memory
US6943395B2 (en) Phase random access memory with high density
US20080273370A1 (en) Integrated Circuit, Method of Operating an Integrated Circuit, Memory Cell Array, and Memory Module
US20090079009A1 (en) Memory device, memory circuit and semiconductor integrated circuit having variable resistance
US20040235204A1 (en) Programmable structure, an array including the structure, and methods of forming the same
JP2001502848A (ja) 相変化性メモリ材料と誘電材料との混合物から成る複合メモリ材料
US20120170359A1 (en) Phase Change Memory With Fast Write Characteristics
US7706201B2 (en) Integrated circuit with Resistivity changing memory cells and methods of operating the same
US20090213643A1 (en) Integrated Circuit and Method of Improved Determining a Memory State of a Memory Cell
US10255953B2 (en) Bi-directional RRAM decoder-driver
CN115458009A (zh) 锥形存储器单元轮廓
US20080247217A1 (en) Integrated circuit, memory cell array, memory module, method of operating an integrated circuit, and computing system
EP1768187B1 (en) Microelectronic device with storage elements and method of producing the same
CN112086116A (zh) 存储单元、存储单元的控制方法以及存储芯片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081105

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081112

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20081205

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20081212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100105

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100405

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20100405

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100420

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20100405

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100603

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20110106

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110614