JP2005514794A - ドープカラムを含む高電圧電力ｍｏｓｆｅｔ - Google Patents
ドープカラムを含む高電圧電力ｍｏｓｆｅｔ Download PDFInfo
- Publication number
- JP2005514794A JP2005514794A JP2003558933A JP2003558933A JP2005514794A JP 2005514794 A JP2005514794 A JP 2005514794A JP 2003558933 A JP2003558933 A JP 2003558933A JP 2003558933 A JP2003558933 A JP 2003558933A JP 2005514794 A JP2005514794 A JP 2005514794A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- region
- conductivity type
- doped
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000463 material Substances 0.000 claims abstract description 32
- 239000002019 doping agent Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 40
- 210000000746 body region Anatomy 0.000 claims description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 10
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000003989 dielectric material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 230000000873 masking effect Effects 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 description 12
- 230000015556 catabolic process Effects 0.000 description 8
- 238000002513 implantation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Images
Classifications
-
- H01L29/74—
-
- H01L29/7802—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
-
- H01L27/04—
-
- H01L29/0634—
-
- H01L29/66712—
-
- H01L29/0649—
-
- H01L29/1095—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Composite Materials (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】ドープカラムを含む高電圧電力ＭＯＳＦＥＴを提供する。
【解決手段】電力半導体装置は、第１の導電型の基板（５０２）と、基板上に配置される電圧維持領域とを含む。電圧維持領域は、第１の導電型のエピタキシャル層（５０１）、および、エピタキシャル層に位置する少なくとも１つのトレンチ（５２０）を含む。第２の導電型のドーパントを有する少なくとも１つのドープカラム（５４０）は、トレンチの側壁に隣接するエピタキシャル層に位置する。カラムは、互いに対して垂直方向に配置され、互いに対して拡散される複数のドープ層（５２８、５３０、５３２、５３４）より形成される。充填材料が供給され、トレンチが略充填される。接合を間に定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に形成される。
【解決手段】電力半導体装置は、第１の導電型の基板（５０２）と、基板上に配置される電圧維持領域とを含む。電圧維持領域は、第１の導電型のエピタキシャル層（５０１）、および、エピタキシャル層に位置する少なくとも１つのトレンチ（５２０）を含む。第２の導電型のドーパントを有する少なくとも１つのドープカラム（５４０）は、トレンチの側壁に隣接するエピタキシャル層に位置する。カラムは、互いに対して垂直方向に配置され、互いに対して拡散される複数のドープ層（５２８、５３０、５３２、５３４）より形成される。充填材料が供給され、トレンチが略充填される。接合を間に定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に形成される。
Description
本願は、２００１年１０月４日に米国特許庁に出願された「フローティングアイランド電圧維持層を有する電力半導体装置の製造方法（Method for Fabricating a Power Semiconductor Device Having a Floating Island Voltage Sustaining Layer）」なる名称の同時継続米国特許出願第０９／９７０，９７２号に関する。
本願は、２００１年１２月３１日に米国特許庁に出願された「急速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ＭＯＳＦＥＴの製造方法（Method for Fabricating A High Voltage Power MOSFET Having A Voltage Sustaining Region That Includes Doped Columns Formed by Rapid Diffusion）」なる名称の同時継続米国特許出願第１０／０３９，０６８号に関する。
本発明は一般的に半導体装置に関し、より特定的には電力ＭOＳＦＥＴ装置に関する。
電力ＭＯＳＦＥＴ装置は、自動車の電気システム、電源、および、電力管理適用のような用途に用いられる。このような装置は、オフ状態では高電圧を維持し、オン状態では低電圧降下および高電流を有するべきである。
図１は、Ｎ−チャネル電力ＭＯＳＦＥＴの典型的な構造を例示する。Ｎ＋シリコン基板２上に形成されるＮ−エピタキシャルシリコン層１は、デバイスの２つのＭＯＳＦＥＴセルに対してｐ−ボディ領域５ａおよび６ａ、ならびに、Ｎ＋ソース領域７および８を含む。ｐ−ボディ領域５および６は、深いｐ−ボディ領域５ｂおよび６ｂを含んでもよい。ソース−ボディ電極１２は、エピタキシャル層１のある表面部分上に延在し、ソースとボディ領域に接触する。両セルのＮ型ドレインは、図１の上部半導体表面にまで延在するＮ−エピタキシャル層１の部分によって形成される。ドレイン電極はＮ＋基板２の底部に設けられる。典型的にはポリシリコンよりなる絶縁ゲート電極１８は、ボディ、および、デバイスのドレインの一部分上に主に配置され、多くの場合二酸化珪素である誘電体の薄層によってボディおよびドレインから分離されている。ソースおよびボディ電極に対してゲートに適当な正の電圧が印加されると、ボディ領域の表面においてソースとドレインとの間にチャネルが形成される。
図１に示す従来のＭＯＳＦＥＴのオン抵抗は、エピタキシャル層１におけるドリフト域抵抗によって主に決定される。ドリフト域抵抗は、反対に、エピタキシャル層１のドーピングおよび層の厚さによって決定される。しかしながら、装置のブレークダウン電圧を上昇させるためには、エピタキシャル層１のドーピング濃度が減少され、層の厚さが増加されなくてはならない。図２に示す曲線２０は、従来のＭＯＳＦＥＴにおけるブレークダウン電圧の関数として単位面積当たりのオン抵抗を示す。残念ながら、曲線２０が示すように、ブレークダウン電圧が上昇するとデバイスのオン抵抗は急速に増加する。この抵抗の急速な増加は、ＭＯＳＦＥＴがより高電圧、特に、数百ボルト以上の電圧で動作されるべきときに問題を生ずる。
図３は、オン抵抗が減少された、高電圧で動作されるよう設計されたＭＯＳＦＥＴを示す。同ＭＯＳＦＥＴは、Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ ＩＤＥＭ，１９９８，ｐ．６８３の文書Ｎｏ．２６．２に記載されている。同ＭＯＳＦＥＴは、ボディ領域５および６の下からデバイスのドリフト領域まで延在するｐ型ドープ領域４０および４２を含む以外では図１に示す従来のＭＯＳＦＥＴと類似する。ｐ型ドープ領域４０および４２は、ｐ型ドープ領域４０および４２に隣接するエピタキシャル層１の部分によって画定されるｎ型ドープカラムによって分離されるカラム(column)をドリフト領域中に画定する。反対のドーピング型の交互のカラムにより、従来のＭＯＳＦＥＴのように垂直方向だけでなく水平方向にも逆電圧が生ずる。その結果、同デバイスは、エピタキシャル層１の層の厚さを減少させ、ドリフト域においてドーピング濃度を増加させて、従来の装置と同じ逆電圧を実現することができる。図２の曲線２５は、図３に示すＭＯＳＦＥＴのブレークダウン電圧の関数として単位面積当たりのオン抵抗を示す。より高い動作電圧では、同デバイスのオン抵抗は、図１に示す装置に対して実質的に減少され、ブレークダウン電圧と本質的に線形に増加することが明らかである。
図３に示すデバイスの改善された動作特性は、トランジスタのドリフト領域における電荷補償に基づく。つまり、ドリフト領域におけるドーピングは、例えば、１桁以上に実質的に増加され、反対のドーピング型のカラムを追加することによって追加的な電荷が相殺される。それにより、トランジスタのブロッキング電圧は変更されないままとなる。電荷補償用カラムは、デバイスがオンの状態では電流の伝導に寄与しない。トランジスタのこれらの望ましい特性は、反対のドーピング型の隣接するカラム間で実現される電荷補償の度合いに大きく依存する。残念ながら、カラムのドーパント勾配における不均一性は、その加工中の処理パラメータの制御の限界により回避することが困難である。例えば、カラムと基板との間のインターフェース、および、カラムとｐ−ボディ領域との間のインターフェースでの拡散は、これらインターフェースの近傍にあるカラムの部分のドーパント濃度を変化させる。
図３に示す構造は、適当なドーパントの導入によってそれぞれ後続される多数のエピタキシャル堆積工程を含む処理シーケンスで加工される。残念ながら、エピタキシャル堆積工程は、実施するには高価であり、したがって、この構造は製造するには高価である。これらの装置を加工する別の技法は同時出願米国特許出願第０９／９７０，９７２号に開示され、同出願ではトレンチは異なる深さに連続的にエッチングされる。各エッチング工程の後、トレンチの底部にドーパント材料が注入され、拡散され、集合的に図３に示すｐ−型ドープ領域４０および４２のように機能する一連のドープ領域（いわゆる「フローティングアイランド」）が形成される。しかしながら、フローティングアイランド技法を用いるデバイスのオン抵抗は、連続的なカラムを用いる同一のデバイスほど低くない。
したがって、より安価に生産されるよう最小限の数のエピタキシャル堆積工程を必要とし、装置のドリフト領域において反対のドーピング型の隣接するカラムで高度の電荷補償が実現され得るよう処理パラメータの十分な制御を可能にする、図３に示すＭＯＳＦＥＴ構造を製造する方法を提供することが望ましい。
［発明の概要］
本発明によると、電力半導体装置を形成する方法が提供される。同方法では、最初に第１の導電型の基板が設けられ、続いて、基板上に電圧維持領域が形成される。電圧維持領域は、基板上に第１の導電型のエピタキシャル層が堆積され、少なくとも１つのトレンチをエピタキシャル層に形成されることにより得られる。バリア材料がトレンチの壁に沿って堆積される。第２の導電型のドーパントがバリア材料を通ってトレンチの底部に隣接し、且つ、下にあるエピタキシャル層の部分中に注入される。ドーパントは、拡散され、エピタキシャル層に第１のドープ層が形成され、バリア材料が少なくともトレンチの底部から除去される。トレンチは第１のドープ層を通ってエッチングされる。第２のドープ層が第１のドープ層と同様に形成される。第２のドープ層は第１のドープ層の垂直方向に下の位置にある。充填材料はトレンチに堆積されトレンチが略充填される。第１および第２のドープ層中のドーパントは拡散され、第１および第２のドープ層が互いに対してオーバーラップされ、電圧維持領域が完成される。最後に、間に接合を定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に形成される。
本発明によると、電力半導体装置を形成する方法が提供される。同方法では、最初に第１の導電型の基板が設けられ、続いて、基板上に電圧維持領域が形成される。電圧維持領域は、基板上に第１の導電型のエピタキシャル層が堆積され、少なくとも１つのトレンチをエピタキシャル層に形成されることにより得られる。バリア材料がトレンチの壁に沿って堆積される。第２の導電型のドーパントがバリア材料を通ってトレンチの底部に隣接し、且つ、下にあるエピタキシャル層の部分中に注入される。ドーパントは、拡散され、エピタキシャル層に第１のドープ層が形成され、バリア材料が少なくともトレンチの底部から除去される。トレンチは第１のドープ層を通ってエッチングされる。第２のドープ層が第１のドープ層と同様に形成される。第２のドープ層は第１のドープ層の垂直方向に下の位置にある。充填材料はトレンチに堆積されトレンチが略充填される。第１および第２のドープ層中のドーパントは拡散され、第１および第２のドープ層が互いに対してオーバーラップされ、電圧維持領域が完成される。最後に、間に接合を定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に形成される。
本発明による方法で形成される電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳ、および、トレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、バイポーラトランジスタ、および、ダイオードからなる群から選択され得る。
本発明の別の態様によると、電力半導体装置が提供される。前記デバイスは、第１の導電型の基板と、基板上に堆積される電圧維持領域とを有する。電圧維持領域は、第１の導電型のエピタキシャル層、および、エピタキシャル層に位置する少なくとも１つのトレンチを含む。第２の導電型のドーパントを有する少なくとも１つのドープカラムは、トレンチの側壁に隣接するエピタキシャル層に位置される。カラムは、互いに対して垂直方向に配置され、互いに対して拡散される複数のドープ層から形成される。充填材料が供給され、充填材料は、トレンチを略充填する。接合を間に定めるよう第２の導電型の少なくとも１つの領域が電圧維持領域上に堆積される。
本発明によると、半導体電力装置の電圧維持層にｐ型カラムを形成する方法は、一般的に次のように説明される。最初に、デバイスの電圧維持領域を形成するエピタキシャル層に１つ以上のトレンチがエッチングされる。各トレンチは、ドープカラムが位置すべき場所で中心化される。カラムの第１のドープ部分は、トレンチの底部にｐ型ドーパント材料を注入することで形成される。注入された材料は、トレンチの底部に直ぐ隣接し、且つ、下に位置する電圧維持領域の部分に拡散される。トレンチは、その後、より深くエッチングされ、ｐ型ドーパント材料を再び注入し拡散することでカラムの第２のドープ部分が形成される。上述の処理は、各カラムの所望数の垂直に配置されたセグメントが形成されるまで繰り返される。トレンチは、デバイスの特性に悪影響を与えない材料で充填される。トレンチを充填する材料に使用され得る典型的な材料は、高抵抗のポリシリコン、二酸化珪素のような誘電体、または、他の材料あるいは材料の組み合わせを含む。最後に、隣接するドープ部分が互いに対してオーバーラップするよう熱拡散工程が実施され、図３に示すタイプの連続的なドープカラムが形成される。
図３に示す電力半導体装置は、図４（ａ）〜図４（ｆ）に示す以下の例示的な工程に従って製造され得る。
最初に、従来のＮ＋ドープ基板５０２上にＮ−型ドープエピタキシャル層５０１が成長される。エピタキシャル層５０１は、５〜４０ｏｈｍ-ｃｍの抵抗を有する４００〜８００Ｖデバイスに対して典型的には１５〜５０ミクロンの厚さを有する。次に、エピタキシャル層５０１の表面が誘電体層で被覆されることで誘電体マスキング層が形成され、続いて、トレンチ５２０の位置を画定するマスク部分を残すように従来通り露光されパターン化される。トレンチ５２０は、例えば、５〜１５ミクロンの範囲にある最初の深さまで反応性イオンエッチングによってマスク開口部を通じてドライエッチングされる。一般的に、トレンチの深さは、加工処理の最後に最終的な拡散工程が実施された後、異なるドープ部分が隣接するドープ部分とオーバーラップするよう選択されるべきである。一般的に、トレンチの深さ、ドーパント量、ならびに、拡散処理の大きさおよび持続時間は、所望の電荷補償を実現するよう選択されるべきである。
各トレンチの側壁は、必要であれば円滑化される。最初に、反応性イオンエッチング処理によって生ずる損傷を排除するようトレンチの側壁から酸化膜（典型的には約５００〜１０００Ａ）の薄層を除去するためにドライ化学エッチングが使用され得る。次に、トレンチ５２０上に犠牲二酸化珪素層が成長される。犠牲層は、バッファ酸化膜エッチングまたはＨＦエッチングのいずれか一方によって除去され、結果として生ずるトレンチの側壁は可能な限り円滑になる。
図４（ｂ）では、トレンチ５２０上に二酸化珪素の層５２４が成長される。二酸化珪素層５２４の厚さは、注入された原子がトレンチの底部に隣接し、且つ、下にあるシリコンに堆積されるようトレンチ５２０の底部にある酸化物層５２４を貫通することを可能にする一方で、注入された原子がトレンチ５２０の側壁に隣接し、且つ、下にあるシリコンを貫通することを防止するに十分でなくてはならない。次に、ボロンのようなドーパント５２８がトレンチ５２０の底部にある酸化物層を通って注入される。ドーパントのドーズ量および注入エネルギーは、後続する拡散およびエッチング工程が実施された後にエピタキシャル層５０１に残留するドーパントの量が結果として得られるデバイスのブレークダウン要件を満たすよう選択されるべきである。次に、図４（ｃ）では、注入されたドーパント５２８を垂直方向および横方向の両方に「ドライブイン」するよう高温拡散工程が実施される。酸化物層５２４がトレンチ５２０の底部から除去される。酸化物層５２４は、トレンチ５２０の側壁から除去されてもよく、または、除去されなくてもよい。
図４（ｄ）では、トレンチ５２０の深さは、加工処理の最後に最終的な拡散工程が実施された後、後続して形成されるドープ部分が互いとオーバーラップすることを可能にする量よりも少ない量だけ増加される。次に、トレンチの壁に酸化物層が成長され、トレンチの底部を通ってドーパントが注入され、拡散され、トレンチの底部から酸化物層が除去される工程が繰り返されることで、カラムの第２のドープセグメントが形成される。この処理は、所望のブレークダウン電圧を提供するために適当な数のドープセグメントを形成するに必要なだけ繰り返され得る。例えば、図４（ｄ）では、４つのドープセグメント５２８、５３０、５３２、および、５３４が示される。図４ｄ（ｉ）に示すように、トレンチのエッチング処理は、最後のドープセグメント５３４の形成に先立って完了される。あるいは、図４ｄ（ｉｉ）に示すように、トレンチは、最後のドープセグメント５３４が形成された後、最後のドープセグメント５３４中をエッチングするよう更なるエッチング工程を受けてもよく、ドープセグメントの適度な合計電荷量およびオーバーラップが実現されることを確実にする。
最後に、トレンチ５２０はデバイスの特性に悪影響を与えない材料で充填される。典型的な材料は、熱的に成長される二酸化珪素、二酸化珪素および窒化珪素のような堆積される誘電体、または、これらまたは他の材料の熱的に成長される層および堆積される層の組み合わせ、高抵抗の単結晶シリコン、高抵抗のポリシリコン、または、熱酸化膜、堆積される誘電体、および、高抵抗のポリシリコンのサンドイッチを含むがこれらに制限されない。トレンチは、堆積ガラス単独で、または、前述の材料のいずれか１つまたはそれ以上と組み合わされて充填されてもよい。高抵抗のポリシリコンが使用される場合、高抵抗のポリシリコンは高温アニール工程のような再結晶手順を用いて単結晶シリコンに変換され得る。
最後に、図４ｆ（ｉ）および図４ｆ（ｉｉ）に示すように、構造の表面が平坦化された後、構造は、高温拡散工程を受け、ドープセグメントがオーバーラップされ、連続的なドープカラム５４０が形成される。
図４ｆ（ｉ）および図４ｆ（ｉｉ）に示す構造を結果として生ずる処理工程の前述のシーケンスは、任意の数の異なる電力半導体装置が形成され得るｐ型ドープカラムを有する電圧維持層を提供する。前述した通り、このような電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳ、および、トレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、および他のＭＯＳゲート装置を含む。例えば、図３は、本発明の原理に従って構成されるドープカラムを含む電圧維持層を有するＭＯＳＦＥＴの例を示す。図４はドープカラムを形成するために使用される単一のトレンチを示すが、本発明は任意の数のドープカラムを形成するための単一のまたは多数のトレンチを有する電圧維持領域を含むことに注意を要する。例えば、ドープカラムまたは複数のカラムは、ゲートの中心の下、または、デバイスのオン抵抗を減少させるに適当な他の位置に位置され得る。
一旦電圧維持領域およびドープカラムまたは複数のカラムが図４に示すように形成されると、図３に示すＭＯＳＦＥＴが次のように完成され得る。ゲート酸化膜は、活性領域マスクが形成された後に成長される。次に、多結晶シリコンの層が堆積され、ドープされ、酸化される。ポリシリコン層はマスクされ、ゲート領域が形成される。ｐ＋ドープの深いボディ領域５ｂおよび６ｂは、従来のマスキング、注入、および、拡散工程を経て形成される。例えば、ｐ＋ドープ深いボディ領域は、約１×１０１４〜５×１０１５／ｃｍ２のドーズ量、２０〜２００ＫｅＶでボロン注入される。浅いボディ領域５ａおよび６ａも同様に形成される。この領域に対する注入量は、２０〜１００ＫｅＶのエネルギーで１×１０１３〜５×１０１４／ｃｍ２である。
次に、ソース領域７および８を画定するパターン化されたマスキング層を形成するためにフォトレジストマスキング処理が使用される。続いて、ソース領域７および８が注入および拡散処理によって形成される。例えば、ソース領域には、典型的には２×１０１５〜１．２×１０１６／ｃｍ２の範囲の濃度まで２０〜１００ＫｅＶでヒ素が注入され得る。注入後、ヒ素は約０．５〜２．０ミクロンの深さまで拡散される。ボディ領域の深さは、典型的には約１〜３ミクロンの範囲にあり、ｐ＋ドープの深いボディ領域（存在した場合）はそれよりも若干深い。ＤＭＯＳトランジスタは、酸化物層をエッチングして表面上に接触開口部を形成することで従来のように完成される。ソース−ボディ電極およびゲート電極を画定するために金属化層も堆積され、マスキングされる。更に、パッド接触部を画定するためにパッドマスクが使用される。最後に、ドレイン接触層が基板の底表面に形成される。
電力ＭＯＳＦＥＴを加工する特定の処理シーケンスを記載したが、本発明の範囲内で他の処理シーケンスも使用し得ることに注意する。例えば、深いｐ＋ドープボディ領域は、ゲート領域が画定される前に形成されてもよい。更に、トレンチが形成される前に深いｐ＋ドープボディ領域が形成されることも可能である。幾つかのＤＭＯＳ構造では、ｐ＋ドープの深いボディ領域は、ｐ−ドープボディ領域より浅くてもよく、または、幾つかの場合では、ｐ＋ドープボディ領域がなくてもよい。
本願では様々な実施例が特定的に例示され説明されているが、本発明の変更例および変形例も上述の教授に包含され、本発明の精神および意図する範囲から逸脱することなく添付の特許請求の範囲の範囲内にあることを理解するであろう。例えば、様々な半導体領域の伝導性が本願記載の半導体領域の伝導性と反対にされる、本発明による電力半導体装置が提供されてもよい。更に、本発明による装置を加工するために要求される典型的な工程を例示するために縦型ＤＭＯＳトランジスタが用いられているが、他のＤＭＯＳ ＦＥＴおよびダイオード、バイポーラトランジスタ、電力ＪＧＥＴ、ＩＧＢＴ、ＭＣＴ、および、他のＭＯＳゲート電力装置のような他の電力半導体装置が上述の教示に従って加工されてもよい。
５０１…Ｎ−型ドープエピタキシャル層、５０２…Ｎ＋ドープ基板、５２０…トレンチ、５２４…二酸化珪素の層、５２８…ドーパント、５２８、５３０、５３２、５３４…ドープセグメント、５４０…連続的なドープカラム
Claims (27)
- 電力半導体装置を形成する方法であって、
Ａ．第１または第２の導電型の基板を用意する工程と；
Ｂ．
１．前記基板上に第１の導電型を有するエピタキシャル層を堆積し、
２．前記エピタキシャル層に少なくとも１つのトレンチを形成し、
３．前記トレンチの壁に沿ってバリア材料を堆積し、
４．前記バリア材料を通って前記トレンチの底部に隣接し、且つ、下にある前記エピタキシャル層の部分に第２の導電型のドーパントを注入し、
５．前記ドーパントを拡散して、前記エピタキシャル層に第１のドープ層を形成し、
６．少なくとも前記トレンチの前記底部から前記バリア材料を除去し、
７．前記第１のドープ層を通って前記トレンチをエッチングし、前記（Ｂ．３）から（Ｂ．６）を繰り返して前記第１のドープ層の垂直方向に下の位置に第２のドープ層を形成し、
８．前記トレンチに充填材料を堆積し前記トレンチを略充填し、
９．前記ドーパントを前記第１および前記第２のドープ層に拡散し、前記第１のおよび前記第２のドープ層を互いに対してオーバーラップさせる、
ことによって前記基板上に電圧維持領域を形成する工程と；および
Ｃ．前記電圧維持領域上に前記第２の導電型の少なくとも１つの領域を形成して接合を間に定め工程と、
を備える方法。 - 前記第２のドープ層を通って前記トレンチをエッチングする工程を更に備える、請求項１記載の方法。
- 前記工程Ｃは更に、
ゲート誘電体領域の上にゲートコンダクタを形成する工程と、
前記エピタキシャル層に第２の導電型を有する第１および第２のボディ領域を形成してドリフト領域を間に画定する工程と、
前記第１および前記第２のボディ領域それぞれに前記第１の導電型の第１および第２のソース領域を形成する工程と、
を更に備える、請求項１記載の方法。 - 前記バリア材料は酸化物材料である、請求項１記載の方法。
- 前記酸化物材料は二酸化珪素である、請求項４記載の方法。
- 前記トレンチを充填する前記材料は高抵抗のポリシリコンである、請求項１記載の方法。
- 前記トレンチを充填する前記材料は誘電体材料である、請求項１記載の方法。
- 前記誘電体材料は二酸化珪素である、請求項７記載の方法。
- 前記誘電体材料は窒化珪素である、請求項７記載の方法。
- 前記ドーパントはボロンである、請求項１記載の方法。
- 前記ボディ領域は深いボディ領域を含む、請求項３記載の方法。
- 前記トレンチは、少なくとも１つのトレンチを画定するマスキング層を設け、前記マスキング層によって画定される前記トレンチをエッチングすることで形成される、請求項１記載の方法。
- 前記ボディ領域は前記基板にドーパントを注入し拡散することで形成される、請求項３記載の方法。
- 前記電力半導体装置は、縦型ＤＭＯＳ、Ｖ溝ＤＭＯＳおよびトレンチＤＭＯＳ ＭＯＳＦＥＴ、ＩＧＢＴ、および、バイポーラトランジスタからなる群から選択される、請求項１記載の方法。
- 請求項１記載の方法により形成される電力半導体装置。
- 請求項６記載の方法により形成される電力半導体装置。
- 請求項１４記載の方法により形成される電力半導体装置。
- 第１または第２の導電型の基板と；
前記基板上に配置される電圧維持領域とを備え、前記電圧維持領域は、
第１の導電型を有するエピタキシャル層と、
前記エピタキシャル層に位置にする少なくとも１つのトレンチと、
第２の導電型のドーパントを有する少なくとも１つのドープカラムであって、前記カラムは互いに対して拡散される複数のドープ層より形成され、前記ドープ層は前記トレンチの側壁に隣接する前記エピタキシャル層に位置し、互いに垂直方向に配置され、
前記トレンチを略充填する充填材料と、および、
接合を間に定めるよう前記電圧維持領域上に配置される前記第２の導電型の少なくとも１つの領域とを含む、電力半導体装置。 - 前記少なくとも１つの領域は、更に、
ゲート誘電体および前記ゲート誘電体の上に配置されるゲートコンダクタと、
ドリフト領域を間に画定するよう前記エピタキシャル層に位置する第２の導電型の第１および第２のボディ領域と、
前記第１および第２のボディ領域にそれぞれ位置する前記第１の導電型の第１および第２のソース領域とを含む、請求項１８記載の装置。 - 前記トレンチを充填する前記材料は高抵抗のポリシリコンである、請求項１８記載の装置。
- 前記トレンチを充填する前記材料は誘電体材料である、請求項１８記載の装置。
- 前記誘電体材料は二酸化珪素である、請求項２１記載の装置。
- 前記誘電体材料は窒化珪素である、請求項２１記載の装置。
- 前記ドーパントはボロンである、請求項１８記載の装置。
- 前記ボディ領域は深いボディ領域を含む、請求項２０記載の装置。
- 前記トレンチは円形の断面を有する、請求項１８記載の装置。
- 前記トレンチは、四角形、三角形、八角形、および、六角形からなる群から選択される断面形状を有する、請求項１８記載の装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/038,845 | 2001-12-31 | ||
| US10/038,845 US6656797B2 (en) | 2001-12-31 | 2001-12-31 | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and ion implantation |
| PCT/US2002/041790 WO2003058722A1 (en) | 2001-12-31 | 2002-12-30 | High voltage power mosfet includes doped columns |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005514794A true JP2005514794A (ja) | 2005-05-19 |
| JP4741187B2 JP4741187B2 (ja) | 2011-08-03 |
Family
ID=21902232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003558933A Expired - Fee Related JP4741187B2 (ja) | 2001-12-31 | 2002-12-30 | ドープカラムを含む高電圧電力ｍｏｓｆｅｔ |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US6656797B2 (ja) |
| EP (1) | EP1468452B1 (ja) |
| JP (1) | JP4741187B2 (ja) |
| KR (1) | KR100990294B1 (ja) |
| CN (1) | CN100342544C (ja) |
| AU (1) | AU2002364365A1 (ja) |
| TW (1) | TWI263282B (ja) |
| WO (1) | WO2003058722A1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2803094B1 (fr) * | 1999-12-22 | 2003-07-25 | St Microelectronics Sa | Fabrication de composants unipolaires |
| US7456439B1 (en) | 2001-03-22 | 2008-11-25 | T-Ram Semiconductor, Inc. | Vertical thyristor-based memory with trench isolation and its method of fabrication |
| US6727528B1 (en) * | 2001-03-22 | 2004-04-27 | T-Ram, Inc. | Thyristor-based device including trench dielectric isolation for thyristor-body regions |
| DE10131704A1 (de) * | 2001-06-29 | 2003-01-16 | Atmel Germany Gmbh | Verfahren zur Dotierung eines Halbleiterkörpers |
| US6750104B2 (en) * | 2001-12-31 | 2004-06-15 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source |
| US6576516B1 (en) * | 2001-12-31 | 2003-06-10 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon |
| US6686244B2 (en) | 2002-03-21 | 2004-02-03 | General Semiconductor, Inc. | Power semiconductor device having a voltage sustaining region that includes doped columns formed with a single ion implantation step |
| DE10346838A1 (de) * | 2002-10-08 | 2004-05-13 | International Rectifier Corp., El Segundo | Superjunction-Bauteil |
| US20040248403A1 (en) * | 2003-06-09 | 2004-12-09 | Dubin Valery M. | Method for forming electroless metal low resistivity interconnects |
| DE10345347A1 (de) | 2003-09-19 | 2005-04-14 | Atmel Germany Gmbh | Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil |
| JP2005340626A (ja) * | 2004-05-28 | 2005-12-08 | Toshiba Corp | 半導体装置 |
| CN100388445C (zh) * | 2004-12-08 | 2008-05-14 | 上海华虹Nec电子有限公司 | 小线宽沟槽型结构大功率mos管制造方法 |
| JP4939760B2 (ja) * | 2005-03-01 | 2012-05-30 | 株式会社東芝 | 半導体装置 |
| US20070012983A1 (en) * | 2005-07-15 | 2007-01-18 | Yang Robert K | Terminations for semiconductor devices with floating vertical series capacitive structures |
| US7554137B2 (en) * | 2005-10-25 | 2009-06-30 | Infineon Technologies Austria Ag | Power semiconductor component with charge compensation structure and method for the fabrication thereof |
| US7378717B2 (en) * | 2005-11-15 | 2008-05-27 | International Business Machines Corporation | Semiconductor optical sensors |
| KR101279574B1 (ko) | 2006-11-15 | 2013-06-27 | 페어차일드코리아반도체 주식회사 | 고전압 반도체 소자 및 그 제조 방법 |
| US8133781B2 (en) * | 2010-02-15 | 2012-03-13 | International Business Machines Corporation | Method of forming a buried plate by ion implantation |
| CN102339851B (zh) * | 2010-07-15 | 2014-04-23 | 科轩微电子股份有限公司 | 具有沟槽底部多晶硅结构的功率半导体及其制造方法 |
| TWI405271B (zh) * | 2010-12-30 | 2013-08-11 | Anpec Electronics Corp | 製作具有超級介面之功率半導體元件之方法 |
| US9245986B2 (en) * | 2012-11-29 | 2016-01-26 | Samsung Electro-Mechanics Co., Ltd. | Power semiconductor device and method of manufacturing the same |
| TWI458097B (zh) * | 2012-12-12 | 2014-10-21 | Beyond Innovation Tech Co Ltd | 溝渠式閘極金氧半場效電晶體及其製造方法 |
| US9741851B2 (en) * | 2013-05-13 | 2017-08-22 | Alpha And Omega Semiconductor Incorporated | Trench junction barrier controlled Schottky |
| KR101514537B1 (ko) * | 2013-08-09 | 2015-04-22 | 삼성전기주식회사 | 전력 반도체 소자 및 그 제조 방법 |
| DE102013217768A1 (de) * | 2013-09-05 | 2015-03-05 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Substrats, Substrat, Metall-Oxid-Halbleiter-Feldeffekttransistor mit einem Substrat, mikroelektromechanisches System mit einem Substrat, und Kraftfahrzeug |
| CN109791951B (zh) * | 2016-09-09 | 2023-08-01 | 美国联合碳化硅公司 | 具有改进的阈值电压控制的沟槽垂直jfet |
| CN111725318B (zh) * | 2020-06-18 | 2024-04-09 | 湖南国芯半导体科技有限公司 | 一种功率半导体器件的元胞结构及其制作方法 |
| US11569345B2 (en) * | 2020-11-23 | 2023-01-31 | Alpha And Omega Semiconductor (Cayman) Ltd. | Gas dopant doped deep trench super junction high voltage MOSFET |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119546A (ja) * | 1986-11-07 | 1988-05-24 | Sony Corp | 半導体装置の製造方法 |
| WO2000017937A2 (de) * | 1998-09-24 | 2000-03-30 | Infineon Technologies Ag | Verfahren zum herstellen eines halbleiterbauelements |
| JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| WO2001095398A1 (en) * | 2000-06-02 | 2001-12-13 | General Semiconductor, Inc. | Power mosfet and method of making the same |
Family Cites Families (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US117715A (en) * | 1871-08-01 | Improvement in fanning-mills | ||
| US122189A (en) * | 1871-12-26 | Improvement in car-couplings | ||
| US4140558A (en) | 1978-03-02 | 1979-02-20 | Bell Telephone Laboratories, Incorporated | Isolation of integrated circuits utilizing selective etching and diffusion |
| US4419150A (en) | 1980-12-29 | 1983-12-06 | Rockwell International Corporation | Method of forming lateral bipolar transistors |
| US4569701A (en) | 1984-04-05 | 1986-02-11 | At&T Bell Laboratories | Technique for doping from a polysilicon transfer layer |
| JPS61133656A (ja) * | 1984-12-03 | 1986-06-20 | Hitachi Ltd | 半導体装置およびその製造方法 |
| US4711017A (en) | 1986-03-03 | 1987-12-08 | Trw Inc. | Formation of buried diffusion devices |
| US4893160A (en) | 1987-11-13 | 1990-01-09 | Siliconix Incorporated | Method for increasing the performance of trenched devices and the resulting structure |
| US4980742A (en) * | 1988-05-31 | 1990-12-25 | Siemens Aktiengesellschaft | Turn-off thyristor |
| JP2733271B2 (ja) | 1988-12-23 | 1998-03-30 | シャープ株式会社 | 半導体装置の製造方法 |
| CN1019720B (zh) | 1991-03-19 | 1992-12-30 | 电子科技大学 | 半导体功率器件 |
| KR0120572B1 (ko) * | 1994-05-04 | 1997-10-20 | 김주용 | 반도체 소자 및 그 제조방법 |
| DK0922554T3 (da) * | 1997-12-08 | 2003-10-20 | Dow Deutschland Inc | Flerlagsskum, fremgangsmåde til dets fremstilling og anvendelse heraf |
| US6303448B1 (en) * | 1998-11-05 | 2001-10-16 | Taiwan Semiconductor Manufacturing Company | Method for fabricating raised source/drain structures |
| US6245639B1 (en) * | 1999-02-08 | 2001-06-12 | Taiwan Semiconductor Manufacturing Company | Method to reduce a reverse narrow channel effect for MOSFET devices |
| US6316336B1 (en) * | 1999-03-01 | 2001-11-13 | Richard A. Blanchard | Method for forming buried layers with top-side contacts and the resulting structure |
| DE19922187C2 (de) * | 1999-05-12 | 2001-04-26 | Siemens Ag | Niederohmiges VDMOS-Halbleiterbauelement und Verfahren zu dessen Herstellung |
| DE19943143B4 (de) * | 1999-09-09 | 2008-04-24 | Infineon Technologies Ag | Halbleiterbauelement für hohe Sperrspannungen bei gleichzeitig niedrigem Einschaltwiderstand und Verfahren zu dessen Herstellung |
| JP4371521B2 (ja) | 2000-03-06 | 2009-11-25 | 株式会社東芝 | 電力用半導体素子およびその製造方法 |
| GB0010041D0 (en) | 2000-04-26 | 2000-06-14 | Koninkl Philips Electronics Nv | Trench semiconductor device manufacture |
| US6649477B2 (en) | 2001-10-04 | 2003-11-18 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands |
| US6465304B1 (en) | 2001-10-04 | 2002-10-15 | General Semiconductor, Inc. | Method for fabricating a power semiconductor device having a floating island voltage sustaining layer |
| US6750104B2 (en) | 2001-12-31 | 2004-06-15 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source |
| US6566201B1 (en) | 2001-12-31 | 2003-05-20 | General Semiconductor, Inc. | Method for fabricating a high voltage power MOSFET having a voltage sustaining region that includes doped columns formed by rapid diffusion |
| US6576516B1 (en) | 2001-12-31 | 2003-06-10 | General Semiconductor, Inc. | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching and diffusion from regions of oppositely doped polysilicon |
| JP3897298B2 (ja) * | 2002-11-27 | 2007-03-22 | 株式会社タチエス | リア・シート・アームレスト |
| GB2401311A (en) * | 2003-05-08 | 2004-11-10 | Autoliv Dev | A child safety seat with a latch mechanism |
-
2001
- 2001-12-31 US US10/038,845 patent/US6656797B2/en not_active Expired - Lifetime
-
2002
- 2002-12-24 TW TW091137178A patent/TWI263282B/zh not_active IP Right Cessation
- 2002-12-30 EP EP02799348.4A patent/EP1468452B1/en not_active Expired - Lifetime
- 2002-12-30 KR KR1020047010417A patent/KR100990294B1/ko not_active IP Right Cessation
- 2002-12-30 JP JP2003558933A patent/JP4741187B2/ja not_active Expired - Fee Related
- 2002-12-30 WO PCT/US2002/041790 patent/WO2003058722A1/en active Application Filing
- 2002-12-30 CN CNB028265459A patent/CN100342544C/zh not_active Expired - Fee Related
- 2002-12-30 AU AU2002364365A patent/AU2002364365A1/en not_active Abandoned
-
2003
- 2003-12-01 US US10/724,849 patent/US7091552B2/en not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63119546A (ja) * | 1986-11-07 | 1988-05-24 | Sony Corp | 半導体装置の製造方法 |
| WO2000017937A2 (de) * | 1998-09-24 | 2000-03-30 | Infineon Technologies Ag | Verfahren zum herstellen eines halbleiterbauelements |
| JP2002525877A (ja) * | 1998-09-24 | 2002-08-13 | インフィネオン テクノロジース アクチエンゲゼルシャフト | 半導体構成素子の製造方法 |
| JP2001127289A (ja) * | 1999-10-28 | 2001-05-11 | Denso Corp | 半導体装置および半導体装置の製造方法 |
| WO2001095398A1 (en) * | 2000-06-02 | 2001-12-13 | General Semiconductor, Inc. | Power mosfet and method of making the same |
| JP2004509452A (ja) * | 2000-06-02 | 2004-03-25 | ゼネラル セミコンダクター，インク． | パワー金属酸化膜半導体電界効果トランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2003058722A1 (en) | 2003-07-17 |
| US20030122188A1 (en) | 2003-07-03 |
| TW200301525A (en) | 2003-07-01 |
| CN100342544C (zh) | 2007-10-10 |
| TWI263282B (en) | 2006-10-01 |
| US7091552B2 (en) | 2006-08-15 |
| US20040110333A1 (en) | 2004-06-10 |
| AU2002364365A1 (en) | 2003-07-24 |
| JP4741187B2 (ja) | 2011-08-03 |
| EP1468452A4 (en) | 2009-01-07 |
| KR100990294B1 (ko) | 2010-10-26 |
| KR20040071773A (ko) | 2004-08-12 |
| EP1468452B1 (en) | 2018-10-10 |
| US6656797B2 (en) | 2003-12-02 |
| CN1610973A (zh) | 2005-04-27 |
| EP1468452A1 (en) | 2004-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4741187B2 (ja) | ドープカラムを含む高電圧電力ｍｏｓｆｅｔ | |
| JP4833517B2 (ja) | 迅速な拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔを製造する方法 | |
| JP4786872B2 (ja) | 単一のイオン注入工程によって形成されたドープされたコラムを含む電圧維持領域を有するパワー半導体デバイス及びそれらの製造方法 | |
| JP4880199B2 (ja) | トレンチのエッチングおよび反対にドープされたポリシリコンの領域からの拡散によって形成されるドープカラムを含む電圧維持領域を有する高電圧電力ｍｏｓｆｅｔ | |
| JP4743744B2 (ja) | フローティングアイランド電圧維持層を有する半導体パワーデバイス | |
| US7736976B2 (en) | Method for fabricating a power semiconductor device having a voltage sustaining layer with a terraced trench facilitating formation of floating islands | |
| US6750104B2 (en) | High voltage power MOSFET having a voltage sustaining region that includes doped columns formed by trench etching using an etchant gas that is also a doping source | |
| JP4615217B2 (ja) | フローティングアイランドを形成するための雛壇状のトレンチを有する電圧維持層を備える半導体パワーデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100405 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100412 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100705 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100921 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110128 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110506 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |