JP2005354777A - モータ駆動回路、電子機器およびモータ駆動方法 - Google Patents

Abstract

【課題】小型ＩＣ化に適し、外付け部品点数を減らしてサイズを小さくでき、かつ安定してモータを回転動作させる。
【解決手段】ＶＣＯ７からのＣＬＫ信号に基づいて生成した三相駆動信号Ｕ，Ｖ，Ｗによりロータ１０１を回転させたときに、三相コイル１０２に誘起される誘起電圧をモニタし、ロータ位相の電気位相に対する位相ずれを検出する。その結果、電気位相に対しロータ位相が遅れているときは当該位相遅れ量に応じた時間だけアクティブとなるアップ信号ｆ_upでチャージポンプ回路５を駆動し、ロータ位相がより進んでいるときは当該位相進み量に対応した時間だけアクティブとなるダウン信号ｆ_downでチャージポンプ回路５を駆動する。このモータ駆動回路１では、ＶＣＯ制御端子Ｔ_cpの電圧を、検出した位相ずれ情報に応じて平滑フィルタを介することなく直接、かつ瞬時に動的に変化させる。
【選択図】図１

Description

本発明は、ロータの回転角度を検出する位置検出センサを持たない、いわゆるセンサレス方式のブラシレスモータの駆動回路、および、これを用いた電子機器、ならびに、モータ駆動方法に関する。

センサレスモータの駆動回路としては、たとえば三相のブラシレスモータを駆動する回路が知られている。
この三相のブラシレスモータを駆動する回路は、ホール素子等の回転検出素子を用いずに、駆動コイルに発生する誘起電圧（逆起電力またはＥＭＦ(electromotive force)とも言われる）を利用し、駆動コイルに通電される駆動電流（通電）を切り換えるようになっている。この種の一般的なセンサレスモータの駆動回路は、励磁コイルの誘起電圧を検出し、極性が反転するタイミングに対してある遅延量を与えて通電切り換えを行っている。

また、一般的なセンサレスモータの駆動回路では、通電切り換え時に発生するスパイク電圧（フライバック電圧）をフィルタ等によって除去している。さらに、一般的なセンサレスモータの駆動回路では、モータのロータが制止すべき位置（基準位置とも言われる）にすでにあって駆動コイルに対して通電した直後にモータのロータが起動しない場合に備えて、ある時間内に駆動コイルにおける誘起電圧を検出できなかった時には、起動パルスを発生して強制的に、その通電パターンに切り換えるようになっている。

このような極性が反転するタイミングにある遅延量を与えたり、スパイク電圧を除去するためのフィルタを設けたり、そして起動パルスを生成するための信号処理方式としては、アナログ方式とデジタル方式に大きく大別することができる。
アナログ方式のモータ駆動回路では、ＣＲの時定数を利用して、位相の遅延量や、スパイク電圧の除去および起動パルスの生成を行っている。またデジタル方式のモータ駆動回路では、マイクロプロセッサ等を使用しアナログ式と同等な機能処理を行っている。したがって、回路規模が大きな装置ではデジタル方式が使用可能であるが、回路を小規模にしなければならない用途では、マイクロプロセッサ等をコストや実装面積の点で使用できないために、必然的にデジタル式ではなくアナログ式を採用せざるを得ない。

ところがアナログ方式では、ＣＲ時定数回路の各要素の最適定数を設定する必要があるが、各要素の間に互いに性能干渉する定数値があるため最適定数の設定が難しく、また抵抗やコンデンサが多数必要であるために、部品点数が多くなってしまうという欠点がある。

ところで近年、携帯電話に代表される電子機器において、騒音環境対応およびバリアフリー対応（聴覚障害者への対応）を目的とする無音報知手段として使用される振動モータに対して、小型化・薄型化・高信頼性化が求められている。現在、一般的に使用されているのはブラシ付きコアレスモータであるが、ブラシの摩耗による短寿命の問題や、回転するコイルの内・外側にエアーギャップを設けなければならない構造上の宿命から直径方向に外形寸法が小さくし難い問題がある。
そのため、振動モータのコイルを固定し、永久磁石をロータとするブラシレス化が検討されている。ブラシレスモータは、ブラシがないため信頼性が高く、モータ構造を磁気面対向型とすれば、とくに薄型化に有利である。電子機器全体を設計する側からブラシレスモータを見たとき、駆動回路をモータのモジュールに内蔵させたい要求が生じる。ただし当然ながら、このとき現在のブラシ付きコアレスモータと同等な動作機能が求められる。

小型のブラシレスモータに駆動回路を内蔵するためには、駆動回路のＩＣ化と、ＩＣの実装面積の削減に繋がるＩＣ規模の最小化、ＩＣ以外の外付け電気部品点数が少ないこと、外付け電気部品はその外形が充分小さいことが要求される。

いわゆるＰＬＬ回路を用いたブラシレスモータの駆動回路が知られている（たとえば、特許文献１参照）。
特許文献１は、その目的の一つがブラシレスＤＣモータのセンサレス駆動を簡易な回路で行うためのモータ駆動回路およびモータ駆動方法を提供することである。
その目的を達成するために特許文献１では、発振周波数を決定するＶＣＯの周波数出力位相をＥＭＦ位相と合致させるように位相ループを形成していて、これが、いわゆるＰＬＬ回路となっている。ロータの回転位相と駆動回路位相を合わせ込むことが、ＰＬＬ回路部の目標である。
特開２００１−０６１２９１号公報

特許文献１のようにＰＬＬ回路を用いる場合に問題となるのは、ＰＬＬ回路内部にある、ロータの回転位相と駆動回路位相を比較する位相比較器の出力信号を受けて、これを平滑し、ＶＣＯへの周波数制御信号として出力するためのループフィルタ（またはＬＰＦ：ローパスフィルタ）である。
一般的にロータの回転速度変動は、その動作が機械時定数（数ｍｓ〜数１００ｍｓ）に依存するため、電気信号時定数と比較し緩やかである。そのためループフィルタのカットオフ周波数も低い値に設定する必要があり、定数となるコンデンサの容量値が大きな値となりやすい。

特許文献１では、この特許文献１の第４図に示す、いわゆるラグ・リード型フィルタを用いているが、そのコンデンサの容量値は１．２９１μＦ〜１１．６２１μＦとなっている（特許文献１：第７ページ左段第１８行目参照）。

現在最小の「０６０３」ＪＩＳ規格サイズのチップ型積層セラミックコンデンサ容量は、最大で０．１μＦ、Ｂ特性が６．３Ｖであることから、上記の容量値を得ようとすると、より大きなチップサイズの素子となってしまう。

ループフィルタの帯域を変えずに、より小さな容量値が使えるように、ループフィルタの動作電流を下げてしまう対応が考えられるが、これを小さくすることはループフィルタを含み、その前後の動作インピーダンスが高くなることになり、回路系の電流精度が悪化することや、外来ノイズ耐性の点で問題になりやすいことが懸念される。

以上より、位相比較器の出力信号を平滑することなく、モータを安定駆動するための、新しい駆動手法の開発が求められている。

本発明が解決しようとする課題は、従来回路と比較してＩＣ化に適し、ＩＣ回路規模の最小化が図れ、ＩＣ以外の外付け電気部品点数が少なくなり、かつ、外付け電気部品の定数も最小チップサイズで得られる値とし、さらに安定したモータの回転動作を得るセンサレスモータ駆動回路を提供することである。

本発明に係るモータ駆動回路は、ロータと、当該ロータに対向する複数のコイルとを備えているセンサレスのブラシレス直流モータを駆動するモータ駆動回路であって、制御端子に印加される電圧に応じた周波数で発振しクロック信号を生成する電圧制御型の可変周波数発振回路を内蔵し、当該可変周波数発振回路からのクロック信号に基づいて、当該クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を生成する駆動信号生成部と、複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出する位相ずれ検出部と、前記位相ずれ検出部から出力される位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させる発振制御部と、を有する。

本発明では、好適に、前記発振制御部が前記制御端子の電圧を制御して前記可変周波数発振回路の発振周波数を上げるときの最大制御時間が、当該電圧を制御して発振周波数を下げる時の最大制御時間より短くなるように、各制御時間の上限を規制する制御規制部をさらに有する。
好適に、前記発振制御部は、前記位相ずれ情報に応じて、電気位相に対してロータ位相が遅れているときは前記制御端子を充電し、ロータ位相が進んでいるときは放電する充放電回路と、制御端子に接続され、充放電回路による制御端子の充電時または放電時の電流変化を制御端子の電圧変化に変換する変換素子とを含み、前記制御規制部は、前記充放電回路の１回の最大充電時間が１回の最大放電時間より短くなるように、当該充放電回路の充放電時間を規制する。
あるいは好適に、前記位相ずれ検出部は、前記位相ずれの情報が前記電気位相に対して前記ロータ位相が遅れていることを示すときは第１信号を出力し、位相ずれの情報が電気位相に対してロータ位相が進んでいることを示すときは第２信号を出力するセレクタを有し、前記制御規制部は、前記第１信号のアクティブ状態の最大持続時間を、前記第２信号のアクティブ状態の最大持続時間より短く設定し、前記発振制御部は、前記セレクタから入力される第１または第２信号のアクティブ状態の持続時間だけ前記制御端子の電圧を変化させる。

本発明では、好適に前記駆動信号生成部は、ロータが停止時から確実に起動する起動周波数を下限周波数とする起動制御回路を有する。

本発明に係る電子機器は、ロータ、および、当該ロータに対向する複数のコイルを備えているセンサレスのブラシレス直流モータと、当該ブラシレス直流モータを駆動するモータ駆動回路と、をモジュール化して内蔵している電子機器であって、前記モータ駆動回路が、制御端子に印加される電圧に応じた周波数で発振しクロック信号を生成する電圧制御型の可変周波数発振回路を内蔵し、当該可変周波数発振回路からのクロック信号に基づいて、当該クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を生成する駆動信号生成部と、複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出する位相ずれ検出部と、前記位相ずれ検出部から出力される位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させる発振制御部と、を有する。

本発明に係るモータ駆動方法は、ロータと、当該ロータに対向する複数のコイルとを備えているセンサレスのブラシレス直流モータを駆動するモータ駆動方法であって、制御端子に印加される電圧に応じた周波数で発振器を発振させて、当該発振器の発振周波数に応じた周波数のクロック信号を生成し、クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を当該クロック信号に基づいて生成し、複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出し、前記位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させることによって、前記クロック信号の生成時の発振周波数を前記位相ずれ情報の時間変化に対応して制御する。

本発明では、好適に、前記制御端子の電圧を上げて前記可変周波数発振回路の発振周波数を上げるときの最大制御時間が、当該電圧を制御して発振周波数を下げる時の最大制御時間より短くなるように、制御時間の上限を規制する。
好適に、前記位相ずれ情報に応じて、電気位相に対してロータ位相が遅れているときは前記制御端子を充電し、ロータ位相が進んでいるときは放電し、充放および放電に際し、回の最大充電時間が１回の最大放電時間より短くなるように充放電時間を規制し、制御端子の充電時または放電時の電流変化を制御端子の電圧変化に変換する。
あるいは好適に、前記位相ずれの情報が前記電気位相に対して前記ロータ位相が遅れていることを示すときは第１信号を出力し、位相ずれの情報が電気位相に対してロータ位相が進んでいることを示すときは第２信号を出力し、前記第１信号のアクティブ状態の最大持続時間を、前記第２信号のアクティブ状態の最大持続時間より短くし、前記第１または第２信号のアクティブ状態の持続時間だけ前記制御端子の電圧を変化させる。

本発明では、好適に、前記クロック信号の生成時に、ロータが停止時から確実に起動する起動周波数を下限とする下限周波数の制御を行う。

本発明によれば、従来回路と比較してＩＣ化に適し、ＩＣ回路規模の最小化が図れ、ＩＣ以外の外付け電気部品点数が少なくなり、かつ、外付け電気部品の定数も最小チップサイズで得られる値とし、さらに安定したモータの回転動作を得ることができる。

以下、本発明の実施の形態を、図面を参照して説明する。
図１に、本発明の実施の形態にかかるセンサレスの三相ブラシレス直流モータと、そのモータ駆動回路を示す。

図１に例示するモータ駆動回路１は、センサレスの三相ブラシレス直流モータ（以下、単に「モータ」という）１００を駆動対象とする。モータ１００は、マグネットを配したロータ１０１と、たとえば三相（Ｕ相，Ｖ相，Ｗ相）のモータ駆動コイル（以下、単に「コイル」という）１０２を配した固定子とを内蔵する。

ロータ１０１の回転軸の周囲に、たとえば８極のマグネットを着磁している。

コイル１０２は、電気的に１２０°の位相差をもってロータ１０１に対向して配置させている３つのコイル、すなわちＵ相コイル１０２Ｕ、Ｖ相コイル１０２Ｖ、および、Ｗ相コイル１０２Ｗからなる。
この３つのコイルをスター結線し、その接続中点を、当該モータ駆動回路１の中点電位ＣＯＭ用の端子Ｔ_COMに接続している。また、３つのコイル、すなわちＵ相コイル１０２Ｕ、Ｖ相コイル１０２ＶおよびＷ相コイル１０２Ｗの反接続中点側の端を、当該モータ駆動回路１の駆動信号供給用の端子ＴＵ、ＴＶ、ＴＷにそれぞれ接続している。

以下、図１に示すモータ１００を駆動対象とすることを前提として、それに対応したモータ駆動回路１の構成および動作を説明する。

図１に示すモータ駆動回路１は、たとえばバイＣＭＯＳ(bipolar-CMOS)構成のモータ駆動ＩＣ２に殆どの機能を集積し、その外付け電気部品の点数を極力減らしている。
外付け電気部品としては、チャージポンプ電流設定用抵抗器Ｒ_Iref、チャージポンプ用コンデンサＣ_cp、チャージポンプ用抵抗器Ｒ_cp、デカップリングコンデンサＣ_DCを有する。これら４つの外付け電気部品とモータ駆動ＩＣ２、および、上記モータ１００を１つのプリント基板に実装してモジュール化している。

デカップリングコンデンサＣ_DCを、当該モータ駆動回路１の電源電圧Ｖccの供給端子Ｔ_vccと接地電圧ＧＮＤの供給端子Ｔ_GNDとの間に接続している。デカップリングコンデンサＣ_DCにより電源電圧Ｖccの供給ライン接地電圧ＧＮＤの供給ラインとの間のインピーダンスを安定化させることができる。

端子Ｔ_vccから供給される電源電圧Ｖcc、および、端子Ｔ_GNDから供給される接地電圧ＧＮＤをモータ駆動ＩＣ２に供給し、これによる電力でモータ駆動ＩＣ２およびモータ１００を動作させる。
また、電源電圧Ｖccの内部供給線とモータ駆動ＩＣ２の制御端子Ｔ_cpとの間に、チャージポンプ用コンデンサＣ_cpとチャージポンプ用抵抗器Ｒ_cpを直列に接続している。さらに、モータ駆動ＩＣ２の基準電流Ｉ_refの供給端子Ｔ_Ｉrefと接地電圧ＧＮＤの内部供給線との間にチャージポンプ電流設定用抵抗器Ｒ_Ｉrefを接続している。これらのコンデンサおよび抵抗器の役割については後述する。

なお図１に示す構成例において、チャージポンプ電流設定用抵抗器Ｒ_Ｉrefとチャージポンプ用抵抗器Ｒ_cpとをモータ駆動ＩＣ２の外部に設置しているが、駆動対象とするブラシレスモータ１００の磁気特性と機械的時定数を限定することで、これら２つの抵抗器Ｒ_ＩrefとＲ_cpをモータ駆動ＩＣ２に内蔵することができる。その場合、さらに外付け部品点数を削減することが可能である。

モータ駆動ＩＣ２は、モータ１００を駆動し、そのときのロータ１０１の位相（Ｕ相、Ｖ相またはＷ相）を検出し、その位相（以下、ロータ位相またはＥＭＦ位相という）と、ロータを駆動しようとする駆動位相（電気位相ともいう）とを比較し、その比較結果に応じて駆動信号の位相を調整し、調整後の駆動信号をコイル１０２に供給することによりロータ１０１の回転数を所望の値に制御するためのものである。

その目的を達成するためにモータ駆動ＩＣ２は、図１に示すように、ロータ位相検出部３、ロジック部４、チャージポンプ回路５、チャージポンプ電流設定器６、電圧制御発振器（ＶＣＯ）７、プリアンプ８、および、出力部９を有する。
ロジック部４は、さらに、駆動パルス生成部４１、最大制御時間Ｔ_lateとＴ_earlyにより制御信号のパルス幅を規制する規制信号生成部４３、および、セレクタ４４を有する。

これらモータ駆動ＩＣ２を構成する各部は、大別すると、ＶＣＯ７からのクロック信号ＣＬＫ_vcoに基づいてコイル１０２を駆動する三相の駆動信号Ｕ，Ｖ，Ｗを生成するための駆動系回路と、駆動信号Ｕ，Ｖ，Ｗの周波数を変化させてモータ回転数を制御する制御系回路とに分類できる。
図１においてＶＣＯ７、駆動パルス生成部４１、プリアンプ８および出力部９が駆動系回路を構成し、かつ、本発明の「駆動信号生成部」の一実施例を構成する。他の各部が制御系回路を構成するが、その詳細については後述する。

最初に、駆動系回路の各部の構成および動作を説明する。以後、動作説明にあたって、図２および図３の信号波形とそのタイミングを示すタイミングチャートを適宜参照する。

ＶＣＯ７は電圧制御型の発振回路であり、制御入力の電位に応じた周波数で発振し、発振周波数に応じた一定周期のクロック信号ＣＬＫ_vcoを生成する。ＶＣＯ７の制御入力を、当該モータ駆動ＩＣ２の制御端子Ｔ_cpに接続している。またＶＣＯ７のクロック出力を、次段に接続されている駆動パルス生成部４１の入力に接続している。
本例のＶＣＯは、電源電圧Ｖccを基準とし、制御端子Ｔ_cpの電位が電源電圧Ｖccより下がるほど、出力するクロック信号ＣＬＫ_vcoの周波数を上げる動作をする。

本例のＶＣＯ７の特徴は、制御端子Ｔ_cp電位が、基準である電源電圧Ｖccであっても、ＶＣＯ７は発振を停止せず、低い周波数で発振を継続することである。この下限周波数は、モータが停止時から確実に起動する回転数となる発振周波数であり、図示を省略しているＶＣＯ内７の起動制御回路によって規定される。

より詳細に、起動制御回路は、低い周波数で確実に発振動作を行うための時定数を、起動周期ｔ0が駆動系の固有の振動周期Ｔ0およびマグネット極数Ｐ、コイルまたはスロット数と該マグネット極数の最小公倍数ｇを用いて次式（１）により規定している。

このようにして規定された時定数をＶＣＯ７に設定するために、ＶＣＯ７に発振起動用コンデンサ７１を接続している。

駆動パルス生成部４１はロジック部４の回路ブロックに属し、出力部９を駆動するための駆動パルス群（Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎ）を生成するためのロジック回路である。また、駆動パルス群（Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎ）により駆動された出力部９からは、三相の駆動信号Ｕ，Ｖ，Ｗが出力され、これが三相のコイル１０２に供給される。

駆動パルス生成部４１の具体的な回路は図示を省略する。出力部９の回路は、図１に示している。
出力部９は、三相駆動信号Ｕ，Ｖ，Ｗの出力用に６つのバイポーラトランジスタ９１Ｈ，９１Ｌ，９２Ｈ，９２Ｌ，９３Ｈ，９３Ｌを有する。その内訳は、ハイサイドスィッチとしてＰＮＰトランジスタ９１Ｈ，９２Ｈ，９３Ｈが３つ、ローサイドスィッチとしてＮＰＮトランジスタ９１Ｌ，９２Ｌ，９３Ｌが３つである。駆動パルスＵｐがベースに印加されるトランジスタ９１Ｈと、駆動パルスＵｎがベースに印加されるトランジスタ９１Ｌとを電源電圧Ｖccと接地電圧ＧＮＤ間に直列接続し、その接続中点からＵ相の駆動信号Ｕを出力するようになっている。同様に、駆動パルスＶｐが印加されるトランジスタ９２Ｈと、駆動パルスＶｎが印加されるトランジスタ９１Ｌとを直列接続し、その接続中点からＶ相の駆動信号Ｖを出力し、駆動パルスＷｐが印加されるトランジスタ９３Ｈと、駆動パルスＷｎが印加される９３Ｌとを直列接続し、その接続中点からＷ相の駆動信号Ｗを出力する。

プリアンプ８は、駆動パルス生成部４１からの出力を受けて、出力部９の６つのトランジスタ９１Ｈ，９１Ｌ，９２Ｈ，９２Ｌ，９３Ｈ，９３Ｌをオンまたはオフさせるのに必要なベース電流を供給する。

図２（Ｈ）に最終的に生成する三相の駆動信号Ｕ，Ｖ，Ｗを示す。図２（Ｈ）において、駆動信号Ｕに対する駆動電気角を示している。駆動電気角は、駆動信号Ｕの立ち上がり期間の中間点を０°とし、１周期が３６０°に規定している。
直流のモータ１００を駆動する三相の駆動信号Ｕ，Ｖ，Ｗは、基本的にはハイレベルとローレベルを有する２値のパルス波形であるが、本例ではレベル推移時に±３０°のウエイト期間を設けている。また、三相の駆動信号Ｕ，Ｖ，Ｗは約１２０°の位相差を有している。そのため三相コイルは任意の時刻で常に、ハイレベル印加、ローレベル印加、ウエイトの状態となる。

このような三相の駆動信号Ｕ，Ｖ，Ｗを生成するための駆動パルス群（Ｕｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎ）の波形を、図２（Ｇ）に示す。
駆動パルスＵｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎのそれぞれは、パルス幅が電気角で１２０°、周期が３６０°でデューティ比が１／３の波形を有する。
このうち出力部９のハイサイド側を駆動する３つの駆動パルスＵｐ，Ｖｐ，Ｗｐは、互いに１２０°の位相差を有している。また、各相の駆動パルス対、すなわちＵｐとＵｎ、ＶｐとＶｎ、ＷｐとＷｎは、互いに６０°の位相差を有している。

このような駆動パルス幅、周期および位相差は、モータ１００の仕様、すなわち駆動相数とロータ着磁数、および出力部９の構成により決まる。本例では着磁数８のロータ１０１を、図１に示す構成の出力部９により三相駆動することから、その出力部９からの駆動信号Ｕ，Ｖ，Ｗが約１２０°の位相差の図２（Ｈ）に示す波形となるように、その生成に必要な駆動パルスＵｐ，Ｖｐ，Ｗｐ，Ｕｎ，Ｖｎ，Ｗｎが駆動パルス生成部４１によって生成される。

駆動パルス生成部４１の具体的な回路構成は省略するが、本例では、図２（Ａ）〜図２（Ｅ）に、駆動パルス生成途中に生成する波形を示し、その代わりとする。これらの波形から明らかな如く、一般的な分周回路を基本としたロジック回路により駆動パルス生成部４１を構成できる。

駆動パルス生成部４１は、まず、ＶＣＯ７からの発振周波数Ｆ_vcoのクロック信号ＣＬＫ_vco（図２（Ａ））を入力し、それを４回、二分周する。
この分周過程で生成される信号を図２（Ｂ）に示す。図において、信号ＱＡが第１分周後の信号、信号ＱＢが第２分周後の信号、信号ＱＣが第３分周後の信号、信号ＱＤが第４分周後の信号である。第４分周信号ＱＤは、クロック信号ＣＬＫ_vcoの１６倍の周期を有するクロック信号となる。

駆動パルス生成部４１は、たとえば、６つのカウンタを内蔵しており、６つのカウンタは、第４分周信号ＱＤのパルスの立ち上がりエッジで順次、クロック信号ＣＬＫ_vcoのパルス数のカウント動作を開始する。各段のカウンタは、カウント動作中は出力（たとえばキャリーアップ）をハイレベルとし、カウント動作終了とともに出力をローレベルに推移させる。また、各段のカウンタは、入力するクロック信号ＣＬＫ_vcoのパルス数が１６でインクリメントされてカウント動作を停止する。

そのため、６段のカウンタからは、図２（Ｃ）および図２（Ｅ）に示すように、クロック信号ＣＬＫ_vcoの１６周期分のパルス幅を有し、クロック信号ＣＬＫ_vcoの９６周期分の周期を有するパルス信号ｙ０，ｙ１，ｙ２，ｙ３，ｙ４，ｙ５が出力される。この基準パルス（クロック信号ＣＬＫ_vcoのパルス）の９６倍の周期を有する６つのパルス信号ｙ０〜ｙ５を分周回路およびカウンタにより生成することを、ここでは便宜上「１／９６カウント動作」と称する。
その後、駆動パルス生成部４１は、このパルス信号ｙ０〜ｙ５をデコードし、図２（Ｇ）に示す駆動パルスＵｐ〜Ｗｎを生成する。

駆動パルス生成部４１は、駆動パルスＵｐ〜Ｗｎを生成するものであるが、他の役割として規制信号生成部４３へ駆動電気角情報（ＥＭＦセレクタ制御信号：図３（Ｂ）を与え、さらに出力部９を制御するプリアンプ８に相出力駆動情報（図２（Ｆ））を与える役割がある。

まず、相出力駆動情報について説明する。
相出力駆動情報は、図２（Ｆ）に示すように、「ｙ０」、「ｙ１」、「ｙ２」、「y３」、「ｙ４」または「y５」のいずれかの値をとる。この相出力駆動情報は、駆動出力相の制御とＥＭＦの相および極性の選択を行うための信号となる。つまり、相出力駆動情報（図２（Ｆ））に応じて、プリアンプ８の６種の入力信号Ｕｐ、Ｖｐ、Ｗｐ、Ｕｎ、Ｖｎ、Ｗｎが決定される。これにより、Ｕ相の駆動信号Ｕ、Ｖ相の駆動信号Ｖ、Ｗ相の駆動信号Ｗが出力部９で発生する。

ＥＭＦの相および極性の選択については、位相比較部４２からの位相差信号の相出力駆動情報（図２（Ｆ））に応じた選択をセレクタ７で行う。選択する相をＥＭＦセレクタ制御信号として図３（Ｂ）に示す。
ここで「Ｕ＋」とは、Ｕ相立ち上がり側（＋側）のＥＭＦコンパレータ出力を選択することを表す。また、「Ｖ−」とは、Ｖ相立ち下がり側（−側）のＥＭＦコンパレータ出力を選択することを表す。

ここで図３（Ｃ）に、モータ１００が定常運転しているときのＥＭＦ波形として、Ｕ、Ｖ、Ｗの各相のＥＭＦ信号をＥＭＦ_Ｕ、ＥＭＦ_Ｖ、ＥＭＦ_Ｗとして図示する。この図３（Ｃ）で横の破線は中点電位ＣＯＭ電位である。
これにより、コンパレータ３Ｕの出力信号（Ｕ_det信号）は、Ｕ相のＥＭＦ信号ＥＭＦ_Ｕが駆動コイルの中点電圧ＣＯＭより高いときはハイレベルをとり、低いときはローレベルをとる。他の２つの相でも同じである。
上記ＥＭＦセレクタ制御信号（図３（Ｂ））は、立ち上がりを検出しているか、立下りを検出しているかを相ごとに示す情報である。

つぎに、制御系回路の構成と動作を説明する。
制御系回路は、駆動パルス生成部４１を除くロジック部４内の回路、ロータ位相検出部３、チャージポンプ回路５、チャージポンプ電流設定器６、および、端子Ｔ_cpおよびＴ_Irefに接続されている外付け部品から構成される。
このうちチャージポンプ回路５、チャージポンプ電流設定器６、および、端子Ｔ_cpおよびＴ_Irefに接続されている外付け部品は、本発明の「発振制御部」の実施例を構成する。

制御系回路を構成するロジック部４内の回路としては、図１で「Ｔ_late／Ｔ_early」と表記され、発信制御部に出力する信号の最大パルス幅を規定することにより発振制御部の１回の最大制御時間を規制するための規制信号Ｍ_lateとＭ_earlyを生成する規制信号生成部４３、セレクタ４４および位相比較部４２を備える。セレクタ４４および位相比較部４２、ならびに、ロータ位相検出部３は、本発明の「位相ずれ検出部」の一実施例を構成する。
なお、とくに規制信号生成部４３、セレクタ４４および位相比較部４２は物理的な回路ブロックとして分けて構成する必要は必ずしもなく、ロジック部４の機能として備えていればよい。

本実施の形態で、ＶＣＯの発振制御を行う制御系回路は、大まかには次の３つの機能を有する。
第１の機能は、ロータ位相検出部３により各ロータ位相の極性変化点を検出し、この各ロータ位相の極性変化点と、駆動パルス生成部４１から得られる駆動位相の極性変化点とを比較し、ロータ位相の駆動位相に対する位相ずれを検出する機能である。

第２の機能は、位相ずれ検出の結果に基づいて、ＶＣＯ７の発振周波数Ｆ_vcoを上げるためのアップ信号ｆ_upと、発振周波数Ｆ_vcoを下げるためのダウン信号ｆ_downとを生成し、その何れかを出力する機能である。

第３の機能は、発振制御部の動作を規制する規制信号生成部４３の機能であり、本例では、アップ信号ｆ_upのアクティブ期間を示すパルス幅を、所定の進み電気角から電気角ゼロまでの位相範囲（アクティブ状態を示すパルスの最大持続時間Ｔ_early）内に制限する機能と、ダウン信号ｆ_downのアクティブ状態を示すパルス幅を、電気角ゼロから所定の遅れ電気角までの位相範囲（アクティブ状態を示すパルス幅の最大持続時間Ｔ_late）内に制限する機能である。本実施の形態は、第３の機能において、ダウン信号ｆ_downについての最大持続時間Ｔ_lateを、アップ信号ｆ_upについての最大持続時間Ｔ_earlyより長くすること、すなわち（Ｔ_late＞Ｔ_early）とすることが大きな特徴の一つである。

以下、これらの機能を実現するための各部の構成と動作を説明する。

ロータ位相検出部３は、３つのコンパレータ（ＣＭＰ）３Ｕ，３Ｖ，３Ｗを有する。各コンパレータは、たとえば、モータ１００内でロータ１０１が回転することによりコイル１０２に誘起する誘起電圧（ＥＭＦ）の位相（ロータ位相）の極性が反転することを検出する。
ロータ位相の極性の基準を与えるために、コンパレータ３Ｕ，３Ｖ，３Ｗの一方入力のそれぞれを、スター結線されたコイル１０２の中点電位ＣＯＭを入力する端子Ｔ_COMに接続している。
時間変化するＥＭＦをモニタするために、コンパレータ３Ｕの他方入力を、Ｕ相コイル１０２ＵのＥＭＦ信号（以下、「ＥＭＦ_Ｕ」と表記）を供給する端子ＴＵに接続している。同様に、コンパレータ３Ｖの他方入力を、Ｖ相コイル１０２ＶのＥＭＦ信号（以下、「ＥＭＦ_Ｖ」と表記）を供給する端子ＴＶに接続し、さらに、コンパレータ３Ｗの他方入力を、Ｗ相コイル１０２ＷのＥＭＦ信号（以下、「ＥＭＦ_Ｗ」と表記）を供給する端子ＴＷに接続している。
各コンパレータ３Ｕ〜３Ｗからは、ＥＭＦの極性が「＋」のときはハイレベル、「−」のときはローレベルをとるコンパレータ出力信号Ｕ_det，Ｖ_det，Ｗ_detが出力される。

位相比較部４２は、一言で言えば、駆動位相とロータ位相（ＥＭＦ位相）を比較するものである。具体的な比較の方法としては、駆動パルス生成部４１から得られる駆動位相情報に依存するため一概に言えないが、たとえば、以下の方法を採用できる。
ここで位相比較部４２は、Ｕ相に関し、Ｕ相駆動信号Ｕが立ち上がる期間の時間中心をＵ相の極性が負から正に変化する点と見なして、その駆動（電気）位相の極性変化点を、コンパレータ３Ｕの出力信号Ｕ_detが示すロータ位相の負から正への極性変化点と位相比較する「Ｕ＋比較」の機能と、Ｕ相駆動信号Ｕが立ち下がる期間の時間中心をＵ相の極性が正から負に変化する点と見なして、その駆動（電気）位相の極性変化点を、コンパレータ３Ｕの出力信号Ｕ_detが示すロータ位相の正から負への極性変化点と位相比較する「Ｕ−比較」の機能とを有する。
位相比較部４２は、Ｖ相やＷ相についても同じようにして、「Ｖ＋比較」と「Ｖ−比較」の機能、「Ｗ＋比較」と「Ｗ−比較」の機能を有する。図１に示す位相比較部４２に、これらの機能が示されている。

セレクタ４４は、駆動パルス生成部４１から、たとえば６つのパルス信号ｙ０〜ｙ５により与えられる相出力駆動情報（図２（Ｆ））を受け、位相比較部４２から出力される駆動信号Ｕ，Ｖ，Ｗの各相の立ち上がり側（「＋」側）および立ち下がり側（「−」側）ごとのロータ位相と駆動位相の比較結果から、適切な相および極性の比較結果を選択し出力する。この出力はアップ信号ｆ_upおよびダウン信号ｆ_downとしてチャージポンプ回路５に出力される。

規制信号生成部４３は、上記アップ信号ｆ_upおよびダウン信号ｆ_downのアクティブ状態のパルス幅を結果として規制できればよい。その目的が達成できれば、規制信号生成部４３が直接制御する対象は任意である。つまり、セレクタ４４による信号選択時間を規制してもよいし、その前段の位相比較部４２に入力される信号を規制してもよし、あるいは、セレクタ４４の出力信号（ｆ_up信号およびｆ_down信号）を直接規制してもよい。

規制信号生成部４３と、その規制信号生成部４３からの規制信号により規制を受ける回路部分とにより、本発明の「規制制御部」が構成される。
制御規制の好適な与え方としては、規制信号生成部４３で、たとえば、Ｔ_lateの幅の規制信号Ｍ_late、Ｔ_earlyの幅の規制信号Ｍ_earlyを生成し、それらの規制信号と規制対象の信号とのアンド（論理積）をとる。このとき位相比較部４２などに内蔵されているアンドゲートを利用すると、特別にアンドゲートを設ける必要がなく回路規模を抑制する観点から望ましい。

図４に、Ｔ_lateの幅の規制信号Ｍ_late、Ｔ_earlyの幅の規制信号Ｍ_lateを生成する規制制御部４３の回路例を示す。
図４では規制制御部４３を、２つの２入力アンドゲート４３Ａと４３Ｂ、インバータ４３Ｃおよび３入力ナンドゲート４３Ｄにより構成している。
位相進み側の最大パルス幅Ｔ_earlyを電気角３０°相当とするには、図２（Ｂ）に示す第３分周信号ＱＣと第４分周信号ＱＤとの論理積をとるためアンドゲート４３Ａの入力に信号ＱＣとＱＤを与え、その出力から規制信号Ｍ_earlyを出力する。規制信号Ｍ_earlyの周期は電気角６０°相当となる。
この第４分周信号ＱＤをインバータ４３Ｃにより反転して、２入力アンドゲート４３Ｂの一方入力に与え、第３分周信号ＱＣはナンドゲート４３Ｄの第１入力に与える。このときナンドゲート４３Ｄの第２入力に第２分周信号ＱＢを、第３入力に第１分周信号ＱＡを与え、ナンドゲート４３Ｄの出力をアンドゲート４３Ｂの他方入力に与える。このアンドゲート４３Ｂからは、周期が電気角６０°相当でパルス幅が第１分周信号ＱＡと同じ約７．５°相当と短い規制信号Ｍ_Lateが出力される。
なお、この回路構成は一例であり、得たい規制最大時間（規制信号のパルス幅）に応じて任意に変更可能である。

図５（Ａ）と図５（Ｂ）に、この望ましい態様の回路ブロックと具体的回路を示す。
図５（Ｂ）に示す回路は、図５（Ａ）に示すように、セレクタ４４と位相比較部４２を一つの回路ブロックとして構成してある。
この回路は、３入力アンドゲート４５ｕと４５ｄから各々が構成されている６つのアンドゲート対４５と、３つのインバータ４６ｕ，４６ｖ，４６ｗと、２つの６入力のノアゲート４７ｕと４７ｄとを有する。

合計で６つ存在するアンドゲート４５ｕの第１入力に、駆動パルス生成部４１からの６つのパルス信号ｙ０〜ｙ５が、それぞれ１つずつ入力される。
アンドゲート４５ｕの第２入力に、コンパレータ出力信号Ｕ_det，Ｖ_det，Ｗ_detの何れかが入力される。より詳細には、第１入力に信号ｙ２またはｙ５が入力されるアンドゲート４５ｕの第２入力にコンパレータ出力信号Ｕ_detが入力され、同様に、第１入力に信号ｙ１またはｙ４が入力されるアンドゲート４５ｕの第２入力にコンパレータ出力信号Ｖ_detが入力され、第１入力に信号ｙ０またはｙ３が入力されるアンドゲート４５ｕの第２入力にコンパレータ出力信号Ｗ_detが入力される。
規制信号生成部４３で生成した規制信号Ｍ_earlyが、アンドゲート４５ｕの第３入力に入力される。

一方、残りの６つのアンドゲート４５ｄの第１入力に、同じ対内の隣接するアンドゲート４５ｕと同じパルス信号（ｙ０〜ｙ５の何れか）が入力される。
アンドゲート４５ｕの第２入力に、コンパレータ出力信号Ｕ_det，Ｖ_det，Ｗ_detのインバータ４６ｕ〜４６ｗによる反転信号の何れかが入力される。より詳細には、第１入力に信号ｙ２またはｙ５が入力されるアンドゲート４５ｄの第２入力にコンパレータ出力信号Ｕ_detの反転信号が入力され、同様に、第１入力に信号ｙ１またはｙ４が入力されるアンドゲート４５ｄの第２入力にコンパレータ出力信号Ｖ_detの反転信号が入力され、第１入力に信号ｙ０またはｙ３が入力されるアンドゲート４５ｄの第２入力にコンパレータ出力信号Ｗ_detの反転信号が入力される。
規制信号生成部４３で生成した規制信号Ｍ_lateが、アンドゲート４５ｄの第３入力に入力される。

図２（Ｃ）に示すパルス信号ｙ０〜ｙ５は、順次オンし（ハイレベル状態となり）、これが繰り返される。したがって、任意の時刻にパルス信号ｙ０〜ｙ５の１つがオンしている。図４（Ｂ）において、このオンしているパルス信号ｙ０，ｙ１，ｙ２，ｙ３，ｙ４またはｙ５が入力されているアンドゲート対４５だけがハイレベルを出力可能である。

図５（Ｂ）で、このハイレベルを出力可能なアンドゲート対において、アンドゲート４５ｕはＥＭＦ極性が「＋」のときにのみハイレベルを出力可能で、アンドゲート４５ｄはＥＭＦ極性が「−」のときにのみハイレベルを出力可能である。このとき、それぞれのアンドゲート４５ｕと４５ｄにおいて、さらに規制信号Ｍ_earlyまたはＭ_lateによるパルス幅の規制を受ける。
したがって、ノアゲート４７ｕからは、ＥＭＦ極性が「＋」のときで、必要に応じてパルス幅規制を受けた信号の反転信号（ローアクティブ信号）が、アップ信号ｆ_upとして出力される。また、ノアゲート４７ｄからは、ＥＭＦ極性が「−」のときで、必要に応じてパルス幅規制を受けた信号の反転信号（ローアクティブ信号）が、ダウン信号ｆ_downとして出力される。

外付け部品としてのチャージポンプ電流設定用抵抗器Ｒ_Irefは、チャージポンプ電流設定用抵抗器Ｒ_Irefに応じた電流を生成する。この電流はチャージポンプ電流設定器６に供給される。
チャージポンプ電流設定器６は、入力した電流を基に、チャージポンプ回路５の基準電流Ｉ_ref1およびＩ_ref2を生成する。

図６に、チャージポンプ回路５の具体的回路例を示す。
チャージポンプ回路５は、チャージポンプ電流設定器６がチャージポンプ電流設定用抵抗器Ｒ_Ｉrefに応じて生成したチャージポンプ電流Ｉ_ref1とＩ_ref2を、ノアゲート４７ｕ（図５（Ｂ））から出力されるアップ信号ｆ_up、あるいは、ノアゲート４７ｄ（図５（Ｂ））から出力されるダウン信号ｆ_downによって制御するものである。
ここでアップ信号ｆ_upとダウン信号ｆ_downは、通常は「Ｈ」レベルを有し、アクティブにされると「Ｌ」レベルに推移する。

図６に示す２つの電流源Ｉ_ref1とＩ_ref2は、チャージポンプ電流設定用抵抗器Ｒ_Ｉrefを用いたチャージポンプ電流設定器６により設定される。
図６に示すチャージポンプ回路５は、抵抗付きのいわゆるディジタルトランジスタＤＰ１，ＤＱ１およびＤＱ２と、通常のトランジスタＰ１，Ｐ２，Ｑ１およびＱ２と、抵抗Ｒ１，Ｒ２，Ｒ３およびＲ４とから構成されている。トランジスタＤＰ１，Ｐ１およびＰ２は、ＰＮＰバイポーラトランジスタから構成され、トランジスタＤＱ１，ＤＱ２，Ｑ１およびＱ２は、ＮＰＮバイポーラトランジスタから構成されている。

アップ信号ｆ_upとダウン信号ｆ_downがＨレベルのときは、抵抗付きのいわゆるディジタルトランジスタＤＱ１、ＤＱ２、ＤＰ１は全てオン状態となるので、トランジスタＰ１、Ｐ２、Ｑ１、Ｑ２には電流は流れない。ＶＣＯ７の入力インピーダンスを充分高い値にすれば、このとき制御端子Ｔ_cpの電位は一定値を保つ。
アップ信号ｆ_upがＬレベルに推移してアクティブにされると、ディジタルトランジスタＤＱ２がオフ状態となりトランジスタＱ１、Ｑ２がオン状態となる。
このとき電流源Ｉ_ref1と同等の電流が、チャージポンプ用抵抗器Ｒ_cpから制御端子Ｔ_cp、トランジスタＱ２を通って接地電圧ＧＮＤに流れる。
ダウン信号ｆ_downがＬレベルに推移してアクティブにされると、ディジタルトランジスタＤＱ１、ＤＰ１がオフ状態となりトランジスタＰ１、Ｐ２がオン状態となる。このとき電流源Ｉ_ref2と同等の電流が、制御端子Ｔ_cpからチャージポンプ用抵抗器Ｒ_cpの方向に流れる。

このようにチャージポンプ回路５は、入力されているアップ信号ｆ_upがアクティブにされると、モータ駆動ＩＣ２の制御端子Ｔ_cpに接続されたチャージポンプ用コンデンサＣ_cpおよびチャージポンプ用抵抗器Ｒ_cpからモータ駆動ＩＣ２の方向にチャージポンプ電流を流す。この電流方向では制御端子Ｔ_cpの電位が下がるので、ＶＣＯ７は発振周波数を上げる方向に動作する。

一方、チャージポンプ回路５は、入力されているダウン信号ｆ_downがアクティブにされると、モータ駆動ＩＣ２から、その制御端子Ｔ_cpに接続されたチャージポンプ用コンデンサＣ_cpおよびチャージポンプ用抵抗器Ｒ_cpの方向にチャージポンプ電流を流す。この電流方向では制御端子Ｔ_cpの電位が上がるので、ＶＣＯ７は発振周波数を下げる方向に動作する。

これらのＶＣＯ７の発振周波数を上げるときの１回の制御時間、または、下げるときの１回の制御時間はチャージポンプ電流の向きがいままでとは逆に切り替わるまでの時間であり、これはアップ信号ｆ_upまたはダウン信号ｆ_downがアクティブにされる期間、ここではＬレベルのパルス幅で規定される。その幅が大きいほど、ＶＣＯ７の発振周波数を上昇幅、または、下降幅が大きく制御量が増大する。したがって、短期間でみれば制御端子Ｔ_cpの電位は時間とともに変動して動的に変化しているが、比較的長期間で見た平均電位は、周波数を上げる場合は相対的に高くなり下げる場合は相対的に低くなる。

従来は、このＶＣＯ制御電位を平滑フィルタでＤＣにしていたため、非常に大きな容量と抵抗を必要としていた。また、レスポンスが遅くなっていた。
これに対し、本発明が適用された本実施の形態では、平滑フィルタを介することなく直接、ＶＣＯ制御電圧を上げ下げする。より詳細には、アップ信号ｆ_upまたはダウン信号ｆ_downがアクティブにされるとチャージポンプ回路５の電流の向きが瞬時に切り替わり、これに対応して瞬時にＶＣＯ制御電圧が上昇または下降することから、レスポンスが非常に早い。
ここで本例におけるチャージポンプ用コンデンサＣ_cpは、チャージポンプ動作の定数で積分要素となる。また、チャージポンプ用抵抗器Ｒ_cpはチャージポンプ動作の定数で瞬時要素となり、すなわち電流を電圧値に変化する変換素子の役割を果たす。これらの値は、チャージポンプ用コンデンサＣ_cpの値が、たとえば０．２２μＦ、チャージポンプ用抵抗器Ｒ_cpの値が、たとえば６８ｋΩと小さい素子ですむ。

図７に、アップ信号ｆ_upとダウン信号ｆ_downのパルス幅に応じたＶＣＯ制御端子（Ｔ_cp端子）の電圧変化例を４例示す。本例では、ロータ位相検出部３によって検出された各相のＥＭＦ極性反転位相と制御端子Ｔ_cpの電圧の関係波形を示す。また、図７にはのＥＭＦ極性反転位相位置による各部位の応答波形を４つの例に分けて示す。
例１を図７（Ｂ１）〜図７（Ｂ５）に示し、例２を図７（Ｃ１）〜図７（Ｃ５）に示し、例３を図７（Ｃ１）〜図７（Ｃ５）に示し、例４を図７（Ｄ１）〜図７（Ｄ５）に示す。

ここで、本例で用いた規制信号Ｍ_earlyとＭ_lateを図７（Ａ３）と図７（Ａ４）に示す。また、比較対照として発振クロック信号ＣＬＫ_vco、第４分周信号ＱＤと電気角スケール、相出力駆動情報（パルス信号ｙ５）を、それぞれ図７（Ａ１）、図７（Ａ２）および図７（Ａ５）に示す。
本例では規制信号Ｍ_earlyのパルス幅Ｔ_earlyを、駆動電気角相当で−１５［ｄｅｇ］から０［ｄｅｇ］とした。また、規制信号Ｍ_lateのパルス幅Ｔ_lateを、同じく０［ｄｅｇ］から２６．２５［ｄｅｇ］とした。繰り返すが、Ｔ_late側パルス幅をＴ_early側パルス幅よりも広く設定すること、これが本実施の形態での大きな特徴の一つである。
説明のため、相出力駆動情報（図２（Ｆ））は「ｙ５」の位置に固定したが、全ての相出力駆動状態である「ｙ０」〜「ｙ５」にて同等な動作を行う。したがって対象位相範囲は、図７（Ａ２）に示すように駆動電気角で−３０［ｄｅｇ］〜＋３０［ｄｅｇ］となる。

例１では、ロータ位相によるＥＭＦ極性反転位置、すなわちＵ_det信号の立ち上がり位相が、駆動電気角のゼロ度位相よりもかなり早いときを示している（図７（Ｂ１））。
このときアップ信号ｆ_up（図７（Ｂ２））は、規制信号Ｍ_early信号のパルス幅Ｔ_earlyで位相制限を受けて、Ｌレベルのアクティブ時間が制限される。また、このときのダウン信号ｆ_downはＨレベルを保持する（図７（Ｂ３））。さらに、チャージポンプ電流（図７（Ｂ４））は、規制信号Ｍ_earlyのパルス幅Ｔ_early分だけ、チャージポンプ用抵抗器Ｒ_cpから制御端子Ｔ_cpに向かって流れる。制御端子Ｔ_cpの電圧（図７（Ｂ５））に示すＬレベルは、チャージポンプ電流（図７（Ｂ４））が流れている期間では、δＶＣＰ瞬時補正分の電位低下になる。この値は、チャージポンプ電流（図７（Ｂ４））とチャージポンプ用抵抗器Ｒ_cpの積である。チャージポンプ電流（図７（Ｂ４））が流れ終えた後には、制御端子Ｔ_cpの電圧はδＶＣＰ積分補正分の電位低下になる。このδＶＣＰ積分補正分の値は、チャージポンプ電流値（図７（Ｂ４））とアップ信号ｆ_upのアクティブ時間の積（チャージポンプ用コンデンサＣ_cpの電荷変動分）をチャージポンプ用コンデンサＣ_cpの容量値で除した値となる。
以上の結果、ＶＣＯ７は、制御端子Ｔ_cpの電圧の変化により、出力する周波数が高くなる。

例２では、ロータ位相によるＥＭＦ極性反転位置、すなわちＵ_det信号の立ち上がり位相が、例１でのＵ_det信号の立ち上がり位相よりも駆動電気角で２０°ほど遅れたときを示している（図７（Ａ２））。このときマスク信号Ｍ_earlyによる制限は受けないので、Ｕ_det信号の立ち上がりでアップ信号ｆ_upがアクティブにされる。
例２ではチャージポンプ電流が流れている期間が例１よりも短くなっているため（図７（Ｃ４））、制御端子Ｔ_cpの電圧のδＶＣＰ積分補正分の電位低下は、例１よりも小さくなる（図７（Ｃ５））。

例３では、ロータ位相によるＥＭＦ極性反転位置、すなわちＵ_det信号の立ち上がり位相が、駆動電気角のゼロ位相位置と一致した場合である。
このとき、アップ信号ｆ_upもダウン信号ｆ_down信号もアクティブにされないので（図７（Ｄ２）および図７（Ｄ３））、制御端子Ｔ_cpの電圧は一定値を保つ（図７（Ｄ５））。

例４では、ロータ位相によるＥＭＦ極性反転位置、すなわちＵ_det信号の立ち上がり位相が、駆動電気角のゼロ度位相よりも３０°ほど遅いときを示している。
このときダウン信号ｆ_down（図７（Ｅ３））は、規制信号Ｍ_late信号のパルス幅Ｔ_lateで位相制限を受けて、Ｌレベルのアクティブ時間が制限される。また、このときのアップ信号ｆ_upはＨレベルを保持する（図７（Ｅ２））。チャージポンプ電流が出力される向きは、これまでの例１および例２とは逆に、制御端子Ｔ_cpからチャージポンプ用抵抗器Ｒ_cp側へ向かう向きとなる。本例では、制御端子Ｔ_cpの電圧は上がるため（図７（Ｅ５））、ＶＣＯ７が出力する周波数は低くなる。
ただし、前述したＶＣＯ７の構成により、ＶＣＯ７が起動時などの低い周波数で動作している場合には、ＶＣＯ７に下限周波数を設けているため、これより低い周波数にはならない。

図８に、ＶＣＯ７の入出力特性例を示す。
駆動パルス生成部４１の分周比において、モータのロータ着磁極数Ｐが８極ならば、モータの回転数ＮとＶＣＯ７の出力周波数Ｆ_vcoの関係は次式となる。
［数２］
Ｎ［ｒｐｍ］＝Ｆ_vco［Ｈｚ］／６．４ …（２）

図８に示す大きい白丸はモータ回転数Ｎを示し、小さい四角の丸はＶＣＯ７の発振周波数Ｆ_vcoを示す。また図８の横軸は制御端子Ｔ_cpの電圧が、Ｖcc電圧から低下した電位差として、これをδＶcp［Ｖ］として定義している。
δＶcpが０［Ｖ］、つまり制御端子Ｔ_cpの電圧がＶcc電圧と同レベルのときも、ＶＣＯ７は発振を停止せず約２．５６［ｋＨｚ］で発振を継続していることが分かる。この下限発振周波数は、モータ回転数Ｎで換算すると約４００ｒｐｍである。

本実施の形態のモータ駆動回路１を用いてモータを駆動した。
このとき用いたモータ１００は、三相ブラシレスモータで、ロータ極数Ｐが８極、定格電圧３Ｖ、起動電流０．１Ａ、ロータイナーシャ３×１０^−８［ｋｇ・ｍ^２］、トルク定数２×１０^−３［Ｎ・ｍ／Ａ］のものである。
チャージポンプ電流は１．５μＡ、チャージポンプ用コンデンサＣ_cpは０．０２２μＦ、チャージポンプ用抵抗器Ｒ_cpは６８ｋΩである。チャージポンプ用抵抗器Ｒ_cpにチャージポンプ電流が流れたときに発生する電圧は１０２ｍＶになる。ＶＣＯ７によって、この電圧は約３９８４ｒｐｍの回転数変位に換算される。
モータ起動周波数は４２０ｒｐｍとし、ＶＣＯゲインは約２５０ｋＨｚ／Ｖ（回転数ゲインに換算すると約３９０６２．５ｒｐｍ／Ｖ）である。ＶＣＯの最大発振周波数は、回転数に換算して約２２，５００ｒｐｍである。
定格電圧３Ｖにおけるモータの定格回転数は約１２０００ｒｐｍであるので、ＶＣＯの性能は十分である。

図９から図１３に実際の動作波形を示す。
図９は、定常状態での動作波形である。
波形は上から、Ｕ相駆動信号Ｕ（Ｕ相端子電圧）、Ｖ相駆動信号Ｖ（Ｖ相端子電圧）およびＷ相駆動信号Ｗ（Ｗ相端子電圧）である。各波形の名称に縦軸と横軸のスケールを示す。たとえばＵ相端子電圧は縦軸の一目盛りが２Ｖ、横軸の一目盛りが２ｍｓであり、これを（２Ｖ／２ｍｓ）と表記している。この表記法は、図９の他の波形および図１０〜図１３でも同じである。通電ルールは１２０°通電型で全波駆動型である。これは、今までの動作説明の内容に等しい。
Ｕ、Ｖ、Ｗの各相電圧が、Ｈレベル出力でもなくＬレベル出力でもない無通電期間のときに、ＥＭＦ波形を見ることができる。各相ともにＥＭＦ位相、つまりロータ位相が駆動位相と等しい状態にて、モータが運転していることが認められる。

図１０も定常状態での動作波形であるが、波形は上から、Ｕ相端子電圧、アップ信号ｆ_upの電圧（ｆ_up電圧）、ダウン信号ｆ_downの電圧（ｆ_down電圧）、制御端子Ｔ_cpの電圧（ＣＰ端子電圧）である。
定常状態であるためロータ位相と駆動回路位相が一致しており、アップ信号ｆ_upの電圧、ダウン信号ｆ_downの電圧ともにアクティブ状態になる期間が少なく、制御端子Ｔ_cpの電圧には小さなＡＣ信号成分しか見られない。

図１１は、電源投入による起動から加速状態の動作波形である。
波形は上から、Ｕ相端子電圧、ｆ_up電圧、ｆ_down電圧、ＣＰ端子電圧である。
この図から起動時および加速時の動作波形を時間拡大したものが、図１２および図１３である。

図１２は、図１１に示す動作波形のうち、電源投入による起動直後の動作波形を時間拡大したものである。波形は上から、Ｕ相端子電圧、ｆ_up電圧、ｆ_down電圧、ＣＰ端子電圧である。
起動直後では制御端子Ｔ_cpの電圧（ＣＰ端子電圧）はＶcc電圧と等しいので、ＶＣＯ７は下限として設定された発振周波数を出力していて、モータはこの起動回転数にて起動を開始する。モータが起動を開始するとロータの回転運動によりＥＭＦが発生する。Ｕ相無通電時にＥＭＦ波形が見える。ＥＭＦ位相からロータ位相を検出し、駆動回路位相を比較した結果得られるアップ信号ｆ_up、ダウン信号ｆ_downによってチャージポンプ電流が変化し、制御端子Ｔ_cpの電圧を変化させている。
起動直後の位相判定において、ロータ位相が駆動回路位相よりも遅れていてダウン信号ｆ_downがＬレベルにアクティブにされても、ＶＣＯ７は起動回転数を下回る周波数は出力していない。このため起動中にモータが停止することはない。

なお、本例では、起動時のロータ位相は不定である。
図１２の波形例では、起動直後から約４０ｍｓの期間は加速に適したロータ位相になるまで、モータは殆ど加速することなく起動回転数のままロータが回転している。起動直後から約４０ｍｓを過ぎた期間からモータは加速を開始している。
モータ起動回転数、約４２０ｒｐｍのときにアップ信号ｆ_upがアクティブにされると、前述したチャージポンプ用抵抗器Ｒ_cpにチャージポンプ電流が流れ約３９８４ｒｐｍの回転数変位となる。ただし、ロータの回転運動はモータの駆動トルクおよびロータのイナーシャによる加速能力に制限されてしまうので、駆動回路の回転数変位に同期追従はされない。

モータ回転数の変位ｄＮは、次式（３）により表される。

［数３］
ｄＮ＝６０・τ／(Ｊ・2π)・ｄｔ …（３）

ここで「τ」はモータ駆動トルク、「Ｊ」はロータイナーシャ、「ｄｔ」は変位期間である。
起動回転数、約４２０ｒｐｍのときでロータ極数が８極とすると、電気角の３６０°相当は約３５．７ｍｓになる。アップ信号ｆ_upがアクティブにされる期間は、最大で電気角１５°相当なので、この期間は約１．５ｍｓである。

起動電流０．１Ａ、ロータイナーシャ３×１０^−８［ｋｇ・ｍ^２］、トルク定数２×１０^−３［Ｎ・ｍ／Ａ］から、モータ駆動トルクτは２×１０^−４［Ｎ・ｍ］となり、モータ回転数の変位ｄＮは９５．５［ｒｐｍ］となる。これは回路の回転数変位値である約３９８４ｒｐｍの約１／４２でしかない。
つまり、モータが起動回転数のような低い回転数域で回転動作しているときには、アップ信号ｆ_upがアクティブになることはロータの加速運動に寄与するよりも、駆動回路周波数を瞬時に上げることで速やかに相出力駆動の動作フェーズを移行させ、加速に適切な駆動位相に進める働きをする。

図１３は、図１１に示す動作波形のうち、モータ加速中の動作波形である。波形は上から、Ｕ相端子電圧、ｆ_up電圧、ｆ_down電圧、ＣＰ端子電圧電圧である。
図１３から、ＥＭＦの位相と駆動回路位相が一致しながら加速している様子が分かる。

本実施の形態では、ＶＣＯ７の最大発振周波数は、これを回転数換算した値がモータの最高回転数を超える必要がある。なぜなら本実施の形態の制御では、３つのオープンループが組み合うことでシステム全体が１つのクローズドループを形成しており、その動作点は制御端子Ｔ_cpの電圧によって決まり、それによってＶＣＯ発振周波数、つまりロータ回転速度が規定される。
動作点を安定化するためには、動作点近傍にてループゲインが存在しなければならない。つまり動作点であるモータの定格回転数を越える周波数域においてまで、ＶＣＯゲインがゼロであってはならない。

以下、３つのオープンループの構成要素を説明する。
１つ目はモータ１００である。Ｕ、Ｖ、Ｗの各相コイル１０２Ｕ，１０２Ｖ，１０２Ｗが駆動されることでロータ１０１が回転し、各相の無通電時にＥＭＦを発生する。
２つ目はモータ駆動回路１のうち、ロータ位相検出部３からチャージポンプ回路５までの位相差を判定しアップ信号ｆ_upおよびダウン信号ｆ_downを生成する制御系回路である。この制御系回路は、駆動回路位相を判定するため駆動パルス生成部４１より回路位相情報を得ているが、当該制御系回路内でこれらの信号によるフィードバックループは形成していない。
３つ目はモータ駆動回路１のうち、ＶＣＯ７から出力部９までの駆動系回路である。

本実施の形態では、これらの独立した３つのオープンループの構成要素が巴のように組み合わさることで、１つのクローズドループを形成する。
各構成要素がオープンであることの利点は大きい。すなわち、異常発振などのリスクがなく、回路設計や回路検査が容易であることが利点の一つである。また、Ｔ_early位相幅やチャージポンプ電流などの動作パラメータを、回路安定化のトレードオフなどがないので、その動作目的のためだけに最適に設定することができるという利点がある。

本実施の形態にかかるモータおよびその駆動回路によれば、以下の効果を有する。
第１に、起動が確実で、安定したモータの回転動作を得るセンサレスモータ駆動回路が提供できる。このときＶＣＯ７の制御端子Ｔ_cpの電圧をその時々の位相遅れや位相進みの情報に応じて直接、瞬時に駆動するため、レスポンスが早い。
第２に、ＩＣ化に適した簡単な回路であるため、ＩＣ回路規模の最小化が図れる。
第３に、駆動回路内部にフィードバックループを持たないため安定した回路である。その結果、回路設計や回路検査が容易である。

第４に、駆動用ＩＣ以外の外付け電気部品点数が少ない。
図１の例ではモータ駆動ＩＣ２以外に、電源用のデカップリングコンデンサＣ_DCを含み、４点の外付け電気部品点数としたが、このうち２点の抵抗はモータ駆動ＩＣ２内部に取り込むことが可能であるので、外付け電気部品点数は２点まで削減できる。
また、外付け電気部品の定数は、駆動回路の動作に依存しない独立した値である。モータの磁気特性と機械的時定数に対応すればよいだけなので定数の最適化が容易であり、しかも定数に対して比較的広い許容範囲を持つ。

第５に、これら外付け電気部品の定数が小さく、いわゆる「０６０３：ＪＩＳ規格」のチップサイズで得られる値であることから、この点でも全体を小型にできるという利点がある。
電源電圧Ｖ_cc＝３Ｖ、起動電流０．１Ａ、イナーシャ３×１０^−８［ｋｇ・ｍ^２］、トルク定数２×１０^−３［Ｎ・ｍ／Ａ］のモータ１００を用いた場合、必要な動作波形を得るための定数として、たとえば、チャージポンプ用抵抗器Ｒ_cpの抵抗値が６８ｋΩ、チャージポンプ用コンデンサＣ_cpの容量値が０．０２２μＦと小さいものですむ。よって、これら外付け部品が占める実装面積は極めて小さいという利点がある。

なお、本発明のモータ駆動回路は、駆動対象を三相のブラシレスモータに限るものではなく、三相以外の多相あるいは単相のブラシレスモータにも適用可能である。また、ロータの着磁数も８極に限らない。
ただし、駆動対象が変更されると、その変更に適合してモータ駆動回路１の構成および動作も変更する必要がある。つまり、コンパレータ数、位相比較数および出力回路の構成を駆動相数に応じて変更し、また、駆動相数および着磁数に応じて出力部を駆動する信号を生成するための構成、たとえばクロックのカウント数や出力デコード信号の位相差を変化させる必要がある。ただし、駆動相数および着磁数が異なっても、それらを問わない基本的な構成や動作に関して上記説明が類推適用できる。

なお、本実施の形態にかかる電子機器は、上記モータ駆動回路１およびモータ１００を有する。
とくに図示しないが、モータ１００のロータ回転軸に偏心部材が取り付けられ、当該モータ１００、偏心部材およびモータ駆動回路１が同一のモジュール基板に、振動モータモジュールとして実装してある。振動モータモジュールは、たとえば携帯電話端末などの電子機器に内蔵され、着信時の報知手段として利用される。なお、本発明の電子機器は携帯電話端末に限らないが、本発明の適用によって小型で制御性がよく、かつ、消費電力の低減が可能なことから、本発明は、携帯型電子機器に好適に適用できる。

本発明の実施の形態にかかるセンサレスの三相ブラシレス直流モータと、そのモータ駆動回路を示す構成図である。 モータ駆動回路の主に駆動系回路において、信号波形とそのタイミングを示すタイミングチャートである。 モータ駆動回路の主に制御系回路において、信号波形とそのタイミングを示すタイミングチャートである。 規制信号を生成する規制制御部の構成例を示す回路図である。 セレクタと位相比較部の機能を有する構成例を示すブロック図と回路図である。 チャージポンプ回路の構成例を示す回路図である。 アップ信号とダウン信号のパルス幅に応じたＶＣＯ制御端子（ＣＰ端子）の電圧変化例を示す４例示すタイミングチャートである。 ＶＣＯの入出力特性例を示すグラフである。 実際の動作波形の第１の例を示す図である。 実際の動作波形の第２の例を示す図である。 実際の動作波形の第３の例を示す図である。 実際の動作波形の第４の例を示す図である。 実際の動作波形の第５の例を示す図である。

符号の説明

１…モータ駆動回路、２…モータ駆動ＩＣ、３…ロータ位相検出部、４…ロジック部、４１…駆動パルス生成部、４２…パルス幅位相比較部、４３…制御信号生成部、４４…セレクタ、５…チャージポンプ回路、６…チャージポンプ電流設定器、７…電圧制御発振器（ＶＣＯ）、７１…ＶＣＯ用コンデンサ、８…プリアンプ、９…出力部、１００…モータ、１０１…ロータ、１０２…コイル、１０２Ｕ…Ｕ相コイル、１０２Ｖ…Ｖ相コイル、１０２Ｗ…Ｗ相コイル、Ｃ_cp…チャージポンプ用コンデンサ、Ｃ_DC…デカップリングコンデンサ、ＣＬＫ_vco…クロック信号、Ｒ_Iref…チャージポンプ電流設定用抵抗器、Ｒ_cp…チャージポンプ用抵抗器、Ｕ，Ｖ，Ｗ…駆動信号

Claims (11)

1. ロータと、当該ロータに対向する複数のコイルとを備えているセンサレスのブラシレス直流モータを駆動するモータ駆動回路であって、
   制御端子に印加される電圧に応じた周波数で発振しクロック信号を生成する電圧制御型の可変周波数発振回路を内蔵し、当該可変周波数発振回路からのクロック信号に基づいて、当該クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を生成する駆動信号生成部と、
   複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出する位相ずれ検出部と、
   前記位相ずれ検出部から出力される位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させる発振制御部と、
   を有するモータ駆動回路。
2. 前記発振制御部が前記制御端子の電圧を制御して前記可変周波数発振回路の発振周波数を上げるときの最大制御時間が、当該電圧を制御して発振周波数を下げる時の最大制御時間より短くなるように、各制御時間の上限を規制する制御規制部を
   さらに有する請求項１に記載のモータ駆動回路。
3. 前記発振制御部は、
   前記位相ずれ情報に応じて、電気位相に対してロータ位相が遅れているときは前記制御端子を充電し、ロータ位相が進んでいるときは放電する充放電回路と、
   制御端子に接続され、充放電回路による制御端子の充電時または放電時の電流変化を制御端子の電圧変化に変換する変換素子とを含み、
   前記制御規制部は、前記充放電回路の１回の最大充電時間が１回の最大放電時間より短くなるように、当該充放電回路の充放電時間を規制する
   請求項２に記載のモータ駆動回路。
4. 前記位相ずれ検出部は、前記位相ずれの情報が前記電気位相に対して前記ロータ位相が遅れていることを示すときは第１信号を出力し、位相ずれの情報が電気位相に対してロータ位相が進んでいることを示すときは第２信号を出力するセレクタを有し、
   前記制御規制部は、前記第１信号のアクティブ状態の最大持続時間を、前記第２信号のアクティブ状態の最大持続時間より短く設定し、
   前記発振制御部は、前記セレクタから入力される第１または第２信号のアクティブ状態の持続時間だけ前記制御端子の電圧を変化させる
   請求項２に記載のモータ駆動回路。
5. 前記駆動信号生成部は、ロータが停止時から確実に起動する起動周波数を下限周波数とする起動制御回路を有する
   請求項１に記載のモータ駆動回路。
6. ロータ、および、当該ロータに対向する複数のコイルを備えているセンサレスのブラシレス直流モータと、
   当該ブラシレス直流モータを駆動するモータ駆動回路と、をモジュール化して内蔵している電子機器であって、
   前記モータ駆動回路が、
   制御端子に印加される電圧に応じた周波数で発振しクロック信号を生成する電圧制御型の可変周波数発振回路を内蔵し、当該可変周波数発振回路からのクロック信号に基づいて、当該クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を生成する駆動信号生成部と、
   複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出する位相ずれ検出部と、
   前記位相ずれ検出部から出力される位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させる発振制御部と、
   を有する電子機器。
7. ロータと、当該ロータに対向する複数のコイルとを備えているセンサレスのブラシレス直流モータを駆動するモータ駆動方法であって、
   制御端子に印加される電圧に応じた周波数で発振器を発振させて、当該発振器の発振周波数に応じた周波数のクロック信号を生成し、
   クロック信号の周波数で規定される周期を有し位相差が順次異なる複数の駆動信号を当該クロック信号に基づいて生成し、
   複数の駆動信号を前記複数のコイルに供給してロータを回転させたときに、複数のコイルに誘起される誘起電圧をモニタし、当該誘起電圧から得られるロータ位相の、前記駆動信号から得られる電気位相に対する位相ずれを検出し、
   前記位相ずれ情報を入力し、当該位相ずれ情報が電気位相に対するロータ位相の遅れを示すときは当該位相遅れ量に応じた時間だけ前記制御端子の電圧を変化させ、ロータ位相の進みを示すときは当該位相進み量に対応した時間だけ、前記位相遅れの場合と逆の向きに前記制御端子の電圧を変化させることによって、前記クロック信号の生成時の発振周波数を前記位相ずれ情報の時間変化に対応して制御する
   モータ駆動方法。
8. 前記制御端子の電圧を制御して前記可変周波数発振回路の発振周波数を上げるときの最大制御時間が、当該電圧を制御して発振周波数を下げる時の最大制御時間より短くなるように、制御時間の上限を規制する
   請求項７に記載のモータ駆動方法。
9. 前記位相ずれ情報に応じて、電気位相に対してロータ位相が遅れているときは前記制御端子を充電し、ロータ位相が進んでいるときは放電し、
   充放および放電に際し、回の最大充電時間が１回の最大放電時間より短くなるように充放電時間を規制し、
   制御端子の充電時または放電時の電流変化を制御端子の電圧変化に変換する
   請求項８に記載のモータ駆動方法。
10. 前記位相ずれの情報が前記電気位相に対して前記ロータ位相が遅れていることを示すときは第１信号を出力し、位相ずれの情報が電気位相に対してロータ位相が進んでいることを示すときは第２信号を出力し、
    前記第１信号のアクティブ状態の最大持続時間を、前記第２信号のアクティブ状態の最大持続時間より短くし、
    前記第１または第２信号のアクティブ状態の持続時間だけ前記制御端子の電圧を変化させる
    請求項８に記載のモータ駆動方法。
11. 前記クロック信号の生成時に、ロータが停止時から確実に起動する起動周波数を下限とする下限周波数の制御を行う
    請求項７に記載のモータ駆動方法。
    

Images