CN1998131A

CN1998131A - 电机驱动电路、电机及电机驱动方法

Info

Publication number: CN1998131A
Application number: CNA2005800244965A
Authority: CN
Inventors: 铃木雅浩
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2004-06-09
Filing date: 2005-06-09
Publication date: 2007-07-11
Anticipated expiration: 2025-06-09
Also published as: JP4049126B2; KR101158943B1; US20070236168A1; TWI299937B; KR20070024578A; CN1998131B; TW200616323A; US7342367B2; JP2005354777A; WO2005122387A1

Abstract

一种可适当地制成为小型IC的电机驱动电路，具有减少了数目的外部组件以及小尺寸，并且能够稳定地旋转电机。当由根据来自VCO(7)的CLK信号生成的三相驱动信号U、V、W来旋转转子(101)时，监视三相线圈(102)中的感应电压，并检测转子相位与电相位的相位偏移。使用在对应于转子相位比电相位延迟时的相位延迟的时间中激活的上升信号f_up、或使用在对应于转子相位比电相位提前时的相位提前的时间中激活的下降信号f_down来驱动电荷泵电路(5)。该电机驱动电路(1)根据所检测到的相位偏移信息，瞬时地、动态地且直接地改变VCO控制端子(T_cp)的电压，而不需使用平滑滤波器。

Description

电机驱动电路、电机及电机驱动方法

技术领域

本发明涉及不具有用于检测转子的转角的位置检测传感器的所谓无传感器型无刷电机的驱动电路、包括该驱动电路的电机系统、以及电机驱动方法。

背景技术

作为无传感器电机的驱动电路，已知例如驱动三相无刷电机的电路。

这种用于驱动三相无刷电机的电路不使用霍尔元件或其他电路检测元件，但使用在三相的驱动线圈中生成的感应电压(反向电动势或EMF(电动势))，并切换向三相的驱动线圈提供的驱动电流。这种类型的一般无传感器电机的驱动电路检测三相的激励线圈的感应电压，向反转极性的时刻给出某一延迟量，并且切换向三相的驱动线圈提供的驱动电流的施加(供电)。

另外，一般无传感器电机的驱动电路通过滤波器等消除在切换供电时生成的尖峰电压(回扫电压)。另外，一般无传感器电机的驱动电路为电机的转子已位于其应该停止的地方(也称为“基准位置”)的情况做准备，并由此，当在某一时间内不可能检测到三相的驱动线圈中的感应电压时，不会在紧接着向三相的驱动线圈供电之后，通过生成起动脉冲并强行切换到三相的驱动线圈的供电模式来起动电机的转子。

向反转极性的这种驱动电流的供电时刻给出延迟量。提供了用于消除尖峰电压的滤波器。可将用于生成起动脉冲的信号处理系统大致地分为模拟系统和数字系统。

模拟系统的电机驱动电路使用CR时间常数来消除相位的延迟量和尖峰电压，并生成起动脉冲。数字系统的电机驱动电路使用微处理器等来执行等价于模拟系统的功能的处理。因此，具有大电路规模的系统可使用数字系统，而在必须将电路制造成小规模的应用中，由于成本和安装面积，所以不能使用微处理器等。因此，其必须不使用数字系统，而使用模拟系统。

模拟系统具有如下缺陷：其必须设置CR时间常数电路的每个元件的最优常数，但是，由于常数值在各个元件之间相互有干扰，所以难以设置最优常数。另外，需要大量的电阻器和电容器，因此部件的数目变得较大。

近年来，为了在嘈杂环境中使用、以及由听觉障碍人士使用的目的，作为在诸如移动电话的电子装置中的无声提醒部件而使用的振动电机需要制造成更小的尺寸、更小的厚度、以及更高的可靠性。目前通常使用的电机是电刷型无芯电机，但这种电机具有由于电刷的磨损而引起的短服务寿命的问题、以及由于必须在旋转线圈的内部和外部提供气隙的结构性需求而引起的难以在径向上降低外部尺寸的问题。

为此，已研究通过固定振动电机的线圈并使用永磁体作为转子来取消电刷。无刷电机没有电刷，因此，如果使得电机结构是面向磁表面型的，则具有高可靠性，并且利于降低厚度。当从整体电子装置的设计的角度来看无刷电机时，有将驱动电路并入电机模块的需求。注意到，此时需要等价于现有的电刷型无芯电机的固有操作功能。

为将驱动电路并入小型无刷电机，要求将驱动电路形成为IC、使得IC的尺寸最小化以降低IC的安装面积、减少除IC外的外接电部件的数目、并且充分缩小外接电部件的外形。

已知一种使用锁相环路(PLL)的无刷电机的驱动电路(例如，见专利文献1)。

专利文献1公开了一种用于通过简单电路的无刷DC电机的无传感器驱动的电机驱动电路和电机驱动方法。

在专利文献1中，形成相位环路，以使得确定振荡频率的VCO的频率输出相位与EMF相位匹配。这成为所谓的PLL电路。匹配转子的旋转相位与驱动电路相位。

专利文献1：日本专利公开(A)No.2001-061291

发明内容

本发明要解决的问题

当使用诸如专利文献1中的PLL电路时，需要在PLL电路内部提供环路滤波器(LPF：低通滤波器)，以便接收用于比较转子的旋转相位与驱动电路相位的相位比较器的输出信号、使其平滑、并将结果作为频率控制信号输出到VCO。

通常，转子的转速的波动取决于其操作的机械时间常数(数毫秒到数百毫秒)，因此，与电信号时间常数相比，该波动更平缓。由此，需要还将环路滤波器的截止频率设置为低值，从而，构成LPF的电容器的静电电容值有变为大值的趋势。

专利文献1使用在该专利文献1的图4中示出的所谓前滞(lead lag)型滤波器。该电容器的电容值是1.291μF到11.621μF(见专利文献1，第7页左栏第18行)。

目前最小的“0603”JIS标准尺寸的芯片型多层陶瓷电容器具有最大0.1μF的电容，并具有6.3V的B特性，因此，当尝试获得上面的静电电容值时，装置最终导致芯片尺寸变大。

可考虑降低环路滤波器的操作电流以使得可使用具有较小静电电容值的电容而不改变环路滤波器的带宽的方法，但这在其之前或之后导致较高的操作阻抗，因此电路系统的电流精度的恶化以及外部噪声容限的下降成为一个问题。

由于以上，所以需要开发新的驱动技术，用于稳定地驱动电机，而不平滑相位比较器的输出信号。

本发明的一个目的在于提供一种无传感器电机驱动电路，与传统电路相比，更适合于形成为IC，能够减小IC电路的尺寸，减少除IC外的外接电部件的数目，使得外接电部件的常数是给出最小芯片尺寸的值，并且获得电机的更加稳定的旋转操作。

解决本发明的方案

根据本发明的电机驱动电路是一种用于驱动配有转子和面向转子的多个线圈的无传感器无刷DC电机的电机驱动电路，该电机驱动电路包括：驱动信号生成器，其具有以根据施加到控制端子的电压的频率而振荡并生成时钟信号的内置电压控制型可变频率振荡电路，并生成具有由时钟信号的频率定义的周期、且具有基于来自该可变频率振荡电路的时钟信号的依次不同的相位差的多个驱动信号；相位偏差检测器，用于检测当向所述多个线圈提供多个驱动信号以旋转转子时在所述多个线圈中感生的感应电压，并检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差；以及振荡控制器，其作为输入而接收从所述相位偏差检测器输出的相位偏差信息，当相位偏差信息指示转子相位相对于电相位的延迟时，其在正好与相位延迟量一致的时间中改变所述控制端子的电压，并且当相位偏差信息指示转子相位的提前时，在与所述相位延迟的情况相反的方向上，在正好对应于相位提前量的时间中改变所述控制端子的电压。

在本发明中，优选该电路还包括控制限制器，用于设置每个控制时间的上限，使得在振荡控制器控制该控制端子的电压以提高可变频率振荡电路的振荡频率时的最大控制时间变得比在其控制该电压以降低振荡频率时的最大控制时间更短。

优选地，振荡控制器包括：充电/放电电路，其根据相位偏差信息，在转子相位相对于电相位延迟时对控制端子充电，并在转子相位提前时对控制端子放电；以及转换元件，其被连接到控制端子，并且将在由该充电/放电电路对控制端子充电时或放电时的电流改变转换为控制端子的电压改变，并且控制限制器限制充电/放电电路的充电/放电时间，使得充电/放电电路的一个最大充电时间变得比一个最大放电时间更短。

可替换地，优选地，相位偏差检测器具有选择器，其在相位偏差信息指示转子相位相对于电相位延迟时输出第一信号，并在相位偏差信息指示转子相位相对于电相位提前时输出第二信号；控制限制器将第一信号的激活状态的最大持续时间设置为比第二信号的激活状态的最大持续时间更短；并且振荡控制器在正好从选择器输入的第一或第二信号的激活状态的持续时间中改变控制端子的电压。

在本发明中，优选该驱动信号生成器具有起动控制电路，该电路将用于从停止状态可靠地起动转子的起动频率设置为低限频率。

根据本发明的电机系统是具有如下部件的电机系统：内置无传感器无刷DC电机，其配有转子和面向转子的多个线圈，以及电机驱动电路，用于以模块形式来驱动该无刷DC电机，其中所述电机驱动电路具有：驱动信号生成器，其具有以根据施加到控制端子的电压的频率而振荡并生成时钟信号的内置电压控制型可变频率振荡电路，并生成具有由时钟信号的频率定义的周期、且具有基于来自该可变频率振荡电路的时钟信号的依次不同的相位差的多个驱动信号；相位偏差检测器，用于检测当向所述多个线圈提供多个驱动信号以旋转转子时在所述多个线圈中感生的感应电压，并检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差；以及振荡控制器，其作为输入而接收从所述相位偏差检测器输出的相位偏差信息，当相位偏差信息指示转子相位相对于电相位的延迟时，其在正好与相位延迟量一致的时间中改变所述控制端子的电压，并且当相位偏差信息指示转子相位的提前时，在与所述相位延迟的情况相反的方向上，在正好对应于相位提前量的时间中改变所述控制端子的电压。

根据本发明的电机驱动方法是用于驱动配有转子和面向转子的多个线圈的无传感器无刷DC电机的电机驱动方法，包括步骤：通过根据施加到控制端子的电压来操作振荡器，以生成根据振荡器的振荡频率的频率的时钟信号；生成多个驱动信号，其具有由时钟信号的频率所定义的周期，并具有基于时钟信号的依次不同的相位差；检测当通过向所述多个线圈提供多个驱动信号而旋转转子时、在多个线圈中感生的感应电压，检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差；以及输入所述相位偏差信息，当相位偏差信息指示转子相位相对于电相位的延迟时，在正好与相位延迟量一致的时间中改变所述控制端子的电压，并且当相位偏差信息指示转子相位的提前时，在正好对应于相位提前量的时间中，在与所述相位延迟的情况相反的方向上改变所述控制端子的电压，以由此对应于所述相位偏差信息的时间改变而控制在生成所述时钟信号时的振荡频率。

在本发明中，优选地，该方法还包括设置每个控制时间的上限，使得在提高控制端子的电压以提高可变频率振荡电路的振荡频率时的最大控制时间变得比在其控制该电压以降低振荡频率时的最大控制时间更短。

优选地，该方法还包括：根据相位偏差信息，在转子相位相对于电相位延迟时对控制端子充电，并在转子相位提前时对其放电；以及在充电和放电时，限制充电/放电时间，使得一个最大充电时间变得比一个最大放电时间更短；以及将在对控制端子充电时或放电时的电流改变转换为控制端子的电压改变。

可替换地，优选地，该方法还包括：在相位偏差信息指示转子相位相对于电相位延迟时，输出第一信号，并在相位偏差信息指示转子相位相对于电相位提前时，输出第二信号；使得第一信号的激活状态的最大持续时间比第二信号的激活状态的最大持续时间更短；以及在正好第一或第二信号的激活状态的持续时间中改变控制端子的电压。

在本发明中，优选地，该方法还包括：在生成时钟信号时，控制低限频率，以使用于从停止状态可靠地起动转子的起动频率成为低限。

发明效果

根据本发明，可以获得与传统电路相比更适合于形成为IC的电路，能够减小IC电路的尺寸，减少除IC外的外接电部件的数目，使外接电部件的常数是给出最小芯片尺寸的值，并且获得电机的更加稳定的旋转操作。

附图说明

图1是示出根据本发明的实施例的无传感器三相无刷DC电机及其电机驱动电路的结构的图。

图2是示出主要在电机驱动电路的驱动系统电路中的信号波形和它们的时序的时序图。

图3是示出主要在电机驱动电路的控制系统电路中的信号波形和它们的时序的时序图。

图4是示出用于生成限制信号的限制控制器的结构的示例的电路图。

图5是示出具有选择器和相位比较器的功能的示例的框图和电路图。

图6是示出电荷泵(charge pump)电路的结构的示例的电路图。

图7是示出显示根据上升信号和下降信号的脉宽的VCO控制端子(CP端子)的电压改变的示例的四个示例的时序图。

图8是示出VCO的输入/输出特性的示例的图。

图9是示出实际操作波形的第一示例的图。

图10是示出实际操作波形的第二示例的图。

图11是示出实际操作波形的第三示例的图。

图12是示出实际操作波形的第四示例的图。

图13是示出实际操作波形的第五示例的图。

标记说明

1：电机驱动电路，2：电机驱动IC，3：转子相位检测器，4：逻辑单元，41：驱动脉冲生成器，42：脉宽相位比较器，43：控制信号生成器，44：选择器，5：电荷泵电路，6：电荷泵电流设置器，7：压控振荡器(VCO)，71：VCO容量(capacity)，8：前置放大器，9：输出单元，100：电机，101：转子，102：线圈，102U：U相线圈，102V：V相线圈，102W：W相线圈，C_cp：电荷泵电容器，C_DC：去耦电容器，CLK_vco：时钟信号，R_Iref：电荷泵电流设置电阻器，R_cp：电荷泵电阻器，U、V、W：驱动信号

具体实施方式

下面，将参考附图解释本发明的实施例。

图1示出根据本发明的实施例的无传感器三相无刷DC电机及其电机驱动电路。

在图1中例示的电机驱动电路1驱动无传感器三相无刷DC电机(下文中简称为“电机”)100。电机100具有：配有磁体的内置转子101、以及配有例如三相(U相、V相和W相)的电机驱动线圈102U、102V和102W(下文中，简称为“线圈102”)的定子。

围绕转子101的轴向其提供例如8个磁体。

线圈102包括面对转子101排列的三个线圈(电相差是120°)，即，U相线圈102U、V相线圈102V和W相线圈102W。

以星形结构连接这三个线圈。为得到中点电势COM，将其连接中点连接到电机驱动电路1的端子T_COM。将U相线圈102U、V相线圈102V和W相线圈102W的另一端连接到电机驱动电路1的驱动信号提供端子TU、TV和TW。

图1中示出的电机驱动电路1将几乎所有的处理电路集成到具有例如双CMOS(双极CMOS)结构的电机驱动IC 2中，并尽可能多地减少外接电部件的数目。

作为外接电部件，有电荷泵电流设置电阻器R_Iref、电荷泵电容器C_cp、电荷泵电阻器R_cp、以及去耦电容器C_DC。在一个印刷电路板上安装这些外接电部件和电机驱动IC 2以及电机100，以形成模块。

将去耦电容器C_DC连接在电机驱动电路1的供电电压Vcc的提供端子T_vcc与地电压GND的提供端子T_GND之间。去耦电容器C_DC可稳定供电电压Vcc的提供线与地电压GND的提供线之间的阻抗。

将从端子T_vcc提供的供电电压Vcc和从端子T_GND提供的地电压GND提供到电机驱动IC 2。由通过此的电功率操作电机驱动IC 2和电机100。

另外，供电电压Vcc的内部提供线和电机驱动IC 2的控制端子T_cp具有在它们之间串联的电荷泵电容器C_cp和电荷泵电阻器R_cp。另外，在电机驱动IC 2的基准电流I_ref的提供端子T_Iref与地电压GND的内部提供线之间连接电荷泵电流设置电阻器R_Iref。后面将解释这些电容器和电阻器的作用。

在图1所示的结构示例中，电荷泵电流设置电阻器R_Iref和电荷泵电阻器R_cp布置于电机驱动IC 2的外部，但通过限制被驱动的无传感器三相无刷电机100的磁特性和机械时间常数，可以在电机驱动IC 2中构造这两个电阻器R_Iref和R_cp。在此情况下，可以进一步减少外接部件的数目。

电机驱动IC 2驱动电机100，检测此时转子101的相位(U相、V相或W相)，比较该相位(下文中称之为转子相位或EMF相位)与用于驱动转子的驱动相位(还称之为电相位)，根据比较结果调整线圈的驱动信号的相位，并通过向线圈102提供经调整的驱动信号而将转子101的转速控制为理想值。

为实现此目的，如图1所示的电机驱动IC 2具有转子相位检测器3、逻辑单元4、电荷泵电路5、电荷泵电流设置器6、压控振荡器(VCO)7、前置放大器8、以及输出单元9。

逻辑单元4还具有驱动脉冲生成器41、用于根据最大控制时间T_late和T_early来限制控制信号的脉冲宽度的限制信号生成器43、以及选择器44。

可将形成电机驱动IC 2的部件大致分为：驱动系统电路，用于生成三相的驱动信号U、V和W，以基于来自VCO 7的时钟信号CLK_vco而驱动线圈102；以及控制系统电路，用于通过改变驱动信号U、V和W的频率来控制电机转速。

在图1中，VCO 7、驱动脉冲生成器41、前置放大器8以及输出单元9构成驱动系统电路，其构成本发明的“驱动信号生成器”的实施例。其他部分构成控制系统电路。后面将解释其细节。

首先，将解释驱动系统电路的部件的结构和操作。下面，在操作的解释中，将适当地参考图2A到图2H及图3A到图3G的信号波形及显示其时序的时序图。

VCO 7是电压控制型振荡电路，其通过根据控制输入的电势的频率而操作，并且根据振荡频率生成具有恒定周期的时钟信号CLK_vco。将VCO 7的控制输入连接到电机驱动IC 2的控制端子T_cp。另外，将VCO 7的时钟输出连接到驱动脉冲生成器41的输入，该驱动脉冲生成器41连接到下一级。

本示例的VCO使用供电电压Vcc作为基准，并执行用于提高时钟信号CLK_vco的频率的操作，以输出与供电电压Vcc相比较低的、控制端子T_cp的电势。

本示例的VCO 7的特征在于，即使当控制端子T_cp电势是基准供电电压Vcc时，VCO 7也不暂停振荡，并继续低频的振荡。该低限频率是变为用于将电机从停止状态可靠起动的转速的振荡频率，并且由VCO7中未示出的起动控制电路定义。

更具体地，起动控制电路根据下面使用具有起动周期t0、磁极P的数目P、以及线圈或槽的数目和磁极的数目的最小公倍数g的驱动系统中固有的振荡周期T0的方程式(1)，定义用于以低频可靠执行振荡操作的时间常数。

[方程式1]

t₀≥{(P/Πg)+(Π-2)/4Π}T₀

为设置在VCO 7中以此方式定义的定时常数，将振荡起动电容器71连接到VCO 7。

驱动脉冲生成器41是属于逻辑单元4的电路块、且生成用于驱动输出单元9的驱动脉冲组(Up、Vp、Wp、Un、Vn、Wn)的逻辑电路。另外，由该驱动脉冲组(Up、Vp、Wp、Un、Vn、Wn)驱动的输出单元9输出三相的驱动信号U、V、W，并将它们提供到三相的线圈102。

省略了驱动脉冲生成器41的具体电路的说明。在图1中示出了输出单元9的电路。

输出单元9具有六个用于输出三相驱动信号U、V、W的双极晶体管91H、91L、92H、92L、93H和93L。这些分为：三个PNP晶体管91H、92H和93H，作为高侧(Hi-side)开关；以及三个NPN晶体管91L、92L和93L，作为低侧(Low-side)开关。在供电电压Vcc和地电压GND之间串联向其基极提供驱动脉冲Up的晶体管91H、以及向其基极提供驱动脉冲Un的晶体管91L。从其连接中点输出具有U相的驱动信号U。以相同的方式，串联向其提供驱动脉冲Vp的晶体管92H、以及向其提供驱动脉冲Vn的晶体管92L。从其连接中点输出具有V相的驱动信号V。串联向其提供驱动脉冲Wp的晶体管93H、以及向其提供驱动脉冲Wn的晶体管93L。从其连接中点输出具有W相的驱动信号W。

前置放大器8从驱动脉冲生成器41接收输出，并提供导通或关断输出单元9的六个晶体管91H、91L、92H、92L、93H和93L所需的基极电流。

图2H示出三相的最终生成的驱动信号U、V、W。图2H示出相对于驱动信号U的驱动电角度。驱动电角度是通过其使驱动信号U的上升时段的中间点为0°的角度。一个周期被定义为360°。

驱动DC电机100的三相驱动信号U、V和W基本上是具有高电平和低电平的二元脉冲(binary pulse)波形。在本示例中的电平转换时提供±30°的等待时段。另外，三相驱动信号U、V和W具有大约120°的相位差。由此，三相线圈在任何时刻总是被给予高电平信号、被给予低电平信号，并处于等待状态。

在图2G中示出用于生成三相驱动信号U、V和W的驱动脉冲组(Up、Vp、Wp、Un、Vn、Wn)的波形。

驱动脉冲Up、Vp、Wp、Un、Vn和Wn具有120°电角度的脉宽、360°的周期以及1/3的占空比的波形。

在这些脉冲中，用于驱动输出单元9的高侧的三个驱动脉冲Up、Vp和Wp具有相对于彼此的120°的相位差。另外，各相的驱动脉冲对，即Up和Un、Vp和Vn、Wp和Wn，具有相对于彼此的60°的相位差。

根据电机100的规格，也就是附接到转子的磁体的数目、驱动相的数目，以及输出单元9的结构，而确定这样的驱动脉宽、周期、和相位差。在本示例中，通过具有如图1所示的结构的输出单元9，通过三个相驱动具有附接到其的8个磁体的转子101，因此，生成驱动信号所需的驱动脉冲Up、Vp、Wp、Un、Vn和Wn由驱动脉冲生成器41生成，使得来自输出单元9的驱动信号U、V和W呈现出如图2H所示的、具有大约120°相位差的波形。

省略了驱动脉冲生成器41的具体电路结构，但在本示例中，图2A到图2E示出在驱动脉冲生成期间生成的波形。使用这些来替代它。如从这些波形中可清楚看到的，可由基于一般分频电路的逻辑电路来配置驱动脉冲生成器41。

驱动脉冲生成器41首先作为输入而从VCO 7接收具有振荡频率F_vco的时钟信号CLK_vco(图2A)，并四次将该频率一分为二。

在图2B中示出在该分频步骤中生成的信号。在该图中，信号QA是在第一次分频后的信号，信号QB是第二次分频后的信号，信号QC是第三次分频后的信号，而信号QD是第四次分频后的信号。第四次分频后的信号QD变为周期是时钟信号CLK_vco的16倍的时钟信号。

例如，驱动脉冲生成器41具有6个内置计数器。6个计数器顺序开始在第四次分频信号QD的脉冲的上升沿处对时钟信号CLK_vco的脉冲数目的计数操作。每级的计数器在计数操作期间使得输出(例如，提高)是高电平，并在计数操作的结束的同时将输出变为低电平。另外，每级的计数器通过将输入时钟信号CLK_vco的脉冲数目增加16而暂停计数操作。

由此，如图2C和图2E所示，计数器的六个级输出具有时钟信号CLK_vco的16个周期价值(worth)的脉宽、并具有时钟信号CLK_vco的96个周期价值的周期的脉冲信号y0、y1、y2、y3、y4和y5。在此为方便起见，将通过分频电路和计数器进行的、生成具有基准脉冲(时钟信号CLK_vco的脉冲)的96倍的周期的6个脉冲信号y0到y5的操作称为“1/96计数操作”。

在下文中，驱动脉冲生成器41对这些脉冲信号y0到y5解码，以生成图2G所示的驱动脉冲Up到Wn。

驱动脉冲生成器41生成驱动脉冲Up到Wn，但作为另一角色，还具有将驱动电角度信息(EMF选择器控制信号：图3B)供给限制信号生成器43、并进一步将相位输出驱动信号(图2F)供给控制输出单元9的前置放大器8的作用。

首先，将解释相位输出驱动信息。

如图2F所示，相位输出驱动信息具有值“y0”、“y1”、“y2”、“y3”、“y4”或“y5”中的任一个。该相位输出驱动信息变为用于控制驱动输出相位和选择EMF的相位和极性的信号。即，根据相位输出驱动信号(图2F)来确定前置放大器8的六种输入信号Up、Vp、Wp、Un、Vn和Wn。由此，在输出单元9生成U相的驱动信号U、V相的驱动信号V、以及W相的驱动信号W。

为选择EMF的相位和极性，在选择器7处选择来自相位比较器42的相位差信号的相位输出驱动信息(图2F)。所选择的相位被显示为图3(B)中的EMF选择器控制信号。

这里，“U+”显示选择了U相上升侧(+侧)上的EMF比较器输出。另外，“V-”显示选择了V相下降侧(-侧)上的EMF比较器输出。

图3C将在电机100正常操作期间的、具有U、V和W的相的EMF信号示出为EMF波形EMF_U、EMF_V和EMF_W。在此图3C中，横向虚线是中点电势-COM电势。

由此，比较器3U的输出信号(U_det信号)在U相的EMF信号EMF_U高于驱动线圈的中点电压COM时具有高电平，而在前者低于后者时具有低电平。这对其他两相也是如此。

上面的EMF选择器控制信号(图3B)是指示对每个相检测到上升沿还是检测到下降沿的信息。

接着，将解释控制系统电路的结构和操作。

由逻辑单元4中除了驱动脉冲生成器41之外的电路、转子相位检测器3、电荷泵电路5、电荷泵电流设置器6、以及连接到端子T_cp和T_Iref的外接部件配置控制系统电路。

在这些部分中，电荷泵电路5、电荷泵电流设置器6、以及连接到端子T_cp和T_Iref的外接部件构成本发明的“振荡控制器”的实施例。

作为逻辑单元4中配置控制系统电路的电路，提供了：限制信号生成器43，用于生成在图1中描述为“T_late/T_early”的限制信号M_late和M_early，其用于通过定义向振荡控制器输出的信号的最大脉宽来限制振荡控制器的一个最大控制时间；选择器44；以及相位比较器42。选择器44和相位比较器42以及转子相位检测器3构成本发明的“相位偏差检测器”的实施例。

注意到，并不是始终需要配置划分为物理电路块的限制信号生成器43、选择器44以及相位比较器42，而可将它们提供为逻辑单元4的功能。

在本实施例中，用于控制VCO的振荡的控制系统电路大致具有以下三种功能。

第一功能是如下功能：由转子相位检测器3检测每个转子相位的极性改变点，比较每个转子相位的极性改变点与从驱动脉冲生成器44获得的驱动相位的极性改变点，并检测与转子相位的驱动相位相对的相位偏差。

第二功能是如下功能：生成用于提高VCO 7的振荡频率F_vco的上升信号f_up与用于降低振荡频率F_vco的下降信号f_down，基于相位偏差检测的结果而输出它们中的一个。

第三功能是用于限制振荡控制器的操作的限制信号生成器43的功能，并且在本示例中，是限制指示从预定提前(advance)电角度到电角度零的相位范围内的上升信号f_up的激活时段的相位宽度(指示激活状态的脉冲的最大持续时间T_early)的功能、以及限制指示从电角度零到预定延迟电角度的相位范围内的下降信号f_down的激活状态的脉宽(指示激活状态的脉宽的最大持续时间T_late)的功能。本实施例的一个主要特征在于，在第三功能中，使得下降信号f_down的最大持续时间T_late长于上升信号f_up的最大持续时间T_early，即，(T_late＞T_early)。

下面，将解释用于实现这些功能的部件的结构和操作。

转子相位检测器3具有三个比较器(CMP)3U、3V和3W。每个比较器检测出，通过例如电机100中转子101的旋转来反转在相应线圈102中感应的感应电压(EMF)的相位(转子相位)的极性。

为给出转子相位的极性的标准，将比较器3U、3V和3W的第一输入连接到端子T_COM，以输入星形结构线圈102的中点电势COM。

为监视根据时间改变的EMF，将比较器3U的另一输入连接到端子TU，以提供U相线圈102U的EMF信号(下文中描述为“EMF_U”)。以相同的方式，将比较器3V的另一输入连接到端子TV，以提供V相线圈102V的EMF信号(下文中描述为“EMF_V”)，并且进一步地，将比较器3W的另一输入连接到端子TW，以提供W相线圈102W的EMF信号(下文中描述为“EMF_W”)。

比较器3U到3W输出在EMF的极性是“+”时具有高电平、并在EMF的极性是“-”时具有低电平的比较器输出信号U_det、V_det和W_det。

相位比较器42比较驱动相位与转子相位(EMF相位)。作为具体的比较方法，可采用例如以下的方法，但是，因为这取决于从驱动脉冲生成器41获得的驱动相位信息，所以不能说在所有情况下都是这样。

这里，对于U相，相位比较器42具有：“U+比较”的功能，该功能将U相驱动信号U上升的时段的时间中心当作U相的极性从负到正的改变点，并将驱动(电)相位的极性改变点的相位与由比较器3U的输出信号U_det所指示的转子相位从负到正的极性改变点进行比较；以及“U-比较”的功能，该功能将U相驱动信号U下降的时段的时间中心当作U相的极性从正到负的改变点，并将驱动(电)相位的极性改变点的相位与由比较器3U的输出信号U_det所指示的转子相位从正到负的极性改变点进行比较。

对于V相和W相，相位比较器42具有相同方式的“V+比较”和“V-比较”的功能、以及“W+比较”和“W-比较”的功能。在图1所示的相位比较器42中显示了这些功能。

例如，选择器44接收从来自驱动脉冲生成器41的六个脉冲信号y0到y5给出的相位输出驱动信息(图2F)，在对从相位比较器42输出的驱动信号U、V和W的相位的每个上升侧(“+”侧)和下降侧(“-”侧)的转子相位和驱动相位的比较结果中选择具有适当相位和极性的比较结果，并将其输出。将这些输出作为上升信号f_up和下降信号f_down而输出到电荷泵电路5。

结果，限制信号生成器43仅需要能够限制上面的激活状态下的上升信号f_up和下降信号f_down的脉宽。当达到该目标时，限制信号生成器43可直接控制一切。即，其可限制来自选择器44的信号选择时间，可限制向其前一级中的相位比较器42输入的信号，或者可直接限制选择器44的输出信号(f_up信号和f_down信号)。

限制信号生成器43和由来自限制信号生成器43的限制信号所限制的电路部件配置本发明的“限制控制器”。

作为用于进行控制限制的优选方法，例如，限制信号生成器43生成具有T_late的宽度的限制信号M_late、以及具有T_early的宽度的限制信号M_early，并获得这些限制信号和将被限制的信号之间的与(AND)逻辑。如果此时利用相位比较器42等的内置与门(AND gate)，则不必再特别提供该与门。这从降低电路规模的视角来看是理想的。

图4示出用于生成具有T_late的宽度的限制信号M_late、以及具有T_early的宽度的限制信号M_early的限制控制器43的电路的示例。

在图4中，通过两个双输入与门43A和43B、反相器43C、以及三输入与非(NAND)门43D来配置限制控制器43。

为使相位提前侧(phase advance side)的最大脉宽T_early是电角度30°左右，向与门43A的输入供给信号QC和QD，以获得图2B所示的第三分频信号QC和第四分频信号QD之间的与逻辑。从其输出端输出限制信号M_early。限制信号M_early的周期变为电角度60°左右。

由反相器43C反转第四分频信号QD，并将其供给到双输入与门43B的一个输入，并且将第三分频信号QC供给到与非门43D的第一输入。此时，将第二分频信号QB供给到与非门43D的第二输入，将第一分频信号QA供给到第三输入，并将与非门43D的输出供给到与门43B的另一输入。该与门43B输出具有大约电角度60°的周期并具有与第一分频信号QA相同的大约7.5°的脉宽的短限制信号M_late。

注意到，该电路结构是示例性的，且可以以根据要获得的限制最大时间(限制信号的脉宽)的任何方法来改变。

图5A和5B示出该期望方面的电路块和具体电路。

在图5B所示的电路中，如图5A所示，将选择器44和相位比较器42配置为一个电路块。

该电路具有每个都包括三输入与门45u和45d的6个与门对45、3个反相器46u、46v和46w、以及2个六输入或非(NOR)门47u和47d。

6个现有与门45u的第一输入整体地接收来自驱动脉冲生成器41的6个脉冲信号y0到y5，作为各自的输入。

与门45u的第二输入接收比较器输出信号U_det、V_det和W_det中的任一个。更详细地，将比较器输出信号U_det输入到向其第一输入端输入信号y2或y5的与门45u的第二输入。以相同的方式，将比较器输出信号V_det输入到向其第一输入端输入信号y1或y4的与门45u的第二输入，并将比较器输出信号W_det输入到向其第一输入端输入信号y0或y3的与门45u的第二输入。

将在限制信号生成器43处生成的限制信号M_early输入到与门45u的第三输入。

另一方面，剩余的6个与门45d的第一输入作为输入而接收与同一对中的相邻与门45u的脉冲信号相同的脉冲信号中的任一个(y0到y5中的任一个)。

与门45u的第二输入端接收由反相器46u到46w反转的比较器输出信号U_det、V_det和W_det的反转信号中的任一个。更详细地，将比较器输出信号U_det的反转信号输入到向其第一输入端输入信号y2或y5的与门45d的第二输入端。以相同的方式，将比较器输出信号V_det的反转信号输入到向其第一输入端输入信号y1或y4的与门45d的第二输入端，并将比较器输出信号W_det的反转信号输入到向其第一输入端输入信号y0或y3的与门45d的第二输入端。

将在限制信号生成器43处生成的限制信号M_late输入到与门45d的第三输入端。

图2C中所示的脉冲信号y0到y5顺序地变为ON(变为高电平状态)。重复此步骤。因此，在任何一个时间，脉冲信号y0到y5之一变为ON。在图4B中，仅仅向其输入该导通脉冲信号y0、y1、y2、y3、y4或y5的与门对45才可以输出高电平。

在图5B中，在能够输出该高电平的与门对中，与门45u可仅当EMF极性是“+”时输出高电平，而与门45d可仅当EMF极性是“-”时输出高电平。此时，由限制信号M_early或M_late进一步在脉宽上限制与门45u和45d。

因此，或非门47u根据需要输出在脉宽上被限制的信号的反转信号(低激活信号)，作为EMF极性是“+”时的上升信号f_up。另外，或非门47d根据需要输出在脉宽上被限制的信号的反转信号(低激活信号)，作为EMF极性是“-”时的下降信号f_down。

外接电荷泵电流设置电阻器R_Iref生成与电荷泵电流设置电阻器R_Iref相一致的电流。将该电流被提供到电荷泵电流设置器6。

电荷泵电流设置器6基于输入电流而生成电荷泵电路5的基准电流I_ref1和I_ref2。

图6示出电荷泵电路5的具体电路的示例。

相位泵电路5根据从或非门47u(图5B)输出的上升信号f_up、或从或非门47d(图5B)输出的下降信号f_down，控制由电荷泵电流设置器6按照电荷泵电流设置电阻器R_Iref而生成的电荷泵电流I_ref1和I_ref2。

这里，上升信号f_up和下降信号f_down通常具有“H”电平，并在它们被激活时改变为“L”电平。

由电荷泵电流设置器6使用电荷泵电流设置电阻器R_Iref来设置图6中所示的两个电流源I_ref1和I_ref2。

图6所示的电荷泵电路5由以下配置：配有电阻器的所谓数字晶体管DP1、DQ1和DQ2；一般晶体管P1、P2、Q1和Q2；以及电阻器R1、R2、R3和R4。晶体管DP1、P1和D2由PNP双极晶体管来配置，而晶体管DQ1、DQ2、Q1和Q2由NPN双极晶体管配置。

当上升信号f_up和下降信号f_down处于H电平时，配有电阻器的所谓数字晶体管DQ1、DQ2和DP1都变为ON状态，从而电流不会流到晶体管P1、P2、Q1和Q2中。当将VCO 7的输入阻抗设置为足够高的值时，控制端子T_cp的电势在此时保持常数值。

当上升信号f_up改变为L电平并且被激活时，数字晶体管DQ2变为OFF状态，而晶体管Q1和Q2变为ON状态。

此时，等于电流源I_ref1的电流通过控制端子T_cp和晶体管Q2而从电荷泵电阻器R_cp流到地电压GND。

当下降信号fv_down改变为L电平并且被激活时，数字晶体管DQ1和DP1变为OFF状态，而晶体管P1和P2变为ON状态。此时，等于电流源I_ref2的电流从控制端子T_cp流到电荷泵电阻器R_cp的方向。

以此方式，当使得输入的上升信号f_up激活时，电荷泵电路5在电机驱动IC 2的方向上发送来自连接到电机驱动IC 2的控制端子T_cp的电荷泵电容器C_cp和电荷泵电阻器R_cp的电荷泵电流。在该电流方向上，控制端子T_cp的电势下降，从而VCO 7在升高振荡频率的方向上操作。

另一方面，当使输入的下降信号f_down激活时，电荷泵电路5在连接到其控制端子T_cp的电荷泵电容器C_cp和电荷泵电阻器R_cp的方向上发送来自电机驱动IC 2的电荷泵电流。在该方向上，控制端子T_cp的电势上升，从而VCO 7在降低振荡频率的方向上操作。

升高VCO 7的振荡频率时的一个控制时间、或降低VCO 7的振荡频率时的一个控制时间是直到切换电荷泵电流的方向以倒转其为止的时间。这由使上升信号f_up或下降信号f_down激活的期间的时段(即，这里是L电平的脉宽)来定义。宽度越大，则VCO 7的振荡频率的上升越大，或者下降越大，且控制量越大。因此，当在短时段观察时，控制端子T_cp的电势随时间波动且动态改变，但是，当在相对长的时段观察其时，平均电势在频率升高时相对变高，而在频率降低时相对变低。

传统地，通过平滑滤波器而将该VCO控制电势改变为DC，从而需要很大的电容和电阻。另外，响应变得迟缓。

与此相反，在采用了本发明的本实施例中，直接升高和降低VCO控制电压，而无需通过平滑滤波器。更具体地，当使上升信号f_up和下降信号f_down激活时，瞬时切换电荷泵电路5的电流的方向，并且VCO控制电压响应于此而瞬时上升或下降，从而，响应非常快。

这里，本示例中的电荷泵电容器C_cp通过恒定(constant)的电荷泵操作而变为积分(integration)元件。另外，通过恒定的电荷泵操作，电荷泵电阻器R_cp变为瞬时元件，即，扮演将电流改变为电压值的转换元件的角色。电荷泵电容器C_cp的值是例如0.22μF，而电荷泵电阻器R_cp的值是例如68kΩ。

图7A1到图7E5示出根据上升信号f_up和下降信号f_down的脉宽的、VCO控制端子(T_cp端子)的电压的改变的四个示例。在本示例中，示出由转子相位检测器3检测的相位的EMF极性反转相位与控制端子T_cp的电压的关系的波形。另外，图7A1到图7E5通过EMF极性反转相位位置而示出各部分的响应波形，同时将它们分为四个示例。

图7B1到图7B5中示出示例1，图7C1到图7C5中示出示例2，图7D1到图7D5中示出示例3，而图7E1到图7E5中示出示例4。

这里，在图7A3和图7A4中示出本示例中使用的限制信号M_early和M_late。另外，为比较，在图7A1、图7A2和图7A5中示出振荡时钟信号CLK_vco、第四分频信号QD和电角度刻度(scale)、以及相位输出驱动信息(脉冲信号y5)。

在本示例中，在对应于驱动电角度的-15[度]到0[度]的范围中设置限制信号M_early的脉宽T_early。另外，以相同的方式，在从0[度]到26.25[度]的范围中设置限制信号M_late的脉宽T_late。重复此操作，本实施例的一个主要特征在于，将T_late侧脉宽设置得比T_early侧脉宽更宽。

为说明，将相位输出驱动信息(图2F)固定在“y5”的位置，但在所有相位输出的驱动状态的“y0”到“y5”处都执行等价的操作。因此，如图7A2中所示，目标相位范围变为驱动电角度-30[度]到+30[度]。

示例1示出当由转子相位即U_det信号的上升相位表示的EMF极性反转位置相当地早于驱动电角度的零度相位时的时间(图7B1)。

此时，由限制信号M_early的脉宽T_early在相位上限制上升信号f_up(图7B2)，使得限制L电平的激活时间。另外，此时，下降信号f_down保持H电平(图7B3)。另外，电荷泵电流(图7B4)从电荷泵电阻器R_cp流向控制端子T_cp，持续正好限制信号M_early的脉宽T_early的量。在控制端子T_cp(图7B5)的电压中示出的L电平发生δVCP瞬时校正的量的电势下降，其持续电荷泵电流(图7B4)流过的时段。该值是电荷泵电流(图7B4)和电荷泵电阻R_cp的乘积。在电荷泵电流(图7B4)结束流动后，控制端子T_cp的电压发生δVCP积分(integration)校正的量的电势下降。该δVCP积分校正的值变为通过将电荷泵电流值(图7B4)与上升信号f_up的激活时间的乘积(电荷泵电容器C_cp的电荷波动的量)除以电荷泵电容器C_cp的电容值而获得的值。

作为以上的结果，由于控制端子T_cp的电压的改变，VCO 7在频率输出上变高。

示例2指示当将由转子相位，即U_det信号的上升相位表示的EMF极性反转位置从示例1(图7A2)中的U_det信号的上升相位延迟了正好20°的驱动电角度时的时间。此时，其未被屏蔽(mask)信号M_early限制，从而，在U_det信号的上升处激活上升信号f_up。

在示例2中，电荷泵电流流过的时段短于示例1中的该时段(图7C4)，因此，控制端子T_cp的电压的δVCP积分校正的量的电势下降变得比示例1中的小(图7C5)。

示例3指示由转子相位，即U_det信号的上升相位表示的EMF极性反转位置与驱动电角度的零相位位置一致的情况。

此时，上升信号f_up和下降信号f_down都不被激活(图7D2和图7D3)，因此，控制端子T_cp的电压保持常数值(图7D5)。

示例4指示当由转子相位，即U_det信号的上升相位表示的EMF极性反转位置比驱动电角度的零度相位迟30°时的时间。

此时，由限制信号M_late的脉宽T_late在相位上限制下降信号f_down(图7E3)，以限制L电平的激活时间。另外，此时，上升信号f_up保持H电平(图7E2)。输出电荷泵电流的方向变为与目前的示例1和示例2相反的、从控制端子T_cp向电荷泵电阻器R_cp侧的方向。在本示例中，控制端子T_cp的电压上升(图7E5)，因此，由VCO 7输出的频率变低。

注意到，通过之前解释的VCO 7的结构，当VCO 7在诸如起动的时间处的低频上操作时，因为在VCO 7中提供较低的限制频率，所以这不会变为比这还低的频率。

图8示出VCO 7的输入/输出特性的示例。

在驱动脉冲生成器41的分频比中，当转子磁极的数目P是8时，电机的转速N与VCO 7的输出频率F_vco之间的关系变为如下方程式。

[方程式2]

N[rpm]＝F_vco[Hz]/6.4 (2)

图8中所示的曲线CV1指示电机转速N，而曲线CV2指示VCO 7的振荡频率F_vco。另外，在图8的横坐标上，将控制端子T_cp的电压降与Vcc电压的电势差定义为δVcp[V]。

可看出，即使在δVcp是0[V]，即，控制端子T_cp的电压与Vcc电压处于相同电平时，VCO 7也不暂停振荡，而是继续以大约2.56[kHz]振荡。该较低限制振荡频率是由电机转速N转换的大约400rpm。

通过使用本实施例的电机驱动电路1来驱动电机。

此时使用的电机100是三相无刷电机，其中转子磁极的数目P是8，标准电压是3V，起动电流是0.1A，转子惯量是3×10^-8[kg·m²]，并且扭矩常数是2×10^-3[N·m/A]。

电荷泵电流是1.5μA，电荷泵电容C_cp是0.022μF，而电荷泵电阻R_cp是68kΩ。当电荷泵电流在电荷泵电阻器R_cp中流过时所生成的电压变为102mV。通过VCO 7，将该电压转换为大约3984rpm的转速位移。

当将电机起动频率设置为420rpm时，VCO增益是大约250kHz/V(转换为转速增益是大约39062.5rpm/V)。VCO的最大振荡频率转换为转速是大约22.500rpm。

电机在标准电压3V时的标准转速是大约12000rpm，因此VCO的性能是足够的。

图9到图13示出实际操作波形。

图9示出在正常状态下的操作波形。

从顶部向下，该波形是U相驱动信号U(U相端子电压)、V相驱动信号V(V相端子电压)和W相驱动信号W(W相端子电压)。对于波形的各个名称，示出了纵坐标和横坐标的刻度。例如，对于U相端子电压，纵坐标的一级(gradation)是2V，而横坐标的一级是2ms，因此将其描述为(2V/2ms)。该描述方法在图9的其他波形和图10到图13中也一样。供电规则是120°供电型和全波驱动型。这等于目前为止的操作的解释的内容。

在无供电时段(其中，U、V和W的相位电压既不是H电平输出也不是L电平输出)时，可看到EMF波形。对于所有相位，确认电机在所有相位都是EMF相位、即转子相位等于驱动相位的状态下运行。

而且，图10示出正常状态下的操作波形。从顶部向下，该波形是U相端子电压、上升信号f_up的电压(fup电压)、下降信号f_down的电压(f_down电压)、以及控制端子T_cp的电压(CP端子电压)。

由于稳定状态，所以转子相位和驱动电路相位一致，上升信号f_up的电压和下降信号f_down的电压都变为激活状态的时段较小，并且在控制端子T_cp的电压中仅看到小的AC信号分量。

图11示出从通过导通电源而起动的加速状态的操作波形。

从顶部向下，波形是U相端子电压、f_up电压、f_down电压、以及CP端子电压。

在图12和图13中，在时间上(time-wise)从该图放大起动时和加速时的操作波形。

图12示出在图11所示的操作波形中、在时间上放大的、在紧接着通过导通电源而起动之后的操作波形。从顶部向下，波形是U相端子电压、f_up电压、f_down电压、以及CP端子电压。

在紧接着起动之后，控制端子T_cp的电压(CP端子电压)等于Vcc电压，因此VCO 7输出被设置为低限的振荡频率，并且电机通过此起动转速而开始起动。当电机开始起动时，通过转子的旋转操作而生成EMF。在未提供U相电功率时看到EMF波形。从EMF相位检测转子相位，电荷泵电流根据作为驱动电路相位的比较的结果而获得的上升信号f_up和下降信号f_down而改变，并且改变控制端子T_cp的电压。

在紧接着起动之后的相位判断中，即使当转子相位晚于驱动电路相位、且将下降信号f_down激活到L电平时，VCO 7也不输出比起动转速更低的频率。为此，电机在起动期间不停止。

注意到，在本示例中，起动时的转子相位是不稳定的。

在图12的波形的示例中，对于紧接着起动之后的大约40ms的时段，电机的转子以起动转速转动，而没有加速，直到转子相位适合于加速为止。电机在从紧接着起动之后的时间大约40ms的时段之后开始加速。

当在电机起动转速是大约420rpm时激活上升信号f_up时，电荷泵电流在前述电荷泵电阻器R_cp中流动，并且转速改变了大约3984_rpm。注意到，转子的旋转受到由于电机的扭矩和转子的惯量而带来的加速能力的限制，因此，其不能同步地追踪驱动电路的转速的改变。

由下面的方程式(3)表示电机转速的偏差dN。

[方程式3]

dN＝60·τ/(J·2Π)dt (3)

这里，τ是电机驱动扭矩，J是转子惯量，而dt是偏差时段。

当转子极数是8时，当起动转速是大约420rpm时，对应于360°的电角度的偏差变为大约35.7ms。激活上升信号f_up的时段最大对应于电角度15°，因此该时段是大约1.5ms。

根据0.1A的起动电流、3×10^-8[kg·m²]的转子惯量、以及2×10^-3[N·m/A]的扭矩常数，转子驱动扭矩τ变为2×10^-4[N·m]，而电机转速的位移dN变为95.5[rpm]。这是大约3984rpm的电路的转速位移值的仅仅大约1/42。

也就是说，当电机在诸如起动转速的低转速范围内旋转时，变得激活的上升信号f_up作用来更平滑地偏移相位输出驱动的操作相位，并将其提前到适合于通过瞬时地提高驱动电路频率而不是对转子的加速操作起作用来加速的驱动相位。

图13示出在图11中所示的操作波形中的电机加速期间的操作波形。从顶部向下，波形是U相端子电压、f_up电压、f_down电压、以及CP端子电压。

根据图13，看出EMF的相位和驱动电路相位匹配时的加速的情形。

在本实施例中，VCO 7的最大振荡频率在转换为转速时必须超出电机的最高转速。这是因为在本实施例的控制中，通过相互组合三个开路环路，整个系统形成一个闭合环路。根据控制端子T_cp的电压来确定其操作点。通过其来定义VCO振荡频率，即转子转速。

为稳定操作点，必须在操作点的附近存在环路增益。即，一直到超出包括电机的额定转速的操作点的频率范围，VCO增益都必须不为零。

下面，将解释三个开路环路的组件。

第一是电机100。通过U-、V-和W-相的线圈102U、102V和102W的驱动，电机101旋转，并在未向各相提供电功率时生成EMF。

第二是控制系统电路，其用于判断从转子相位检测器3到电机驱动电路1中的电荷泵电路5的相位差，并生成上升信号f_up和下降信号f_down。该控制系统电路从驱动脉冲生成器41获得电路相位信息，以判断驱动电路相位，但是，在控制系统电路中不通过这些信号形成反馈环路。

第三是从VCO 7到电机驱动电路1中的输出单元9的驱动系统电路。

在本实施例中，通过类似涡流(eddy)地组合这三个独立的开路环路的组件，形成一个闭合环路。

这些组件为开路是有很大的优点的。即，一个优点在于，没有异常振荡等的风险，并且电路设计和电路检查是容易的。另外，因为没有对电路稳定性的折衷(tradeoff)等，所以还有如下优点，即可仅为了操作的目的来最优地设置操作参数，如T_early相位宽度和电荷泵电流。

通过根据本实施例的电机及其驱动电路，呈现了以下效果。

第一，可提供在起动时可靠的、且使得电机的稳定旋转操作成为可能的无传感器电机驱动电路。此时，根据每个时刻的相位延迟和相位提前的信息来直接且瞬时地驱动VCO 7的控制端子T_cp的电压，因此响应是快速的。

第二，这是适合于如IC之类的形式的简单电路，因此可最小化IC电路规模。

第三，驱动电路不会在其内部具有反馈环路，因此其是稳定电路。结果，电路设计和电路检查较容易。

第四，除驱动IC之外的外接电部件的数目较小。

在图1的示例中，除了电机驱动IC 2之外，有四个外接电部件，包括用于供电的去耦电容器C_DC。在这些部件中，可将两个电阻器并入电机驱动IC 2中，因此可将外接电部件的数目降低到2。

另外，外接电部件的常数是不依赖于驱动电路的操作的独立值。它们仅需要对应于电机的磁特性和机械时间常数。因此，这些常数的最优化是容易的。此外，对于这些常数，有相对宽的可允许范围。

第五，外接电部件的常数较小，且是以“0603：JIS标准”的芯片尺寸获得的值，因此，同样就这一点而言，具有使得整体尺寸更小的优点。

在使用具有等于3V的供电电压V_cc、0.1A的起动电流、3×10^-8[kg·m²]的惯量、以及2×10^-3[N·m/A]的扭矩常数的电机100时，用于获得所需的操作波形的常数可以较小，例如，电荷泵电阻器R_cp的电阻值是68kΩ，而电荷泵电容器C_cp的电容值是0.022μF。因此，具有这些外接部件所占据的安装面积非常小的优点。

注意到，本发明的电机驱动电路不限于驱动三相无刷电机。本发明还可应用于除三相外的多相、或单相的无刷电机。另外，转子的磁极的数目不限于8个极。

注意到，当改变驱动目标时，需要符合该改变，还要改变电机驱动电路1的结构和操作。即，需要根据驱动相的数目来改变比较器的数目、相位比较的数目、以及输出电路的结构，并改变用于生成驱动输出单元的信号的结构，例如，根据驱动相的数目和磁极的数目来改变时钟的计数和输出解码信号的相位差。注意到，即使当驱动相的数目和磁极的数目不同时，也可将上面的解释直观地应用于基本结构和操作，而不用考虑这些。

注意到，根据本实施例的电机系统具有以上电机驱动电路1和电机100。

尽管未具体示出，但将偏心构件附接到电机100的转子轴，以及在同一模块板上安装电机100、偏心构件和电机驱动电路1，作为振动电机模块。振动电机模块被内置在移动电话或其他电子装置中，并被利用为呼叫接收时的提醒手段。注意到，本发明的电机系统不限于移动电话，但通过本发明的应用，可降低尺寸，控制性能较好，且可降低功耗，因此本发明优选地应用于移动型电子装置。

Claims

1、一种电机驱动电路，用于驱动配有转子和面向转子的多个线圈的无传感器无刷DC电机，该电机驱动电路包括：

驱动信号生成器，其具有以根据施加到控制端子的电压的频率而振荡并生成时钟信号的内置电压控制型可变频率振荡电路，并生成具有由时钟信号的频率定义的周期、且具有基于来自该可变频率振荡电路的时钟信号的依次不同的相位差的多个驱动信号；

相位偏差检测器，用于检测当向多个线圈提供多个驱动信号以旋转转子时在所述多个线圈中感生的感应电压，并检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差；以及

振荡控制器，其作为输入而接收从所述相位偏差检测器输出的相位偏差信息，当相位偏差信息指示转子相位相对于电相位的延迟时，其在正好与相位延迟量一致的时间中改变所述控制端子的电压，并且当相位偏差信息指示转子相位的提前时，在与所述相位延迟的情况相反的方向上，其在正好对应于相位提前量的时间中改变所述控制端子的电压。

2、如权利要求1所述的电机驱动电路，还包括：控制限制器，用于设置每个控制时间的上限，使得在振荡控制器控制该控制端子的电压以提高可变频率振荡电路的振荡频率时的最大控制时间变得比在其控制该电压以降低振荡频率时的最大控制时间更短。

3、如权利要求2所述的电机驱动电路，其中

振荡控制器包括

充电/放电电路，其根据相位偏差信息，在相对于电相位延迟了转子相位时对控制端子充电，并在提前了转子相位时对控制端子放电，以及

转换元件，其被连接到控制端子，并且将在由该充电/放电电路对控制端子充电时或放电时的电流改变转换为控制端子的电压改变，并且

该控制限制器限制充电/放电电路的充电/放电时间，使得充电/放电电路的一个最大充电时间变得比一个最大放电时间更短。

4、如权利要求2所述的电机驱动电路，其中

相位偏差检测器具有选择器，其在相位偏差信息指示相对于电相位延迟了转子相位时输出第一信号，并在相位偏差信息指示相对于电相位提前了转子相位时输出第二信号，

控制限制器将第一信号的激活状态的最大持续时间设置为比第二信号的激活状态的最大持续时间更短，以及

振荡控制器在正好从选择器输入的第一或第二信号的激活状态的持续时间中改变控制端子的电压。

5、如权利要求1所述的电机驱动电路，其中驱动信号生成器具有起动控制电路，该电路将用于从停止状态可靠地起动转子的起动频率设置为低限频率。

6、一种电机系统，具有

内置无传感器无刷DC电机，其配有转子和面向转子的多个线圈，以及

电机驱动电路，用于以模块形式来驱动该无刷DC电机，其中

所述电机驱动电路具有

相位偏差检测器，用于检测当向所述多个线圈提供多个驱动信号以旋转转子时在所述多个线圈中感生的感应电压，并检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差；以及

7、一种电机驱动方法，用于驱动配有转子和面向转子的多个线圈的无传感器无刷DC电机，该方法包括步骤：

通过根据施加到控制端子的电压来操作振荡器，以生成与该振荡器的振荡频率相一致的频率的时钟信号，

生成多个驱动信号，其具有由时钟信号的频率所定义的周期，并具有基于时钟信号的依次不同的相位差，

检测当通过向所述多个线圈提供多个驱动信号而旋转转子时、在多个线圈中感生的感应电压，检测从感应电压获得的转子相位相对于从所述驱动信号获得的电相位的相位偏差，以及

输入所述相位偏差信息，当相位偏差信息指示转子相位相对于电相位的延迟时，在正好与相位延迟量一致的时间中改变所述控制端子的电压，并且当相位偏差信息指示转子相位的提前时，在正好对应于相位提前量的时间中，在与所述相位延迟的情况相反的方向上改变所述控制端子的电压，由此对应于所述相位偏差信息的时间改变而控制在生成所述时钟信号时的振荡频率。

8、如权利要求7所述的电机驱动方法，还包括：设置每个控制时间的上限，使得在提高控制端子的电压以提高可变频率振荡电路的振荡频率时的最大控制时间变得比在控制该电压以降低振荡频率时的最大控制时间更短。

9、如权利要求8所述的电机驱动方法，还包括

根据相位偏差信息，在相对于电相位延迟了转子相位时对控制端子充电，并在提前了转子相位时对其放电，以及

在充电和放电时，限制充电/放电时间，使得一个最大充电时间变得比一个最大放电时间更短，以及

将对控制端子充电时或放电时的电流改变转换为控制端子的电压改变。

10、如权利要求8所述的电机驱动方法，还包括

在相位偏差信息指示相对于电相位延迟了转子相位时，输出第一信号，并在相位偏差信息指示相对于电相位提前了转子相位时，输出第二信号，

使第一信号的激活状态的最大持续时间比第二信号的激活状态的最大持续时间更短，以及

在正好第一或第二信号的激活状态的持续时间中改变控制端子的电压。

11、如权利要求8所述的电机驱动方法，还包括，在生成时钟信号时，控制低限频率，以使用于从停止状态可靠地起动转子的起动频率成为低限。