JP2005346625A - 階層型モジュール - Google Patents
階層型モジュール Download PDFInfo
- Publication number
- JP2005346625A JP2005346625A JP2004168525A JP2004168525A JP2005346625A JP 2005346625 A JP2005346625 A JP 2005346625A JP 2004168525 A JP2004168525 A JP 2004168525A JP 2004168525 A JP2004168525 A JP 2004168525A JP 2005346625 A JP2005346625 A JP 2005346625A
- Authority
- JP
- Japan
- Prior art keywords
- module
- modules
- substrate
- hierarchical
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
- G06F13/1684—Details of memory controller using multiple buses
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/045—Hierarchy auxiliary PCB, i.e. more than two levels of hierarchy for daughter PCBs are important
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10007—Types of components
- H05K2201/10159—Memory
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Memory System (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】それぞれが複数のDRAMデバイス11を搭載した第1のモジュール基板101〜108を有し、第1のモジュール101〜108を搭載し、前記複数の第1のモジュールにそれぞれ接続される信号線群が並設され、前記第1のモジュールと前記並設された信号線群を通してそれぞれ接続され、信号線群の総本数よりも少ない本数の信号線に変換して出力する制御用LSI50を搭載した第2のモジュール基板20を備え、第2のモジュール基板20がマザーボード40に搭載される。
【選択図】 図1
Description
・上りの送受で各10チャネル(送信2ピン/1チャネル、受信2ピン/1チャネルで計40ピン)、
・下りの送受で各10チャネル(送信2ピン/1チャネル、受信2ピン/1チャネルで計40ピン)、
・各チャネルのデータレートが2Gbps、
・8モジュール接続の場合、
高速インタフェースの総数は、(10+10)×8で送受160チャネルとなり、
総データ転送速度は、10×2=20Gbpsとなる。
11 DRAM
20 第2のモジュール基板
21 グランド層
22 電源層
23 信号配線
30 ソケット
40 マザーボード
41 接地
42 電源
50、60 制御用LSI
51、51A 選択回路
52 バッファ(出力バッファ及びレシーバ回路)
53、54 シリアルパラレル変換回路/パラレルシリアル変換回路
61 信号線
Claims (18)
- 少なくとも1つのメモリデバイスを搭載した基板を有する第1のモジュールを複数備え、
前記複数の第1のモジュールを搭載し、前記複数の第1のモジュールの内の少なくとも2つの第1のモジュールにそれぞれ接続される少なくとも2つの組の信号線群が並設されている基板を有し、前記基板には、前記並設された少なくとも2つの組の信号線群に接続され、前記少なくとも2つの組の信号線群の総本数よりも少ない本数の信号線に変換するコントローラが搭載されている第2のモジュールを備えている、ことを特徴とする階層型モジュール。 - 前記第2のモジュールの前記基板が、前記第2のモジュールに搭載され、互いに並設される前記第1のモジュールの信号線群の組の数以上の信号配線層を有する、ことを特徴とする請求項1記載の階層型モジュール。
- 前記第1のモジュールの複数個が、前記第2のモジュールの前記基板に設けられたバス線に共通接続され、前記バス線を介して、前記コントローラの対応する端子に接続されている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記第2のモジュールの前記基板には、複数組の前記バス線が並設されている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記複数の第1のモジュールが、複数のグループにグループ化され、
同一グループに属する複数の第1のモジュールは、前記第2のモジュールの前記基板に設けられたバス線に共通に接続され、前記バス線を介して前記コントローラの対応する端子に共通に接続されている、ことを特徴とする請求項1記載の階層型モジュール。 - 前記コントローラは、前記複数の第1のモジュールにそれぞれ接続される複数組の信号線群の内から1組の信号線群を選択する回路を備えている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記コントローラは、前記第1のモジュールに対して信号を供給する装置から前記コントローラに入力された信号を、前記複数の第1のモジュールに接続される複数組の信号線群の内の対応する組の信号線群に供給する回路を備えている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記コントローラは、前記複数の第1のモジュールにそれぞれ接続される複数組の信号線群からの信号を受けて多重化し、より少ない本数の信号線に変換出力する回路を備えている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記コントローラは、前記第1のモジュールに対して信号を供給する装置から前記コントローラに入力された多重化された信号を受けて分離し、前記複数の第1のモジュールにそれぞれ接続される複数組の信号線群の内の対応する組の信号線群に供給する回路を備えている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記第2のモジュールを構成する基板は、電源層と接地層とが交互に配置されて層構成となすものである、ことを特徴とする請求項1記載の階層型モジュール。
- 前記第2のモジュールを構成する前記基板において、前記電源層と絶縁層と接地層との構成が、デカップリング容量として用いられる、ことを特徴とする請求項10記載の階層型モジュール。
- 前記コントローラは、前記第2のモジュールの前記基板の前記第1のモジュール搭載面に配置されている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記コントローラは、前記第2のモジュールの前記基板の前記第1のモジュール搭載面と反対側の裏面に配置されている、ことを特徴とする請求項1記載の階層型モジュール。
- 前記第2のモジュール基板が、マザーボードに搭載される、ことを特徴とする請求項1乃至13のいずれか一に記載の階層型モジュール。
- 前記メモリデバイスが、ダイナミックランダムアクセスメモリ(DRAM)デバイスよりなり、
前記第1のモジュールが、デュアルインラインメモリモジュール(DIMM)であり、
前記コントローラが、DRAMコントローラである、ことを特徴とする請求項14記載の階層型モジュール。 - 請求項15記載の階層型モジュールを備えた電子装置。
- それぞれが少なくとも1つの半導体デバイスを搭載した第1の基板を有する複数の第1のモジュールと、
前記複数の第1のモジュールを搭載し、前記複数の第1のモジュールの内少なくとも2個の前記第1のモジュールが並設されている第2の基板を有する第2のモジュールと、
前記第2のモジュールを搭載した第3の基板と、
を備えている、ことを特徴とする電子装置。 - 前記第2のモジュールの前記第2の基板には、前記複数の第1のモジュールの内の少なくとも2つの第1のモジュールにそれぞれ接続される少なくとも2つの組の信号線群が並設されており、
前記第2のモジュールの前記第2の基板には、前記並設された少なくとも2つの組の信号線群に接続され、前記少なくとも2つの組の信号線群の総本数よりも少ない本数の信号線に変換する制御デバイスが搭載されている、ことを特徴とする請求項17記載の電子装置。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168525A JP4610235B2 (ja) | 2004-06-07 | 2004-06-07 | 階層型モジュール |
KR1020050048074A KR100733745B1 (ko) | 2004-06-07 | 2005-06-04 | 계층형 모듈 |
US11/145,009 US7800918B2 (en) | 2004-06-07 | 2005-06-06 | Hierarchical module |
DE102005025947A DE102005025947A1 (de) | 2004-06-07 | 2005-06-06 | Hierarchisches Modul |
TW094118750A TWI282095B (en) | 2004-06-07 | 2005-06-07 | Hierarchical module |
CNB2005100759944A CN100338546C (zh) | 2004-06-07 | 2005-06-07 | 阶层型模块 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004168525A JP4610235B2 (ja) | 2004-06-07 | 2004-06-07 | 階層型モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005346625A true JP2005346625A (ja) | 2005-12-15 |
JP4610235B2 JP4610235B2 (ja) | 2011-01-12 |
Family
ID=35448741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004168525A Expired - Fee Related JP4610235B2 (ja) | 2004-06-07 | 2004-06-07 | 階層型モジュール |
Country Status (6)
Country | Link |
---|---|
US (1) | US7800918B2 (ja) |
JP (1) | JP4610235B2 (ja) |
KR (1) | KR100733745B1 (ja) |
CN (1) | CN100338546C (ja) |
DE (1) | DE102005025947A1 (ja) |
TW (1) | TWI282095B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8064236B2 (en) | 2008-06-04 | 2011-11-22 | Elpida Memory, Inc. | Memory module, method for using same and memory system |
JP2013258225A (ja) * | 2012-06-12 | 2013-12-26 | Renesas Electronics Corp | 半導体装置 |
JP2015529980A (ja) * | 2012-08-27 | 2015-10-08 | インヴェンサス・コーポレイション | 共通サポートシステム及び超小型電子アセンブリ |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7677900B2 (en) * | 2007-09-17 | 2010-03-16 | Fci Americas Technology, Inc. | Back-to-back mounted electrical connectors |
US8310835B2 (en) * | 2009-07-14 | 2012-11-13 | Apple Inc. | Systems and methods for providing vias through a modular component |
US9958897B1 (en) * | 2014-06-20 | 2018-05-01 | Western Digital Technologies, Inc. | Controller board having expandable memory |
KR102365111B1 (ko) | 2014-07-07 | 2022-02-18 | 삼성전자주식회사 | 메모리 모듈 세트, 이를 포함한 반도체 메모리 장치 및 반도체 메모리 시스템 |
CN105446908B (zh) * | 2014-08-27 | 2018-12-21 | 珠海全志科技股份有限公司 | Dram组合控制方法 |
KR102238717B1 (ko) | 2014-10-27 | 2021-04-09 | 삼성전자주식회사 | 메모리 시스템 및 이의 동작 방법 |
US10163687B2 (en) * | 2015-05-22 | 2018-12-25 | Qualcomm Incorporated | System, apparatus, and method for embedding a 3D component with an interconnect structure |
US9996120B1 (en) * | 2015-05-22 | 2018-06-12 | EMC IP Holding Company LLC | PCB module for increased connectivity |
KR102449193B1 (ko) * | 2015-12-04 | 2022-09-29 | 삼성전자주식회사 | 버퍼를 포함하는 메모리 패키지, 확장 가능한 메모리 모듈 및 멀티-모듈 메모리 시스템 |
KR102602697B1 (ko) * | 2018-05-21 | 2023-11-16 | 삼성전자주식회사 | 베이스 기판을 가지는 전자 장치 |
TWI795644B (zh) * | 2020-06-02 | 2023-03-11 | 大陸商上海兆芯集成電路有限公司 | 電子總成 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06348590A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 主記憶装置とメモリ・カード |
JPH10177427A (ja) * | 1996-12-16 | 1998-06-30 | Hitachi Ltd | ソースクロック同期式メモリシステムおよびメモリユニット |
JPH11219231A (ja) * | 1998-01-30 | 1999-08-10 | Hitachi Ltd | コンピュータシステムおよびコンピュータ用複合コネクタ装置および小型コンピュータ装置 |
JP2000122761A (ja) * | 1998-10-14 | 2000-04-28 | Hitachi Ltd | バスシステム及びそれを用いたメモリシステム |
JP2006505066A (ja) * | 2002-10-31 | 2006-02-09 | リング テクノロジー エンタープライズィズ,エルエルシー | 改善されたメモリアクセスのための方法及び装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL96808A (en) | 1990-04-18 | 1996-03-31 | Rambus Inc | Introductory / Origin Circuit Agreed Using High-Performance Brokerage |
JPH08305629A (ja) * | 1995-04-25 | 1996-11-22 | Internatl Business Mach Corp <Ibm> | メモリ・アクセス制御装置及びメモリ・アクセス制御方法、コンピュータ・システム |
US5870350A (en) | 1997-05-21 | 1999-02-09 | International Business Machines Corporation | High performance, high bandwidth memory bus architecture utilizing SDRAMs |
KR100267463B1 (ko) | 1998-07-20 | 2000-11-01 | 이재근 | 반도체 칩 결함에 기인한 수율손실칩수 및 유형별 불량칩수 측정방법 |
US6104629A (en) * | 1998-09-17 | 2000-08-15 | International Business Machines Corporation | High frequency memory module |
US5995405A (en) | 1998-10-27 | 1999-11-30 | Micron Technology, Inc. | Memory module with flexible serial presence detect configuration |
KR20000008962U (ko) * | 1998-10-29 | 2000-05-25 | 김영환 | 3차원 구조의 멀티칩 메모리 모듈 |
KR20000040734A (ko) * | 1998-12-19 | 2000-07-05 | 김영환 | 적층형 마이크로 비지에이 패키지 |
US6392896B1 (en) * | 1999-12-22 | 2002-05-21 | International Business Machines Corporation | Semiconductor package containing multiple memory units |
US6625687B1 (en) | 2000-09-18 | 2003-09-23 | Intel Corporation | Memory module employing a junction circuit for point-to-point connection isolation, voltage translation, data synchronization, and multiplexing/demultiplexing |
CN1173280C (zh) * | 2000-10-26 | 2004-10-27 | 上海奇码数字信息有限公司 | 具有网络拓扑结构的自适应信息处理系统 |
KR100355032B1 (ko) | 2001-01-08 | 2002-10-05 | 삼성전자 주식회사 | 고집적 패키지 메모리 장치, 이 장치를 이용한 메모리 모듈, 및 이 모듈의 제어방법 |
JP3804832B2 (ja) * | 2002-05-23 | 2006-08-02 | 日本電気株式会社 | メモリ装置及びコンピュータシステム |
JP4094370B2 (ja) * | 2002-07-31 | 2008-06-04 | エルピーダメモリ株式会社 | メモリモジュール及びメモリシステム |
US7095620B2 (en) * | 2002-11-27 | 2006-08-22 | International Business Machines Corp. | Optically connectable circuit board with optical component(s) mounted thereon |
-
2004
- 2004-06-07 JP JP2004168525A patent/JP4610235B2/ja not_active Expired - Fee Related
-
2005
- 2005-06-04 KR KR1020050048074A patent/KR100733745B1/ko not_active IP Right Cessation
- 2005-06-06 US US11/145,009 patent/US7800918B2/en not_active Expired - Fee Related
- 2005-06-06 DE DE102005025947A patent/DE102005025947A1/de not_active Ceased
- 2005-06-07 TW TW094118750A patent/TWI282095B/zh not_active IP Right Cessation
- 2005-06-07 CN CNB2005100759944A patent/CN100338546C/zh not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06348590A (ja) * | 1993-06-08 | 1994-12-22 | Hitachi Ltd | 主記憶装置とメモリ・カード |
JPH10177427A (ja) * | 1996-12-16 | 1998-06-30 | Hitachi Ltd | ソースクロック同期式メモリシステムおよびメモリユニット |
JPH11219231A (ja) * | 1998-01-30 | 1999-08-10 | Hitachi Ltd | コンピュータシステムおよびコンピュータ用複合コネクタ装置および小型コンピュータ装置 |
JP2000122761A (ja) * | 1998-10-14 | 2000-04-28 | Hitachi Ltd | バスシステム及びそれを用いたメモリシステム |
JP2006505066A (ja) * | 2002-10-31 | 2006-02-09 | リング テクノロジー エンタープライズィズ,エルエルシー | 改善されたメモリアクセスのための方法及び装置 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8064236B2 (en) | 2008-06-04 | 2011-11-22 | Elpida Memory, Inc. | Memory module, method for using same and memory system |
JP2013258225A (ja) * | 2012-06-12 | 2013-12-26 | Renesas Electronics Corp | 半導体装置 |
JP2015529980A (ja) * | 2012-08-27 | 2015-10-08 | インヴェンサス・コーポレイション | 共通サポートシステム及び超小型電子アセンブリ |
Also Published As
Publication number | Publication date |
---|---|
DE102005025947A1 (de) | 2006-02-16 |
KR20060048204A (ko) | 2006-05-18 |
TWI282095B (en) | 2007-06-01 |
CN1716147A (zh) | 2006-01-04 |
KR100733745B1 (ko) | 2007-06-29 |
TW200615970A (en) | 2006-05-16 |
US20050270875A1 (en) | 2005-12-08 |
JP4610235B2 (ja) | 2011-01-12 |
US7800918B2 (en) | 2010-09-21 |
CN100338546C (zh) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100733745B1 (ko) | 계층형 모듈 | |
US8064222B2 (en) | Semiconductor integrated circuit device | |
US6842347B2 (en) | Data processing system and associated control chip and printed circuit board | |
JP3118266B2 (ja) | 同期セグメントバスとバス通信方法 | |
US7111108B2 (en) | Memory system having a multiplexed high-speed channel | |
US20100165562A1 (en) | Memory module | |
JP2012134380A (ja) | 半導体装置 | |
US9886409B2 (en) | System and method for configuring a channel | |
US7571296B2 (en) | Memory controller-adaptive 1T/2T timing control | |
US6661690B2 (en) | High capacity memory module with built-in performance enhancing features | |
US10010007B2 (en) | Multi-slot plug-in card | |
US7859879B2 (en) | Memory module | |
US6772262B1 (en) | Memory module with improved data bus performance | |
TW201705133A (zh) | 減少負載的記憶體模組 | |
KR20110044501A (ko) | 개선된 레이아웃 마진을 갖는 반도체 모듈 및 그에 따른 신호라인 레이아웃 방법 | |
CN100456275C (zh) | 存储器命令和地址总线拓扑、存储器系统及方法 | |
US20070205498A1 (en) | Signal Routing in a Multilayered Printed Circuit Board | |
US9978692B2 (en) | Integrated circuit, electronic device and method for transmitting data in electronic device | |
WO2013110179A1 (en) | Method and apparatus for connecting memory dies to form a memory system | |
USRE43162E1 (en) | Semiconductor memory module, electronic apparatus and method for operating thereof | |
US7004759B2 (en) | Modules having a plurality of contacts along edges thereof configured to conduct signals to the modules and further having a plurality of contacts along edges thereof configured to conduct signals from the modules | |
JP2002312087A (ja) | バスシステム、プリント配線基板および電子装置 | |
JP2006049586A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101012 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131022 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |