JP2015529980A - 共通サポートシステム及び超小型電子アセンブリ - Google Patents
共通サポートシステム及び超小型電子アセンブリ Download PDFInfo
- Publication number
- JP2015529980A JP2015529980A JP2015529922A JP2015529922A JP2015529980A JP 2015529980 A JP2015529980 A JP 2015529980A JP 2015529922 A JP2015529922 A JP 2015529922A JP 2015529922 A JP2015529922 A JP 2015529922A JP 2015529980 A JP2015529980 A JP 2015529980A
- Authority
- JP
- Japan
- Prior art keywords
- microelectronic
- microelectronic assembly
- contacts
- type
- assembly
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004377 microelectronic Methods 0.000 title claims abstract description 996
- 239000004020 conductor Substances 0.000 claims abstract description 134
- 238000005070 sampling Methods 0.000 claims abstract description 72
- 230000005055 memory storage Effects 0.000 claims description 42
- 101100498818 Arabidopsis thaliana DDR4 gene Proteins 0.000 claims description 26
- 230000006870 function Effects 0.000 claims description 17
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 230000003139 buffering effect Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 38
- 230000015654 memory Effects 0.000 description 24
- 239000004065 semiconductor Substances 0.000 description 20
- 230000000712 assembly Effects 0.000 description 14
- 238000000429 assembly Methods 0.000 description 14
- 230000000630 rising effect Effects 0.000 description 10
- 230000007704 transition Effects 0.000 description 8
- 238000012546 transfer Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 241000724291 Tobacco streak virus Species 0.000 description 5
- 238000003491 array Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008520 organization Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1052—Wire or wire-like electrical connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本出願は、それぞれ2013年3月15日に出願され、2012年8月27日に出願された米国特許出願第13/595,486号の一部継続出願である、米国特許出願第13/840,353号、米国特許出願第13/839,402号及び米国特許出願第13/840,542号の継続出願であり、それらの特許出願の開示は、引用することにより本明細書の一部をなすものとする。2013年3月15日に出願された、共同所有され、同時係属の以下の特許出願である米国特許出願第13/841,052号は、引用することにより本明細書の一部をなすものとする。
超小型電子パッケージファミリであって、
それぞれが外部構成要素の対応するコンタクトと接続する端子を有し、かつそれぞれが所与の数の記憶場所を有するメモリストレージアレイを有する超小型電子素子を含む複数の超小型電子パッケージであって、各超小型電子パッケージの端子は記憶場所のうちの1つを指定する対応するコンタクト及びアドレス情報を受信するように構成され、各超小型電子素子はそれぞれの超小型電子パッケージの端子と接続される入力を有する、複数の超小型電子パッケージを含み、
そのファミリの第1の超小型電子パッケージの超小型電子素子は、第1のパッケージの端子を通してその超小型電子素子に結合される第1のコマンド及びアドレス情報を第1のサンプリング速度でサンプリングするように構成され、
そのファミリの第2の超小型電子パッケージの超小型電子素子は、第2のパッケージの端子を通してその超小型電子素子に結合される第2のコマンド及びアドレス情報を第1のサンプリング速度より速い第2のサンプリング速度でサンプリングするように構成され、
第1のパッケージの端子は、第1のコマンド及びアドレス情報を受信するための第1の所定の配置に従って配置される外部構成要素の1組のコンタクトに接続するように構成され、第2のパッケージの端子は、第2のコマンド及びアドレス情報を受信するための第2の所定の配置に従って配置される外部構成要素の1組のコンタクトに接続するように構成され、
第2の所定の配置に従って配置される1組のコンタクトは、第1の所定の配置に従って配置される1組のコンタクトと同一の位置を占有する少なくとも幾つかのコンタクトを含み、第2の所定の配置に従って配置される1組のコンタクトは、第1の所定の配置に従って配置される1組のコンタクトより数が少ない、超小型電子パッケージファミリ。
1.少なくとも1つの超小型電子アセンブリと接続するモジュールであって、各超小型電子アセンブリは1組の端子と、所与の数の記憶場所を有するメモリストレージアレイを有する超小型電子素子とを含み、各超小型電子アセンブリの超小型電子素子は記憶場所のうちの1つを指定するコマンド及びアドレス情報を受信する端子と接続される入力を有し、そのモジュールは、
反対に位置する第1の表面及び第2の表面を有し、コマンド及びアドレス情報を搬送するように構成される1組の導体を支持する回路パネルと、
1組の導体に結合される少なくとも1組の共通サポートコンタクトであって、共通サポートコンタクトの各組は第1の表面又は第2の表面において露出し、共通サポートコンタクトの各組は、少なくとも1つの超小型電子アセンブリの単一の超小型電子アセンブリの1組の端子に接続するように構成される、少なくとも1組の共通サポートコンタクトと、
1組の導体に結合される複数のモジュールコンタクトであって、モジュールコンタクトは少なくとも1組の共通サポートコンタクトとの間で転送する情報を搬送するように構成され、モジュールコンタクトはモジュールの外部にある構成要素と接続するように構成される、複数のモジュールコンタクトと
を備えてなり、
少なくとも1組の共通サポートコンタクトはそれぞれ、
(a)第1のタイプの超小型電子アセンブリと接続するための第1の所定の配置であって、その超小型電子アセンブリでは、超小型電子素子が第1のコンタクトを通してその超小型電子素子に結合されるコマンド及びアドレス情報を第1のサンプリング速度でサンプリングするように構成され、第1のコンタクトは第1の数を有する、第1の所定の配置と、
(b)第2のタイプの超小型電子アセンブリと接続するための第2の所定の配置であって、その超小型電子アセンブリでは、超小型電子素子が、第2の数の第1のコンタクトを含む第1のコンタクトのサブセットを通してその超小型電子素子に結合されるコマンド及びアドレス情報を第1のサンプリング速度より速い第2のサンプリング速度でサンプリングするように構成され、サブセットは第1の所定の配置に割り当てられる第1のコンタクトと同一の位置を占有する幾つかの第1のコンタクトを含み、第2の数は第1の数より少ない、第2の所定の配置と
に従って配置されるアドレス及びコマンド情報割当てを有する第1のコンタクトを含む、モジュール。
2.第2の所定の配置に従って配置される第1のコンタクトのサブセットの全てのコンタクトは、第1の所定の配置に割り当てられる第1のコンタクトと同一の位置を占有する、第1項に記載のモジュール。
3.第2のサンプリング速度は第1のサンプリング速度の整数倍である、第1項に記載のモジュール。
4.共通サポートコンタクトの各組内の第1のコンタクトは、メモリストレージアレイ内の場所を指定するように使用可能なアドレス情報を搬送するために割り当てられたコンタクトを含む、第1項に記載のモジュール。
5.1組の導体に結合されるデバイスを更に備え、デバイスは第1のコンタクトにコマンド及びアドレス情報を送出するように動作可能である、第1項に記載のモジュール。
6.デバイスは、第1の配置を介してモジュールを第1のタイプの超小型電子アセンブリと接続するための第1のモード、及び第2の配置を介してモジュールを第2のタイプの超小型電子アセンブリと接続するための第2のモードにおいてそれぞれ動作するように構成される、第5項に記載のモジュール。
7.第1のタイプの超小型電子アセンブリを更に備え、少なくとも1組の共通サポートコンタクトは、第1のタイプの超小型電子アセンブリの端子と電気的に接続される、第6項に記載のモジュール。
8.第2のタイプの超小型電子アセンブリを更に備え、少なくとも1組の共通サポートコンタクトは、第2のタイプの超小型電子アセンブリの端子と電気的に接続される、第6項に記載のモジュール。
9.超小型電子アセンブリは超小型電子パッケージであり、端子は超小型電子パッケージの表面において露出する表面実装端子である、第1項に記載のモジュール。
10.回路パネルはモジュールカードであり、モジュールコンタクトは、モジュールが第2の回路パネルのソケットに挿入されるときにそのソケットのコンタクトと係合するように第1の表面及び第2の表面のうちの少なくとも一方にある複数の露出した平行なコンタクトである、第1項に記載のモジュール。
11.回路パネルはモジュールカードであり、モジュールコンタクトは、モジュールが第2の回路パネルのコネクタに取り付けられるときに、そのコネクタのコンタクトと係合するように第1の表面及び第2の表面のうちの一方にある複数のコンタクトである、第1項に記載のモジュール。
12.モジュールコンタクトは、モジュールが第2の回路パネルと接合されるときに、第2の回路パネルのコンタクトに面し、かつ電気的に接続するように第1の表面及び第2の表面のうちの一方において露出する表面実装コンタクトである、第1項に記載のモジュール。
13.少なくとも1組の共通サポートコンタクトはそれぞれ、コマンド及びアドレス情報以外の情報を搬送するように構成される第2のコンタクトを含む、第1項に記載のモジュール。
14.少なくとも1組の共通サポートコンタクトは回路パネルの第1の表面の対応する領域において露出し、少なくとも1組の共通サポートコンタクトのそれぞれの第2のコンタクトのうちの少なくとも幾つかは、共通サポートコンタクトの各組の領域の周辺部に対向して位置する少なくとも第1の縁部及び第2の縁部に隣接する第1のエリア及び第2のエリア内に配置され、共通サポートコンタクトの各組の全ての第1のコンタクトは、共通サポートコンタクトの各組の第1のエリアと第2のエリアとの間に配置される、第13項に記載のモジュール。
15.少なくとも1組の共通サポートコンタクトのそれぞれの第2のコンタクトのうちの少なくとも幾つかは、共通サポートコンタクトの各組の領域の周辺部に対向して位置する少なくとも第3の縁部及び第4の縁部に隣接する第3のエリア及び第4のエリア内に配置され、第3の縁部及び第4の縁部はそれぞれ第1の縁部と第2の縁部との間の方向に延在し、共通サポートコンタクトの各組の全ての第1のコンタクトは、共通サポートコンタクトの各組の第3のエリアと第4のエリアとの間に配置される、第14項に記載のモジュール。
16.第1のタイプの超小型電子アセンブリ内の超小型電子素子はタイプDDRxからなり、第2のタイプの超小型電子アセンブリ内の超小型電子素子はタイプLPDDRxからなる、第1項に記載のモジュール。
17.第1のタイプの超小型電子アセンブリ内の超小型電子素子はタイプGDDRxからなる、第1項に記載のモジュール。
18.少なくとも1組の共通サポートコンタクトは、第1の表面にある第1の組と、第1の組から離間し、第1の表面に対して平行な方向に配置される、第1の表面にある第2の組とを含む、第1項に記載のモジュール。
19.少なくとも1組の共通サポートコンタクトは、第1の表面にある第1の組と、第2の表面にある第2の組とを含む、第1項に記載のモジュール。
20.共通サポートコンタクトの各組内の第1のコンタクトは、第1のグループ及び第2のグループの第1のコンタクトを含み、各グループの第1のコンタクトは、メモリストレージアレイ内の場所を指定するために使用可能なアドレス情報を搬送するために割り当てられる、第1項に記載のモジュール。
21.共通サポートコンタクトの各組内で、第1のグループの第1のコンタクトはそれぞれ第2のグループの対応する第1のコンタクトの信号割当てと理論軸に対して対称である信号割当てを有する、第20項に記載のモジュール。
22.共通サポートコンタクトの各組が第1の所定の配置に従って配置される割当てを有するとき、第1のタイプの超小型電子アセンブリの超小型電子素子は、第1のグループ及び第2のグループのそれぞれにおける第1のコンタクトと接続するように構成される、第20項に記載のモジュール。
23.第1のタイプの超小型電子アセンブリは複数の超小型電子素子を含み、共通サポートコンタクトの各組が第1の所定の配置に従って配置される割当てを有するとき、第1のタイプの超小型電子アセンブリの複数の超小型電子素子はそれぞれ、第1のグループ及び第2のグループのそれぞれにおける第1のコンタクトと接続するように構成される、第20項に記載のモジュール。
24.共通サポートコンタクトの各組が第2の所定の配置に従って配置される割当てを有するとき、第2のタイプの超小型電子アセンブリの超小型電子素子は、第1のグループの第1のコンタクトと接続するが、第2のグループの第1のコンタクトとは接続しないように構成される、第20項に記載のモジュール。
25.第2のタイプの超小型電子アセンブリは、超小型電子素子の第1の半分及び超小型電子素子の第2の半分を含む複数の超小型電子素子を含み、共通サポートコンタクトの各組が第2の所定の配置に従って配置される割当てを有するとき、第2のタイプの超小型電子アセンブリの超小型電子素子の第1の半分はそれぞれ、第1のグループの第1のコンタクトと接続するが、第2のグループの第1のコンタクトとは接続しないように構成され、第2のタイプの超小型電子アセンブリの超小型電子素子の第2の半分はそれぞれ、第2のグループの第1のコンタクトと接続するが、第1のグループの第1のコンタクトとは接続しないように構成される、第20項に記載のモジュール。
26.少なくとも1つの超小型電子アセンブリと接続するモジュールであって、各超小型電子アセンブリは1組の端子と、所与の数の記憶場所を有するメモリストレージアレイを有する超小型電子素子とを含み、各超小型電子アセンブリの超小型電子素子は記憶場所のうちの1つを指定するコマンド及びアドレス情報を受信する端子と接続される入力を有し、そのモジュールは、
反対に位置する第1の表面及び第2の表面を有し、コマンド及びアドレス情報を搬送するように構成される1組の導体を支持する回路パネルと、
1組の導体に結合される少なくとも1組の共通サポートコンタクトであって、共通サポートコンタクトの各組は第1の表面又は第2の表面において露出し、共通サポートコンタクトの各組は、少なくとも1つの超小型電子アセンブリの単一の超小型電子アセンブリの1組の端子に接続するように構成される、少なくとも1組の共通サポートコンタクトと、
1組の導体に結合される複数のモジュールコンタクトであって、モジュールコンタクトは少なくとも1組の共通サポートコンタクトとの間で転送する情報を搬送するように構成され、モジュールコンタクトはモジュールの外部にある構成要素と接続するように構成される、複数のモジュールコンタクトと
を備えてなり、
少なくとも1組の共通サポートコンタクトはそれぞれ、
(a)第1のタイプの超小型電子アセンブリと接続するための第1の所定の配置であって、第1のタイプの超小型電子アセンブリでは、超小型電子素子が、第1の数の第1のコンタクトを含む第1のコンタクトの第1のサブセットを通してその超小型電子素子に結合されるコマンド及びアドレス情報をサンプリングするように構成される、第1の所定の配置と、
(b)第2のタイプの超小型電子アセンブリと接続するための第2の所定の配置であって、第2のタイプの超小型電子アセンブリでは、超小型電子素子が、第2の数の第1のコンタクトを含む第1のコンタクトの第2のサブセットを通してその超小型電子素子に結合されるコマンド及びアドレス情報を第1のサンプリング速度より速い第2のサンプリング速度でサンプリングするように構成され、第1のサブセット及び第2のサブセットは同一の位置を占有する幾つかの第1のコンタクトを含み、第2の数は第1の数より少ない、第2の所定の配置と
に従って配置されるアドレス及びコマンド情報割当てを有する第1のコンタクトを含む、モジュール。
27.第1のタイプの超小型電子アセンブリのコマンド及びアドレス情報はパリティ情報を含み、第1のタイプの超小型電子アセンブリ内の超小型電子素子はパリティ情報をサンプリングするように構成され、第2のタイプの超小型電子アセンブリと接続する第1のコンタクトの第2のサブセットは、パリティ情報をサンプリングするように構成されない、第26項に記載のモジュール。
28.第2のタイプの超小型電子アセンブリ内の超小型電子素子はタイプDDR3からなり、第1のタイプの超小型電子アセンブリ内の超小型電子素子はタイプDDR4からなる、第26項に記載のモジュール。
29.DDR4タイプ超小型電子素子を有する第1のタイプの超小型電子アセンブリのコマンド及びアドレス情報はパリティ情報を含み、第1のタイプの超小型電子アセンブリ内のDDR4タイプ超小型電子素子は、パリティ情報をサンプリングするように構成される、第28項に記載のモジュール。
30.第2のタイプの超小型電子アセンブリ内の超小型電子素子はタイプDDRxからなり、第1のタイプの超小型電子アセンブリ内の超小型電子素子はタイプDDR(x+1)からなる、第26項に記載のモジュール。
Claims (39)
- 超小型電子アセンブリと接続する構成要素を備えるシステムであって、前記超小型電子アセンブリは1組の端子と、所与の数の記憶場所を有するメモリストレージアレイを有する超小型電子素子とを含み、前記アセンブリの前記超小型電子素子は、前記記憶場所のうちの1つを指定するコマンド及びアドレス情報を受信するように前記端子と接続される入力を有し、前記構成要素は、
前記コマンド及びアドレス情報を搬送するように構成される1組の導体を支持する支持構造体と、
前記1組の導体に結合される複数のコンタクトであって、前記コンタクトは前記超小型電子アセンブリの前記端子のうちの対応する端子と接続するように構成される、複数のコンタクトと
を備えてなり、
前記コンタクトは、
(a)第1のタイプの前記超小型電子アセンブリと接続するための第1の所定の配置であって、前記第1のタイプの超小型電子アセンブリでは、前記超小型電子素子が、前記コンタクトを通して前記超小型電子素子に結合される前記コマンド及びアドレス情報を第1のサンプリング速度でサンプリングするように構成され、前記コンタクトは第1の数のコンタクトを有する、第1の所定の配置と、
(b)第2のタイプの前記超小型電子アセンブリと接続するための第2の所定の配置であって、前記第2のタイプの超小型電子アセンブリでは、前記超小型電子素子が、第2の数の前記コンタクトを含む前記コンタクトのサブセットを通して前記超小型電子素子に結合される前記コマンド及びアドレス情報を前記第1のサンプリング速度より速い第2のサンプリング速度でサンプリングするように構成され、前記サブセットは前記第1の所定の配置に割り当てられる前記コンタクトと同一の位置を占有する幾つかのコンタクトを含み、前記第2の数は前記第1の数より少ない、第2の所定の配置と
に従って配置されるアドレス及びコマンド情報割当てを有する、超小型電子アセンブリと接続する構成要素を備えるシステム。 - 前記超小型電子アセンブリを更に備え、前記コンタクトは前記超小型電子アセンブリの前記端子のうちの対応する端子と電気的に接続される、請求項1に記載のシステム。
- 前記第2の所定の配置に従って配置される前記コンタクトのサブセットの全てのコンタクトは、前記第1の所定の配置に割り当てられる前記コンタクトと同一の位置を占有する、請求項1又は2に記載のシステム。
- 前記第2のサンプリング速度は前記第1のサンプリング速度の整数倍である、請求項1又は2に記載のシステム。
- 前記1組の導体に結合されるデバイスを更に備え、該デバイスは前記コンタクトに前記コマンド及びアドレス情報を送出するように動作可能である、請求項1又は2に記載のシステム。
- 前記デバイスはマイクロプロセッサである、請求項5に記載のシステム。
- 前記デバイスはバッファリング素子である、請求項5に記載のシステム。
- 前記デバイスは、前記第1の配置を介して前記構成要素を前記第1のタイプの超小型電子アセンブリと接続するための第1のモード、及び前記第2の配置を介して前記構成要素を前記第2のタイプの超小型電子アセンブリと接続するための第2のモードにおいてそれぞれ動作するように構成される、請求項5に記載のシステム。
- 少なくとも1つの中央演算装置(「CPU」)を更に備え、該CPUは、前記超小型電子アセンブリからの読出し演算及び前記超小型電子アセンブリへの書込み演算を含む、前記システム内の複数の構成要素の動作を制御するように構成される、請求項2に記載のシステム。
- 前記構成要素及び前記超小型電子アセンブリが使用する電力を供給するように構成される電源を更に備える、請求項2に記載のシステム。
- 前記超小型電子アセンブリは前記第1のタイプの超小型電子アセンブリである、請求項8に記載のシステム。
- 前記超小型電子アセンブリは前記第2のタイプの超小型電子アセンブリである、請求項8に記載のシステム。
- 前記構成要素は回路パネルであり、前記コンタクトは前記回路パネルの表面において露出する、請求項1又は2に記載のシステム。
- 前記超小型電子アセンブリは超小型電子パッケージであり、前記端子は前記超小型電子パッケージの表面において露出する表面実装端子である、請求項13に記載のシステム。
- 前記回路パネルはマザーボードである、請求項13に記載のシステム。
- 前記回路パネルはモジュールカードであり、該モジュールカードは1つ以上の露出したモジュールコンタクト列を含み、該モジュールコンタクト列の少なくとも1つは、前記モジュールが第2の回路パネルのソケットに挿入されるときに、前記ソケットのコンタクトと係合するように第1の表面又は第2の表面の縁部に隣接して配置される、請求項13に記載のシステム。
- 前記構成要素は回路パネルであり、前記コンタクトは前記回路パネルと電気的に接続されるソケット内に配置される、請求項1又は2に記載のシステム。
- 前記超小型電子アセンブリは、反対に位置する第1の表面及び第2の表面を有するモジュールカードを含み、前記端子は、前記モジュールが前記ソケットに挿入されるときに、前記ソケットの前記コンタクトと係合するように前記第1の表面及び前記第2の表面のうちの少なくとも一方の表面の縁部に隣接する複数の露出した平行な端子である、請求項17に記載のシステム。
- 前記構成要素は回路パネルであり、前記コンタクトは前記回路パネルと電気的に接続されるコネクタ内に配置され、前記超小型電子アセンブリは、反対に位置する第1の表面及び第2の表面を有するモジュールカードを含み、前記端子は、前記モジュールが前記コネクタに取り付けられるときに、前記コネクタの前記コンタクトと係合するように前記第1の表面及び前記第2の表面のうちの一方において露出する複数の平行な端子である、請求項1又は2に記載のシステム。
- 前記超小型電子アセンブリは第1の超小型電子アセンブリであり、前記構成要素は第2の超小型電子アセンブリであり、前記コンタクトは前記第2の超小型電子アセンブリの端子である、請求項1又は2に記載のシステム。
- 前記第2の超小型電子アセンブリは前記支持構造体に結合され、その中に能動デバイスを有する超小型電子素子を含み、前記第1の超小型電子アセンブリの前記超小型電子素子は、前記第1の超小型電子アセンブリ及び前記第2の超小型電子アセンブリ内にのみ延在する電気的接続によって前記第2の超小型電子アセンブリの前記超小型電子素子と結合される、請求項20に記載のシステム。
- 前記第1の超小型電子アセンブリの前記超小型電子素子と前記第2の超小型電子アセンブリの前記超小型電子素子との間の前記電気的接続は、前記第2の超小型電子アセンブリの前記端子が露出する前記第2の超小型電子アセンブリの表面に対して垂直な方向に延在する相互接続素子を含み、前記相互接続素子はパッケージオンパッケージで積重するように構成される、請求項21に記載のシステム。
- 前記第2の超小型電子アセンブリは前記支持構造体に結合され、その中に能動デバイスを有する超小型電子素子を含み、前記第2の超小型電子アセンブリの前記端子は、前記第2の超小型電子アセンブリ内にのみ延在する電気的接続によって前記第2の超小型電子アセンブリの前記超小型電子素子と結合される、請求項20に記載のシステム。
- 前記第2の超小型電子アセンブリの前記端子と前記第2の超小型電子アセンブリの前記超小型電子素子との間の前記電気的接続は、前記第2の超小型電子アセンブリの前記端子が露出する前記第2の超小型電子アセンブリの表面に対して垂直な方向に延在する相互接続素子を含み、前記相互接続素子はパッケージオンパッケージで積重するように構成される、請求項23に記載のシステム。
- 前記第2の超小型電子アセンブリは、前記支持構造体に結合され、その中に能動デバイスを有する超小型電子素子を含み、前記第2の超小型電子アセンブリの前記端子は前記第2の超小型電子アセンブリの前記超小型電子素子の表面において露出する、請求項20に記載のシステム。
- 前記第2の超小型電子アセンブリの前記超小型電子素子は第1の超小型電子素子であり、前記第2の超小型電子アセンブリは、それぞれその中に能動デバイスを有する少なくとも1つの第2の超小型電子素子を更に備え、前記第1の超小型電子素子及び前記第2の超小型電子素子はスタック構成において配置される、請求項25に記載のシステム。
- 前記第2の超小型電子アセンブリの前記端子は、前記少なくとも1つの第2の超小型電子素子を貫通して延在するスルーシリコンビアによって前記支持構造体の前記1組の導体と電気的に接続される、請求項26に記載のシステム。
- 前記第2の超小型電子アセンブリの前記超小型電子素子は論理機能を含む、請求項25に記載のシステム。
- 前記コンタクトは第1のコンタクトであり、前記導体は第1の組の導体であり、前記構成要素は第2の組の導体に結合される複数の第2のコンタクトを更に備え、該第2のコンタクトは、前記超小型電子アセンブリの対応する端子と接続するように構成され、前記第2のコンタクトは前記コマンド及びアドレス情報以外の情報を搬送するように構成される、請求項1又は2に記載のシステム。
- 前記コンタクトは第1のコンタクトであり、前記導体は第1の組の導体であり、前記構成要素は、第2の組の導体に結合される複数の電源コンタクト及び接地コンタクトを更に備え、該電源コンタクト及び該接地コンタクトは前記超小型電子アセンブリの対応する端子と接続するように構成され、前記電源コンタクト及び前記接地コンタクトはそれぞれ電源電位及び基準電位を搬送するように構成される、請求項1又は2に記載のシステム。
- 前記第1のコンタクトが前記第2の所定の配置に従って配置される割当てを有するとき、前記第2のタイプの超小型電子アセンブリの前記超小型電子素子は前記電源コンタクト及び前記接地コンタクトと接続するように構成され、前記電源コンタクト及び前記接地コンタクトは第3の数を有し、
前記第1のコンタクトが前記第1の所定の配置に従って配置される割当てを有するとき、前記第1のタイプの超小型電子アセンブリの前記超小型電子素子は、第4の数の前記電源コンタクト及び前記接地コンタクトを含む、前記電源コンタクト及び前記接地コンタクトのサブセットと接続するように構成され、前記第4の数は前記第3の数より少ない、請求項30に記載のシステム。 - 前記第1のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプDDRxからなり、前記第2のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプLPDDRxからなる、請求項1又は2に記載のシステム。
- 前記第1のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプGDDRxからなる、請求項1又は2に記載のシステム。
- 超小型電子アセンブリと接続する構成要素を備えるシステムであって、前記超小型電子アセンブリは1組の端子と、所与の数の記憶場所を有するメモリストレージアレイを有する超小型電子素子とを含み、前記アセンブリの前記超小型電子素子は、前記記憶場所のうちの1つを指定するコマンド及びアドレス情報を受信するように前記端子と接続される入力を有し、前記構成要素は、
前記コマンド及びアドレス情報を搬送するように構成される1組の導体を支持する支持構造体と、
前記1組の導体に結合される複数のコンタクトであって、前記コンタクトは前記超小型電子アセンブリの前記端子のうちの対応する端子と接続するように構成される、複数のコンタクトと
を備えてなり、
前記コンタクトは、
(a)第1のタイプの前記超小型電子アセンブリと接続するための第1の所定の配置であって、前記第1のタイプの超小型電子アセンブリでは、前記超小型電子素子が、第1の数の前記コンタクトを含む前記コンタクトの第1のサブセットを通して前記超小型電子素子に結合される前記コマンド及びアドレス情報をサンプリングするように構成される、第1の所定の配置と、
(b)第2のタイプの前記超小型電子アセンブリと接続するための第2の所定の配置であって、前記第2のタイプの超小型電子アセンブリでは、前記超小型電子素子が、第2の数の前記コンタクトを含む前記コンタクトの第2のサブセットを通して前記超小型電子素子に結合される前記コマンド及びアドレス情報をサンプリングするように構成され、前記第1のサブセット及び前記第2のサブセットは同一の位置を占有する幾つかのコンタクトを含み、前記第2の数は前記第1の数より少ない、第2の所定の配置と
に従って配置されるアドレス及びコマンド情報割当てを有する、超小型電子アセンブリと接続する構成要素を備えるシステム。 - 前記超小型電子アセンブリを更に備え、前記コンタクトは前記超小型電子アセンブリの前記端子のうちの対応する端子と電気的に接続される、請求項34に記載のシステム。
- 前記第1のタイプの超小型電子アセンブリの前記コマンド及びアドレス情報はパリティ情報を含み、前記第1のタイプの超小型電子アセンブリ内の前記超小型電子素子は前記パリティ情報をサンプリングするように構成され、前記第2のタイプの超小型電子アセンブリと接続する前記コンタクトの前記第2のサブセットは、前記パリティ情報をサンプリングするように構成されない、請求項34又は35に記載のシステム。
- 前記第2のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプDDR3からなり、前記第1のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプDDR4からなる、請求項34又は35に記載のシステム。
- 前記DDR4タイプ超小型電子素子を有する前記第1のタイプの超小型電子アセンブリの前記コマンド及びアドレス情報はパリティ情報を含み、前記第1のタイプの超小型電子アセンブリ内の前記DDR4タイプ超小型電子素子は、前記パリティ情報をサンプリングするように構成される、請求項37に記載のシステム。
- 前記第2のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプDDRxからなり、前記第1のタイプの超小型電子アセンブリ内の前記超小型電子素子はタイプDDR(x+1)からなる、請求項34又は35に記載のシステム。
Applications Claiming Priority (9)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201213595486A | 2012-08-27 | 2012-08-27 | |
US13/595,486 | 2012-08-27 | ||
US13/840,542 US8848392B2 (en) | 2012-08-27 | 2013-03-15 | Co-support module and microelectronic assembly |
US13/840,353 US8848391B2 (en) | 2012-08-27 | 2013-03-15 | Co-support component and microelectronic assembly |
US13/840,353 | 2013-03-15 | ||
US13/840,542 | 2013-03-15 | ||
US13/839,402 | 2013-03-15 | ||
US13/839,402 US8787034B2 (en) | 2012-08-27 | 2013-03-15 | Co-support system and microelectronic assembly |
PCT/US2013/056773 WO2014035950A1 (en) | 2012-08-27 | 2013-08-27 | Co-support system and microelectronic assembly |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015529980A true JP2015529980A (ja) | 2015-10-08 |
JP6185995B2 JP6185995B2 (ja) | 2017-08-23 |
Family
ID=49223843
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015529922A Active JP6185995B2 (ja) | 2012-08-27 | 2013-08-27 | 共通サポートシステム及び超小型電子アセンブリ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP6185995B2 (ja) |
TW (2) | TWI488042B (ja) |
WO (1) | WO2014035950A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109983782B (zh) * | 2016-09-30 | 2021-06-01 | 雅马哈株式会社 | 会话辅助装置及会话辅助方法 |
US10665572B2 (en) * | 2018-08-15 | 2020-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor package and manufacturing method thereof |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298217A (ja) * | 1996-05-07 | 1997-11-18 | Hitachi Ltd | 半導体装置の製造方法、半導体装置および電子装置 |
JP2000223657A (ja) * | 1999-02-03 | 2000-08-11 | Rohm Co Ltd | 半導体装置およびそれに用いる半導体チップ |
JP2002246541A (ja) * | 2001-02-16 | 2002-08-30 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
JP2005346625A (ja) * | 2004-06-07 | 2005-12-15 | Nec Electronics Corp | 階層型モジュール |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5163024A (en) * | 1983-12-30 | 1992-11-10 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
US4747081A (en) * | 1983-12-30 | 1988-05-24 | Texas Instruments Incorporated | Video display system using memory with parallel and serial access employing serial shift registers selected by column address |
US5210639A (en) * | 1983-12-30 | 1993-05-11 | Texas Instruments, Inc. | Dual-port memory with inhibited random access during transfer cycles with serial access |
US6977440B2 (en) * | 2001-10-09 | 2005-12-20 | Tessera, Inc. | Stacked packages |
US20070260841A1 (en) * | 2006-05-02 | 2007-11-08 | Hampel Craig E | Memory module with reduced access granularity |
US8586870B2 (en) * | 2009-03-27 | 2013-11-19 | Molex Incorporated | Microelectronic component support with reinforced structure |
CN103270618B (zh) * | 2010-08-13 | 2016-08-10 | 德莎欧洲公司 | 封装电子装置的方法 |
TWI533412B (zh) * | 2010-08-13 | 2016-05-11 | 金龍國際公司 | 半導體元件封裝結構及其形成方法 |
-
2013
- 2013-08-27 TW TW102130518A patent/TWI488042B/zh not_active IP Right Cessation
- 2013-08-27 TW TW104114389A patent/TWI541651B/zh not_active IP Right Cessation
- 2013-08-27 JP JP2015529922A patent/JP6185995B2/ja active Active
- 2013-08-27 WO PCT/US2013/056773 patent/WO2014035950A1/en active Application Filing
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09298217A (ja) * | 1996-05-07 | 1997-11-18 | Hitachi Ltd | 半導体装置の製造方法、半導体装置および電子装置 |
JP2000223657A (ja) * | 1999-02-03 | 2000-08-11 | Rohm Co Ltd | 半導体装置およびそれに用いる半導体チップ |
JP2002246541A (ja) * | 2001-02-16 | 2002-08-30 | Matsushita Electric Ind Co Ltd | マルチチップモジュール |
JP2005346625A (ja) * | 2004-06-07 | 2005-12-15 | Nec Electronics Corp | 階層型モジュール |
Also Published As
Publication number | Publication date |
---|---|
TWI541651B (zh) | 2016-07-11 |
WO2014035950A1 (en) | 2014-03-06 |
TW201530316A (zh) | 2015-08-01 |
JP6185995B2 (ja) | 2017-08-23 |
TW201415232A (zh) | 2014-04-16 |
TWI488042B (zh) | 2015-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10643977B2 (en) | Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows | |
US10090280B2 (en) | Microelectronic package including microelectronic elements having stub minimization for wirebond assemblies without windows | |
US9530458B2 (en) | Stub minimization using duplicate sets of signal terminals | |
JP6243909B2 (ja) | 共通サポート回路パネル及び超小型電子パッケージ | |
US8848392B2 (en) | Co-support module and microelectronic assembly | |
US8848391B2 (en) | Co-support component and microelectronic assembly | |
US8787034B2 (en) | Co-support system and microelectronic assembly | |
KR101840240B1 (ko) | 마이크로 전자 패키지 | |
JP2017502494A (ja) | Xfdパッケージングに対する同時サポート | |
JP6185995B2 (ja) | 共通サポートシステム及び超小型電子アセンブリ | |
US20170186474A1 (en) | Dual-channel dimm |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170612 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170630 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170728 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6185995 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |