TWI541651B - 共支撐系統和微電子組件 - Google Patents

共支撐系統和微電子組件 Download PDF

Info

Publication number
TWI541651B
TWI541651B TW104114389A TW104114389A TWI541651B TW I541651 B TWI541651 B TW I541651B TW 104114389 A TW104114389 A TW 104114389A TW 104114389 A TW104114389 A TW 104114389A TW I541651 B TWI541651 B TW I541651B
Authority
TW
Taiwan
Prior art keywords
contacts
microelectronic
type
module
microelectronic component
Prior art date
Application number
TW104114389A
Other languages
English (en)
Other versions
TW201530316A (zh
Inventor
里查 德威特 克里斯匹
貝爾格森 哈巴
惠爾 佐尼
Original Assignee
英帆薩斯公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US13/840,542 external-priority patent/US8848392B2/en
Priority claimed from US13/840,353 external-priority patent/US8848391B2/en
Priority claimed from US13/839,402 external-priority patent/US8787034B2/en
Application filed by 英帆薩斯公司 filed Critical 英帆薩斯公司
Publication of TW201530316A publication Critical patent/TW201530316A/zh
Application granted granted Critical
Publication of TWI541651B publication Critical patent/TWI541651B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1052—Wire or wire-like electrical connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Description

共支撐系統和微電子組件
本申請案的主要內容和微電子結構有關，舉例來說，併入主動式電路元件的結構，例如，但是並不受限於，包含至少一半導體晶片或至少一半導體晶片之部分的結構，以及併入微電子結構的組件。
相關申請案交叉參考
本申請案為2013年3月15日提申的美國專利申請案第13/840,353號、第13/839,402號、以及第13/840,542號的接續案，前述每一案皆係2012年8月27日提申的美國專利申請案第13/595,486號的部分接續案，本文以引用的方式將它們的揭示內容併入。因此，本文以引用的方式將下面共同擁有及共同待審的美國專利申請案併入：2013年3月15日提申的美國專利申請案第13/841,052號。
半導體晶片通常被當作單獨、事先封裝的單元。標準的晶片具有扁平、矩形的主體，其具有龐大的正面，該正面具有被連接至該晶片之內部電路系統的多個接點。每一個單獨的晶片通常容納於一封裝中，該封裝具有被連接至該晶片之該等接點的多個外部終端。接著，該等終端(也就是，該封裝的外部連接點)會被配置成用以電性連接至一電路板，例如， 印刷電路板。於許多習知的設計中，該晶片封裝佔用該電路板的面積明顯大於該晶片本身的面積。如本揭示內容中參考具有一正面的扁平晶片的用法，「晶片的面積」應該被理解為表示該正面的面積。
在晶片的任何實體排列中，尺寸都是重要的考量。隨著可攜式電子裝置的快速發展，對於晶片之更小型實體排列的需求已經愈加強烈。舉例來說，通常稱為「智慧型電話(smart phone)」的裝置會整合蜂巢式電話的功能以及功能強大的資料處理器、記憶體、以及附屬裝置(例如，全球定位系統接收器、電子相機、區域網路連接、以及高解析度顯示器和相關聯的影像處理晶片)。此等裝置提供多項功能，例如，完整的網際網路連接能力、包含完全解析度視訊的娛樂、導航、電子銀行、以及更多功能，全部在口袋尺寸的裝置中。複雜的可攜式裝置需要將眾多晶片封裝至一小型的空間中。又，某些該等晶片有許多輸入和輸出連接，通常稱為「I/O」。此等I/O必須和其它晶片的I/O互連。構成該等互連的器件不應該大幅增加該組件的尺寸。其它應用中有雷同的需求，舉例來說，資料伺服器，例如，需要高效能並且縮減尺寸的網際網路搜尋引擎中所使用的資料伺服器。
微電子元件(例如，含有記憶體儲存陣列的半導體晶片，尤其是動態隨機存取記憶體(Dynamic Random Access Memory，DRAM)晶片和快閃記憶體晶片)通常被封裝在單晶片或多晶片封裝與組件中。每一個封裝皆有許多電性連接線，用以在終端和該等微電子元件(舉例來說，位於其中的晶片)之間攜載訊號、電力、以及接地。該等電性連接線可以包含不同種類的導體，例如：，水平導體，舉例來說，線路、樑形導線(beam lead)、…等，它們延伸在相對於一晶片之接點承載表面為水平的方向中；垂直導體，例 如，穿孔，它們延伸在相對於該晶片之該表面為垂直的方向中；以及焊線(wire bond)，它們延伸在相對於該晶片之該表面為水平和垂直的方向中。
習知的微電子封裝可能會併入一具有用以定義記憶體儲存陣列的主動式元件的微電子元件。因此，於某些習知的微電子元件中，電晶體或其它主動式元件會構成一有或沒有額外元件的記憶體儲存陣列。於此某些情況中，微電子元件會被配置成以提供記憶體儲存陣列功能為主，也就是，於此情況中，微電子元件為提供記憶體儲存陣列功能而具現的主動式元件的數量可能大於任何其它功能。於某些情況中，一微電子元件可以係或包含一DRAM晶片，或者，可以係或包含一由此等半導體晶片組成的堆疊電性互連組件。一般來說，此封裝的所有終端被放置在相鄰於一鑲嵌著該微電子元件的封裝基板之一或更多個周圍邊緣的多組直行中。
習知的電路板或其它微電子器件通常會被配置成用以耦合至一於其中具有一或更多個第一類型微電子元件的微電子封裝。此等電路板或其它微電子器件通常無法被耦合至一於其中具有一或更多個不同類型或第二類型微電子元件的微電子封裝。
依照前述，可以對電路板或其它微電子器件的設計進行特定改良，以便改良它們的功能靈活性，尤其是在多個封裝會被鑲嵌並且彼此電性互連的電路板或其它微電子器件中。
根據本發明的一項觀點，一種器件會被配置成用於連接一微電子組件，該微電子組件包含一組終端以及一微電子元件，該微電子元件具有一具有給定數量儲存位置的記憶體儲存陣列，該組件的該微電子元件 有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊。該器件可以包含：一支撐結構，其承載被配置成用以攜載該命令與位址資訊的一組導體；以及複數個接點，它們被耦合至該組導體，該等接點被配置成用以連接該微電子組件之該等終端中的對應終端。
該等接點可以具有根據用於連接第一類型微電子組件的第一預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成以第一取樣率來取樣經由該等接點(該等接點具有第一數量的接點)與其耦合的命令與位址資訊。該等接點可以具有根據用於連接第二類型微電子組件的第二預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成以大於該第一取樣率的第二取樣率來取樣經由該等接點中的一子集(其包含第二數量的接點)與其耦合的命令與位址資訊，該子集包含佔據和被指派至該第一預設排列方式之接點相同位置的某些接點，該第二數量少於該第一數量。
於其中一範例中，根據該第二預設排列方式排列的接點子集中的所有接點會佔據和被指派至該第一預設排列方式的接點相同的位置。於其中一實施例中，該第二取樣率可以係該第一取樣率的整數倍。於一特殊的範例中，該器件可以還包含一被耦合至該組導體的裝置，該裝置可操作用以將該命令與位址資訊驅動至該等接點。於一示範性實施例中，該裝置可以係一微處理器。於其中一範例中，該裝置可以係一緩衝元件。於一特殊的實施例中，該裝置會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過該第一排列方式來連接該器件和第一類型微電子 組件以及透過該第二排列方式來連接該器件和第二類型微電子組件。
於一特殊的範例中，該器件可以還包含該第一類型微電子組件，其中，該等接點會電性連接該等終端。於其中一實施例中，該器件可以還包含該第二類型微電子組件，其中，該等接點會電性連接該等終端。於一示範性實施例中，該器件可以係一電路板，而且該等接點會曝露在該電路板的一表面處。於其中一範例中，該微電子組件可以係一微電子封裝，且其中，該等終端可以係表面鑲嵌終端並且會曝露在該微電子封裝的一表面處。於一特殊的實施例中，該器件可以係一電路板，而且該等接點會被設置在一電性連接該電路板的插槽中。
於一示範性實施例中，該微電子組件可以包含一模組卡，其具有第一和第二反向的表面。該等終端可以係該等第一表面和第二表面中至少其中一者處的複數個平行曝露終端，用以在該模組被插入該插槽中時配接該插槽的接點。於其中一實施例中，該器件可以係一電路板，而且該等接點會被設置在一電性連接該電路板的連接器中。該微電子組件可以包含一模組卡，其具有第一和第二反向的表面。該等終端可以係曝露在該等第一表面和第二表面中其中一者處的複數個終端，用以在該模組被附接至該連接器時配接該連接器的接點。
於一特殊的範例中，該微電子組件可以係一第一微電子組件而該器件可以係一第二微電子組件，而且該等接點可以係該第二微電子組件的終端。於其中一範例中，該第二微電子組件可能會被耦合至該支撐結構並且可以包含一於其中具有主動式裝置的微電子元件。該第二微電子組件的終端會藉由僅延伸在該第二微電子組件裡面的電性連接線來耦合該第 二微電子組件的微電子元件。
於一特殊的實施例中，介於該第二微電子組件之該等終端和該第二微電子組件之該微電子元件之間的該等電性連接線可以包含延伸在一垂直於該第二微電子組件之表面(該第二微電子組件的該等終端曝露在該表面處)的方向中的互連元件。該等互連元件會被配置成用於進行封裝上封裝堆疊。於其中一實施例中，介於該第二微電子組件之該等終端和該第二微電子組件之該微電子元件之間的該等電性連接線可以包含一焊接穿孔陣列，從該第二微電子組件的該等終端處延伸至曝露在該第二微電子組件的一基板的表面處的接點。
於一特殊的範例中，該第二微電子組件可能會被耦合至該支撐結構並且可以包含一於其中具有主動式裝置的微電子元件。該第二微電子組件的終端會延伸在該第二微電子組件之該微電子元件的表面處。於一示範性實施例中，該第二微電子組件之該微電子元件可以係一第一微電子元件。該第二微電子組件可以還包含各自於其中具有主動式裝置的至少一第二微電子元件。該等第一微電子元件與第二微電子元件會以堆疊配置的方式被排列。於其中一範例中，該第二微電子組件的終端會藉由延伸穿過該至少一第二微電子元件的直通矽穿孔來電性連接該等支撐結構的該組導體。
於一特殊的實施例中，該第二微電子組件的微電子元件可以包含一邏輯功能。於其中一實施例中，該等接點可以係第一接點，而該等導體可以係第一組導體。該器件可以還包含被耦合至一第二組導體的複數個第二接點。該等第二接點會被配置成用以連接該微電子組件的對應終 端。該等第二接點會被配置成用以攜載該命令與位址資訊以外的資訊。於一特殊的範例中，該等接點可以係第一接點，而該等導體可以係第一組導體。該器件可以還包含被耦合至一第二組導體的複數個電力接點和接地接點。該等電力接點和接地接點會被配置成用以連接該微電子組件的對應終端。該等電力接點和接地接點會被配置成用以分別攜載一電力電位和一參考電位。
於一示範性實施例中，當該等第一接點具有根據第二預設排列方式被排列的指派時，該第二類型微電子組件的微電子元件會被配置成用以連接該等電力接點和接地接點，該等電力接點和接地接點具有第三數量的接點。當該等第一接點具有根據第一預設排列方式被排列的指派時，該第一類型微電子組件的微電子元件會被配置成用以連接該等電力接點和接地接點中的一子集，該子集包含第四數量的電力接點和接地接點，該第四數量少於該第三數量。
於其中一範例中，該第一類型微電子組件中的微電子元件可以為DDRx型。於一特殊的實施例中，該第二類型微電子組件中的微電子元件可以為LPDDRx型。於其中一實施例中，該第一類型微電子組件中的微電子元件可以為GDDRx型。於一特殊的實施例中，一種系統可以包含一如上面所述的器件以及被電性連接至該器件的一或更多個其它電子器件。於一示範性實施例中，該系統可以還包含一殼體，該器件以及該等一或更多個其它電子器件會和該殼體組裝在一起。
根據本發明的另一項觀點，一種器件會被配置成用以連接一微電子組件，該微電子組件包含一組終端以及一具有一具有給定數量儲存 位置之記憶體儲存陣列的微電子元件，該組件的該微電子元件有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊。該器件可以包含：一支撐結構，其承載被配置成用以攜載該命令與位址資訊的一組導體；以及複數個接點，它們被耦合至該組導體，該等接點被配置成用以連接該微電子組件之該等終端中的對應終端。
該等接點可以具有根據用於連接第一類型微電子組件的第一預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等接點中的第一子集(其包含第一數量的接點)與其耦合的命令與位址資訊。該等接點可以具有根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等接點中的第二子集(其包含第二數量的接點)與其耦合的命令與位址資訊，該等第一子集與第二子集包含佔據相同位置的某些接點，該第二數量少於該第一數量。
於其中一範例中，第一類型微電子組件的命令與位址資訊可以包含同位元資訊，該第一類型微電子組件中的微電子元件會被配置成用以取樣該同位元資訊，而用於連接第二類型微電子組件的該等接點中的第二子集不會被配置成用以取樣該同位元資訊。於一示範性實施例中，該第二類型微電子組件中的微電子元件可以係DDR3型，而該第一類型微電子組件中的微電子元件可以係DDR4型。
於其中一實施例中，具有DDR4型微電子元件之該第一類型微電子組件中的命令與位址資訊可以包含同位元資訊，而且該第一類型微電子組件中的該DDR4型微電子元件會被配置成用以取樣該同位元資訊。 於一特殊的範例中，該第二類型微電子組件中的微電子元件可以係DDRx型，而該第一類型微電子組件中的微電子元件可以係DDR(x+1)型。
根據本發明的一項觀點，一種模組會被配置成用以連接至少一微電子組件，每一個微電子組件皆包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊。該模組可以包含一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊；以及至少一組共支撐接點，它們會被耦合至該組導體。每一組共支撐接點皆會曝露在該第一表面或是該第二表面處。每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電子組件的該終端組。
該模組可以還包含複數個模組接點，它們會被耦合至該組導體。該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊。該等模組接點會被配置成用以連接位於該模組外部的一器件。該至少一組共支撐接點中的每一者皆可以包含多個第一接點，它們具有根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成以第一取樣率來取樣經由該等第一接點(該等第一接點具有第一數量的接點)與其耦合的命令與位址資訊。
該至少一組共支撐接點中的每一者皆可以包含多個第一接點，它們具有根據用於連接第二類型微電子組件的第二預設排列方式所排 列的位址與命令資訊指派，其中，該微電子元件會被配置成以大於第一取樣率的第二取樣率來取樣經由該等第一接點中的一子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該子集包含佔據和被指派至該第一預設排列方式之第一接點相同位置的某些第一接點，該第二數量少於該第一數量。
於其中一範例中，根據該第二預設排列方式排列的第一接點的子集中的所有接點會佔據和被指派至該第一預設排列方式的第一接點相同的位置。於其中一實施例中，該第二取樣率可以係該第一取樣率的整數倍。於一特殊的範例中，每一組共支撐接點中的該等第一接點可以包含被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊的接點。於一示範性實施例中，該模組可以包含一被耦合至該組導體的裝置，該裝置可操作用以將該命令與位址資訊驅動至該等第一接點。於其中一範例中，該裝置可以係一緩衝元件。於一特殊的實施例中，該裝置會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過該第一排列方式來連接該模組和第一類型微電子組件以及透過該第二排列方式來連接該模組和第二類型微電子組件。
於一特殊的範例中，該模組可以包含該第一類型微電子組件。該至少一組共支撐接點中的一組會電性連接該第一類型微電子組件的該等終端。於其中一實施例中，該模組可以包含該第二類型微電子組件。該至少一組共支撐接點中的一組會電性連接該第二類型微電子組件的該等終端。於一示範性實施例中，該微電子組件可以係一微電子封裝。該等終端可以係表面鑲嵌終端並且會曝露在該微電子封裝的一表面處。於其中一 範例中，該電路板可以係一模組卡。該等模組接點可以係該等第一表面和第二表面中至少其中一者處的複數個平行曝露接點，用以在該模組被插入一第二電路板的插槽中時配接該插槽的接點。
於一特殊的實施例中，該電路板可以係一模組卡。該等模組接點可以係該等第一表面和第二表面中其中一者處的複數個接點，用以在該模組被附接至一第二電路板的連接器時配接該連接器的接點。於其中一實施例中，該等模組接點可以係曝露在該等第一表面和第二表面中其中一者處的表面鑲嵌接點，用以在該模組接合一第二電路板時面向並且電性連接該第二電路板的接點。於一特殊的範例中，該至少一組共支撐接點中的每一者可以皆包含被配置成用以攜載該命令與位址資訊以外之資訊的第二接點。
於一示範性實施例中，該至少一組共支撐接點中的每一者會曝露在該電路板之第一表面的一對應區域中。該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的一周圍的至少第一與第二反向邊緣相鄰的第一區域與第二區域中。該個別共支撐接點組的所有第一接點會被設置在該個別共支撐接點組的該等第一區域與第二區域之間。
於其中一範例中，該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的該周圍的至少第三與第四反向邊緣相鄰的第三區域與第四區域中。該等第三邊緣與第四邊緣中的每一者可以延伸在一位於該等第一邊緣與第二邊緣之間的方向中。該個別共支撐接點組的所有第一接點會被設置在該個別共支撐接點 組的該等第三區域與第四區域之間。
於一特殊的實施例中，該第一類型微電子組件中的微電子元件可以係DDRx型。於其中一實施例中，該第二類型微電子組件中的微電子元件可以係LPDDRx型。於一特殊的範例中，該第一類型微電子組件中的微電子元件可以係GDDRx型。於一示範性實施例中，該至少一組共支撐接點可以在該第一表面處包含一第一組並且在該第一表面處包含一第二組，該第二組在一平行於該第一表面的方向中與該第一組隔開。於其中一範例中，該至少一組共支撐接點可以在該第一表面處包含一第一組並且在該第二表面處包含一第二組。
於其中一實施例中，每一組共支撐接點中的第一接點可以包含第一群第一接點和第二群第一接點，每一群第一接點會被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊。於一特殊的實施例中，在每一組共支撐接點裡面，該第一群的該等第一接點中的每一者的訊號指派會以一理論軸為基礎對稱於該第二群的一對應第一接點的訊號指派。於一特殊的範例中，當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該微電子元件會被配置成用以連接該等第一群和第二群中每一群中的第一接點。
於一示範性實施例中，該第一類型微電子組件可以包含複數個微電子元件。當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該等複數個微電子元件中的每一者會被配置成用以連接該等第一群和第二群中每一群中的第一接點。於其中一範例中，當每一組共支撐接點具有根據該第二預設排列方式所排列的指派 時，該第二類型微電子組件的該微電子元件會被配置成用以連接該第一群的第一接點而不連接該第二群的第一接點。
於一特殊的實施例中，該第二類型微電子組件可以包含複數個微電子元件，其包括前半部微電子元件和後半部微電子元件。當每一組共支撐接點具有根據該第二預設排列方式所排列的指派時，該第二類型微電子組件的前半部微電子元件中的每一者會被配置成用以連接該第一群第一接點而不連接該第二群第一接點，而該第二類型微電子組件的後半部微電子元件中的每一者會被配置成用以連接該第二群第一接點而不連接該第一群第一接點。於一特殊的範例中，一種系統可以包含：一如上所述的模組；以及一或更多個其它電子器件，被電性連接至該模組。於一示範性實施例中，該系統可以還包含一外殼，該模組及該等一或更多個其它電子器件會與該外殼組裝在一起。
根據本發明的另一項觀點，一種模組會被配置成用以連接至少一微電子組件，每一個微電子組件皆包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊。該模組可以包含一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊。
該模組可以還包含至少一組共支撐接點，它們會被耦合至該組導體，每一組共支撐接點皆會曝露在該第一表面或是該第二表面處，每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電 子組件的該終端組。該模組可以還包含複數個模組接點，它們會被耦合至該組導體，該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊，該等模組接點會被配置成用以連接位於該模組外部的一器件。
該至少一組共支撐接點中的每一者皆可以包含具有根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派的多個第一接點，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第一子集(其包含第一數量的第一接點)與其耦合的命令與位址資訊。該至少一組共支撐接點中的每一者皆可以包含具有根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派的多個第一接點，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第二子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該等第一子集與第二子集包含佔據相同位置的某些第一接點，該第二數量少於該第一數量。
於其中一範例中，第一類型微電子組件的命令與位址資訊可以包含同位元資訊，該第一類型微電子組件中的微電子元件會被配置成用以取樣該同位元資訊，而用於連接第二類型微電子組件的該等第一接點中的第二子集不會被配置成用以取樣該同位元資訊。於一示範性實施例中，該第二類型微電子組件中的微電子元件可以係DDR3型，而該第一類型微電子組件中的微電子元件可以係DDR4型。
於其中一實施例中，具有DDR4型微電子元件之該第一類型微電子組件中的命令與位址資訊可以包含同位元資訊，而且該第一類型微 電子組件中的該DDR4型微電子元件會被配置成用以取樣該同位元資訊。於一特殊的範例中，該第二類型微電子組件中的微電子元件可以係DDRx型，而該第一類型微電子組件中的微電子元件可以係DDR(x+1)型。
根據本發明的一項觀點，一種系統可以包含：一微電子組件，該微電子組件包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，該組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊；以及一器件，用於連接該微電子組件。該器件可以包含：一承載一組導體的支撐結構，該組導體被配置成用以攜載該命令與位址資訊；以及複數個接點，它們會被耦合至該組導體，該等接點會電性連接該微電子組件的該等終端中的對應終端。
該等接點可以具有根據用於連接第一類型微電子組件的第一預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成以第一取樣率來取樣經由該等接點(該等接點具有第一數量的接點)與其耦合的命令與位址資訊。該等接點可以具有根據用於連接第二類型微電子組件的第二預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成以大於該第一取樣率的第二取樣率來取樣經由該等接點中的一子集(其包含第二數量的接點)與其耦合的命令與位址資訊，該子集包含佔據和被指派至該第一預設排列方式之接點相同位置的某些接點，該第二數量少於該第一數量。
於其中一範例中，根據該第二預設排列方式排列的接點子集中的所有接點會佔據和被指派至該第一預設排列方式的接點相同的位置。 於其中一實施例中，該第二取樣率可以係該第一取樣率的整數倍。於一特殊的範例中，該系統可以還包含一被耦合至該組導體的裝置，該裝置可操作用以將該命令與位址資訊驅動至該等接點。於一示範性實施例中，該裝置可以係一微處理器。於其中一範例中，該裝置會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過該第一排列方式來連接該器件和第一類型微電子組件以及透過該第二排列方式來連接該器件和第二類型微電子組件。於一特殊的實施例中，該系統可以還包含至少一中央處理單元(Central Processing Unit，CPU)。該CPU會被配置成用以控制該系統中複數個器件的操作，其包含向該微電子組件進行的讀取操作以及寫入至該微電子組件的寫入操作。
於一特殊的範例中，該系統可以還包含一電源供應器，其被配置成用以供應讓該器件和該微電子組件使用的電力。於其中一實施例中，該微電子組件可以係第一類型微電子組件。於一示範性實施例中，該微電子組件可以係第二類型微電子組件。於其中一範例中，該器件可以係一電路板，而且該等接點會曝露在該電路板的一表面處。於一特殊的實施例中，該微電子組件可以係一微電子封裝。該等終端可以係曝露在該微電子封裝的一表面處的表面鑲嵌終端。
於一示範性實施例中，該電路板可以係一主機線路板(motherboard)。於其中一實施例中，該電路板可以係一模組卡，該模組卡包含一或更多列曝露的模組接點，該等模組接點列中的至少其中一者被設置在該等第一表面或第二表面的一邊緣旁邊，用以在該模組被插入一第二電路板的插槽中時配接該插槽的接點。於一特殊的範例中，該器件可以係一 電路板，而且該等接點會被設置在一電性連接該電路板的插槽中。於其中一範例中，該微電子組件可以包含一模組卡，其具有第一和第二反向的表面。該等終端可以係在該等第一表面和第二表面中至少其中一者的一邊緣旁邊的複數個平行曝露終端，用以在該模組被插入該插槽中時配接該插槽的接點。
於一特殊的實施例中，該器件可以係一電路板，而且該等接點會被設置在一電性連接該電路板的連接器中。該微電子組件可以包含一模組卡，其具有第一和第二反向的表面。該等終端可以係曝露在該等第一表面和第二表面中其中一者處的複數個平行終端，用以在該模組被附接至該連接器時配接該連接器的接點。於其中一實施例中，該微電子組件可以係一第一微電子組件，而該器件可以係一第二微電子組件，而且該等接點可以係該第二微電子組件的終端。
於一特殊的範例中，該第二微電子組件可能會被耦合至該支撐結構並且包含一於其中具有主動式裝置的微電子元件。該第一微電子組件的該微電子元件會藉由僅延伸在該等第一微電子組件和第二微電子組件裡面的電性連接線來耦合該第二微電子組件的微電子元件。於一示範性實施例中，介於該第一微電子組件之該微電子元件和該第二微電子組件之該微電子元件之間的該等電性連接線可以包含延伸在一垂直於該第二微電子組件之表面(該第二微電子組件的該等終端曝露在該表面處)的方向中的互連元件。該等互連元件會被配置成用於進行封裝上封裝堆疊。
於其中一範例中，介於該第一微電子組件之該微電子元件和該第二微電子組件之該微電子元件之間的該等電性連接線可以包含一焊接 穿孔陣列，從該第二微電子組件的該等終端處延伸至曝露在該第二微電子組件的一基板的表面處的接點。於一特殊的實施例中，該第二微電子組件會被耦合至該支撐結構並且包含一於其中具有主動式裝置的微電子元件，該第二微電子組件的終端會曝露在該第二微電子組件的微電子元件的一表面處。
於其中一實施例中，該第二微電子組件的微電子元件可以係一第一微電子元件。該第二微電子組件可以還包含至少一第二微電子元件，每一個第二微電子元件中皆有主動式裝置。該等第一微電子元件與第二微電子元件會被排列成堆疊配置。於一特殊的範例中，該第二微電子組件的終端會藉由延伸穿過該至少一第二微電子元件的直通矽穿孔來電性連接該等支撐結構的該組導體。
於一示範性實施例中，該第二微電子組件的微電子元件可以包含一邏輯功能。於其中一範例中，該等接點可以係第一接點，而該等導體可以係第一組導體。該器件可以還包含被耦合至一第二組導體的複數個第二接點。該等第二接點會被配置成用以連接該微電子組件的對應終端。該等第二接點會被配置成用以攜載該命令與位址資訊以外的資訊。
於一特殊的實施例中，該第一類型微電子組件中的微電子元件可以為DDRx型。於其中一實施例中，該第二類型微電子組件中的微電子元件可以為LPDDRx型。於一特殊的範例中，該第一類型微電子組件中的微電子元件可以為GDDRx型。於一示範性實施例中，一種如上面所述的系統可以包含被電性連接至該器件的一或更多個其它電子器件。於其中一範例中，該系統可以包含一殼體，該器件以及該等一或更多個其它電子器 件會和該殼體組裝在一起。
根據本發明的另一項觀點，一種系統可以包含：一微電子組件，該微電子組件包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，該組件的該微電子元件有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊；以及一器件，用以連接該微電子組件。該器件可以包含：一支撐結構，其承載被配置成用以攜載該命令與位址資訊的一組導體；以及複數個接點，它們被耦合至該組導體，該等接點會電性連接該微電子組件之該等終端中的對應終端。
該等接點可以具有根據用於連接第一類型微電子組件的第一預設排列方式被排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等接點中的第一子集(其包含第一數量的接點)與其耦合的命令與位址資訊。該等接點可以具有根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等接點中的第二子集(其包含第二數量的接點)與其耦合的命令與位址資訊，該等第一子集與第二子集包含佔據相同位置的某些接點，該第二數量少於該第一數量。
於其中一範例中，第一類型微電子組件的命令與位址資訊可以包含同位元資訊，該第一類型微電子組件中的微電子元件會被配置成用以取樣該同位元資訊，而用於連接第二類型微電子組件的該等接點中的第二子集不會被配置成用以取樣該同位元資訊。於一示範性實施例中，該第二類型微電子組件中的微電子元件可以係DDR3型，而該第一類型微電子 組件中的微電子元件可以係DDR4型。
於其中一實施例中，具有DDR4型微電子元件之該第一類型微電子組件中的命令與位址資訊可以包含同位元資訊，而且該第一類型微電子組件中的該DDR4型微電子元件會被配置成用以取樣該同位元資訊。於一特殊的範例中，該第二類型微電子組件中的微電子元件可以係DDRx型，而該第一類型微電子組件中的微電子元件可以係DDR(x+1)型。
5‧‧‧器件
10‧‧‧微電子組件
25a‧‧‧終端
25b‧‧‧終端
30‧‧‧微電子元件
35a‧‧‧元件接點
35b‧‧‧元件接點
36‧‧‧匯流排
60‧‧‧支撐結構
65‧‧‧第一接點
67‧‧‧第二接點
70‧‧‧第一導體組
71‧‧‧第二導體組
80‧‧‧裝置
105‧‧‧器件
105b‧‧‧器件
105c‧‧‧器件
110‧‧‧微電子封裝
110c‧‧‧微電子封裝
110d‧‧‧微電子封裝
111‧‧‧導電接合單元
112‧‧‧微電子封裝的第一表面
120‧‧‧封裝基板
121‧‧‧封裝基板的第一表面
122‧‧‧封裝基板的第二表面
124‧‧‧基板接點
125‧‧‧終端
125a‧‧‧表面鑲嵌終端
125b‧‧‧表面鑲嵌終端
127a‧‧‧表面鑲嵌終端
127b‧‧‧表面鑲嵌終端
130‧‧‧微電子元件
131a‧‧‧微電子元件
131b‧‧‧微電子元件
131c‧‧‧微電子元件
131d‧‧‧微電子元件
132a‧‧‧微電子元件
132b‧‧‧微電子元件
132c‧‧‧微電子元件
132d‧‧‧微電子元件
135‧‧‧位址輸入
160‧‧‧電路板
160b‧‧‧電路板
160c‧‧‧電路板
161‧‧‧電路板的第一表面
162‧‧‧電路板的第二表面
163‧‧‧電路板邊緣
164‧‧‧接點
165‧‧‧接點
165a‧‧‧接點
165b‧‧‧接點
167a‧‧‧接點
167b‧‧‧接點
168‧‧‧接點組
168a‧‧‧邊緣
168b‧‧‧邊緣
170‧‧‧導體組
171‧‧‧導體組
180‧‧‧裝置
180a‧‧‧裝置
180b‧‧‧裝置
190‧‧‧第二電路板
193‧‧‧插槽
195‧‧‧導體組
205a‧‧‧器件
205b‧‧‧器件
210a‧‧‧模組
210b‧‧‧模組
220a‧‧‧模組卡
220b‧‧‧模組卡
221‧‧‧模組卡的第一表面
222‧‧‧模組卡的第二表面
223‧‧‧邊緣
225a‧‧‧終端
225b‧‧‧終端
226a‧‧‧終端
226b‧‧‧終端
227a‧‧‧終端
227b‧‧‧終端
227c‧‧‧終端
228‧‧‧槽口
230‧‧‧微電子元件
235‧‧‧位址輸入
260a‧‧‧電路板
260b‧‧‧電路板
261‧‧‧電路板的第一表面
262‧‧‧電路板的第二表面
265a‧‧‧接點
265b‧‧‧接點
266a‧‧‧插槽
266b‧‧‧連接器
270‧‧‧導體組
305‧‧‧器件
305b‧‧‧器件
305c‧‧‧器件
310‧‧‧第一微電子組件
320‧‧‧封裝基板
321‧‧‧封裝基板的第一表面
322‧‧‧封裝基板的第二表面
325‧‧‧終端
330‧‧‧微電子元件
335‧‧‧位址輸入
340‧‧‧第二微電子組件
340c‧‧‧第二微電子組件
341‧‧‧微電子元件
342‧‧‧互連基板
343‧‧‧基板的表面
344‧‧‧第二微電子組件的下表面
345‧‧‧下終端
347‧‧‧第二微電子組件的第一表面
348‧‧‧模造區
349‧‧‧元件接點
360‧‧‧電路板
361‧‧‧電路板的第一表面
365‧‧‧上終端
370‧‧‧導體組
370b‧‧‧導體組
370c‧‧‧導體組
375‧‧‧接點
405‧‧‧器件
405b‧‧‧器件
410‧‧‧第一微電子組件
420‧‧‧封裝基板
421‧‧‧封裝基板的第一表面
422‧‧‧封裝基板的第二表面
425‧‧‧終端
430‧‧‧微電子元件
435‧‧‧位址輸入
440‧‧‧第二微電子組件
444‧‧‧第二微電子組件的第二表面
445‧‧‧下終端
446‧‧‧直通矽穿孔
447‧‧‧第二微電子組件的第一表面
460‧‧‧電路板
461‧‧‧電路板的第一表面
465‧‧‧上終端
470‧‧‧導體組
470b‧‧‧導體組
475‧‧‧接點
500‧‧‧系統
501‧‧‧殼體
502‧‧‧電路板
504‧‧‧導體
506‧‧‧模組或器件
508‧‧‧電子器件
510‧‧‧電子器件
511‧‧‧電子器件
600‧‧‧系統
602‧‧‧第二電路板
604‧‧‧導體
605‧‧‧插槽
606‧‧‧器件
607‧‧‧接點
圖1所示的係根據本發明一實施例的器件的略圖。
圖2A所示的係根據本發明一實施例的器件的側視圖，其具有一微電子封裝以及一電路板。
圖2B所示的係根據本發明一實施例的器件的側視圖，其具有一微電子封裝以及一模組卡。
圖2C所示的係根據本發明一實施例的器件的側視圖，其具有一第一類型微電子封裝以及一電路板。
圖2D所示的係根據本發明一實施例的器件的側視圖，其具有一第二類型微電子封裝以及一電路板。
圖3A所示的係根據本發明一實施例的器件的側視圖，其具有一模組以及一電路板。
圖3B所示的係根據在圖3A中看見之本發明實施例的變化例的器件的側視圖，其具有一模組以及一電路板。
圖3C所示的係圖3A的模組卡的立體圖，其具有各種可以的終端配置。
圖4A所示的係根據本發明一實施例的器件的側視圖，其具有一封裝上封裝結構以及一電路板。
圖4B所示的係根據本發明一實施例的器件的側視圖，其具有一封裝上封裝結構。
圖4C所示的係根據本發明一實施例的器件的側視圖，其具有一封裝上封裝結構。
圖5A所示的係根據本發明一實施例的器件的側視圖，其具有一微電子封裝、一TSV堆疊、以及一電路板。
圖5B所示的係根據本發明一實施例的器件的側視圖，其具有一微電子封裝以及一TSV堆疊。
圖6所示的係根據本發明一實施例的系統的概略剖視圖。
圖7所示的係根據本發明一實施例的系統的概略剖視圖。
圖1中圖解的係根據本發明一實施例的器件5。如圖1中所見，器件5被配置成用以連接一微電子組件10。
微電子組件10包含一組終端25以及一微電子元件30，該微電子元件30具有一具有給定數量儲存位置的記憶體儲存陣列。該微電子元件30有多個元件接點35，其包含：輸入35a，用以連接該等終端25，以便接收命令以及明確指定該等儲存位置中其中一者的位址資訊；以及其它元件接點35b，用以發送與接收命令和位址資訊以外的資訊(舉例來說，資料資訊)。微電子組件10可以具有各種外形，舉例來說，如下面參考圖2至5所述。
微電子組件10可以包含多個主動式元件(舉例來說，主動式裝置，例如，電晶體)或是其上的其它主動式元件，它們會配合或不配合額外的元件來定義一記憶體儲存陣列。於其中一範例中，該等主動式元件以及由該等主動式元件定義的記憶體儲存陣列會被併入一微電子元件30的一部分之中，或是被併入微電子組件10的一或更多個微電子元件(舉例來說，一或更多個半導體晶片)之中，或者，可被併入該微電子組件的一或更多個微電子封裝之中。
沒有任何限制，於其中一範例中，舉例來說，微電子組件10可能係一微電子封裝或是其一部分，其中，該等終端25曝露在該微電子封裝的一表面處。於另一範例中，該微電子組件可能包含複數個電性連接的微電子封裝；或者，可能包含一結構，其包含電性連接的微電子元件、半導體晶片、或是微電子元件或半導體晶片的一部分、或是微電子封裝的一部分。
如本文中的用法，「曝露在」一結構的一表面處所指的係該導電元件可用於接觸一在垂直於該表面的方向中從該結構外面朝該表面移動的理論點。因此，曝露在一結構的一表面處的終端或其它導體元件可能會從此表面處突出；可能會齊平於此表面；或者，相對於此表面可能為凹陷並且經由該結構中的孔洞或凹部露出。
於其中一範例中，該等一或更多個微電子元件30的記憶體儲存陣列包括該微電子組件10的一功能部，其角色可充當該微電子組件10的另一功能部。舉例來說，微電子組件10可能包含一邏輯功能部(舉例來說，處理器)以及一記憶體功能部，而且該記憶體功能部可協助或幫助充當 該邏輯功能部的一功能。然而，於一特殊的範例中，該微電子組件10可能會被配置成以提供記憶體儲存陣列功能為主。於後面的情況中，該微電子組件10中被配置成用以提供記憶體儲存陣列功能的主動式元件(舉例來說，主動式裝置，例如，電晶體)的數量可能大於該微電子組件中被配置成用以提供記憶體儲存陣列功能以外之功能的其它器件中的主動式元件的數量。
於其中一範例中，微電子組件10可能於其中含有繞線，其會利用微電子元件30的對應位址輸入35a直接電性耦合一組終端25，舉例來說，「第一終端」25a。如本文中的用法，每一個「第一終端」25a在該微電子組件10上皆有一訊號指派，包含該等位址輸入35a中的一或更多者。於另一範例中，如下面的進一步說明，微電子組件10可能包含一緩衝元件，例如，其上具有複數個主動式元件的半導體晶片，此半導體晶片會被配置成用以進行下面至少其中一者：再生或者部分或完整解碼在該等終端25處收到的位址或命令資訊中至少其中一者，以便讓該微電子結構傳輸至該等位址輸入。命令資訊可能係控制該微電子組件10裡面的一記憶體儲存陣列或其一部分之操作模式的資訊。
微電子組件10會被配置成用以提供在該等第一終端25a處收到的位址資訊給該等一或更多個微電子元件30的位址輸入35a。如本文中的用法，在位址資訊或是命令位址匯流排資訊或訊號以及一微電子元件或其一部分的位址輸入的背景中，終端上的位址資訊「被提供至位址輸入」的意義為該等終端上的位址資訊會透過與其相連的電性連接線或是經由一緩衝元件被傳輸至該等位址輸入，該緩衝元件可實施下面至少其中一者： 再生、部分解碼或解碼在該等終端處收到的位址資訊。
於此微電子元件30的其中一種類型中，該等位址輸入35a中的某些接點中的每一個接點可能會被配置成用以接收被供應至該微電子元件的位址資訊中的特殊位址資訊。於一特殊的實施例中，此等接點中的每一者可能係一被配置成用以接收從微電子元件30外面被供應至該微電子元件的位址資訊的位址輸入35a，也就是，經由微電子封裝10的繞線(例如，焊線)以及經由該等第一終端25a。該等微電子元件30的接點可能還會被配置成用以接收來自該微電子元件外面的其它資訊或訊號。
舉例來說，當微電子元件30包含或者係一DRAM半導體晶片時，該等第一終端25a會被配置成用以攜載傳輸至該微電子組件10的位址資訊，其可讓該微電子組件裡面的電路系統使用，舉例來說，列位址解碼器和行位址解碼器以及組選擇電路系統(若存在的話)，用以從該微電子組件中的一微電子元件裡面的一記憶體儲存陣列的所有可用之可定址的記憶體位置中決定一可定址的記憶體位置。於一特殊的實施例中，該等第一終端25a會被配置成用以攜載讓該微電子組件10裡面的此電路系統用來決定此記憶體儲存陣列裡面的一可定址的記憶體位置的所有位址資訊。該等第一終端25a中的每一者會被配置成用以攜載足以明確指定該微電子組件10之記憶體儲存陣列裡面的一位置的位址資訊。
一般來說，當該微電子組件10中的微電子元件30係或者包含一DRAM晶片時，於其中一實施例中，該位址資訊可能包含從該微電子結構外部的一器件(舉例來說，器件5)處傳輸至該微電子組件的所有位址資訊，其被用於決定該微電子組件裡面的一隨機存取可定址的記憶體位置， 以便對其進行讀取存取或者對其進行讀取或寫入存取。
於一特殊的實施例中，該等第一終端25a會被配置成用以攜載控制該等微電子元件30中一或更多者之操作模式的資訊。更明確地說，該等第一終端25a會被配置成用以攜載傳輸至該微電子組件10的一特殊命令訊號組及/或時脈訊號組之全部。於其中一實施例中，該等第一終端25a會被配置成用以攜載從一外部器件(舉例來說，器件5)處傳輸至該組件10的命令訊號、位址訊號、組位址訊號、以及時脈訊號之全部，其中，該等命令訊號包含列位址選通、行位址選通、以及寫入致能。
於該等微電子元件30中的一或更多者被配置成用以提供動態記憶體儲存陣列功能的實施例中，例如，由動態隨機存取記憶體(DRAM)半導體晶片或是多個DRAM晶片組成的組件所提供，該等命令訊號可能係寫入致能訊號、列位址選通訊號、以及行位址選通訊號。該等第一終端25a可能攜載或不攜載其它訊號，例如，ODT(晶粒上終止，On Die Termination)、晶片選擇、時脈致能。該等時脈訊號可能係被該等微電子元件中一或更多者用來取樣該等位址訊號的時脈。
除了該等第一終端25a之外，終端25(或者本文中所述之任何其它實施例中的終端)可能還包含第二終端25b，它們被配置成用以攜載(發送及/或接收)命令和位址資訊以外的資訊，例如，資料訊號。該等第二終端25b中的至少一部分會被配置成用以攜載該等第一終端25a所攜載之位址訊號以外的訊號。於特殊的範例中，該等第二終端25b可能攜載下面之中的一或更多者：資料、資料選通訊號、或者其它訊號或參考電位(例如，晶片選擇、重置、電源供應器電壓(舉例來說，Vdd、Vddq、以及接地(舉例來 說，Vss與Vssq)))。該等第二終端25b可以電性連接其它元件接點35b，用以發送與接收命令和位址資訊以外的資訊。
於其中一範例中，該等第二終端25b可能包含用於攜載下面訊號的終端：送往及/或來自該等微電子元件30的單向或雙向資料訊號、資料選通訊號、資料遮罩訊號、以及用於啟動或關閉終端電阻器之平行終止的ODT或「晶粒上終止」訊號。於特殊的範例中，該等第二終端25b可能攜載諸如下面的訊號：重置；以及參考電位，例如，電源供應器電壓(舉例來說，Vdd、Vddq、或是接地(舉例來說，Vss與Vssq))。
於此微電子元件30的其中一特殊範例中，出現在該等元件接點35a處的命令和位址資訊會以個別微電子元件所使用之時脈的訊號緣為基準(也就是，該時脈在第一與第二不同的電壓狀態之間進行轉變時)被取樣。也就是，每一個命令和位址訊號會在該時脈的一較低電壓狀態和一較高電壓狀態之間的上升轉變時被取樣，或者，在該時脈的一較高電壓狀態和一較低電壓狀態之間的下降轉變時被取樣。因此，該等複數個命令和位址訊號可能全部會在該時脈的上升轉變時被取樣；或者，此等命令和位址訊號可能全部會在該時脈的下降轉變時被取樣；或者，於另一範例中，該等元件接點35a中其中一者處的命令或位址訊號會在該時脈的上升轉變時被取樣，而另一個外部接點處的命令或位址訊號會在該時脈的下降轉變時被取樣。
於另一種類型的微電子元件30中，其可能會被配置成以提供記憶體儲存陣列功能為主，其上的該等命令或位址位址接點35a中的一或更多者會以多工的方式被使用。於此範例中，個別微電子元件30的一特殊 元件接點35a可能會接收從外面被供應至該微電子元件的二或更多個不同訊號。因此，一第一命令或位址位址訊號會在該時脈於該等第一與第二不同的電壓狀態之間進行第一轉變時(舉例來說，上升轉變)在該特殊接點35a處被取樣，而一該第一命令或位址位址訊號以外的訊號則會在該時脈於該等第一與第二不同的電壓狀態之間進行和該第一轉變反向的第二轉變時(舉例來說，下降轉變)在該特殊接點處被取樣。
依照此種多工方式，兩個不同的訊號會在個別微電子元件30的相同元件接點35a上於該時脈的相同週期裡面被接收。於一特殊的情況中，依此方式進行多工能夠讓一第一位址命令或位址訊號以及一不同的訊號在個別微電子元件30的相同元件接點35a上於相同時脈週期中被接收。於又一範例中，依此方式進行多工能夠讓一第一命令或位址訊號以及一第二不同的命令或位址訊號在個別微電子元件30的相同元件接點35a上於相同時脈週期中被接收。
於其中一範例中，操作參數可能和時序有關，例如，列位址選通訊號在已致能狀態中被微電子組件10的電路系統偵測到之後的等待時間(latency)(下文中稱為「RAS等待時間」)的時脈週期的數量；或者，可能和行位址選通訊號在已致能狀態中被微電子組件的電路系統偵測到之後的等待時間的時脈週期的數量有關；或者，可能和微電子組件的容量有關，舉例來說，十億位元(1Gb)、二十億位元(2Gb)、…等；或者，可能和微電子組件的組織有關，例如，「單面(single-rank)」、「2面(2-rank)」、「4面(4-rank)」、或是其它結構、…等；或者，其它操作參數；或者，前面操作參數或其它操作參數之組合。於其中一範例中，非揮發性記憶體可能儲存前述參數中 單一參數的資訊，或者，可能儲存該等操作參數之任何組合的資訊，沒有任何限制。於一特殊的範例中，非揮發性記憶體可能含有一由微電子組件10之記憶體儲存陣列裡面的已知不良記憶體位置組成的表格，該等位置應該在讀取存取或寫入存取該記憶體儲存陣列期間被避開。
器件5包含一支撐結構60(舉例來說，一電路板)，其承載一第一導體組70，該等導體70被配置成用以攜載命令與位址資訊。支撐結構60可能有許多不同的形式，就此而言，例如，電路板160(圖2A)、模組卡160b(圖2B)、互連基板342(圖4B)、模造區348(圖4C)、微電子元件440(圖5B)、或是疊置在一微電子元件上面的介電層(圖中並未顯示)。
器件5還包含複數個第一接點65，它們被耦合至導體組70並且被配置成用於連接微電子組件10之該等終端25中的對應終端。該第一導體組70可能包含具有複數條訊號線的至少一匯流排，該等訊號線被配置成用以攜載傳輸至該等第一接點65的所有位址資訊。該等第一接點65會電性連接該第一導體組70的該至少一匯流排。
器件5的該等接點65和微電子組件10的該等終端25之間的連接會採取各種形式，舉例來說，如下面參考圖2至5所述。該等接點65具有由位址和命令資訊指派所組成的複數個預設排列方式，俾使得該等接點會連接一具有複數種類型(舉例來說，DDRx、GDDRx、LPDDRx、…等)之一或更多個微電子元件30的微電子組件10的終端25。
該等接點65會根據用於連接第一類型微電子組件10的第一預設排列方式被排列，其中，該等一或更多個微電子元件30會被配置成以第一取樣率(舉例來說，DDR3或DDR4)來取樣經由該等接點中的第一子集 (其包含第一數量的接點，其可能為該等接點中的一部分或全部)與其耦合的命令與位址資訊。相同的接點65會根據用於連接第二類型微電子組件10的第二預設排列方式被排列，其中，該等一或更多個微電子元件30會被配置成以大於該第一取樣率的第二取樣率(舉例來說，LPDDR3)來取樣經由該等接點中的第二子集(其包含少於第一數量的第二數量接點)與其耦合的命令與位址資訊。該等接點65中的第一子集和第二子集包含佔據相同的位置的某些接點。根據用於連接兩種不同類型微電子組件10的兩種不同預設排列方式被排列的該等接點65在本文中亦稱為「共支撐接點」。
於一特殊的實施例中，該第二取樣率可能係第一取樣率的整數倍數。舉例來說，器件5可能會被配置成使得當其中具有DDR3或DDR4記憶體的第一類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以第一取樣率(例如，每個時脈週期一次，舉例來說，在該時脈週期的上升訊號緣)來取樣經由第一數量的接點65與其耦合的命令與位址資訊。於此相同的範例中，器件5可能會被配置成使得當其中具有LPDDR3記憶體的第二類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以第二取樣率(例如，每個時脈週期兩次，舉例來說，在該時脈週期的上升訊號緣和下降訊號緣各一次)來取樣經由第二數量的接點65與其耦合的命令與位址資訊。所以，於此範例中，第二取樣率係第一取樣率的整數倍數(2倍)。
於第二取樣率係第一取樣率之整數倍數的另一實施例中，器件5可能會被配置成使得當其中具有DDR3或DDR4記憶體的第一類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成 以每個時脈週期一次的第一取樣率來取樣經由第一數量的接點65與其耦合的命令與位址資訊。於此相同的範例中，器件5可能會被配置成使得當其中具有不同類型記憶體的第二類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以每個時脈週期四次(舉例來說，在該時脈週期的每隔四分之一週期處各一次)的第二取樣率來取樣經由第二數量的接點65與其耦合的命令與位址資訊。所以，於此範例中，第二取樣率同樣係第一取樣率的整數倍數(4倍)。
於又一實施例中，第二取樣率可能係第一取樣率的非整數倍數。舉例來說，器件5可能會被配置成使得當其中具有記憶體的第一類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以每個時脈週期四次(舉例來說，在該時脈週期的每隔四分之一週期處各一次)的第一取樣率來取樣經由第一數量的接點65與其耦合的命令與位址資訊。於此相同的範例中，器件5可能會被配置成使得當其中具有記憶體的第二類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以每個時脈週期六次(舉例來說，在該時脈週期的每隔六分之一週期處各一次)的第二取樣率來取樣經由第二數量的接點65與其耦合的命令與位址資訊。所以，於此範例中，第二取樣率係第一取樣率的非整數倍數(1.5倍)。
於第二取樣率係第一取樣率之非整數倍數的另一實施例中，當該等微電子元件30所進行之命令與位址資訊的取樣僅在某些時脈週期期間實施但卻不在其它時脈週期期間實施時，該等第一取樣率和第二取樣率之間的非整數關係便會出現。舉例來說，器件5可能會被配置成使得 當其中具有DDR3或DDR4記憶體的第一類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以每隔一個時脈週期一次的第一取樣率來取樣經由第一數量的接點65與其耦合的命令與位址資訊。於此相同的範例中，器件5可能會被配置成使得當其中具有另一類型記憶體的第二類型微電子組件10被附接至該器件時，該微電子組件中的微電子元件30會被配置成以每隔兩個時脈週期兩次(舉例來說，每隔兩個時脈週期的上升訊號緣和下降訊號緣各一次)的第二取樣率來取樣經由第二數量的接點65與其耦合的命令與位址資訊。所以，於此範例中，第二取樣率係第一取樣率的非整數倍數(1.5倍)。
除了上面所述的特定範例之外，於該等微電子元件30所進行之命令與位址資訊的取樣在每一個時脈週期期間被實施的範例中，以及於該等微電子元件所進行之命令與位址資訊的取樣僅在某些時脈週期期間實施但卻不在其它時脈週期期間實施的範例中，本發明還涵蓋該第二取樣率和該第一取樣率之間的許多其它整數倍數及非整數倍數關係。
於其中一範例中，器件5之接點65的相同預設排列會被用來連接包含根據工業標準DDR3或DDR4規格來操作之微電子元件的第一類型微電子組件10，或是，用來連接包含相容於工業標準LPDDR3規格之微電子元件的第二類型微電子結構。
於本文中所示的範例中，在第二類型微電子組件10中(其利用少於第一類型的接點65來取樣命令與位址資訊)，某些該等終端25可能係不需要用於傳輸位址資訊給微電子組件10中一或更多個記憶體儲存陣列之位址輸入35a的無連接終端。
如本文中的用法，一微電子組件的「無連接終端」的意義為沒有在任何電性路徑(舉例來說，用於傳導資訊給微電子組件10裡面之任何微電子元件30(舉例來說，半導體晶片)的路徑)中被連接的終端，不論在此無連接終端上是否存在任何資訊。因此，即使資訊可能出現在一無連接終端上，例如，可能從被連接至該無連接終端的器件5處被耦合至此，出現在該無連接終端上的資訊仍不會在被提供至微電子組件10裡面之任何微電子元件30的任何路徑中。
於本文中的任何實施例中，除了該等第一接點65之外，器件5可能還包含複數個第二接點67，它們被耦合至第二導體組71並且被配置成用於連接微電子組件10之該等第二終端25b中的對應終端。該等第二接點67會被配置成用於連接微電子組件10的對應第二終端25b，該等第二接點被配置成用以攜載命令與位址資訊以外的資訊，例如，資料訊號。該第二導體組71可能具有至少一第二匯流排，其會電性連接該等第二接點67中的至少某些接點。此第二匯流排可能具有複數條訊號線，它們會被配置成用以攜載位址與命令資訊以外的資訊。
器件5可能還包含一被耦合至該導體組的裝置80，該裝置可操作用以將該命令與位址資訊驅動至該等接點。於其中一範例中，該裝置80可能係一被電性連接至導體組70的驅動元件。舉例來說，裝置80可能係一微處理器或是一直接記憶體存取控制器(DMA(Direct Memory Access)控制器)。於一特殊的實施例中，裝置80可能係一緩衝元件；或是一協定轉換器，其會被配置成用以將能夠被器件5使用之具有第一協定的位址資訊轉換成能夠被微電子組件10中特殊類型微電子元件30使用的第二協定。裝 置80會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過位址和命令資訊指派所組成的第一排列方式來連接器件5和第一類型微電子組件10以及透過位址和命令資訊指派所組成的第二排列方式來連接器件5和第二類型微電子組件。
於一特殊的範例中，裝置80可能係至少一中央處理單元(CPU)，該CPU被配置成用以控制該系統中複數個器件的操作，其包含向微電子組件10進行的讀取操作以及寫入至該微電子組件的寫入操作。器件5可能包含一個以上的裝置80，舉例來說，其包含一直接記憶體存取控制器以及一CPU。於其中一實施例中，器件5可能進一步包含一電源供應器，其被配置成用以供應讓該器件和該微電子組件10使用的電力。
圖1中雖然僅顯示單一個微電子組件10電性連接器件5；不過，於其它實施例中，複數個微電子組件會電性連接該器件。
圖2A所示的係根據圖1中所示之本發明一特殊範例的器件105。如圖2A中所見，器件105包含一電路板160，而且接點165曝露在該電路板的第一表面161處。電路板160(以及本文中所述其它實施例中的電路板)可能為各種類型，就此而言，例如，雙排記憶體模組(Dual-Inline Memory Module，DIMM)模組中所使用的印刷電路板、要連接一系統中其它器件的電路線路板(circuit board)或電路板、或是主機線路板(motherboard)。
接合至電路板160的微電子組件具有微電子封裝110的形式。微電子封裝110中有一或更多個微電子元件130，它們具有一面向一封裝基板120之第一表面121的表面。微電子元件130具有多個位址輸入135，它們被電性連接至曝露在基板120中和該第一表面121反向之第二表面122 處的終端125。第二表面122係微電子封裝110的一曝露表面。該等終端125可能係表面鑲嵌終端(舉例來說，BGA、LGA、PGA、…等類型)。
圖2A中雖然僅顯示單一個微電子封裝110電性連接器件105；不過，於其它實施例中，複數個微電子封裝會電性連接該器件。於此等實施例中，所有該等微電子封裝110會被附接至電路板160的第一表面161；所有該等微電子封裝會被附接至該電路板的第二表面162；或者，一或更多個微電子封裝會被附接至該電路板的第一表面且一或更多個微電子封裝會被附接至該第二表面。
微電子封裝110可能具有複數個位址輸入135，用以接收明確指定該記憶體儲存陣列裡面之位置的位址資訊。因此，該等位址輸入135可能係曝露在的如上面所述的一微電子元件130的一表面處的接點。微電子封裝110會被配置成用以將在該微電子結構的特殊終端125處收到的位址資訊傳輸給該等位址輸入135。舉例來說，微電子封裝110可以將在該結構的特殊終端125處收到的訊號耦合至對應的特殊位址輸入135。
於一特殊的範例中，該等位址輸入135會曝露在一微電子元件130(舉例來說，一半導體晶片)的某一面處，其中，該面面向基板120的第一表面121。於另一範例中，該等位址輸入135會曝露在一微電子元件130中背向該第一表面121的另一面處。於某些情況中，當該等位址輸入135曝露在微電子元件130中背向該第一表面121的另一面處時，一晶粒附接黏著劑可能會被設置在該微電子元件的一背面和基板120的第一表面121之間，其可以機械性增強該微電子元件和該基板之間的連接。
如在圖2A中的特殊範例中進一步所見，一被併入微電子組 件110之中的微電子元件130可能在其某一面處具有多個元件接點135，它們會被電性連接至基板120的第一表面121或第二表面122處的個別基板接點124。於其中一範例中，微電子元件130可能會透過延伸在該微電子元件的元件接點135和基板120的第一表面121處的對應基板接點124之間的導體接合元件被覆晶黏接至基板120。
於另一範例中，多條焊線可能會延伸穿過基板120中的開口並且可以利用該基板的第二表面122處的基板接點電性連接該等元件接點135。或者，可以使用其它類型的導體(舉例來說，導線框架的一部分、撓性帶狀焊線、…等)來電性連接該等元件接點135和該等個別的基板接點124，於某些情況中，其可能會連接該等元件接點和被設置在從正表面121處算起的高度大於微電子元件130之正面處的其它導體元件。
於某些實施例中，該等接點135可能會於某些情況中經由該半導體的後段生產線(Back End Of Line，BEOL)繞線來連接半導體晶片130的主動式裝置，該半導體可能包含穿孔或是其它導電結構並且可能於某些情況中被設置在該等接點135底下。
該等終端125(以及本文中所述的任何其它終端)可能為導電終端，舉例來說，接點、觸墊、短柱、接針、插槽、繞線、或是曝露在微電子封裝110的第一表面112處的其它導電結構，於圖2A中所示的範例中，該第一表面112係和基板120的第二表面122相同的表面。
於某些情況中，該等終端125會被配置成用以導體焊接至另一元件(例如，電路板160)的對應接點165，例如，利用導體接合元件111。導體接合元件111可能包含一由可熔導體材料製成的焊接金屬，就此而言， 例如，焊劑、錫、銦、金、共熔合金材料、含有金屬的導電基質材料、以及聚合材料、或是其它導體焊接材料；而且於某些情況中可能還包含額外的結構，例如，被附接至基板120之導體結構的導體凸塊，例如，導體觸墊或短柱。於其它情況中，該等終端125會被配置成用以機械性和電性扣接電路板160的對應特徵元件，例如，藉由每一個器件的對應導體元件之間的壓力或干涉配接，於某些情況中，器件可能會相對於它們扣接的對應導體表面滑動或塗擦。舉例來說，該等終端125可能會經由基板120上的導電結構(例如，線路和穿孔)來電性連接該等基板接點124。
如圖2A中所示，導電接合單元111(舉例來說，焊球)會延伸在該微電子組件的所有終端125以及對應的電路板接點165之間。然而，於微電子組件110的某些終端125係無連接終端的實施例中(舉例來說，當該微電子元件為第二類型時，例如，LPDDR3)，此等無連接終端可能會被連接至對應的電路板接點165而沒有於用以傳導資訊給該微電子組件裡面的一微電子元件130的任何電性路徑中被連接在該微電子組件110裡面。
於某些實施例中，圖2A中所示的基板120(或是本文中所述的任何其它封裝基板)及/或電路板160(或是本文中所述的任何其它電路板)可能包含類薄片或類板狀的介電元件，其基本上可能係由聚合材料(就此而言，舉例來說，樹脂或聚亞醯胺)所組成。或者，基板120及/或電路板160可能包含一具有複合構造的介電元件，例如，玻璃強化環氧樹脂(舉例來說，BT樹脂)或FR-4構造。於某些範例中，基板120及/或電路板160的介電元件在該介電元件的平面中(也就是，在平行於其第一表面110的方向中)可能具有高達每攝氏度數百萬分(下文中稱為ppm/℃)之30的熱膨脹係數。
於另一範例中，基板120可能包含一由熱膨脹係數(Coefficient of Thermal Expansion，CTE)小於每攝氏度數百萬分之12的材料製成的支撐元件，其上可能設置著該等終端125和其它導體結構。舉例來說，此低CTE的元件基本上可能係由下面所組成：玻璃、陶瓷、或是半導體材料或液晶聚合物材料、或是此等材料的組合。
於其中一範例中，導體組170可能包含延伸在平行於電路板160之第一表面161的第一方向X中的至少一匯流排。於一特殊的範例中，導體組170的該至少一匯流排可能會延伸在平行於電路板160之第一表面161的第二方向Y中，該第二方向橫越該第一方向。於某些實施例中，導體組170之該等匯流排的該等訊號線可能位於彼此相同的平面中，而且每一條獨特的訊號線皆可能包含延伸在複數個平面中和延伸在複數個方向中的多個導體部。
導體組170之該至少一匯流排可能有複數條訊號線，被配置成用以攜載傳輸至電路板160之該等接點165的所有位址資訊。該等接點165會電性連接導體組170的該至少一匯流排。於其中一範例中，導體組170的該至少一匯流排會被配置成用以攜載傳輸至該等接點165的所有命令訊號，該等命令訊號包含寫入致能訊號、列位址選通訊號、以及行位址選通訊號。
電路板160可能視情況包含一或更多個終端電阻器，它們會被連接至一終端電壓源。導體組170之該等匯流排中一或更多者的該等複數條訊號線中的一或更多條訊號線會視情況被電性連接至一終端電阻器。
圖2A中所示的該等接點165會根據一預設的排列方式被排 列，該預設的排列方式定義電路板160之第一表面161上用於攜載位址與命令資訊及資料的接點的相對位置。
電路板160不需要在第一模式與第二模式中進行改變便能使用，當該等接點165中的一給定接點組連接一對應類型微電子封裝110的終端時便會啟動某一種模式。舉例來說，器件105可能包含一電路板160以及一第一類型微電子封裝110，該第一類型微電子封裝110的第一終端125會被接合至該電路板的第一接點165。於另一範例中，一器件5可能包含一電路板160以及一第二類型微電子封裝110，該第二類型微電子封裝110的第一終端125會被接合至該電路板的第一接點165。
舉例來說，在第一模式中，電路板160會被耦合至一第一類型微電子封裝110，該第一類型微電子封裝110可操作用於以每個時脈週期一次的方式取樣該等第一接點165所攜載的位址與命令資訊。此等微電子封裝可能為DDR3或DDR4型，或者，可能為GDDR3、GDDR4、或GDDR5型。
和雙倍資料速率DRAM記憶體與低功率雙倍資料速率DRAM記憶體以及預期不久的未來會實現的圖形式雙倍資料速率DRAM記憶體有關的標準不斷地在發展。目前及未來的標準皆始於DDR3標準，而LPDDR3標準及GDDR3標準在本文中分別統稱為「DDRx」、「LPDDRx」、以及「GDDRx」。
於一特殊的範例中，在第二模式中，電路板160會被耦合至一第二類型微電子封裝110，該第二類型微電子封裝110可操作用於以每個時脈週期兩次的方式取樣該等第一接點165所攜載的位址與命令資訊。此 等微電子封裝110可能為LPDDRX型，舉例來說，就既有和計劃的標準來說，LPDDR3或LPDDR4。
於其中一實施例中，電路板160會利用該等第一接點165中的第一子集被耦合至一第一類型微電子封裝110，而且相同的電路板會利用該等第一接點中的第二子集被耦合至一第二類型微電子封裝，該第二子集的接點的數量少於該第一子集。於此實施例中，第一類型微電子封裝110可操作用於以和第二類型微電子封裝110可操作用以取樣該等第一接點中的第二子集所攜載的位址與命令資訊之每個時脈週期中相同次數的方式(舉例來說，每個時脈週期一次)來取樣該等第一接點中的第一子集所攜載的位址與命令資訊。
於此實施例中，第一類型微電子封裝110可能具有DDR4型的微電子元件，而第二類型微電子封裝可能具有DDR3型的微電子元件。該等第一接點165中的第一子集可能包含被配置成用以攜載沒有被該等第一接點中的第二子集攜載的命令與位址資訊(例如，舉例來說，ALERT_N(其係一I/O訊號，可能係被用來發訊通知同位元錯誤的輸出)；BG(組群訊號)；被輸入至晶片PAR的同位元位元，其會如同任何其它命令-位址訊號、ACT輸入、以及DRAM般地被取樣，其會以該晶片收到的資訊(其包含位址資訊、PAR位元、以及已收到的命令資訊(也就是，RAS、CAS、ACT(啟動主動低位準訊號)))為基礎來檢查同位元)的某些接點。再者，該等第一接點165中的第二子集的接點的數量雖然少於該第一子集；不過，該等第一接點中的第二子集可能包含三組位址資訊(用於DDR3微電子元件)，而該等第一接點中的第一子集可能包含兩組位址資訊(用於DDR4微電子元件)。
於一特殊的實施例中，第一類型微電子封裝中的該等一或更多個微電子元件130可能併入一和該第二類型微電子封裝中的該等一或更多個微電子元件不同類型的記憶體儲存陣列。於另一範例中，電路板160會被耦合至另一類型的微電子封裝110，其可操作用於以每個時脈週期四次的方式取樣該等第一接點165所攜載的位址與命令資訊。
於圖2A的實施例中，於其中一範例中，例如，當第一類型微電子封裝110包含複數個微電子元件130時，該第一類型微電子封裝中的所有微電子元件會被配置成用以連接被配置成用以攜載單一組命令-位址訊號的相同導體組170。於此實施例中，器件105可能會被配置成使得當於其中具有DDR3或DDR4記憶體的第一類型微電子封裝100被附接至該器件時，該微電子封裝中的該等微電子元件會被配置成用於以第一取樣率(例如，每個時脈週期一次，舉例來說，在該時脈週期的上升訊號緣)來取樣經由第一數量的接點165與其耦合的命令與位址資訊。
於圖2A的實施例中，於另一範例中，例如，當第二類型微電子封裝110包含複數個微電子元件130時，該等第一接點165中的第一群接點會被連接至該導體組170的一第一命令-位址訊號匯流排，其會被連接至該等微電子元件中的前半部微電子元件，而第二群接點165會被連接至該導體組的一第二命令-位址訊號匯流排，其會被連接至該等微電子元件中的後半部微電子元件。器件105可能會被配置成使得當於其中具有LPDDR3記憶體的第二類型微電子封裝100被附接至該器件時，該微電子封裝中的該等微電子元件30會被配置成用於以第二取樣率(例如，每個時脈週期兩次，舉例來說，在該時脈週期的上升訊號緣和下降訊號緣各一次)來取樣經 由第二數量的接點165與其耦合的命令與位址資訊。
舉例來說，一第二類型微電子封裝110可能包含複數個微電子元件130，該等微電子元件中的前半部微電子元件會被配置成用以連接第一群第一接點中的第一接點165而不會連接第二群第一接點；而該等微電子元件中的後半部微電子元件則會被配置成用以連接第二群第一接點中的第一接點而不會連接第一群第一接點。於此實施例中，該導體組170會被配置成用以攜載兩組相同的命令-位址訊號，俾使得該等微電子元件130中的每一個半部會被連接至該導體組的該等兩組命令-位址訊號中的其中一組。本發明的優點係，不論與其電性連接的微電子封裝110的類型為何，該等導體170的實體排列方式都不會改變。
並不需要使用全部的導體組170來攜載訊號。舉例來說，於該導體組170被配置成用以攜載兩組相同的命令-位址訊號的其中一實施例中，當該等導體被電性連接至一微電子封裝110時，並不需要所有該等導體攜載訊號給該微電子封裝。即使當該導體組170被配置成用以攜載兩組相同的命令-位址訊號，該微電子組件仍可能不使用被配置成用以攜載完全相同之命令-位址訊號的導體中的一部分或全部，以便減少該導體組170所攜載的切換訊號的數量，以便降低功率消耗。
於一特殊的範例中，一第二類型微電子封裝110可能包含單一個微電子元件，其會連接第一群第一接點中的第一接點165而不會連接第二群第一接點，俾使得該單一微電子元件會連接該導體組170的一第一命令-位址訊號匯流排，而不會連接該導體組的一第二命令-位址訊號匯流排。
器件105可能還包含一被耦合至該導體組170的裝置180，該裝置可操作用以將該命令與位址資訊驅動至該等接點165。裝置180會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過位址和命令資訊指派所組成的第一排列方式來連接器件105和第一類型微電子組件110以及透過位址和命令資訊指派所組成的第二排列方式來連接器件105和第二類型微電子組件，而不需要改變該等導體170的實體配置。
圖2B圖解根據圖2A中所示之本發明變化例的器件105b。如圖2B中所見，器件105b包含一電路板160b，其具有相鄰於該電路板之邊緣163的至少一列曝露接點164。舉例來說，該等曝露接點164會被配置在一或更多個平行列之中，而且該等曝露接點會依照下面參考圖3A至3C所述的任何方式被配置。器件105b會藉由將邊緣163插入在第二電路板190的對應插槽193之中而被耦合至該第二電路板。器件105b會依照下面參考圖3A至3C所述的任何方式被耦合至電路板190。
第二電路板190可能包含一被耦合至該第二電路板的一導體組195的裝置180a，該裝置可操作用以將該命令與位址資訊驅動至電路板160b的接點165。器件105b可能包含一被耦合至該導體組的裝置180b。於其中一範例中，裝置180n可能係一緩衝元件；或是一協定轉換器，其會被配置成用以將能夠被器件5或電路板190使用之具有第一協定的位址資訊轉換成能夠被微電子組件110中特殊類型微電子元件130使用的第二協定。
裝置180a與180b中的一或兩者會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過位址和命令資訊指派所組成的第一排列方式來連接器件105和第一類型微電子組件110以及透過位址和 命令資訊指派所組成的第二排列方式來連接器件105和第二類型微電子組件。
本文中所述之任何實施例中所示的電路板(舉例來說，圖2C與2D的電路板160c)可能係一第一電路板，例如，具有一連接器介面用以電性連接一第二電路板(例如，電路板190)的電路板160b，該連接器介面被配置成用以攜載資訊，以便傳輸至該等接點165以及從該等接點165處傳輸出來。此排列方式的一特殊範例顯示在圖7中，圖中顯示複數個器件606(每一個器件可能包含一電路板160b)透過一個別的連接器介面被耦合至一第二電路板602。
於圖7中所示的範例中，該連接器介面可能包含一插槽605，其在該插槽的一或兩側處具有複數個接點607，該插槽會被配置成用以接收一電路板，例如，電路板160b，其具有被設置在該電路板的至少一邊緣163處的對應曝露邊緣接點。於其它實施例中，介於電路板160c和該第二電路板190之間的連接器介面可能係圖3A與3B中所示的類型，或者，可能係表面鑲嵌連接類型(舉例來說，BGA、LGA、PGA、…等)。
圖2C圖解一器件105c，其包含一電路板160c，該電路板160c被配置成用於耦合至一或更多個微電子封裝110c。圖2C和2D中所示的電路板160c為相同的電路板，而且圖2C和2D中的每一者皆顯示一器件105c，其包含被耦合至一不同的個別微電子組件110c或110d的電路板160c。
如在圖2C中所見，電路板160c會定義第一表面161和第二表面162。電路板160c會有至少一接點組168，曝露在第一表面161處，用於連接一併入具有記憶體儲存陣列之一或更多個微電子元件131的微電子 封裝110c的對應表面鑲嵌終端125與127(舉例來說，BGA、LGA、…等類型)。
電路板160c可能具有複數組接點165與167，由接點165、167組成的每一個接點組168會被配置成用以連接至單一個微電子封裝110c。每一個接點組168中的接點可能包含：多個第一接點165，用以攜載位址與命令資訊；以及多個第二接點167，用以攜載位址與命令資訊以外的資訊(舉例來說，資料輸入/輸出資訊)。
雷同於圖2A，該等接點組成的每一個接點組168會有一預設的排列方式，其定義第一表面161(或是第二表面162，倘若該接點組曝露在第二表面的話)上用於攜載位址與命令資訊及資料的接點的相對位置。每一個接點組168中的接點會根據該預設的排列方式被排列。根據分別用於連接兩種不同類型微電子組件110的兩種不同預設排列方式來排列之該等接點組成的接點組168在本文中亦稱為一組「共支撐接點」。
電路板160c不需要在第一模式與第二模式中進行改變便能使用，當由接點組成的一給定接點組168連接一對應類型微電子封裝110c或110d的終端時便會啟動某一種模式。舉例來說，器件105c可能會接合一第一類型微電子封裝110c(圖2C)，該第一類型微電子封裝110c的第一終端125會被接合至該電路板的第一接點165。於另一範例中，相同的器件105c可能接合一第二類型微電子封裝110d(圖2D)，該第二類型微電子封裝110d的第一終端125會被接合至該電路板的第一接點165。
舉例來說，在第一模式中，電路板160c會被耦合至一第一類型微電子封裝110c，該第一類型微電子封裝110c可操作用於以每個時脈 週期一次的方式取樣該等第一接點165所攜載的位址與命令資訊。此等第一類型微電子封裝的範例包含具有四個微電子元件131a、131b、131c、以及131d的微電子封裝110c，如圖2C中所示，或者包含具有其它數量(下文將作說明)微電子元件的微電子封裝110c。此微電子封裝110c可能包含DDR3或DDR4型(一般稱為DDRx)或是GDDR3或GDDR4型(一般稱為GDDRx)的微電子元件131。
於一特殊的範例中，在第二模式中，電路板160c會被耦合至一第二類型微電子封裝110d，該第二類型微電子封裝110d可操作用於以每個時脈週期兩次的方式取樣該等第一接點165所攜載的位址與命令資訊。此種第二類型微電子封裝的範例包含具有四個微電子元件132a、132b、132c、以及132d的微電子封裝110d，如圖2D中所示，或者包含具有其它數量(下文將作說明)微電子元件的微電子封裝110d。此微電子封裝110d可能包含LPDDR3或LPDDR4型(一般稱為LPDDRx)的微電子元件132。
於一特殊的範例中，該第一類型微電子封裝(舉例來說，圖2C中所示的微電子封裝110c)中的該等一或更多個微電子元件131會併入一和該第二類型微電子封裝(舉例來說，圖2D中所示的微電子封裝110d)中的該等一或更多個微電子元件不同類型的記憶體儲存陣列。
如能夠在圖2C中所見，電路板160c可能在每一個接點組168中包含多個第一接點165，其可能包含第一群第一接點165a和第二群第一接點165b。每一群第一接點165a和165b會被指派用以攜載可用於明確指定該等一或更多個微電子元件131組成的記憶體儲存陣列裡面的一位置的位址資訊。
當電路板160c被連接至一第一類型微電子封裝(例如，圖2C中所示的微電子封裝110c)時，該等第一群第一接點165a和第二群第一接點165b會被用來一起明確指定該等一或更多個微電子元件131組成的記憶體儲存陣列裡面的一位置。
於此範例中，該第一群第一接點165a會被連接至導體組170中的一第一命令-位址訊號匯流排F0(其會被連接至每一個微電子元件131)，而該第二群接點165b會被連接至該導體組中的一第二命令-位址訊號匯流排F1(其會被連接至每一個微電子元件131)。於特殊的實施例中，一第一類型微電子封裝可能包含一或兩個微電子元件131，每一個微電子元件會被配置成用以連接該等第一群第一接點165a和第二群第一接點165b中每一群中的第一接點165。於其它實施例中，一第一類型微電子封裝可能包含兩個以上的微電子元件131，每一個微電子元件會被配置成用以連接該等第一群第一接點165a和第二群第一接點165b中每一群中的第一接點165。
於圖2C中所示的範例中，該微電子封裝110c具有四個微電子元件131，而且此等微電子元件中的每一者會被連接至導體組170的第一命令-位址訊號匯流排F0和第二命令-位址訊號匯流排F1兩者。於圖2C中所示的範例中，每一個微電子元件131a、131b、131c、以及131d會接收16位位元的命令-位址訊號資訊：8位位元來自訊號匯流排F0，而8位位元來自訊號匯流排F1。訊號匯流排F0與F1以及該等微電子元件131之間的連接概略地顯示在圖2C中，導體G0會連接訊號匯流排F0，而導體G1會連接訊號匯流排F1。
於圖2C中所示之實施例的變化例中，該第一類型微電子封 裝110c可能具有八個微電子元件131，而且此等微電子元件中的每一者會被連接至導體組170的第一命令-位址訊號匯流排F0和第二命令-位址訊號匯流排F1兩者。於此範例中，每一個微電子元件131會接收16位位元的命令-位址訊號資訊：8位位元來自訊號匯流排F0，而8位位元來自訊號匯流排F1。
或者，當電路板160c被連接至一第二類型微電子封裝(例如，圖2D中所示的微電子封裝110d)時，該等第一群第一接點165a和第二群第一接點165b會被分開使用，以便各自明確指定該等一或更多個微電子元件132a、132b、132c、以及132d組成的記憶體儲存陣列裡面的一位置。
於此範例中，該第一群第一接點165a會被連接至導體組170中的一第一命令-位址訊號匯流排F0(其會被連接至該等微電子元件132中的前半部微電子元件)，而該第二群接點165b會被連接至該導體組中的一第二命令-位址訊號匯流排F1(其會被連接至該等微電子元件132中的後半部微電子元件)。舉例來說，一第二類型微電子封裝可能包含複數個微電子元件132，該等微電子元件中的前半部微電子元件會被配置成用以連接該第一群第一接點165a中的第一接點165而不連接該第二群第一接點165b，而該等微電子元件中的後半部微電子元件則會被配置成用以連接該第二群第一接點165b中的第一接點而不連接該第一群第一接點165a。
於一特殊的範例中，一第二類型微電子封裝可能包含單一個微電子元件132，其會連接該第一群第一接點165a中的第一接點165而不連接該第二群第一接點165b，俾使得該單一個微電子元件會連接該第一命令-位址訊號匯流排F0而不連接該第二命令-位址訊號匯流排F1。
在圖2D中，微電子封裝110d有四個微電子元件132a、132b、132c、以及132d。此等微電子元件中的其中兩個132a與132b會連接該第一群第一接點165a而不連接該第二群第一接點165b，俾使得微電子元件132a與132b會連接導體組170的第一命令-位址訊號匯流排F0而不連接該第二命令-位址訊號匯流排F1。此等微電子元件中的另外兩個132c與132d則會連接該第二群第一接點165b而不連接該第一群第一接點165a，俾使得微電子元件132c與132d會被連接至第二命令-位址訊號匯流排F1而不連接至該第一命令-位址訊號匯流排F0。
於此實施例中，每一條訊號匯流排F0與F1會被配置成用以攜載兩組命令-位址訊號，俾使得該等四個微電子元件132中的每一者會被連接至一特殊訊號匯流排F0或F1中的該等兩組命令-位址訊號中的其中一者。
於圖2D中所示之實施例的其中一範例中，該等微電子元件中的其中兩個132a與132b會從第一命令-位址訊號匯流排F0處接收32位位元的命令-位址訊號資訊，而此等微電子元件中的另外兩個132c與132d則會從第二命令-位址訊號匯流排F1處接收32位位元的命令-位址訊號資訊。於圖2D中所示之實施例的另一範例中，該等微電子元件中的其中兩個132a與132b會從第一命令-位址訊號匯流排F0處接收16位位元的命令-位址訊號資訊，而此等微電子元件中的另外兩個132c與132d則會從第二命令-位址訊號匯流排F1處接收16位位元的命令-位址訊號資訊。訊號匯流排F0與F1以及該等微電子元件132之間的連接概略地顯示在圖2D中，導體G0會連接訊號匯流排F0，而導體G1會連接訊號匯流排F1。
於圖2D中所示之實施例的變化例中，該第二類型微電子封裝110d可能具有兩個微電子元件132。該等微電子元件132中的第一微電子元件會連接該第一群第一接點165a而不連接該第二群第一接點165b，俾使得該第一微電子元件會連接第一命令-位址訊號匯流排F0而不連接該第二命令-位址訊號匯流排F1。該等微電子元件132中的第二微電子元件會連接該第二群第一接點165b而不連接該第一群第一接點165a，俾使得該第二微電子元件會被連接第二命令-位址訊號匯流排F1而不連接該第一命令-位址訊號匯流排F0。於此範例中，每一個微電子元件132會從第一訊號匯流排F0或第二訊號匯流排F1處接收32位位元的命令-位址訊號資訊。
於圖2C中所示之電路板160c的特殊實施例中，第一群165a的第一接點中的每一個接點的訊號指派會以一理論軸174為基準對稱於第二群165b的對應第一接點的訊號指派。一具有以理論軸174為基準而對稱之訊號指派的第一類型微電子封裝(例如，微電子封裝110c)或是一具有以一理論軸為基準而對稱(舉例來說，位址資訊和無連接對稱性)之訊號指派的第二類型微電子封裝(例如，微電子封裝110d)會被鑲嵌至相同的電路板160c。
本文中所示之電路板160c的實施例中的第一群165a的第一接點的訊號指派雖然以一理論軸174(圖2C)為基準對稱於第二群165b的對應第一接點的訊號指派；但是，情況未必是如此。本文中所述和主張的發明涵蓋的電路板160c亦可能讓第一群165a的第一接點的訊號指派沒有以一理論軸為基準對稱於第二群165b的對應第一接點的訊號指派。
如能夠在圖2C中所見，電路板160c可能進一步包含每一個接點組168中的第二接點167，而且每一個接點組中的此等第二接點可能包 含第一群第二接點167a和第二群第二接點167b。該等第二接點167會被指派用以攜載位址與命令資訊以外的資訊。該電路板160c可能具有導體組171的至少一第二匯流排F2、F3，其會電性連接至少某些該等第二接點167。此第二匯流排F2、F3可能具有複數條訊號線，它們被配置成用以攜載位址與命令資訊以外的資訊。
於其中一範例中，該等四個微電子元件131中的每一者會電性連接該導體組171裡面不同的訊號線。舉例來說，微電子元件131a會從訊號匯流排F2的前半部導體處接收16位位元的資料訊號資訊，微電子元件131b會從訊號匯流排F2的後半部導體處接收16位位元的資料訊號資訊，微電子元件131c會從訊號匯流排F3的前半部導體處接收16位位元的資料訊號資訊，而微電子元件131d會從訊號匯流排F3的後半部導體處接收16位位元的資料訊號資訊。訊號匯流排F2與F3以及該等微電子元件之間的連接概略地顯示在圖2C與2D中，導體G2會連接訊號匯流排F2，而導體G3會連接訊號匯流排F3。
於其中一範例中，如能夠在圖2D中所見，該至少一接點組168中每一者的至少某些該等第二接點167會被設置在第一區167a與第二區167b中，相鄰於該個別接點組之預設周圍的至少第一與第二反向邊緣168a、168b，俾使得該個別接點組中的所有第一接點165會被設置在該個別接點組的該等第一區與第二區之間。
另外，於此範例中，該至少一接點組168中每一者的至少某些該等第二接點167會被設置在第三區與第四區中，相鄰於該個別接點組之預設周圍的至少第三與第四反向邊緣，該等第三與第四邊緣延伸在該等 第一與第二邊緣168a、168b之間的方向中，俾使得該個別接點組中的所有第一接點165會被設置在該個別接點組的該等第三區與第四區之間。
圖2C與2D之任何實施例中所示的電路板160c在第一表面161處會有一第一接點組168並且在第二表面162處會有一第二接點組168，每一個接點組168中的該等第一接點165和第二接點167中的每一者會根據相同的預設排列方式來排列。圖2C與2D之任何實施例中所示的電路板160c在第一表面161處會有一第一接點組168並且在該第一表面處會有一第二接點組168，該第二接點組168在平行於該第一表面的方向中和該第一接點組隔開，每一個接點組168中的該等第一接點165和第二接點167中的每一者會根據相同的預設排列方式來排列。
於某些實施例中，具有一個以上接點組168的電路板160c會使用相同的導體通道170來攜載命令與位址資訊給該等接點組中的每一者。於其它實施例中，具有一個以上接點組168的電路板160c會使用不同的導體通道170，每一條導體通道被配置成用以攜載命令與位址資訊給該等接點組中不同的接點組。
圖3A所示的係根據圖1中所示之發明的特殊範例的器件205a。如在圖3A中所見，器件205a包含一電路板260a，而該等接點265a被設置在一插槽266a中，該插槽266a被附接至該電路板的第一表面261並且電性連接導體組270。
被接合至電路板260a的微電子組件係一模組210a，其包含一模組卡220a以及被附接至此的一或更多個微電子元件230，每一個微電子元件皆有一面向該模組卡之第一表面221的表面。該微電子元件230具有 多個位址輸入235，被電性連接至模組卡220a的終端225a。於一特殊的實施例中，模組210a可能包含複數個微電子元件230，它們會以和參考圖2C或圖2D所示及所述相同的方式來連接導體組270的匯流排F0、F1、F2、以及F3，端視該等微電子元件究竟係第一類型或第二類型而定。
如能夠在圖3A中所見，該等終端225a為複數個平行曝露的邊緣終端，相鄰於模組卡220a之第一表面221和第二表面222中至少其中一者的一邊緣223，用以在該模組被插入插槽266a中時配接該插槽的接點265a。圖3A中所示的終端225a雖然曝露在模組卡220a之第一表面221和第二表面222兩者處；不過，終端225a亦可能僅曝露在第一表面處、僅曝露在第二表面處、或者曝露在該模組卡的該等第一表面和第二表面兩者處。
如能夠在圖3C中所見，模組卡220a可能有一列平行曝露的邊緣終端225a，相鄰於邊緣223；一第一列平行曝露的邊緣終端226a和一相鄰於該第一列終端的第二列平行曝露的終端226b；或者，一第一列平行曝露的邊緣終端227a以及複數列平行曝露的終端227b、227c(圖3C中雖然顯示兩個額外列227，不過，該模組卡可能包含兩個以上的額外列)，第二列終端227b相鄰於該第一列終端227a，且第三列終端227c相鄰於該第二列終端227b。模組卡220a可能有延伸自邊緣223的槽口228，此等槽口有助於卡接該模組卡和一被配置成用以接收該模組卡的多部件插槽266a。圖3C中所示的終端225、226、以及227雖然曝露在模組卡220a的第一表面221處；不過，終端225、226、以及227可能僅曝露在該第一表面處、僅曝露在第二表面222處、或者曝露在該模組卡的該等第一表面和第二表面兩者處。
圖3B所示的係根據在圖3A中所示之本發明的變化例的器件205b。如在圖3B中所見，器件205b包含一電路板260b，而該等接點265b被設置在一連接器266b中，該連接器266b被附接至該電路板的第一表面261並且電性連接導體組270。模組210b的終端225b為曝露在模組卡220b之第一表面221和第二表面222處的複數個平行終端，用以在該模組被附接至連接器266b時配接該連接器的接點265b。於一特殊的實施例中，模組210b可能包含複數個微電子元件230，它們會以和參考圖2C或圖2D所示及所述相同的方式來連接導體組270的匯流排F0、F1、F2、以及F3，端視該等微電子元件究竟係第一類型或第二類型而定。
雷同於上述圖3A的實施例，模組卡220b可能有兩列平行曝露的邊緣終端225b，曝露在該模組卡的一表面處；四個平行的曝露終端列(舉例來說，一額外的平行終端列會被設置為相鄰於每一列終端225b)；或者，六或更多個平行的曝露終端列(舉例來說，二或更多個額外的平行終端列會被設置為相鄰於每一列終端225b)。同樣雷同於圖3A的實施例，模組卡220b可能有一或更多個槽口，被配置成用以幫助卡接該模組卡和一被配置成用以接收該模組卡的多部件插槽266b。
於此實施例中，插槽266b、該等接點265b、以及模組210b的該等終端225b會被配置成當該模組被附接至該插槽時，模組卡220b的第二表面222會被配向成實質上平行於電路板260b的第一表面261。
圖3A和3B中的每一圖雖然僅顯示單一個模組210a或210b電性連接器件205a或250b；不過，於其它實施例中，複數個模組可能會電性連接該器件。於此等實施例中，所有該等模組210a或210b會被附接至電 路板260a或260b的第一表面261；所有該等模組會被附接至該電路板的第二表面262；或者，一或更多個模組會被附接至該電路板的第一表面，而一或更多個模組會被附接至該第二表面。
圖3A和3B雖然顯示一模組卡220a或220b被配向成實質上垂直於(圖3A)或平行於(圖3B)電路板260a或260b的第一表面261；不過，於其它實施例中，一雷同於模組210a或201b之模組的模組卡亦可能相對於該電路板的第一表面傾斜任何其它角度，例如，舉例來說，15°、30°、45°、60°、或是75°。
圖3A和3B雖然顯示模組卡220a、220b透過一插槽266a、266b被電性連接至一電路板260a或260b；不過，亦可以使用其它連接配置。舉例來說，本發明涵蓋利用一帶狀連接器將一電路板電性連接至模組卡，該帶狀連接器延伸在模組卡的終端和電路板的接點之間。
圖4A所示的係根據圖1中所示之本發明的另一特殊實施例的器件305。如在圖4A中所見，器件305包含一電路板360，而接點365為一第二微電子組件340的上終端，該等接點365曝露在該第二微電子組件的第一表面347處。第二微電子組件340被附接至該電路板的第一表面361並且電性連接導體組370。第二微電子組件340的下終端345會電性連接曝露在該電路板360的第一表面361處的對應接點375。
被接合至該電路板360的微電子組件的形式為一第一微電子組件310。在圖4A中所示的範例中，微電子組件310係一其中具有一或更多個微電子元件330的微電子封裝，它們具有一表面面向一封裝基板320的第一表面321。於一特殊的實施例中，該第一微電子組件310可能包含複 數個微電子元件330，它們會以和參考圖2C或圖2D所示及所述相同的方式來連接導體組370的匯流排F0、F1、F2、以及F3，端視該等微電子元件究竟係第一類型或第二類型而定。
於一特殊的範例中，微電子組件310可能包含複數個堆疊的微電子元件330，它們會藉由導體結構(例如，直通矽穿孔(Through-Silicon Via，TSV))來電性互連。該微電子元件330有多個位址輸入335，它們會被電性連接至曝露在和該第一表面321反向之基板320的第二表面322處的終端325。
第二微電子組件340包含一其中具有主動式裝置的微電子元件341，而且該第二微電子組件的上終端365會電性連接該電路板之的導體組370，延伸穿過該第二微電子組件。
在圖4A的實施例中，該第一微電子組件(或微電子封裝)310的該等微電子元件330可能具有記憶體儲存陣列功能，而該第二微電子組件(或微電子封裝)340的微電子元件341可能具有微處理器功能。
於一示範性實施例中，該第一微電子組件310的微電子元件330可能會藉由僅延伸在該等第一微電子組件和第二微電子組件裡面而沒有延伸在電路板360裡面的電性連接線直接被電性連接至該第二微電子組件340的微電子元件341。如本文中的用法，當延伸在一第一微電子組件的一第一微電子元件和一第二微電子組件的一第二微電子元件之間的電性連接線僅延伸在該等第一微電子組件和第二微電子組件之間而沒有延伸在該等第一微電子組件和第二微電子組件外部的某個結構(舉例來說，一電路板)裡面時，該等第一微電子元件和第二微電子元件彼此會「直接」連接。
於其中一範例中，第一微電子組件310的微電子元件330和第二微電子組件340的微電子元件341之間的電性連接線可能包含延伸在一垂直於該第二微電子組件之第一表面347(該第二微電子組件的該等上終端(接點365)曝露在該表面處)的方向中的互連元件，該等互連元件會被配置成用於進行封裝上封裝堆疊。
於其中一實施例中，第一微電子組件310的微電子元件330和第二微電子組件340的微電子元件341之間的電性連接線可能包含一焊接穿孔陣列，從該第二微電子組件的終端365處延伸至曝露在該第二微電子組件的一基板的表面343處的接點。
圖4B所示的係根據圖1中所示之本發明的另一特殊範例的器件305b，其係圖4A的器件305的變化例。如在圖4B中所見，器件305b包含圖4A中所示之相同的第二微電子組件340；但是，其並沒有包含電路板360。一導體組370會受到該第二微電子組件340的基板342的支撐及/或位於該第二微電子組件340的基板342裡面。該導體組370會電性連接該第二微電子組件340之第一表面347處的接點365。器件305b可能會經由曝露在該第二微電子組件340之下表面344處的終端345電性連接一電路板，例如，電路板360。
圖4C所示的係根據圖1中所示之本發明的另一特殊範例的器件305c，其係圖4B的器件305b的變化例。如在圖4C中所見，器件305c包含一第二微電子組件340c，雷同於圖4B中所示的第二微電子組件340；但是，其並沒有包含基板342。一導體組370c會受到該第二微電子組件340c的一模造區348的支撐及/或位於該第二微電子組件340c的模造區348裡 面。該導體組370c會利用曝露在該第二微電子組件340c之下表面344處的終端345來電性連接該微電子元件341的元件接點349。
圖5A所示的係根據圖1中所示之本發明的又一特殊範例的器件405。如在圖5A中所見，器件405包含一電路板460，而接點465為一第二微電子組件440的上終端，該等接點465曝露在該第二微電子組件的第一表面447處，或者，曝露在該第二微電子組件的第一表面處的一介電層(圖中並未顯示)處。第二微電子組件440被附接至該電路板的第一表面461並且電性連接導體組470。曝露在第二微電子組件440的第二表面444處的下終端445會電性連接曝露在該電路板460的第一表面461處的對應接點475。
被接合至該電路板460的微電子組件的形式為一第一微電子組件410。在圖5A中所示的範例中，微電子組件410係一其中具有一或更多個微電子元件430的微電子封裝，它們具有一表面面向一封裝基板420的第一表面421。該微電子元件430具有多個位址輸入435，它們會被電性連接至曝露在和該第一表面421反向之基板420的第二表面422處的終端425。於一特殊的實施例中，該第一微電子組件410可能包含複數個微電子元件430，它們會以和參考圖2C或圖2D所示及所述相同的方式來連接導體組470的匯流排F0、F1、F2、以及F3，端視該等微電子元件究竟係第一類型或第二類型而定。
在圖5A的實施例中，第一微電子組件410可能包含一第一微電子元件430以及多個額外的微電子元件，每一個微電子元件中皆有主動式裝置。於其中一範例中，該第一微電子組件410的該等終端425會藉由延伸貫穿該第一微電子元件430的直通矽穿孔來電性連接該等額外的微電 子元件。
該第二微電子組件440可能包含一或更多個微電子元件，每一個微電子元件中皆有主動式裝置，而且該第二微電子組件的上終端465會藉由至少部分延伸在該第二微電子封裝裡面的電性連接線來電性連接該電路板的導體組470。該等接點(或是上終端)465會曝露在一疊置在該第二微電子組件440的第一表面447上方的介電層處。於一示範性實施例中，該第二微電子組件440的該等微電子元件中的一或更多者會有一邏輯功能。
於一特殊的範例中，該第二微電子組件440的上終端465和該導體組470之間的此等電性連接線可能包含延伸貫穿該等一或更多個微電子元件的直通矽穿孔446。此等電性連接線可能還包含延伸在該等下終端445和曝露在電路板460之第一表面461處的對應接點475之間的接合單元。
於其中一範例中，該第二微電子組件440可能包含一第一微電子元件以及至少一第二微電子元件，每一個微電子元件中皆有主動式裝置，該等第一微電子元件及第二微電子元件係以堆疊配置來排列。於一特殊的實施例中，該第二微電子組件440的該等上終端465會藉由延伸貫穿該第二微電子組件之至少一第二微電子元件的直通矽穿孔446來電性連接該電路板460的導體組470。圖5A中所示的每一個該等上終端465雖然對齊(在水平方向中)並且被連接至該等直通矽穿孔446；不過，該等上終端未必要對齊該等直通矽穿孔，所有該等上終端亦未必要連接此等直通矽穿孔。
圖中所示的該等第一微電子組件410和第二微電子組件440雖然係經封裝的結構；不過，情況未必係如此。於其中一實施例中，第一微電子組件410可能係一具有記憶體儲存陣列功能的微電子元件，而第二 微電子組件440可能係一具有邏輯功能的微電子元件。圖中所示的第一微電子組件410在終端425和接點465之間雖然具有覆晶連接；不過，情況未必係如此。於其中一範例中，第一微電子組件410可能係一具有記憶體儲存陣列功能的微電子元件，被配向成使其載有接點的表面背向第二微電子組件440的上表面447，而且該第一微電子組件410的終端425(其可能為元件接點)會被線焊至該第二微電子組件之上表面處的接點465。
於一特殊的範例中，第二微電子組件440之上表面447處的接點465能夠共支撐於其中具有DDR3或DDR4記憶體元件的微電子組件410。
圖5B所示的係根據圖1中所示之本發明的另一特殊範例的器件405b，其係圖5A的器件405的變化例。如在圖5B中所見，器件405b包含圖5A中所示之相同的第二微電子組件440；但是，其並沒有包含電路板460。
一導體組470b會受到該第二微電子組件440的微電子元件的支撐及/或位於該第二微電子組件440的微電子元件裡面。舉例來說，該導體組470b可能包含TSV及/或被連接至TSV的再分配線路。該導體組470b會電性連接該第二微電子組件440之第一表面447處的接點465。器件405b可能會經由曝露在該第二微電子組件440之下表面444處的終端445電性連接一電路板，例如，電路板460。在圖5B的實施例中，微電子組件440中的該等微電子元件中的一或更多者可能係一用於導體組470b的支撐結構，或者，一疊置在該微電子組件中該等微電子元件的其中一者上方的介電層可能係一用於該導體組的支撐結構。
上面已圖解和討論的每一個範例皆能夠利用在其多面上有多個接點的微電子元件來施行，該等多面面向該微電子組件之第一表面之面向的相同方向，或者，可能背向該微電子組件之第一表面之面向的方向。因此，於一特殊的範例中，該等微電子組件可能係如共同擁有的美國專利申請案第13/439,317號的圖13至20之任何圖式的範例中所示和所述，本文以引用的方式將其揭示內容併入。
上面所述的範例雖然引用疊置在一基板上方的微電子元件；不過，該基板可能會在適當的情況被省略，因為當該等微電子元件一起被排列在一模造單元(舉例來說，晶圓級單元)裡面時，其中的一介電層可以被形成在該等微電子元件的接點承載面之上或上方，用以支撐其上的線路和電性互連線。
於其它範例中，其中具有多個堆疊微電子元件的微電子組件可能係如參考共同擁有的美國專利申請案第13/439,317號的圖21至25所示及/或所述的單一或多重堆疊施行方式，本文以引用的方式將其揭示內容併入。
又，於其它範例中，其中具有四個微電子元件的微電子組件可能係如共同擁有的美國專利申請案第13/337,565號和第13/337,575號的圖9A至B、9C、9D、9F、9G、9H、12B、12C、或是12D所示及所述，或者，可能係如共同擁有的美國專利申請案第13/354,747號的圖7A至B、8、11A、11B、11C、11D、12、13B、14B、或是14C所示及所述，本文以引用的方式將其揭示內容併入。
上面參考圖1至5所述的微電子封裝和微電子組件能夠用於 建構各式各樣電子系統，例如，圖6中所示的系統500。舉例來說，根據本發明進一步實施例的系統500包含複數個模組或器件506，例如，上面配合其它電子器件508、510、以及511所述的微電子封裝及/或微電子組件。
於圖中所示的示範性系統500中，該系統可能包含一電路板、主機線路板、或是直豎板502，例如，撓性印刷電路線路板，而且該電路板可能包含眾多導體504(圖6中僅描繪其中一個)，用以彼此互連該等模組或器件506、508、510。此電路板502會傳輸訊號給系統500中所包含的每一個該等微電子封裝及/或微電子組件以及從系統500中所包含的每一個該等微電子封裝及/或微電子組件處傳輸訊號。然而，這僅為示範性；用於達成該等模組或器件506之間的電性連接的任何合宜結構皆可被使用。
於一特殊的實施例中，系統500可能還包含一處理器，例如，半導體晶片508，俾使得每一個模組或器件506能夠被配置成用以在一時脈週期中平行傳輸數個(N個)資料位元，而且該處理器會被配置成用以在一時脈週期中平行傳輸數個(M個)資料位元，M大於或等於N。
在圖6中所示的範例中，器件508係一半導體晶片，而器件510係一顯示螢幕；但是，任何其它器件皆能夠使用在系統500之中。當然，為清楚起見，圖6中雖然僅描繪兩個額外器件508和511；不過，系統500亦可能包含任何數量的此等器件。
模組或器件506以及器件508和511能夠被鑲嵌在一共同殼體501之中，圖中以虛線來概略描繪，並且能夠在必要時彼此電性互連，用以形成所希的電路。殼體501被描繪成可以使用在蜂巢式電話或個人數位助理中之類型的可攜式殼體，而螢幕510則會曝露在該殼體的表面處。 於一結構506包含一光敏元件(例如，成像晶片)的實施例中，一透鏡511或是其它光學裝置會被提供用以將光送往該結構。再次地，圖6中所示之簡化系統僅為示範性；利用上面討論的結構亦能夠達成其它系統，包含一般視為固定結構的系統在內，例如，桌上型電腦、路由器、以及類似物。
上面參考圖1至5所述的微電子封裝和微電子組件亦能夠用於建構諸如圖7中所示之系統600的電子系統。舉例來說，根據本發明進一步實施例的系統600和圖6中所示的系統500相同；不過，器件506已由複數個器件606取代。
該等器件606中的每一者可能係或者可能包含上面參考圖1至5所述的微電子封裝或微電子組件中的一或更多者。於一特殊的範例中，該等器件606中的一或更多者可能係圖1中所示之器件5的變化例，其中，支撐結構60包含曝露的邊緣接點，而且每一個器件5的支撐結構皆會適合插入一插槽605之中。
每一個插槽605可能在該插槽的一或兩側處包含複數個接點607，俾使得每一個插槽605皆會適合用於配接一對應器件606(例如，上面所述之器件5的變化例)之對應的曝露邊緣接點。於圖中所示的示範性系統600中，該系統可能包含一第二電路板602或是電路線路板，例如，撓性印刷電路線路板，而且該第二電路板可能包含眾多導體604(圖7中僅描繪其中一個)，用以彼此互連該等器件606。
於一特殊的範例中，一諸如系統600的模組可能包含複數個器件606，每一個器件606都係上面所述的器件5的變化例。每一個器件606會被鑲嵌至並且電性連接該第二電路板602，用以傳輸訊號至每一個器件 606以及從每一個器件606處傳輸訊號。系統600的該特定範例僅為示範性；用於達成該等器件606之間的電性連接的任何合宜結構皆可被使用。
本發明之上述實施例的各項特點能夠以上面明確說明以外的方式來組合，其並沒有脫離本發明的範疇或精神。本揭示內容希望涵蓋上面所述之本發明的實施例的所有此等組合和變化。
下面段落額外說明本發明的特點和實施例：一種微電子封裝家族，其包含：複數個微電子封裝，每一者皆具有用於連接一外部器件之對應接點的終端而且每一者皆包含一微電子元件，該微電子元件具有一具有給定數量儲存位置的記憶體儲存陣列，每一個微電子封裝的該等終端被配置成用以接收明確指定該等儲存位置中其中一者的對應命令和位址資訊，每一個微電子元件皆具有連接該個別微電子封裝之該等終端的多個輸入，其中，該家族中的一第一微電子封裝的微電子元件會被配置成以第一取樣率來取樣經由該第一封裝之該等終端與其耦合的第一命令和位址資訊，以及該家族中的一第二微電子封裝的微電子元件會被配置成以大於該第一取樣率的第二取樣率來取樣經由該第二封裝之該等終端與其耦合的第二命令和位址資訊，該第一封裝的該等終端被配置成用以連接至根據一第一預設排列方式排列的該外部器件的一組接點，用以接收該第一命令和位址資訊，而該第二封裝的該等終端被配置成用以連接至根據一第二預設排列方式排列的該外部器件的一組接點，用以接收該第二命令和位址資訊， 其中，根據該第二預設排列方式排列的接點組包含佔據和根據該第一預設排列方式排列的接點組相同位置的至少某些接點，根據該第二預設排列方式排列的接點組的數量少於根據該第一預設排列方式排列的接點組。
因此，舉例來說，圖1中所示的微電子封裝10在任何前述實施例中可能係前面實施例中所述之任何類型封裝。舉例來說，第一類型微電子封裝110c(圖2C)可能包含一微電子元件131，其被配置成以第一取樣率來取樣經由此封裝之終端125與其耦合的第一命令和位址資訊。舉例來說，第二類型微電子封裝110d可能包含微電子元件132，其被配置成以大於該第一取樣率的第二取樣率來取樣經由該第二封裝之終端125與其耦合的第二命令和位址資訊。
如能夠在圖2C中所見，該第一封裝110c的該等終端125會被配置成用以連接至根據一第一預設排列方式排列的外部器件105c的一組接點165，用以接收該第一命令和位址資訊。如能夠在圖2D中所見，該第二封裝110d的該等終端125會被配置成用以連接至根據一第二預設排列方式排列的外部器件105d的一組接點165，用以接收該第二命令和位址資訊。
參考圖2C與2D，根據第二預設排列方式排列的接點165組168可能包含佔據和根據該第一預設排列方式排列的接點組相同位置的至少某些接點，根據該第二預設排列方式排列的接點165組168的數量可能少於根據該第一預設排列方式排列的接點組。
下面有編號的段落提供本發明的實施例和本文中的特點的進一步示範性說明。
1.一種模組，用以連接至少一微電子組件，每一個微電子組件皆包含一 組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊，該模組包括：一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊；至少一組共支撐接點，它們會被耦合至該組導體，每一組共支撐接點皆會曝露在該第一表面或是該第二表面處，每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電子組件的該終端組；以及複數個模組接點，它們會被耦合至該組導體，該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊，該等模組接點會被配置成用以連接位於該模組外部的一器件，其中，該至少一組共支撐接點中的每一者皆包含多個第一接點，它們具有(a)根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成以第一取樣率來取樣經由該等第一接點(該等第一接點具有第一數量的接點)與其耦合的命令與位址資訊，以及(b)根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成以大於第一取樣率的第二取樣率來取樣經由該等第一接點中的一子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該子集包含佔據和被指派至該第一預設排 列方式之第一接點相同位置的某些第一接點，該第二數量少於該第一數量。
2.根據第1段的模組，其中，根據該第二預設排列方式排列的第一接點的子集中的所有接點會佔據和被指派至該第一預設排列方式的第一接點相同的位置。
3.根據第1段的模組，其中，該第二取樣率係該第一取樣率的整數倍。
4.根據第1段的模組，其中，每一組共支撐接點中的該等第一接點包含被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊的接點。
5.根據第1段的模組，進一步包括一被耦合至該組導體的裝置，該裝置可操作用以將該命令與位址資訊驅動至該等第一接點。
6.根據第5段的模組，其中，該裝置會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過該第一排列方式來連接該模組和第一類型微電子組件以及透過該第二排列方式來連接該模組和第二類型微電子組件。
7.根據第6段的模組，進一步包括該第一類型微電子組件，其中，該至少一組共支撐接點中的一組會電性連接該第一類型微電子組件的該等終端。
8.根據第6段的模組，進一步包括該第二類型微電子組件，該至少一組共支撐接點中的一組會電性連接該第二類型微電子組件的該等終端。
9.根據第1段的模組，其中，該微電子組件係一微電子封裝，且其中，該等終端係表面鑲嵌終端並且會曝露在該微電子封裝的一表面處。
10.根據第1段的模組，其中，該電路板係一模組卡，且其中，該等模 組接點係該等第一表面和第二表面中至少其中一者處的複數個平行曝露接點，用以在該模組被插入一第二電路板的插槽中時配接該插槽的接點。
11.根據第1段的模組，其中，該電路板係一模組卡，且其中，該等模組接點係該等第一表面和第二表面中其中一者處的複數個接點，用以在該模組被附接至一第二電路板的連接器時配接該連接器的接點。
12.根據第1段的模組，其中，該等模組接點係曝露在該等第一表面和第二表面中其中一者處的表面鑲嵌接點，用以在該模組接合一第二電路板時面向並且電性連接該第二電路板的接點。
13.根據第1段的模組，其中，該至少一組共支撐接點中的每一者皆包含被配置成用以攜載該命令與位址資訊以外之資訊的第二接點。
14.根據第13段的模組，其中，該至少一組共支撐接點中的每一者會曝露在該電路板之第一表面的一對應區域中，其中，該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的一周圍的至少第一與第二反向邊緣相鄰的第一區域與第二區域中，且其中，該個別共支撐接點組的所有第一接點會被設置在該個別共支撐接點組的該等第一區域與第二區域之間。
15.根據第14段的模組，其中，該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的該周圍的至少第三與第四反向邊緣相鄰的第三區域與第四區域中，該等第三邊緣與第四邊緣中的每一者延伸在一位於該等第一邊緣與第二邊緣之間的方向中，且其中，該個別共支撐接點組的所有第一接點會被設置在該個別共支撐接點組的該等第三區域與第四區域之間。
16.根據第1段的模組，其中，該第一類型微電子組件中的微電子元件係DDRx型，而且該第二類型微電子組件中的微電子元件係LPDDRx型。
17.根據第1段的模組，其中，該第一類型微電子組件中的微電子元件係GDDRx型。
18.根據第1段的模組，其中，該至少一組共支撐接點在該第一表面處包含一第一組並且在該第一表面處包含一第二組，該第二組在一平行於該第一表面的方向中與該第一組隔開。
19.根據第1段的模組，其中，該至少一組共支撐接點在該第一表面處包含一第一組並且在該第二表面處包含一第二組。
20.根據第1段的模組，其中，每一組共支撐接點中的第一接點包含第一群第一接點和第二群第一接點，每一群第一接點會被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊。
21.根據第20段的模組，其中，在每一組共支撐接點裡面，該第一群的該等第一接點中的每一者的訊號指派會以一理論軸為基礎對稱於該第二群的一對應第一接點的訊號指派。
22.根據第20段的模組，其中，當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該微電子元件會被配置成用以連接該等第一群和第二群中每一群中的第一接點。
23.根據第20段的模組，其中，該第一類型微電子組件包含複數個微電子元件，且其中，當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該等複數個微電子元件中的每一者會被配置成用以連接該等第一群和第二群中每一群中的第一接點。
24.根據第20段的模組，其中，當每一組共支撐接點具有根據該第二預設排列方式所排列的指派時，該第二類型微電子組件的該微電子元件會被配置成用以連接該第一群的第一接點而不連接該第二群的第一接點。
25.根據第20段的模組，其中，該第二類型微電子組件包含複數個微電子元件，其包括前半部微電子元件和後半部微電子元件，且其中，當每一組共支撐接點具有根據該第二預設排列方式所排列的指派時，該第二類型微電子組件的前半部微電子元件中的每一者會被配置成用以連接該第一群第一接點而不連接該第二群第一接點，而該第二類型微電子組件的後半部微電子元件中的每一者會被配置成用以連接該第二群第一接點而不連接該第一群第一接點。
26.一種模組，用以連接至少一微電子組件，每一個微電子組件皆包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊，該模組包括：一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊；至少一組共支撐接點，它們會被耦合至該組導體，每一組共支撐接點皆會曝露在該第一表面或是該第二表面處，每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電子組件的該終端組；以及複數個模組接點，它們會被耦合至該組導體，該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊，該等模組接點 會被配置成用以連接位於該模組外部的一器件，其中，該至少一組共支撐接點中的每一者皆包含多個第一接點，它們具有(a)根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第一子集(其包含第一數量的第一接點)與其耦合的命令與位址資訊，以及(b)根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派的多個第一接點，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第二子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該等第一子集與第二子集包含佔據相同位置的某些第一接點，該第二數量少於該第一數量。
27.根據第26段的模組，其中，該第一類型微電子組件的命令與位址資訊包含同位元資訊，該第一類型微電子組件中的微電子元件會被配置成用以取樣該同位元資訊，而用於連接第二類型微電子組件的該等第一接點中的第二子集不會被配置成用以取樣該同位元資訊。
28.根據第26段的模組，其中，該第二類型微電子組件中的微電子元件係DDR3型，而該第一類型微電子組件中的微電子元件係DDR4型。
29.根據第28段的模組，其中，具有DDR4型微電子元件之該第一類型微電子組件中的命令與位址資訊包含同位元資訊，而且該第一類型微電子組件中的該DDR4型微電子元件會被配置成用以取樣該同位元資訊。
30.根據第26段的模組，其中，該第二類型微電子組件中的微電子元件 係DDRx型，而該第一類型微電子組件中的微電子元件係DDR(x+1)型。
5‧‧‧器件
10‧‧‧微電子組件
25a‧‧‧終端
25b‧‧‧終端
30‧‧‧微電子元件
35a‧‧‧元件接點
35b‧‧‧元件接點
60‧‧‧支撐結構
65‧‧‧第一接點
67‧‧‧第二接點
70‧‧‧第一導體組
71‧‧‧第二導體組
80‧‧‧裝置

Claims (30)

  1. 一種模組，用以連接至少一微電子組件，每一個微電子組件皆包含一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊，該模組包括：一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊；至少一組共支撐接點，它們會被耦合至該組導體，每一組共支撐接點皆會曝露在該第一表面或是該第二表面處，每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電子組件的該終端組；以及複數個模組接點，它們會被耦合至該組導體，該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊，該等模組接點會被配置成用以連接位於該模組外部的一器件，其中，該至少一組共支撐接點中的每一者皆包含多個第一接點，它們具有(a)根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成以第一取樣率來取樣經由該等第一接點(該等第一接點具有第一數量的接點)與其耦合的命令與位址資訊，以及(b)根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成以大於第一取樣率的 第二取樣率來取樣經由該等第一接點中的一子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該子集包含佔據和被指派至該第一預設排列方式之第一接點相同位置的某些第一接點，該第二數量少於該第一數量。
  2. 根據申請專利範圍第1項的模組，其中，根據該第二預設排列方式排列的第一接點的子集中的所有接點會佔據和被指派至該第一預設排列方式的第一接點相同的位置。
  3. 根據申請專利範圍第1項的模組，其中，該第二取樣率係該第一取樣率的整數倍。
  4. 根據申請專利範圍第1項的模組，其中，每一組共支撐接點中的該等第一接點包含被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊的接點。
  5. 根據申請專利範圍第1項的模組，進一步包括一被耦合至該組導體的裝置，該裝置可操作用以將該命令與位址資訊驅動至該等第一接點。
  6. 根據申請專利範圍第5項的模組，其中，該裝置會被配置成用以操作在第一模式與第二模式的每一者之中，以便分別透過該第一排列方式來連接該模組和第一類型微電子組件以及透過該第二排列方式來連接該模組和第二類型微電子組件。
  7. 根據申請專利範圍第6項的模組，進一步包括該第一類型微電子組件，其中，該至少一組共支撐接點中的一組會電性連接該第一類型微電子組件的該等終端。
  8. 根據申請專利範圍第6項的模組，進一步包括該第二類型微電子組件，該至少一組共支撐接點中的一組會電性連接該第二類型微電子組件的 該等終端。
  9. 根據申請專利範圍第1項的模組，其中，該微電子組件係一微電子封裝，且其中，該等終端係表面鑲嵌終端並且會曝露在該微電子封裝的一表面處。
  10. 根據申請專利範圍第1項的模組，其中，該電路板係一模組卡，且其中，該等模組接點係該等第一表面和第二表面中至少其中一者處的複數個平行曝露接點，用以在該模組被插入一第二電路板的插槽中時配接該插槽的接點。
  11. 根據申請專利範圍第1項的模組，其中，該電路板係一模組卡，且其中，該等模組接點係該等第一表面和第二表面中其中一者處的複數個接點，用以在該模組被附接至一第二電路板的連接器時配接該連接器的接點。
  12. 根據申請專利範圍第1項的模組，其中，該等模組接點係曝露在該等第一表面和第二表面中其中一者處的表面鑲嵌接點，用以在該模組接合一第二電路板時面向並且電性連接該第二電路板的接點。
  13. 根據申請專利範圍第1項的模組，其中，該至少一組共支撐接點中的每一者皆包含被配置成用以攜載該命令與位址資訊以外之資訊的第二接點。
  14. 根據申請專利範圍第13項的模組，其中，該至少一組共支撐接點中的每一者會曝露在該電路板之第一表面的一對應區域中，其中，該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的一周圍的至少第一與第二反向邊緣相鄰的第一區域與第二區域中，且其中，該個別共支撐接點組的所有第一接點會被設置在 該個別共支撐接點組的該等第一區域與第二區域之間。
  15. 根據申請專利範圍第14項的模組，其中，該至少一組共支撐接點中的每一者的至少某些該等第二接點會被設置在和該個別共支撐接點組之該區域的該周圍的至少第三與第四反向邊緣相鄰的第三區域與第四區域中，該等第三邊緣與第四邊緣中的每一者延伸在一位於該等第一邊緣與第二邊緣之間的方向中，且其中，該個別共支撐接點組的所有第一接點會被設置在該個別共支撐接點組的該等第三區域與第四區域之間。
  16. 根據申請專利範圍第1項的模組，其中，該第一類型微電子組件中的微電子元件係DDRx型，而且該第二類型微電子組件中的微電子元件係LPDDRx型。
  17. 根據申請專利範圍第1項的模組，其中，該第一類型微電子組件中的微電子元件係GDDRx型。
  18. 根據申請專利範圍第1項的模組，其中，該至少一組共支撐接點在該第一表面處包含一第一組並且在該第一表面處包含一第二組，該第二組在一平行於該第一表面的方向中與該第一組隔開。
  19. 根據申請專利範圍第1項的模組，其中，該至少一組共支撐接點在該第一表面處包含一第一組並且在該第二表面處包含一第二組。
  20. 根據申請專利範圍第1項的模組，其中，每一組共支撐接點中的第一接點包含第一群第一接點和第二群第一接點，每一群第一接點會被指派用以攜載能夠用以明確指定該記憶體儲存陣列裡面的一位置的位址資訊。
  21. 根據申請專利範圍第20項的模組，其中，在每一組共支撐接點裡面，該第一群的該等第一接點中的每一者的訊號指派會以一理論軸為基礎對稱 於該第二群的一對應第一接點的訊號指派。
  22. 根據申請專利範圍第20項的模組，其中，當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該微電子元件會被配置成用以連接該等第一群和第二群中每一群中的第一接點。
  23. 根據申請專利範圍第20項的模組，其中，該第一類型微電子組件包含複數個微電子元件，且其中，當每一組共支撐接點具有根據該第一預設排列方式所排列的指派時，該第一類型微電子組件的該等複數個微電子元件中的每一者會被配置成用以連接該等第一群和第二群中每一群中的第一接點。
  24. 根據申請專利範圍第20項的模組，其中，當每一組共支撐接點具有根據該第二預設排列方式所排列的指派時，該第二類型微電子組件的該微電子元件會被配置成用以連接該第一群的第一接點而不連接該第二群的第一接點。
  25. 根據申請專利範圍第20項的模組，其中，該第二類型微電子組件包含複數個微電子元件，其包括前半部微電子元件和後半部微電子元件，且其中，當每一組共支撐接點具有根據該第二預設排列方式所排列的指派時，該第二類型微電子組件的前半部微電子元件中的每一者會被配置成用以連接該第一群第一接點而不連接該第二群第一接點，而該第二類型微電子組件的後半部微電子元件中的每一者會被配置成用以連接該第二群第一接點而不連接該第一群第一接點。
  26. 一種模組，用以連接至少一微電子組件，每一個微電子組件皆包含 一組終端以及一具有一具有給定數量儲存位置之記憶體儲存陣列的微電子元件，每一個微電子組件的該微電子元件皆有多個輸入，它們會連接該等終端，以便接收明確指定該等儲存位置中其中一者的命令與位址資訊，該模組包括：一電路板，其具有第一與第二反向的表面並且承載一組導體，該組導體被配置成用以攜載該命令與位址資訊；至少一組共支撐接點，它們會被耦合至該組導體，每一組共支撐接點皆會曝露在該第一表面或是該第二表面處，每一組共支撐接點皆會被配置成用以連接至該至少一微電子組件的單一微電子組件的該終端組；以及複數個模組接點，它們會被耦合至該組導體，該等模組接點會被配置成用以攜載傳輸至和傳輸自該至少一組共支撐接點的資訊，該等模組接點會被配置成用以連接位於該模組外部的一器件，其中，該至少一組共支撐接點中的每一者皆包含多個第一接點，它們具有(a)根據用於連接第一類型微電子組件的第一預設排列方式所排列的位址與命令資訊指派，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第一子集(其包含第一數量的第一接點)與其耦合的命令與位址資訊，以及(b)根據用於連接第二類型微電子組件的第二預設排列方式所排列的位址與命令資訊指派的多個第一接點，其中，該微電子元件會被配置成用以取樣經由該等第一接點中的第二子集(其包含第二數量的第一接點)與其耦合的命令與位址資訊，該等第一子集與第二子集包含佔據相同位置的某些 第一接點，該第二數量少於該第一數量。
  27. 根據申請專利範圍第26項的模組，其中，該第一類型微電子組件的命令與位址資訊包含同位元資訊，該第一類型微電子組件中的微電子元件會被配置成用以取樣該同位元資訊，而用於連接第二類型微電子組件的該等第一接點中的第二子集不會被配置成用以取樣該同位元資訊。
  28. 根據申請專利範圍第26項的模組，其中，該第二類型微電子組件中的微電子元件係DDR3型，而該第一類型微電子組件中的微電子元件係DDR4型。
  29. 根據申請專利範圍第28項的模組，其中，具有DDR4型微電子元件之該第一類型微電子組件中的命令與位址資訊包含同位元資訊，而且該第一類型微電子組件中的該DDR4型微電子元件會被配置成用以取樣該同位元資訊。
  30. 根據申請專利範圍第26項的模組，其中，該第二類型微電子組件中的微電子元件係DDRx型，而該第一類型微電子組件中的微電子元件係DDR(x+1)型。
TW104114389A 2012-08-27 2013-08-27 共支撐系統和微電子組件 TWI541651B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201213595486A 2012-08-27 2012-08-27
US13/840,542 US8848392B2 (en) 2012-08-27 2013-03-15 Co-support module and microelectronic assembly
US13/840,353 US8848391B2 (en) 2012-08-27 2013-03-15 Co-support component and microelectronic assembly
US13/839,402 US8787034B2 (en) 2012-08-27 2013-03-15 Co-support system and microelectronic assembly

Publications (2)

Publication Number Publication Date
TW201530316A TW201530316A (zh) 2015-08-01
TWI541651B true TWI541651B (zh) 2016-07-11

Family

ID=49223843

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102130518A TWI488042B (zh) 2012-08-27 2013-08-27 共支撐系統和微電子組件
TW104114389A TWI541651B (zh) 2012-08-27 2013-08-27 共支撐系統和微電子組件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102130518A TWI488042B (zh) 2012-08-27 2013-08-27 共支撐系統和微電子組件

Country Status (3)

Country Link
JP (1) JP6185995B2 (zh)
TW (2) TWI488042B (zh)
WO (1) WO2014035950A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109983782B (zh) * 2016-09-30 2021-06-01 雅马哈株式会社 会话辅助装置及会话辅助方法
US10665572B2 (en) * 2018-08-15 2020-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package and manufacturing method thereof

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5163024A (en) * 1983-12-30 1992-11-10 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US4747081A (en) * 1983-12-30 1988-05-24 Texas Instruments Incorporated Video display system using memory with parallel and serial access employing serial shift registers selected by column address
US5210639A (en) * 1983-12-30 1993-05-11 Texas Instruments, Inc. Dual-port memory with inhibited random access during transfer cycles with serial access
JPH09298217A (ja) * 1996-05-07 1997-11-18 Hitachi Ltd 半導体装置の製造方法、半導体装置および電子装置
JP2000223657A (ja) * 1999-02-03 2000-08-11 Rohm Co Ltd 半導体装置およびそれに用いる半導体チップ
JP3935321B2 (ja) * 2001-02-16 2007-06-20 松下電器産業株式会社 マルチチップモジュール
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
JP4610235B2 (ja) * 2004-06-07 2011-01-12 ルネサスエレクトロニクス株式会社 階層型モジュール
US20070260841A1 (en) * 2006-05-02 2007-11-08 Hampel Craig E Memory module with reduced access granularity
US8586870B2 (en) * 2009-03-27 2013-11-19 Molex Incorporated Microelectronic component support with reinforced structure
TWI533412B (zh) * 2010-08-13 2016-05-11 金龍國際公司 半導體元件封裝結構及其形成方法
CN103270618B (zh) * 2010-08-13 2016-08-10 德莎欧洲公司 封装电子装置的方法

Also Published As

Publication number Publication date
JP2015529980A (ja) 2015-10-08
TW201415232A (zh) 2014-04-16
JP6185995B2 (ja) 2017-08-23
TWI488042B (zh) 2015-06-11
WO2014035950A1 (en) 2014-03-06
TW201530316A (zh) 2015-08-01

Similar Documents

Publication Publication Date Title
US8848392B2 (en) Co-support module and microelectronic assembly
US10643977B2 (en) Microelectronic package having stub minimization using symmetrically-positioned duplicate sets of terminals for wirebond assemblies without windows
US8848391B2 (en) Co-support component and microelectronic assembly
US8787034B2 (en) Co-support system and microelectronic assembly
US9530458B2 (en) Stub minimization using duplicate sets of signal terminals
TWI570732B (zh) 共支撐電路板和微電子封裝
US10026467B2 (en) High-bandwidth memory application with controlled impedance loading
KR101737591B1 (ko) 공동-지원을 갖는 마이크로전자 패키지 및 마이크로전자 조립체
TWI541651B (zh) 共支撐系統和微電子組件
US9640282B1 (en) Flexible I/O partition of multi-die memory solution
US20170186474A1 (en) Dual-channel dimm

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees