JP2005332995A - 半導体装置、及びその製造方法 - Google Patents
半導体装置、及びその製造方法 Download PDFInfo
- Publication number
- JP2005332995A JP2005332995A JP2004150281A JP2004150281A JP2005332995A JP 2005332995 A JP2005332995 A JP 2005332995A JP 2004150281 A JP2004150281 A JP 2004150281A JP 2004150281 A JP2004150281 A JP 2004150281A JP 2005332995 A JP2005332995 A JP 2005332995A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor layer
- sidewall
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 116
- 238000000034 method Methods 0.000 title claims abstract description 38
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012535 impurity Substances 0.000 claims abstract description 9
- 150000002500 ions Chemical class 0.000 claims abstract description 8
- 238000002955 isolation Methods 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 16
- 238000007254 oxidation reaction Methods 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 238000001039 wet etching Methods 0.000 claims description 4
- 230000002093 peripheral effect Effects 0.000 claims 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 68
- 229910052710 silicon Inorganic materials 0.000 description 68
- 239000010703 silicon Substances 0.000 description 68
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910021332 silicide Inorganic materials 0.000 description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000004220 aggregation Methods 0.000 description 3
- 230000002776 aggregation Effects 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000002195 synergetic effect Effects 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】サイドウォール直下の半導体層の低抵抗化を実現するとともに、ドレイン及びソース領域に良好なエピタキシャル膜を形成するＳＯＩ半導体装置の製造方法の提供。
【解決手段】支持基板１上に第１絶縁膜２を介した半導体層３からなるＳＯＩ基板を用い、素子分離領域４を形成した後、素子領域の半導体層３上にゲート絶縁膜５を介してゲート電極６を形成するステップと、ゲート電極６を第２絶縁膜７で覆ったマスクによりゲート絶縁膜５を除去するステップと、半導体層３が所定の膜厚になるように選択エピタキシャル成長法にて膜厚調整するステップと、膜厚調整された半導体層３、８に低濃度不純物イオン注入するステップと、ゲート電極６上面の第２絶縁膜７を除去してゲート電極６側面に第１サイドウォール７ａを形成するステップと、第１サイドウォール７ａ側面に第２サイドウォール１０ａを形成するステップと、を含む半導体装置の製造方法。
【選択図】図２
【解決手段】支持基板１上に第１絶縁膜２を介した半導体層３からなるＳＯＩ基板を用い、素子分離領域４を形成した後、素子領域の半導体層３上にゲート絶縁膜５を介してゲート電極６を形成するステップと、ゲート電極６を第２絶縁膜７で覆ったマスクによりゲート絶縁膜５を除去するステップと、半導体層３が所定の膜厚になるように選択エピタキシャル成長法にて膜厚調整するステップと、膜厚調整された半導体層３、８に低濃度不純物イオン注入するステップと、ゲート電極６上面の第２絶縁膜７を除去してゲート電極６側面に第１サイドウォール７ａを形成するステップと、第１サイドウォール７ａ側面に第２サイドウォール１０ａを形成するステップと、を含む半導体装置の製造方法。
【選択図】図２
Description
本発明は、半導体装置、及び半導体装置の製造方法に関する。
近年、半導体装置のさらなる高集積化、高性能化、低消費電力化を実現する手法の一つとしてＳＯＩ（Silicon on Insulator）−ＭＯＳトランジスタ技術が注目されている。以下、従来のＳＯＩ−ＭＯＳトランジスタの製造方法を説明する。
まず、シリコン支持基板、埋め込み酸化膜（BOX: Buried Oxide）、及びシリコン半導体層（ＳＯＩ層）からなるＳＯＩ基板を用い、ＬＯＣＯＳ（Local Oxidation of Silicon）法などによりフィールド酸化膜を形成して素子分離を行う。次に、シリコン半導体層上にゲート絶縁膜を形成し、さらにゲート絶縁膜上にポリシリコン膜を形成する。リソグラフィーおよびエッチングによりゲート電極を形成した後、低濃度不純物イオンの注入を行いエクステンション領域を形成する。
まず、シリコン支持基板、埋め込み酸化膜（BOX: Buried Oxide）、及びシリコン半導体層（ＳＯＩ層）からなるＳＯＩ基板を用い、ＬＯＣＯＳ（Local Oxidation of Silicon）法などによりフィールド酸化膜を形成して素子分離を行う。次に、シリコン半導体層上にゲート絶縁膜を形成し、さらにゲート絶縁膜上にポリシリコン膜を形成する。リソグラフィーおよびエッチングによりゲート電極を形成した後、低濃度不純物イオンの注入を行いエクステンション領域を形成する。
次に、ＣＶＤ（Chemical Vapor Deposition）法によりシリコン酸化膜を堆積し、異方性エッチングによりシリコン酸化膜をエッチバックしてサイドウォールを形成する。このエッチバック工程において、ＭＯＳトランジスタのドレイン領域及びソース領域のシリコン半導体層の表面がオーバーエッチングされ、初期膜厚よりも薄膜化する。
次に、ドレイン領域及びソース領域のシリコン半導体層上に選択エピタキシャル成長（SEG: Selective Epitaxial Growth）を行い、シリコンエピ膜を形成する。ただし、選択エピタキシャル成長ではポリシリコン膜上においても結晶が成長するため、ポリシリコン表面が露出しているゲート電極上部にもシリコン結晶が成長することになる。
次に、ドレイン領域及びソース領域のシリコン半導体層上に選択エピタキシャル成長（SEG: Selective Epitaxial Growth）を行い、シリコンエピ膜を形成する。ただし、選択エピタキシャル成長ではポリシリコン膜上においても結晶が成長するため、ポリシリコン表面が露出しているゲート電極上部にもシリコン結晶が成長することになる。
その後、ドレイン領域及びソース領域への高濃度不純物イオンの注入、シリサイドによる電極形成などの工程を経てＭＯＳトランジスタが形成される。
ＳＯＩ基板からなる半導体装置ではないが、半導体プロセスを用いて製造されたＭＯＳトランジスタ含む半導体装置が、例えば特許文献１に記載されている。
特許文献１に記載の半導体装置は、酸化膜からなる断面がＬ字状の第１サイドウォールと、窒化膜からなり、第１サイドウォールの側面及び底面にまたがる第２サイドウォールと、で構成される二重サイドウォールを有している。また、ＬＤＤ（Lightly Doped Drain）による電界緩和構造をとっているが、エクステンション領域への低濃度不純物イオンの注入はゲート電極形成後、すなわち第１及び第２サイドウォール形成前に行っている。この半導体装置は、ＳＯＩ基板を使用するものではなく通常のバルク基板を使用するものであるから、ドレイン領域及びソース領域のシリコン半導体層が十分に厚くその寄生抵抗が小さいため、選択エピタキシャル成長などによるシリコン半導体層の膜厚調整を必要とするものではない。
特開２００１−６８６６６号公報（第３−４頁、第１−２図）
ＳＯＩ基板からなる半導体装置ではないが、半導体プロセスを用いて製造されたＭＯＳトランジスタ含む半導体装置が、例えば特許文献１に記載されている。
特許文献１に記載の半導体装置は、酸化膜からなる断面がＬ字状の第１サイドウォールと、窒化膜からなり、第１サイドウォールの側面及び底面にまたがる第２サイドウォールと、で構成される二重サイドウォールを有している。また、ＬＤＤ（Lightly Doped Drain）による電界緩和構造をとっているが、エクステンション領域への低濃度不純物イオンの注入はゲート電極形成後、すなわち第１及び第２サイドウォール形成前に行っている。この半導体装置は、ＳＯＩ基板を使用するものではなく通常のバルク基板を使用するものであるから、ドレイン領域及びソース領域のシリコン半導体層が十分に厚くその寄生抵抗が小さいため、選択エピタキシャル成長などによるシリコン半導体層の膜厚調整を必要とするものではない。
通常ＳＯＩ基板において、シリコン半導体層（ＳＯＩ層）は数十ｎｍ程度と薄く、直接シリコン半導体層に対してシリサイド電極を形成しても、十分な膜厚を有するシリサイド電極を形成することができず、そのシート抵抗が増大してしまう。このため、ＳＯＩ−ＭＯＳトランジスタにおいては、ドレイン領域及びソース領域にシリコンを選択エピタキシャル成長させて、低抵抗のシリサイド電極の形成に必要なシリコン膜厚にまでかさ上げする手法（エレベーテッドソース・ドレイン構造）が取られる。
しかしながら、薄いシリコン半導体層上に選択エピタキシャル成長させる場合、一般的な成長温度（例えば８００℃）で成長を行うとシリコンの凝集が起こる。その凝集量はシリコン膜厚に反比例する、すなわち、シリコン半導体層が薄いほど凝集が顕著になるということである。上述したように、通常のＳＯＩ−ＭＯＳトランジスタの製造方法においては、サイドウォール形成時のエッチバック工程においてシリコン半導体層の表面がオーバーエッチングされる。その結果、シリコン半導体層がさらに薄膜化し、シリコンの凝集が生じやすくなり、所望の膜質を有するシリコンエピ膜を得ることが困難になる。
また、サイドウォール直下の領域に当たるシリコン半導体層の抵抗値を低減するため、低濃度不純物イオンの注入、いわゆるエクステンションイオン注入を行うが、シリコン半導体層の絶対膜厚が薄いため、それが大きな寄生抵抗になってしまいＭＯＳトランジスタの駆動力が低下してしまう。
特許文献１に記載の半導体装置においては、上述したように、Ｌ字状の第１サイドウォールと、その側面及び底面にまたがる第２サイドウォールとで二重サイドウォールが構成されている。半導体装置のスケールダウンに伴い、サイドウォール直下の半導体層の抵抗値低減は重要な課題となっている。ＳＯＩ−ＭＯＳトランジスタにおいては特にその重要性が指摘されている。この半導体装置にあるような二重サイドウォール構造をＳＯＩ−ＭＯＳトランジスタに適用する場合、第１サイドウォールはＬ字形状をしているため、側面の膜厚自体は薄くても、第１サイドウォール下部ではＬ字の底面に相当する幅がある分、膜厚的には厚いシングルサイドウォールを形成した場合と同じになってしまう。ＳＯＩ基板においては、半導体層（ＳＯＩ層）の膜厚は数十ｎｍと薄いため、サイドウォール幅が厚いとその直下の半導体層の寄生抵抗が大きくなる。特許文献１に記載の半導体装置は、バルク基板を使用するものであるため、サイドウォール直下には十分な膜厚を有する半導体層がある。従って、ドレイン及びソース領域の半導体層の膜厚調整による寄生抵抗の低減などについては考慮されていない。
特許文献１に記載の半導体装置においては、上述したように、Ｌ字状の第１サイドウォールと、その側面及び底面にまたがる第２サイドウォールとで二重サイドウォールが構成されている。半導体装置のスケールダウンに伴い、サイドウォール直下の半導体層の抵抗値低減は重要な課題となっている。ＳＯＩ−ＭＯＳトランジスタにおいては特にその重要性が指摘されている。この半導体装置にあるような二重サイドウォール構造をＳＯＩ−ＭＯＳトランジスタに適用する場合、第１サイドウォールはＬ字形状をしているため、側面の膜厚自体は薄くても、第１サイドウォール下部ではＬ字の底面に相当する幅がある分、膜厚的には厚いシングルサイドウォールを形成した場合と同じになってしまう。ＳＯＩ基板においては、半導体層（ＳＯＩ層）の膜厚は数十ｎｍと薄いため、サイドウォール幅が厚いとその直下の半導体層の寄生抵抗が大きくなる。特許文献１に記載の半導体装置は、バルク基板を使用するものであるため、サイドウォール直下には十分な膜厚を有する半導体層がある。従って、ドレイン及びソース領域の半導体層の膜厚調整による寄生抵抗の低減などについては考慮されていない。
本発明に係る半導体装置の製造方法は、支持基板上に第１絶縁膜を介して形成された半導体層を有するＳＯＩ基板において、半導体層に素子領域と素子分離領域とを形成するステップと、素子領域の半導体層上にゲート絶縁膜を形成するステップと、ゲート絶縁膜上にゲート電極を形成するステップと、ゲート電極周辺部を覆う第２絶縁膜を形成するステップと、第２絶縁膜に覆われたゲート電極をマスクとしてゲート絶縁膜を除去するステップと、ゲート絶縁膜を除去した後の半導体層の膜厚が所定の膜厚になるように選択エピタキシャル成長法にて第１の膜厚調整を実行するステップと、膜厚調整された半導体層に低濃度不純物イオン注入するステップと、ゲート電極上面の第２絶縁膜を除去してゲート電極側面に第１サイドウォールを形成するステップと、第１サイドウォール側面に第２サイドウォールを形成するステップと、を含むことを特徴とする。
また、別の発明に係る半導体装置の製造方法は、前記第２サイドウォール形成後において、第２サイドウォールと素子分離領域に囲まれるドレイン部、及びソース部に相当する半導体層の膜厚が所定の膜厚になるように、選択エピタキシャル成長法にて第２の膜厚調整を実行するステップ、をさらに含むことを特徴とする。
本発明によれば、サイドウォールを二重構造とし、第２サイドウォール形成前にシリコン半導体層の膜厚を調整（かさ上げ）することにより、第２サイドウォール直下のシリコン半導体層の抵抗値を低減することができる。本発明において、第２サイドウォールに比して第１サイドウォールを薄く形成すれば、全体としてサイドウォール直下のシリコン半導体層の抵抗値を低減することができる。
・ 第１実施形態
第１実施形態では、サイドウォールを第１及び第２サイドウォールからなる二重構造とし、第１サイドウォール形成後に選択エピタキシャル成長を行い、第２サイドウォール直下に相当するシリコン半導体層（ＳＯＩ層）の膜厚を調整している。
図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は、本発明の第１実施形態に係るＳＯＩ半導体装置の製造方法を説明するための断面図である。このＳＯＩ半導体装置は、完全空乏（Fully-Depleted, FD）で動作するＳＯＩ半導体装置である。また、ＳＯＩ半導体装置は、部分空乏（Partially-Depleted, PD）のＳＯＩ半導体装置であってもよい。本発明は、シリコン半導体層が、例えば５０ｎｍ以下のように薄く形成されるＳＯＩ半導体装置に特に有効であるが、シリコン半導体層の膜厚に依存するものではなく、ＳＯＩ基板を用いる半導体装置全般に適用可能である。
第１実施形態では、サイドウォールを第１及び第２サイドウォールからなる二重構造とし、第１サイドウォール形成後に選択エピタキシャル成長を行い、第２サイドウォール直下に相当するシリコン半導体層（ＳＯＩ層）の膜厚を調整している。
図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）は、本発明の第１実施形態に係るＳＯＩ半導体装置の製造方法を説明するための断面図である。このＳＯＩ半導体装置は、完全空乏（Fully-Depleted, FD）で動作するＳＯＩ半導体装置である。また、ＳＯＩ半導体装置は、部分空乏（Partially-Depleted, PD）のＳＯＩ半導体装置であってもよい。本発明は、シリコン半導体層が、例えば５０ｎｍ以下のように薄く形成されるＳＯＩ半導体装置に特に有効であるが、シリコン半導体層の膜厚に依存するものではなく、ＳＯＩ基板を用いる半導体装置全般に適用可能である。
まず、シリコンの支持基板１、埋め込み酸化膜（BOX: Buried Oxide）２、単結晶シリコンの半導体層（ＳＯＩ層）３からなるＳＯＩ基板を準備する。ＳＯＩ基板は、ＳＩＭＯＸ（Silicon Implanted Oxide）によるものでも貼り合わせによるものでも構わない。
次に、図１（ａ）に示すように、ＳＯＩ基板上にシリコン酸化膜、シリコン窒化膜を順次形成し、通常のＬＯＣＯＳ（Local Oxidation of Silicon）法などによりフィールド酸化膜４を形成して素子分離を行う。次に、シリコン半導体層３上にシリコン酸窒化膜からなるゲート絶縁膜５を形成する。シリコン酸窒化膜は熱酸化処理における酸化抑制マスクとしての効果も備えている。シリコン酸窒化膜の形成には、例えば、シリコン酸化膜形成後に表面に窒素を導入する方法や、N2Oガスなどでファーネス熱処理する方法など考えられるが、その方法は問わない。次に、ゲート絶縁膜５上にポリシリコン膜を形成し、リソグラフィーおよびエッチングによりゲート電極６を形成する。
次に、図１（ａ）に示すように、ＳＯＩ基板上にシリコン酸化膜、シリコン窒化膜を順次形成し、通常のＬＯＣＯＳ（Local Oxidation of Silicon）法などによりフィールド酸化膜４を形成して素子分離を行う。次に、シリコン半導体層３上にシリコン酸窒化膜からなるゲート絶縁膜５を形成する。シリコン酸窒化膜は熱酸化処理における酸化抑制マスクとしての効果も備えている。シリコン酸窒化膜の形成には、例えば、シリコン酸化膜形成後に表面に窒素を導入する方法や、N2Oガスなどでファーネス熱処理する方法など考えられるが、その方法は問わない。次に、ゲート絶縁膜５上にポリシリコン膜を形成し、リソグラフィーおよびエッチングによりゲート電極６を形成する。
次に、図１（ｂ）に示すように、熱酸化によりゲート電極６の表面にシリコン酸化膜７を形成する。このシリコン酸化膜７は、後述する選択エピタキシャル成長においてゲートとドレイン、ソースが短絡しないようにするためのものである。なお、シリコン酸化膜７は後に第１サイドウォールとなる。熱酸化処理において、ゲート絶縁膜５は酸化抑制マスクとして機能するため、ゲート絶縁膜５直下のシリコン半導体層３が酸化されることはなく、熱酸化処理前の膜厚がほぼ維持されることになる。
次に、ゲート絶縁膜５をウエットエッチングにて除去する。エッチング液はＨＦ液などが使用できる。ウエットエッチングを使用するのは、ゲート絶縁膜５直下のシリコン半導体層３のオーバーエッチングを最小限に抑えるためである。ゲート絶縁膜５のエッチングの際、シリコン酸化膜７もエッチングされ、図１（ｃ）に示すように、ゲート電極６周辺にシリコン酸化膜７が薄く形成される。
次に、図１（ｄ）に示すように、露出したシリコン半導体層３に対し選択エピタキシャル成長を行い、所望の膜厚のシリコンエピ膜８を形成する。ここで、シリコンの選択エピタキシャル成長においては、シリコン表面だけでなくポリシリコン表面にもシリコン結晶が成長するが、ゲート電極６表面は全てシリコン酸化膜７で覆われているため、エピ膜はシリコン半導体層３上のみに成長することになる。
次に、図２（ｅ）に示すように、抵抗値調整のための低濃度不純物イオンの注入を行いエクステンション領域９を形成する。この膜厚調整及びイオン注入の相乗効果により、後述する第２サイドウォール直下のシリコン半導体層の抵抗値を低減することができる。
次に、図２（ｆ）に示すように、ＣＶＤ法によりシリコン酸化膜１０を堆積する。
次に、異方性エッチング、例えば反応性イオンエッチング（RIE: Reactive Ion Etching）などによりシリコン酸化膜１０をエッチバックし、図２（ｇ）に示すように、第２サイドウォール１０ａを形成する。なお、このエッチバック工程において、ゲート電極６上部のシリコン酸化膜（第１サイドウォール）７も同時に除去され、ゲート電極６の側壁のみにシリコン酸化膜からなる第１サイドウォール７ａが形成される。
次に、図２（ｆ）に示すように、ＣＶＤ法によりシリコン酸化膜１０を堆積する。
次に、異方性エッチング、例えば反応性イオンエッチング（RIE: Reactive Ion Etching）などによりシリコン酸化膜１０をエッチバックし、図２（ｇ）に示すように、第２サイドウォール１０ａを形成する。なお、このエッチバック工程において、ゲート電極６上部のシリコン酸化膜（第１サイドウォール）７も同時に除去され、ゲート電極６の側壁のみにシリコン酸化膜からなる第１サイドウォール７ａが形成される。
その後は公知の手法により、ＭＯＳトランジスタを形成する。（図示せず）
〔作用効果〕
第１実施形態に係るＳＯＩ半導体装置の製造方法によれば、サイドウォールを二重構造とし、第２サイドウォール形成１０ａ前にシリコン半導体層３、８の膜厚を調整すること、及びエクステンションイオンを注入すること、これらの相乗効果により、第２サイドウォール１０ａ直下のシリコン半導体層の抵抗値を低減することができる。また、第１サイドウォール７ａの膜厚は薄く、サイドウォール全体としてみた場合、その大部分を第２サイドウォール１０ａが占めている。従って、第２サイドウォール１０ａ直下の半導体層３、８の抵抗値を低減することは、結果としてサイドウォール全体直下の抵抗値を低減することに等しく、延いてはＭＯＳトランジスタの性能を向上につながる。
〔作用効果〕
第１実施形態に係るＳＯＩ半導体装置の製造方法によれば、サイドウォールを二重構造とし、第２サイドウォール形成１０ａ前にシリコン半導体層３、８の膜厚を調整すること、及びエクステンションイオンを注入すること、これらの相乗効果により、第２サイドウォール１０ａ直下のシリコン半導体層の抵抗値を低減することができる。また、第１サイドウォール７ａの膜厚は薄く、サイドウォール全体としてみた場合、その大部分を第２サイドウォール１０ａが占めている。従って、第２サイドウォール１０ａ直下の半導体層３、８の抵抗値を低減することは、結果としてサイドウォール全体直下の抵抗値を低減することに等しく、延いてはＭＯＳトランジスタの性能を向上につながる。
また、ゲート絶縁膜５をウエットエッチングにて除去することで、ゲート絶縁膜５直下のシリコン半導体層３のオーバーエッチングを最小限に抑えることができるため、十分な膜質と膜厚を有するシリコンエピ膜８を形成することができる。これにより、ドレイン及びソース領域に形成されるシリサイド電極の低抵抗化が可能となる。
さらに、直下に不純物層を有しない薄い第１サイドウォール７ａの膜厚を最適化することで、ゲートとドレイン及びソース領域との幾何学的な重なりによって生じるオーバーラップ容量や、ドレイン近傍の電界が大きくなることで生じる短チャネル効果の抑制も期待できる。
さらに、直下に不純物層を有しない薄い第１サイドウォール７ａの膜厚を最適化することで、ゲートとドレイン及びソース領域との幾何学的な重なりによって生じるオーバーラップ容量や、ドレイン近傍の電界が大きくなることで生じる短チャネル効果の抑制も期待できる。
耐酸化性を有するゲート絶縁膜５を使用する効果としては、後に第１サイドウォール７ａとなるシリコン酸化膜７形成時の熱酸化処理において、ゲート絶縁膜５下のシリコン半導体層３に影響を及ぼすことなく、ゲート電極６周辺のみに効果的に酸化膜を形成できることが挙げられる。
・ 第２実施形態
第２実施形態では、さらに、第２サイドウォール形成後に再度選択エピタキシャル成長を行い、ドレイン領域及びソース領域の半導体層の膜厚を調整している。
・ 第２実施形態
第２実施形態では、さらに、第２サイドウォール形成後に再度選択エピタキシャル成長を行い、ドレイン領域及びソース領域の半導体層の膜厚を調整している。
第２実施形態は、第１実施形態に追加工程を含めたものであり、図２（ｈ）は、その追加工程を説明するための断面図である。
第１実施形態と同様に、図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）の工程によって、第１サイドウォール７ａ、第２サイドウォール１０ａを形成する。上述した、第１及び第２サイドウォールを形成するためのエッチバック工程において、第２サイドウォール１０ａとフィールド酸化膜４に囲まれるドレイン領域及びソース領域のシリコンエピ膜８も一部エッチングされることになる。ドレイン領域及びソース領域において、シリコンエピ膜８を介してシリコン半導体層３上にシリサイド電極を形成する際、例えば、Coシリサイドを形成する場合には、シリコン半導体層３及びシリコンエピ膜８を含めたシリコン層の膜厚が30nm以下になると低抵抗化が難しくなる。本追加工程は、第１及び第２サイドウォール形成時のエッチバック工程後において、ドレイン領域及びソース領域のシリコンエピ膜８の膜厚を再度調整するものである。
第１実施形態と同様に、図１（ａ）乃至（ｄ）及び図２（ｅ）乃至（ｇ）の工程によって、第１サイドウォール７ａ、第２サイドウォール１０ａを形成する。上述した、第１及び第２サイドウォールを形成するためのエッチバック工程において、第２サイドウォール１０ａとフィールド酸化膜４に囲まれるドレイン領域及びソース領域のシリコンエピ膜８も一部エッチングされることになる。ドレイン領域及びソース領域において、シリコンエピ膜８を介してシリコン半導体層３上にシリサイド電極を形成する際、例えば、Coシリサイドを形成する場合には、シリコン半導体層３及びシリコンエピ膜８を含めたシリコン層の膜厚が30nm以下になると低抵抗化が難しくなる。本追加工程は、第１及び第２サイドウォール形成時のエッチバック工程後において、ドレイン領域及びソース領域のシリコンエピ膜８の膜厚を再度調整するものである。
図２（ｈ）に示すように、ドレイン領域及びソース領域のシリコンエピ膜８に対し選択エピタキシャル成長を行い、所望の膜厚のシリコンエピ膜１１を形成する。この際、ゲート電極６上部においてはポリシリコン表面が露出しているため、ゲート電極６上部にもシリコン結晶が成長する。従って、ゲート電極６を所望の厚さに形成するためには、ポリシリコン膜とエピ膜とを合わせた膜厚が所望の膜厚になるようにプロセスを構築する必要がある。
なお、本実施形態における追加工程は、第１及び第２サイドウォール形成時のエッチバック工程後において、シリコンエピ膜８の膜厚が十分であれば特に必要とするものではない。
〔作用効果〕
第２実施形態に係るＳＯＩ半導体装置の製造方法によれば、第１及び第２サイドウォール形成時のエッチバック工程後に再度選択エピタキシャル成長を行うことで、低抵抗シリサイド電極の形成に必要とされるシリコン膜厚を確実に得ることができる。
〔作用効果〕
第２実施形態に係るＳＯＩ半導体装置の製造方法によれば、第１及び第２サイドウォール形成時のエッチバック工程後に再度選択エピタキシャル成長を行うことで、低抵抗シリサイド電極の形成に必要とされるシリコン膜厚を確実に得ることができる。
Claims (17)
- 支持基板と前記支持基板上に第１絶縁膜を介して形成された半導体層からなるＳＯＩ基板を用いて、半導体装置を製造する方法であって、
前記半導体層に素子領域と素子分離領域とを形成するステップと、
前記素子領域の前記半導体層上にゲート絶縁膜を形成するステップと、
前記ゲート絶縁膜上にゲート電極を形成するステップと、
前記ゲート電極周辺部を覆う第２絶縁膜を形成するステップと、
前記第２絶縁膜に覆われたゲート電極をマスクとしてゲート絶縁膜を除去するステップと、
前記ゲート絶縁膜を除去した後の前記半導体層の膜厚が所定の膜厚になるように選択エピタキシャル成長法にて第１の膜厚調整を実行するステップと、
前記膜厚調整された半導体層に低濃度不純物イオン注入するステップと、
前期ゲート電極上面の第２絶縁膜を除去して前記ゲート電極側面に第１サイドウォールを形成するステップと、
前記第１サイドウォール側面に第２サイドウォールを形成するステップと、
を含むことを特徴とする半導体装置の製造方法。 - 前記第１の膜厚調整ステップは、前記ゲート電極周辺部が前記第２絶縁膜に覆われた状態で実行されることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第２絶縁膜は、熱酸化膜であることを特徴とする、請求項２に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜は酸窒化膜であり、前記熱酸化膜を形成するステップでは、ゲート絶縁膜下の半導体層の熱酸化を抑制しつつ、前記ゲート電極周辺部の熱酸化を実施して前記熱酸化膜を形成することを特徴とする、請求項３に記載の半導体装置の製造方法
- 前記第２サイドウォール形成ステップは、前記第１の膜厚調整ステップ後に第３絶縁膜を全面に形成するステップと、前記第３絶縁膜をエッチバックするステップと、を含むことを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記第１の膜厚調整ステップは、前記ゲート電極周辺部が前記第２絶縁膜に覆われた状態で実行されることを特徴とする、請求項５に記載の半導体装置の製造方法。
- 前記第２絶縁膜は、熱酸化膜であることを特徴とする、請求項６に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜は酸窒化膜であり、前記熱酸化膜を形成するステップでは、ゲート絶縁膜下の半導体層の熱酸化を抑制しつつ、前記ゲート電極周辺部の熱酸化を実施して前記熱酸化膜を形成することを特徴とする、請求項７に記載の半導体装置の製造方法。
- 前記第１サイドウォールを形成するステップは、前記第３絶縁膜のエッチバックと同時に行われることを特徴とする、請求項５に記載の半導体装置の製造方法。
- 前記ゲート絶縁膜を除去するステップでは、前記ゲート絶縁膜をウエットエッチングにて行うことで、前記ゲート絶縁膜直下の前記半導体層のオーバーエッチングを抑制することを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第２サイドウォールは、ＣＶＤ法による酸化膜であることを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第１サイドウォールは、前記第２サイドウォールよりも薄いことを特徴とする、請求項１に記載の半導体装置の製造方法。
- 前記第２サイドウォール形成後において、
前記第２サイドウォールと前記素子分離領域に囲まれるドレイン部、及びソース部に相当する前記半導体層の膜厚が所定の膜厚になるように、選択エピタキシャル成長法にて第２の膜厚調整を実行するステップ、
をさらに含むことを特徴とする請求項１に記載の半導体装置の製造方法。 - 支持基板と、前記支持基板上に形成された第１絶縁膜と、前記第１絶縁膜上に形成された第１半導体層と、前記第１半導体層の周囲において前記第１半導体層よりも厚く形成された第２半導体層と、前記第１半導体層上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記ゲート絶縁膜上において前記ゲート電極側面と接して形成された第１サイドウォールと、前記第２半導体層上において前記第１サイドウォール側面と接して形成された第２サイドウォールと、
を備えることを特徴とする半導体装置。 - 前記第１サイドウォールは、熱酸化膜であることを特徴とする、請求項１３に記載の半導体装置。
- 前記ゲート絶縁膜は、酸窒化膜であることを特徴とする、請求項１４に記載の半導体装置。
- 前記第２半導体層上において、前記第２サイドウォールの周囲に形成された第３半導体層を、さらに備えることを特徴とする請求項１３に記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150281A JP4434832B2 (ja) | 2004-05-20 | 2004-05-20 | 半導体装置、及びその製造方法 |
| US10/989,024 US7118978B2 (en) | 2004-05-20 | 2004-11-16 | Semiconductor device and method for producing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004150281A JP4434832B2 (ja) | 2004-05-20 | 2004-05-20 | 半導体装置、及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005332995A true JP2005332995A (ja) | 2005-12-02 |
| JP4434832B2 JP4434832B2 (ja) | 2010-03-17 |
Family
ID=35375716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004150281A Expired - Fee Related JP4434832B2 (ja) | 2004-05-20 | 2004-05-20 | 半導体装置、及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7118978B2 (ja) |
| JP (1) | JP4434832B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7462537B2 (ja) | 2020-11-19 | 2024-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070158739A1 (en) | 2006-01-06 | 2007-07-12 | International Business Machines Corporation | Higher performance CMOS on (110) wafers |
| US8435846B2 (en) | 2011-10-03 | 2013-05-07 | International Business Machines Corporation | Semiconductor devices with raised extensions |
| US9111898B2 (en) | 2013-02-19 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company. Ltd. | Multiple layer substrate |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955181A (en) * | 1974-11-19 | 1976-05-04 | Texas Instruments Incorporated | Self-refreshing random access memory cell |
| US5168072A (en) | 1990-10-12 | 1992-12-01 | Texas Instruments Incorporated | Method of fabricating an high-performance insulated-gate field-effect transistor |
| US5504031A (en) * | 1995-07-03 | 1996-04-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Elevated source/drain with solid phase diffused source/drain extension for deep sub-micron mosfets |
| JPH10326837A (ja) * | 1997-03-25 | 1998-12-08 | Toshiba Corp | 半導体集積回路装置の製造方法、半導体集積回路装置、半導体装置、及び、半導体装置の製造方法 |
| JP2000156502A (ja) * | 1998-09-21 | 2000-06-06 | Texas Instr Inc <Ti> | 集積回路及び方法 |
| US5998248A (en) * | 1999-01-25 | 1999-12-07 | International Business Machines Corporation | Fabrication of semiconductor device having shallow junctions with tapered spacer in isolation region |
| JP3538081B2 (ja) | 1999-08-24 | 2004-06-14 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| US6214679B1 (en) * | 1999-12-30 | 2001-04-10 | Intel Corporation | Cobalt salicidation method on a silicon germanium film |
| JP2001244469A (ja) * | 2000-03-02 | 2001-09-07 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6303450B1 (en) * | 2000-11-21 | 2001-10-16 | International Business Machines Corporation | CMOS device structures and method of making same |
| US6429084B1 (en) * | 2001-06-20 | 2002-08-06 | International Business Machines Corporation | MOS transistors with raised sources and drains |
| CN1395316A (zh) * | 2001-07-04 | 2003-02-05 | 松下电器产业株式会社 | 半导体器件及其制造方法 |
| US6828630B2 (en) * | 2003-01-07 | 2004-12-07 | International Business Machines Corporation | CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture |
| US6812105B1 (en) * | 2003-07-16 | 2004-11-02 | International Business Machines Corporation | Ultra-thin channel device with raised source and drain and solid source extension doping |
| DE10360000B4 (de) * | 2003-12-19 | 2009-12-10 | Advanced Micro Devices, Inc., Sunnyvale | Abstandselement für eine Gateelektrode mit Zugspannung eines Transistorelements und ein Verfahren zur Herstellung |
| US7045432B2 (en) * | 2004-02-04 | 2006-05-16 | Freescale Semiconductor, Inc. | Method for forming a semiconductor device with local semiconductor-on-insulator (SOI) |
-
2004
- 2004-05-20 JP JP2004150281A patent/JP4434832B2/ja not_active Expired - Fee Related
- 2004-11-16 US US10/989,024 patent/US7118978B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7462537B2 (ja) | 2020-11-19 | 2024-04-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4434832B2 (ja) | 2010-03-17 |
| US7118978B2 (en) | 2006-10-10 |
| US20050260805A1 (en) | 2005-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8106456B2 (en) | SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics | |
| US7714394B2 (en) | CMOS semiconductor devices having elevated source and drain regions and methods of fabricating the same | |
| US8716074B2 (en) | Methods for forming isolated fin structures on bulk semiconductor material | |
| KR100499159B1 (ko) | 리세스 채널을 갖는 반도체장치 및 그 제조방법 | |
| TWI383490B (zh) | 半導體裝置之製造方法 | |
| US7435657B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US7459382B2 (en) | Field effect device with reduced thickness gate | |
| US20080064173A1 (en) | Semiconductor device, cmos device and fabricating methods of the same | |
| JP2010527153A (ja) | チップレス・エピタキシャルソース／ドレイン領域を有する半導体デバイス | |
| JP2005072577A (ja) | コンタクトマージンが確保できるシリサイド膜を具備した高集積半導体素子及びその製造方法 | |
| JP5968708B2 (ja) | 半導体装置 | |
| KR20030004144A (ko) | 반도체장치 및 그 제조방법 | |
| JP2000049348A (ja) | エレベ―テッドソ―ス・ドレイン構造を有する半導体装置及びその製造方法 | |
| JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2006210699A (ja) | 半導体装置 | |
| JP4619140B2 (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP6416329B2 (ja) | 半導体装置およびその製造方法 | |
| US6720224B2 (en) | Method for forming transistor of semiconductor device | |
| KR100569708B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP4942951B2 (ja) | Ｍｏｓ型トランジスタの製造方法及びｍｏｓ型トランジスタ | |
| JP4284344B2 (ja) | 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 | |
| JP2007266390A (ja) | 半導体装置の製造方法 | |
| JP2006202949A (ja) | Ｍｏｓ型電界効果トランジスタ及びその製造方法 | |
| JP2003188185A (ja) | 絶縁ゲート型電界効果トランジスタの製造方法 | |
| JP2004273589A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060804 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070125 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091215 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091222 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |