JP4284344B2 - 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 - Google Patents
完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 Download PDFInfo
- Publication number
- JP4284344B2 JP4284344B2 JP2006221443A JP2006221443A JP4284344B2 JP 4284344 B2 JP4284344 B2 JP 4284344B2 JP 2006221443 A JP2006221443 A JP 2006221443A JP 2006221443 A JP2006221443 A JP 2006221443A JP 4284344 B2 JP4284344 B2 JP 4284344B2
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- layer
- oxide film
- forming
- soi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法に関する。
完全空乏型ＳＯＩ−ＭＯＳトランジスタは、通常のＳｉ基板上に作製されたバルクＭＯＳトランジスタに比べ、以下のような利点がある。
すなわち、（１）サブスレショールド特性が良好で、Ｖｔを下げることができるため、同電圧でより多くのオン電流が得られる。（２）負荷となる接合容量が少ないため、回路として高速動作が期待できる。
すなわち、（１）サブスレショールド特性が良好で、Ｖｔを下げることができるため、同電圧でより多くのオン電流が得られる。（２）負荷となる接合容量が少ないため、回路として高速動作が期待できる。
図１４に完全空乏型ＳＯＩ−ＭＯＳトランジスタの概略断面図を示す。基板１０１上に埋め込み酸化膜といわれるＢＯＸ層（Ｂｕｒｉｅｄ Ｏｘｉｄｅ層）１０２を挟んでＳＯＩ層１１０が形成されている。ＢＯＸ層１０２上でＳＯＩ層１１０の側方には、ソース領域１０８およびドレイン領域１０９がそれぞれ形成されている。また、ソース領域１０８およびドレイン領域１０９のそれぞれの外側には、分離酸化膜が形成されており、素子分離がなされている。
ソース領域１０８およびドレイン領域１０９の上部は、ＣｏＳｉでシリサイド化（図１４中の符号１０４ｂおよび１０４ｃ）されており、それぞれコンタクトメタル１０５と接続されている。
ＳＯＩ層１１０上には、ゲート酸化膜１１１を介してゲート１０７が形成されている。ゲート１０７の周囲に窒化膜等のサイドウォール１０６が形成され、ソース領域１０８およびドレイン領域１０９との接触が防がれている。また、ゲート１０７の上部は、必要に応じてシリサイド化されている（図１４中の符号１０４ａ）。
ＳＯＩ層１１０上には、ゲート酸化膜１１１を介してゲート１０７が形成されている。ゲート１０７の周囲に窒化膜等のサイドウォール１０６が形成され、ソース領域１０８およびドレイン領域１０９との接触が防がれている。また、ゲート１０７の上部は、必要に応じてシリサイド化されている（図１４中の符号１０４ａ）。
図１４に示すような完全空乏型ＳＯＩ−ＭＯＳトランジスタでは、ゲート電位がオフ状態ですでに、ＳＯＩ層１１０に存在する空乏層がＢＯＸ層１０２に達していることが特徴の一つとなっている。このＢＯＸ層１０２により、空乏層の延びが抑えられるため、ゲートの上昇に対する電流値の増大が急峻となり、良好なサブスレショールド特性が示される。また、ＢＯＸ層１０２はドレイン領域１０９からの空乏層の延びも抑えるため、微細素子で問題となる短チャネル効果を抑制することができる。
しかし、ゲートの微細化が進むと短チャネル効果がより深刻となるため、ＳＯＩ層を薄膜化する必要が生じる。
しかし、ゲートの微細化が進むと短チャネル効果がより深刻となるため、ＳＯＩ層を薄膜化する必要が生じる。
ＳＯＩ層の薄膜化を達成するために、ｅｌｅｖａｔｅｄ−ｓｏｕｒｃｅ／ｄｒａｉｎ技術が提案されている。これは、ソースドレイン領域に選択的にＳｉをエピタキシャル成長させ、ソースドレイン部分を厚くして、低抵抗化を実現するものである。
しかし、この技術には、エピタキシャル成長のスループット、Ｓｉエピタキシャルの選択性確保等の課題があり、量産に至っていない。
すなわち、エピタキシャル成長によるＳｉ層を形成するために長い時間がかかってしまうというスループットの低下という問題が生じる。
そこで、スループットを上げるために、エピタキシャル成長させる際の温度を上げようとすると、薄膜ＳＯＩ層が凝集してしまう。
従って、薄膜ＳＯＩでは、温度を上げることができないという制限がある。
しかし、この技術には、エピタキシャル成長のスループット、Ｓｉエピタキシャルの選択性確保等の課題があり、量産に至っていない。
すなわち、エピタキシャル成長によるＳｉ層を形成するために長い時間がかかってしまうというスループットの低下という問題が生じる。
そこで、スループットを上げるために、エピタキシャル成長させる際の温度を上げようとすると、薄膜ＳＯＩ層が凝集してしまう。
従って、薄膜ＳＯＩでは、温度を上げることができないという制限がある。
以上から、本発明は、スループットを向上させることが可能で、短チャネル効果を抑制しつつソースドレイン抵抗の低い完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法を提供することを目的とする。
上記課題は、以下に示す本発明により解決することができる。すなわち、本発明は、
＜１＞ 半導体基板上にＳＯＩ層を形成し、前記ＳＯＩ層上に酸化膜を形成し、ゲート部、ソース部およびドレイン部に相当する部分に窒化膜を形成した後、該窒化膜をマスクとして酸化処理を施して前記窒化膜以外の部分に酸化膜を形成し、分離部を形成した後、前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去する工程と、前記分離部を形成し前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去した後に、少なくとも前記ＳＯＩ層上にポリシリコンを堆積してポリシリコン層（Ａ）を形成し、該ポリシリコン層（Ａ）上にＳｉＯ2からなる酸化膜を形成する工程と、前記酸化膜を形成した後に、ゲート部以外をエッチングして前記ＳＯＩ層上に前記ポリシリコン層（Ａ）と前記酸化膜とを順次有するゲートを作製する工程と、前記ゲートを作製した後に、前記ポリシリコン層（Ａ）側面にサイドウォールを形成してから、ソース部およびドレイン部を形成するためのポリシリコンを堆積してポリシリコン層（Ｂ）を形成する工程と、レジストによりパターニングを行って前記分離部上のポリシリコン層（Ｂ）のポリシリコンを除去する工程と、前記ゲート上のポリシリコン層（Ｂ）の一部が露出するように、前記レジストを除去する工程と、露出した前記ポリシリコン層（Ｂ）のポリシリコンを除去し、残存する前記ポリシリコン層（Ｂ）にて前記ＳＯＩ層より厚さの厚いソース部およびドレイン部を形成する工程と、前記ポリシリコンを除去した後に前記レジストを除去し、前記ゲート上部の酸化膜を除去する工程と、を順次含むことを特徴とする完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法である。
＜１＞ 半導体基板上にＳＯＩ層を形成し、前記ＳＯＩ層上に酸化膜を形成し、ゲート部、ソース部およびドレイン部に相当する部分に窒化膜を形成した後、該窒化膜をマスクとして酸化処理を施して前記窒化膜以外の部分に酸化膜を形成し、分離部を形成した後、前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去する工程と、前記分離部を形成し前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去した後に、少なくとも前記ＳＯＩ層上にポリシリコンを堆積してポリシリコン層（Ａ）を形成し、該ポリシリコン層（Ａ）上にＳｉＯ2からなる酸化膜を形成する工程と、前記酸化膜を形成した後に、ゲート部以外をエッチングして前記ＳＯＩ層上に前記ポリシリコン層（Ａ）と前記酸化膜とを順次有するゲートを作製する工程と、前記ゲートを作製した後に、前記ポリシリコン層（Ａ）側面にサイドウォールを形成してから、ソース部およびドレイン部を形成するためのポリシリコンを堆積してポリシリコン層（Ｂ）を形成する工程と、レジストによりパターニングを行って前記分離部上のポリシリコン層（Ｂ）のポリシリコンを除去する工程と、前記ゲート上のポリシリコン層（Ｂ）の一部が露出するように、前記レジストを除去する工程と、露出した前記ポリシリコン層（Ｂ）のポリシリコンを除去し、残存する前記ポリシリコン層（Ｂ）にて前記ＳＯＩ層より厚さの厚いソース部およびドレイン部を形成する工程と、前記ポリシリコンを除去した後に前記レジストを除去し、前記ゲート上部の酸化膜を除去する工程と、を順次含むことを特徴とする完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法である。
＜２＞ 半導体基板上にＳＯＩ層を形成し、前記ＳＯＩ層上に酸化膜を形成し、ゲート部、ソース部およびドレイン部に相当する部分に窒化膜を形成した後、該窒化膜をマスクとして酸化処理を施して前記窒化膜以外の部分に酸化膜を形成し、分離部を形成した後、前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去する工程と、前記分離部を形成し前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去した後に、少なくとも該ＳＯＩ層上にポリシリコンを堆積してポリシリコン層（Ａ）を形成し、該ポリシリコン層（Ａ）上にＳｉＯ2からなる酸化膜を形成する工程と、前記酸化膜を形成した後に、ゲート部以外をエッチングして前記ＳＯＩ層上に前記ポリシリコン層（Ａ）と前記酸化膜とを順次有するゲートを作製する工程と、前記ゲートを作製した後に、前記ポリシリコン層（Ａ）側面にサイドウォールを形成してから、ソース部およびドレイン部を形成するためのポリシリコンを堆積してポリシリコン層（Ｂ）を形成する工程と、レジストによりパターニングを行い、前記ゲート上のポリシリコン層（Ｂ）の一部が露出するように、前記レジストを除去する工程と、露出した前記ポリシリコン層（Ｂ）のポリシリコン、および分離部上のポリシリコン層（Ｂ）のポリシリコンを除去し、残存する前記ポリシリコン層（Ｂ）にて前記ＳＯＩ層より厚さの厚いソース部およびドレイン部を形成する工程と、前記ポリシリコンを除去した後に前記レジストを除去し、前記ゲート上部の酸化膜を除去する工程と、を順次含むことを特徴とする完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法である。
＜３＞ 前記ポリシリコンの堆積により前記ポリシリコン層（Ａ）および前記ポリシリコン層（Ｂ）を形成する方法が、ＣＶＤ法であることを特徴とする＜１＞または＜２＞に記載の完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法である。
本発明によれば、スループットを向上させることが可能で、短チャネル効果を抑制しつつソースドレイン抵抗の低い完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法を提供することができる。
〔完全空乏型ＳＯＩ−ＭＯＳトランジスタ〕
完全空乏型ＳＯＩ−ＭＯＳトランジスタは、図１に示すように、半導体基板（好ましくはＳＯＩ基板）１上にＢＯＸ層２を介してＳＯＩ層８およびゲート電極６が順次形成され、ＳＯＩ層８の側方の領域に、ポリシリコンの堆積によって形成されたソースドレイン部（ソース部４ａおよびドレイン部４ｂ）が設けられ、ＳＯＩ層８がソースドレイン部の厚さより小さくなるように形成されている。
ソース・ドレイン部をポリシリコンによって形成することで、電子の移動度が高まりソースドレイン抵抗が低くなって、オン電流を向上させることができる。ポリシリコンは、例えば、アモルファスシリコン等よりも移動度が大きいため、上記のような効果が顕著に現れると考えられる。
完全空乏型ＳＯＩ−ＭＯＳトランジスタは、図１に示すように、半導体基板（好ましくはＳＯＩ基板）１上にＢＯＸ層２を介してＳＯＩ層８およびゲート電極６が順次形成され、ＳＯＩ層８の側方の領域に、ポリシリコンの堆積によって形成されたソースドレイン部（ソース部４ａおよびドレイン部４ｂ）が設けられ、ＳＯＩ層８がソースドレイン部の厚さより小さくなるように形成されている。
ソース・ドレイン部をポリシリコンによって形成することで、電子の移動度が高まりソースドレイン抵抗が低くなって、オン電流を向上させることができる。ポリシリコンは、例えば、アモルファスシリコン等よりも移動度が大きいため、上記のような効果が顕著に現れると考えられる。
また、ＳＯＩ層８とゲート電極６との間には、ゲート酸化膜７が形成され、当該ゲート電極６の側方には、ソースドレイン部との接触を防ぐためのサイドウォール５が形成されている。ソースドレイン部の外側には、素子分離を行うための分離酸化膜３が形成されている。
ここで、「ＳＯＩ」とは、「Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ」の略であり、一般的には、絶縁膜上に薄いシリコン単結晶層を形成した半導体基板、あるいはこの基板に形成されるデバイスをいう。ＭＯＳトランジスタをＳＯＩで形成すると、特性の改善や寄生容量の低減が図れ、低電圧での動作が可能となり、低電力デバイスを実現できる。
従って、本明細書において「ＳＯＩ層」とは、半導体基板の絶縁膜上等に形成されたシリコン薄膜を意味する。
また、ＳＯＩ層を完全空乏型とすることで、部分空乏型に比べて低電圧化と負荷容量の低減を同時に実現できる利点がある。
従って、本明細書において「ＳＯＩ層」とは、半導体基板の絶縁膜上等に形成されたシリコン薄膜を意味する。
また、ＳＯＩ層を完全空乏型とすることで、部分空乏型に比べて低電圧化と負荷容量の低減を同時に実現できる利点がある。
ＳＯＩ層の厚さは、ソースドレイン部の厚さより小さくなっている。ＳＯＩ層の厚さを薄くすることで、ゲート電極の微細化による短チャネル効果の問題を解決することができる。
上記効果は、種々の条件などにもよるが、ＳＯＩ層が３５ｎｍ程度以下の場合に顕著に見られる。
ＳＯＩ層の厚さは、短チャネル効果とソースドレイン抵抗との関係を考慮して、特にソースドレイン部の厚さの２０〜８０％であることが好ましい。
上記効果は、種々の条件などにもよるが、ＳＯＩ層が３５ｎｍ程度以下の場合に顕著に見られる。
ＳＯＩ層の厚さは、短チャネル効果とソースドレイン抵抗との関係を考慮して、特にソースドレイン部の厚さの２０〜８０％であることが好ましい。
また、前記ソースドレイン部におけるソース電極及びドレイン電極、並びにゲート電極は、図２に示すように、シリサイド化されていることが好ましい（図２中、符号９ａ、９ｂ、９ｃ）。シリサイド化することで、ソースドレイン抵抗をさらに低くすることができる。
以上、完全空乏型ＳＯＩ−ＭＯＳトランジスタについて、図１および図２を参照しながら説明したが、上記構成に限定されず、公知の知見に基いて、種々の変更を加えることができる。
例えば、ゲート電極材料としてポリシリコンを使用することが好ましいが、用途によっては、閾値制御のためにＳｉＧｅ等の仕事関数差の異なる電極を使用してもよい。
例えば、ゲート電極材料としてポリシリコンを使用することが好ましいが、用途によっては、閾値制御のためにＳｉＧｅ等の仕事関数差の異なる電極を使用してもよい。
〔完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法〕
以下、本発明の完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法について、図３〜図１３を参照して説明する。
以下、本発明の完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法について、図３〜図１３を参照して説明する。
まず、Ｓｉ基板３１上にＢＯＸ層３２およびＳＯＩ層３３が順次形成されたＳＯＩ基板（図３（Ａ））のＳＯＩ層３３を酸化（図３（Ｂ））して、その表面に酸化膜３４を形成する。酸化の度合いは、ＳＯＩ層３３の膜厚が１０〜４０ｎｍ（好ましくは１０〜３０ｎｍ）となるように調整することが好ましい。その後、図３（Ｃ）に示すように酸化膜３４を除去する。このようにして、ＳＯＩ層３３を所望の厚みとしたＳＯＩ基板が作製される。
ＳＯＩ層３３の表面にパッド酸化処理を施して、図４（Ａ）に示すように酸化膜３５を形成する。その後、ゲート部（ゲート電極が形成される箇所）、ソース部およびドレイン部に相当する部分に窒化膜３６を形成する（図４（Ｂ））。窒化膜３６をマスクとして、ＬＯＣＯＳ酸化処理を施す（図４（Ｃ））。この処理により窒化膜３６のない部分だけが酸化されるので、酸化膜の厚みが大きくなり、ＢＯＸ３２と接続する分離酸化膜３７が形成される。その後、窒化膜３６を除去して、各トランジスタごとに分離されたＳＯＩ層３３が形成される。
図５（Ａ）に示すように、ＳＯＩ層３３についてゲート酸化を行いゲート酸化膜３８を形成する。その後、閾値制御用インプラウインドウホトリソグラフィー（図５（Ｂ））、レジスト３９を設けた後の閾値電圧制御用イオン注入（図５（Ｃ））およびレジスト除去（図５（Ｄ））を順次行う。
なお、閾値制御用インプラウインドウホトリソグラフィー、閾値電圧制御用インプラでは、ＰＭＯＳおよびＮＭＯＳのいずれかにより、不純物の種類などの条件を適宜設定する。
なお、閾値制御用インプラウインドウホトリソグラフィー、閾値電圧制御用インプラでは、ＰＭＯＳおよびＮＭＯＳのいずれかにより、不純物の種類などの条件を適宜設定する。
レジスト除去した酸化膜（分離酸化膜３７およびゲート酸化膜３８）上にゲート電極となるポリシリコンを堆積させて、ポリシリコン層４０（ポリシリコン層（Ａ））を形成する（図６（Ａ））。ゲート電極となるポリシリコンと分離するため、ポリシリコン層４０上にＳｉＯ２からなる酸化膜４１を形成する（図６（Ｂ））。
この酸化膜４１の厚さは、後述するサイドウォールエッチングを行ったときに、ゲート酸化膜とともに剥離しないように、ゲート酸化膜３８より充分に厚くする必要がある。具体的には、ゲート酸化膜３８の１〜５倍の厚さとすることが好ましい。
次に、ゲートインプラホト（ゲート不純物イオン注入領域の開口）およびゲートインプラ（図６（Ｃ））を行い、ゲートパターニングを行って、表面に酸化膜４１が形成されたポリシリコン層４０がゲート領域に形成される（図６（Ｄ））。
この酸化膜４１の厚さは、後述するサイドウォールエッチングを行ったときに、ゲート酸化膜とともに剥離しないように、ゲート酸化膜３８より充分に厚くする必要がある。具体的には、ゲート酸化膜３８の１〜５倍の厚さとすることが好ましい。
次に、ゲートインプラホト（ゲート不純物イオン注入領域の開口）およびゲートインプラ（図６（Ｃ））を行い、ゲートパターニングを行って、表面に酸化膜４１が形成されたポリシリコン層４０がゲート領域に形成される（図６（Ｄ））。
図７（Ａ）に示すように、ポリシリコン層４０の側面にシリコン窒化膜等からなるサイドウォール４２を形成する。その後、ソースドレイン部とするためのポリシリコンを全面に堆積させて、ポリシリコン層４３（ポリシリコン層（Ｂ））を形成する（図７（Ｂ））。
なお、本発明において、ポリシリコンは、ＣＶＤ法により堆積させることができる。ＣＶＤ法の具体的な条件としては、６２０℃程度で０．２Ｔｏｒｒ（２６．６Ｐａ）程度とし、ＳｉＨ４ガス等を使用する条件を採用することが好ましい。
ポリシリコン層４３を形成した後、レジスト４４を形成して、ホト・エッチ（フォトリソおよびエッチング工程）を用いたパターニングにより、分離酸化膜３７上の不要なポリシリコンを除去する（図７（Ｃ））。
なお、本発明において、ポリシリコンは、ＣＶＤ法により堆積させることができる。ＣＶＤ法の具体的な条件としては、６２０℃程度で０．２Ｔｏｒｒ（２６．６Ｐａ）程度とし、ＳｉＨ４ガス等を使用する条件を採用することが好ましい。
ポリシリコン層４３を形成した後、レジスト４４を形成して、ホト・エッチ（フォトリソおよびエッチング工程）を用いたパターニングにより、分離酸化膜３７上の不要なポリシリコンを除去する（図７（Ｃ））。
次に、レジストエッチによりレジスト４４の高さを低くし、ゲート部の一部を露出させる（図８（Ａ））。ゲートのポリシリコンと全面に堆積されるポリシリコンとの間に容量が発生してしまうことを防止するため、これらの間の距離はできるだけ大きくする必要がある。
ゲート部の一部を露出させる量は、ポリシリコン層の厚さやその他の設定条件により異なるが、ゲートの高さの半分以上とすることが好ましい。上限としては、ソースドレイン部におけるポリシリコン層４３の半導体基板３１と平行な面から２０ｎｍ程度とすることが好ましい。
ゲート部の一部を露出させる量は、ポリシリコン層の厚さやその他の設定条件により異なるが、ゲートの高さの半分以上とすることが好ましい。上限としては、ソースドレイン部におけるポリシリコン層４３の半導体基板３１と平行な面から２０ｎｍ程度とすることが好ましい。
なお、ポリシリコン層４０上には酸化膜４１が形成されているため、ゲート電極となるポリシリコンが所定の範囲を超えてエッチングされことがない。従って、ゲート電極の高さなどを所望の範囲に制御よく設定することができる。
ポリシリコン４０上に酸化膜４１が形成された状態で、レジスト４４から露出したポリシリコン層４３のポリシリコンをエッチングにより除去する（図８（Ｂ））。その後、ポリシリコン層４３上に残ったレジスト４４の除去を行う（図８（Ｃ））。
ポリシリコン４０上に酸化膜４１が形成された状態で、レジスト４４から露出したポリシリコン層４３のポリシリコンをエッチングにより除去する（図８（Ｂ））。その後、ポリシリコン層４３上に残ったレジスト４４の除去を行う（図８（Ｃ））。
本発明では、ポリシリコン層４３のポリシリコンのエッチングを２回に分けて行っている（図７（Ｃ）および図８（Ｂ））。これは、図７（Ｃ）のエッチングよりも図８（Ｂ）のエッチングの方が、選択性などのエッチング条件が厳しいものとなっているためである。すなわち、エッチングを２回に分けることで、図８（Ｂ）のエッチング条件をより細かく設定できる。
レジスト４４を除去した後、図９（Ａ）に示すように、ゲート上の酸化膜４１をエッチングにより除去する。
当該エッチングを施すことで、最終的にソースドレイン部のみにポリシリコンが堆積した構成となる。その後、レジスト４５を設けソースドレインインプラなどを行い（図９（Ｂ））、活性化ＲＴＡを行う（図１０（Ａ））。
活性化ＲＴＡをおこなった後は、必要に応じてシリサイド化を行ってもよい。具体的には、図１０（Ｂ）に示すように、表面にＣｏを析出させて、シリサイド化（符号４６に相当）を施しＣｏ選択エッチングを行えばよい（図１０（Ｃ））。
当該エッチングを施すことで、最終的にソースドレイン部のみにポリシリコンが堆積した構成となる。その後、レジスト４５を設けソースドレインインプラなどを行い（図９（Ｂ））、活性化ＲＴＡを行う（図１０（Ａ））。
活性化ＲＴＡをおこなった後は、必要に応じてシリサイド化を行ってもよい。具体的には、図１０（Ｂ）に示すように、表面にＣｏを析出させて、シリサイド化（符号４６に相当）を施しＣｏ選択エッチングを行えばよい（図１０（Ｃ））。
必要に応じてシリサイド化を行った後は、ＮＳＧデポ（図１１（Ａ））、ソースドレインコンタクトホト・エッチ（図１１（Ｂ））、ゲートコンタクトホト・エッチ（図１１（Ｃ））を順次施して、本発明の完全空乏型ＳＯＩ−ＭＯＳトランジスタが製造される。
以上のような製造方法によれば、ポリシリコン層（Ａ）（Ｂ）の形成にエピタキシャル成長法を使用しないため、スループットを向上させることが可能となる。
以上のような製造方法によれば、ポリシリコン層（Ａ）（Ｂ）の形成にエピタキシャル成長法を使用しないため、スループットを向上させることが可能となる。
上記した本発明の製造方法で、ゲート上のポリシリコン層（Ｂ）の一部を露出させるその他の方法として、図７（Ｃ）および図８に示す工程に代えて、図１２のような工程を適用してもよい。
すなわち、図１２（Ａ）に示すように、レジスト４４を設けてパターニングを行った後、図１２（Ｂ）に示すように、ゲートの一部が露出するようにパターニングしてレジスト４４の除去を行う。その後、ポリシリコンエッチングを行って露出したゲート上のポリシリコンだけを選択的に除去して、ポリシリコン層４３上に残ったレジスト４４を除去する（図１２（Ｃ））。
図７（Ｃ）および図８に示す工程では、分離部のポリシリコン除去は、Ｓｅｌｆ−ａｌｉｇｎで行われる反面、レジストエッチングの膜厚制御が困難である。一方、図１２に示す工程では、これを通常のパターニングで行うため、ゲートとのアライメントさえ注意すれば、当該レジストエッチングの制御が不要となる。その結果、より簡易な条件で各処理を施すことが可能で、スループットを向上させることができる。
すなわち、図１２（Ａ）に示すように、レジスト４４を設けてパターニングを行った後、図１２（Ｂ）に示すように、ゲートの一部が露出するようにパターニングしてレジスト４４の除去を行う。その後、ポリシリコンエッチングを行って露出したゲート上のポリシリコンだけを選択的に除去して、ポリシリコン層４３上に残ったレジスト４４を除去する（図１２（Ｃ））。
図７（Ｃ）および図８に示す工程では、分離部のポリシリコン除去は、Ｓｅｌｆ−ａｌｉｇｎで行われる反面、レジストエッチングの膜厚制御が困難である。一方、図１２に示す工程では、これを通常のパターニングで行うため、ゲートとのアライメントさえ注意すれば、当該レジストエッチングの制御が不要となる。その結果、より簡易な条件で各処理を施すことが可能で、スループットを向上させることができる。
また、その他の構成として、ゲート上のポリシリコン層（Ｂ）の一部が露出するように、レジストを除去する工程を経た後、露出したポリシリコン層（Ｂ）のポリシリコン、および分離部上のポリシリコン層（Ｂ）のポリシリコンをまとめて除去してもよい。
すなわち、図７（Ｃ）および図８に示す工程に代えて、図１３（Ａ）のように、レジスト４４のみパターニングした後、ゲート上のポリシリコン層（Ｂ）の一部が露出するように、レジストエッチングを行い（図１３（Ｂ））、露出していたゲート上のポリシリコン層４３のポリシリコン、および分離部上（分離酸化膜３７上の露出部）のポリシリコン層のポリシリコンの除去を一緒に行ってもよい（図１３（Ｃ））。かかる工程は、図１２の工程についても適用することができる。
このようにすれば、ポリシリコンのエッチング工程を１回減らすことが可能となり、より迅速に本発明の完全空乏型ＳＯＩトランジスタを製造することができるので、さらにスループットを向上させることができる。
すなわち、図７（Ｃ）および図８に示す工程に代えて、図１３（Ａ）のように、レジスト４４のみパターニングした後、ゲート上のポリシリコン層（Ｂ）の一部が露出するように、レジストエッチングを行い（図１３（Ｂ））、露出していたゲート上のポリシリコン層４３のポリシリコン、および分離部上（分離酸化膜３７上の露出部）のポリシリコン層のポリシリコンの除去を一緒に行ってもよい（図１３（Ｃ））。かかる工程は、図１２の工程についても適用することができる。
このようにすれば、ポリシリコンのエッチング工程を１回減らすことが可能となり、より迅速に本発明の完全空乏型ＳＯＩトランジスタを製造することができるので、さらにスループットを向上させることができる。
なお、ここでは、ｎＭＯＳだけの工程を説明したが、ｐＭＯＳのゲートおよびｅｌｅｖａｔｅｄ−ｓｏｕｒｃｅ／ｄｒａｉｎ部を同時に作製することが可能である。ソースドレインインプラ等、ｎＭＯＳとｐＭＯＳとで異なる工程は、通常のホトによる方法でｎＭＯＳとｐＭＯＳとに打ち分けられる。従って、本製造方法は、ＣＭＯＳへの応用が可能である。
１・・・半導体基板
２・・・ＢＯＸ層
３・・・分離酸化膜
４ａ・・・ソース部
４ｂ・・・ドレイン部
５・・・サイドウォール
６・・・ゲート電極
７・・・ゲート酸化膜
８・・・ＳＯＩ層
２・・・ＢＯＸ層
３・・・分離酸化膜
４ａ・・・ソース部
４ｂ・・・ドレイン部
５・・・サイドウォール
６・・・ゲート電極
７・・・ゲート酸化膜
８・・・ＳＯＩ層
Claims (3)
- 半導体基板上にＳＯＩ層を形成し、前記ＳＯＩ層上に酸化膜を形成し、ゲート部、ソース部およびドレイン部に相当する部分に窒化膜を形成した後、該窒化膜をマスクとして酸化処理を施して前記窒化膜以外の部分に酸化膜を形成し、分離部を形成した後、前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去する工程と、
前記分離部を形成し前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去した後に、少なくとも前記ＳＯＩ層上にポリシリコンを堆積してポリシリコン層（Ａ）を形成し、該ポリシリコン層（Ａ）上にＳｉＯ2からなる酸化膜を形成する工程と、
前記酸化膜を形成した後に、ゲート部以外をエッチングして前記ＳＯＩ層上に前記ポリシリコン層（Ａ）と前記酸化膜とを順次有するゲートを作製する工程と、
前記ゲートを作製した後に、前記ポリシリコン層（Ａ）側面にサイドウォールを形成してから、ソース部およびドレイン部を形成するためのポリシリコンを堆積してポリシリコン層（Ｂ）を形成する工程と、
レジストによりパターニングを行って前記分離部上のポリシリコン層（Ｂ）のポリシリコンを除去する工程と、
前記ゲート上のポリシリコン層（Ｂ）の一部が露出するように、前記レジストを除去する工程と、
露出した前記ポリシリコン層（Ｂ）のポリシリコンを除去し、残存する前記ポリシリコン層（Ｂ）にて前記ＳＯＩ層より厚さの厚いソース部およびドレイン部を形成する工程と、
前記ポリシリコンを除去した後に前記レジストを除去し、前記ゲート上部の酸化膜を除去する工程と、
を順次含むことを特徴とする完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法。 - 半導体基板上にＳＯＩ層を形成し、前記ＳＯＩ層上に酸化膜を形成し、ゲート部、ソース部およびドレイン部に相当する部分に窒化膜を形成した後、該窒化膜をマスクとして酸化処理を施して前記窒化膜以外の部分に酸化膜を形成し、分離部を形成した後、前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去する工程と、
前記分離部を形成し前記窒化膜と前記ＳＯＩ層上の酸化膜とを除去した後に、少なくとも該ＳＯＩ層上にポリシリコンを堆積してポリシリコン層（Ａ）を形成し、該ポリシリコン層（Ａ）上にＳｉＯ2からなる酸化膜を形成する工程と、
前記酸化膜を形成した後に、ゲート部以外をエッチングして前記ＳＯＩ層上に前記ポリシリコン層（Ａ）と前記酸化膜とを順次有するゲートを作製する工程と、
前記ゲートを作製した後に、前記ポリシリコン層（Ａ）側面にサイドウォールを形成してから、ソース部およびドレイン部を形成するためのポリシリコンを堆積してポリシリコン層（Ｂ）を形成する工程と、
レジストによりパターニングを行い、前記ゲート上のポリシリコン層（Ｂ）の一部が露出するように、前記レジストを除去する工程と、
露出した前記ポリシリコン層（Ｂ）のポリシリコン、および分離部上のポリシリコン層（Ｂ）のポリシリコンを除去し、残存する前記ポリシリコン層（Ｂ）にて前記ＳＯＩ層より厚さの厚いソース部およびドレイン部を形成する工程と、
前記ポリシリコンを除去した後に前記レジストを除去し、前記ゲート上部の酸化膜を除去する工程と、
を順次含むことを特徴とする完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法。 - 前記ポリシリコンの堆積により前記ポリシリコン層（Ａ）および前記ポリシリコン層（Ｂ）を形成する方法が、ＣＶＤ法であることを特徴とする請求項１または２に記載の完全空乏型ＳＯＩ−ＭＯＳトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006221443A JP4284344B2 (ja) | 2006-08-15 | 2006-08-15 | 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006221443A JP4284344B2 (ja) | 2006-08-15 | 2006-08-15 | 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002238169A Division JP2004079790A (ja) | 2002-08-19 | 2002-08-19 | 完全空乏型ｓｏｉ−ｍｏｓトランジスタおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006352154A JP2006352154A (ja) | 2006-12-28 |
| JP4284344B2 true JP4284344B2 (ja) | 2009-06-24 |
Family
ID=37647579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006221443A Expired - Fee Related JP4284344B2 (ja) | 2006-08-15 | 2006-08-15 | 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4284344B2 (ja) |
-
2006
- 2006-08-15 JP JP2006221443A patent/JP4284344B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006352154A (ja) | 2006-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7871869B2 (en) | Extremely-thin silicon-on-insulator transistor with raised source/drain | |
| JP4110085B2 (ja) | 二重ゲート型電界効果トランジスタの製造方法 | |
| US8012820B2 (en) | Ultra-thin SOI CMOS with raised epitaxial source and drain and embedded SiGe PFET extension | |
| US7989296B2 (en) | Semiconductor device and method of manufacturing same | |
| US7087471B2 (en) | Locally thinned fins | |
| US7141476B2 (en) | Method of forming a transistor with a bottom gate | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US20060091432A1 (en) | Damascene gate field effect transistor with an internal spacer structure | |
| JP4119663B2 (ja) | 非エピタキシャル隆起型ソース／ドレインおよび自己整合型ゲートを有するｃｍｏｓ構造と製造方法 | |
| JP2005019996A (ja) | ハイブリッド・プレーナおよびＦｉｎＦＥＴＣＭＯＳデバイス | |
| JP2000277745A (ja) | ダブルゲート集積回路及びその製造方法 | |
| JP2011035393A (ja) | 埋め込み拡張領域を有するｓｏｉトランジスタ、及びその形成方法 | |
| WO2014056277A1 (zh) | 半导体结构及其制造方法 | |
| WO2011147062A1 (zh) | 半导体结构及其制造方法 | |
| KR100506823B1 (ko) | 반도체 장치의 제조 방법 | |
| US7244988B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
| US7648880B2 (en) | Nitride-encapsulated FET (NNCFET) | |
| US20080093669A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20070138554A1 (en) | Full depletion SOI-MOS transistor | |
| US7718497B2 (en) | Method for manufacturing semiconductor device | |
| JP4284344B2 (ja) | 完全空乏型ｓｏｉ−ｍｏｓトランジスタの製造方法 | |
| JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2003086799A (ja) | 半導体装置及びその製造方法 | |
| US20060270127A1 (en) | Method of forming dual gate variable VT device | |
| JP2007165617A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081104 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081218 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081226 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090323 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120327 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130327 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140327 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |