JP2005323016A - 電圧制御発振器 - Google Patents
電圧制御発振器 Download PDFInfo
- Publication number
- JP2005323016A JP2005323016A JP2004137992A JP2004137992A JP2005323016A JP 2005323016 A JP2005323016 A JP 2005323016A JP 2004137992 A JP2004137992 A JP 2004137992A JP 2004137992 A JP2004137992 A JP 2004137992A JP 2005323016 A JP2005323016 A JP 2005323016A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- varactor diode
- collector
- control voltage
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】 バラクタダイオードのバイアス電圧を可変として発振用トランジスタの帰還パスの通過位相と共振周波数を調整する帰還パス回路を備えて構成する。また、上記帰還パス回路に加え、バラクタダイオードのバイアス電圧を可変として共振周波数を調整する共振回路を備えて構成し、帰還パス回路と前記共振回路の併用により電圧制御発振器の発振周波数を広帯域に変化させる。
【選択図】 図2
Description
図1は、この発明の実施の形態1による電圧制御発振器の回路構成を示す構成説明図である。インダクタL1、L2、コンデンサC1は並列共振回路を構成している。Q1、Q2は発振用トランジスタで、平衡動作するようにエミッタが相互に接続され定電流源14を介して接地されている。Vt端子はバラクタの容量を制御するための電圧を与える端子である。Vtから与えられた電圧は抵抗R1、R2を介してバラクタダイオードCv1、Cv2のカソードにかかる。一方、これらバラクタダイオードのアノードは発振用トランジスタのベースと直結されており、またこのトランジスタのベース電位は抵抗R3、R4を介して第1のバイアス回路1から適当な一定値が与えられている。また、C2とC3はバラクタダイオードのカソード電位を自由に設定できるように設けられた直流遮断用のコンデンサである。この容量値はCv1、Cv2の容量値に比べて大きな値が設定される。
図2は、この発明の実施の形態2による電圧制御発振器の回路構成を示す構成説明図である。図2では、図1で示した共振回路のコンデンサC1が、直流阻止コンデンサC4、C5とバラクタダイオードCv3、Cv4に置き換わった構成となっている。ここでCv3、Cv4のアノードは共に接地される。
図4は、この発明の実施の形態3による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図2に示した電圧制御発振器の構成において、2つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。
図5は、この発明の実施の形態4による電圧制御発振器の回路構成を示す構成説明図である。共振回路はインダクタL1、L2と、バラクタダイオードCv3、Cv4から成る並列共振回路である。
図6は、この発明の実施の形態5による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図5に示した電圧制御発振器の構成において、2つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。このように、一つの制御電圧のみで帰還パス回路と共振回路を制御する場合には、第2のバイアス回路2から与えられるMOSバラクタのもう一方の電圧を適当な値に設定することで制御電圧に対する発振周波数及び位相雑音の特性を改善することができる。この実施の形態5の電圧制御発振器によれば、実施の形態4の電圧制御発振器に比べ、構成が簡便になり、制御電圧に従ってバイアス電圧を適当に設定することで実施の形態4の電圧制御発振器に比べて容易に発振周波数及び位相雑音の特性を改善することができる。
図7に示すように、MOSバラクタの両極間電圧-容量特性の傾きは、両極間電圧が0になる付近で一番大きく急峻となる。そのため、第2のバイアス回路2からMOSバラクタのバルク電極に与える電圧を変えることでVtに与える制御電圧が最も感度良くMOSバラクタの容量を変化させるポイントを自由に設定することができる。例えば、第2のバイアス回路2から与えられるMOSバラクタのバルク電極電圧を1Vと設定すると、Vt=1V付近で最もMOSバラクタの容量変化の傾きが大きくなる。
Claims (8)
- 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、直流阻止用の第1のコンデンサと第1のバラクタダイオードの直列接続を有する第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、直流阻止用の第2のコンデンサと第2のバラクタダイオードの直列接続を有する第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のバラクタダイオードと上記第2のバラクタダイオードに制御電圧を印加する制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、上記第1のトランジスタと第2のトランジスタのコレクタ間に接続された第3のコンデンサと、を有する並列共振回路、を備え、平衡動作により発振する電圧制御発振器。
- 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、直流阻止用の第1のコンデンサと第1のバラクタダイオードの直列接続を有する第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、直流阻止用の第2のコンデンサと第2のバラクタダイオードの直列接続を有する第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のバラクタダイオードと上記第2のバラクタダイオードに制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、アノードが共通に接地された第3のバラクタダイオードと第4のバラクタダイオードであって、上記第1のトランジスタのコレクタに一端が接続された直流阻止用の第3のコンデンサと上記第3のバラクタダイオードの直列接続と上記第2のトランジスタのコレクタに一端が接続された直流阻止用の第4のコンデンサと上記第4のバラクタダイオードの直列接続と、上記第3のバラクタダイオードと第4のバラクタダイオードのカソードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、平衡動作により発振する電圧制御発振器。
- 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアスを印加する第1のバイアス回路、直流阻止用の第1のコンデンサと第1のバラクタダイオードの直列接続を有する第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、直流阻止用の第2のコンデンサと第2のバラクタダイオードの直列接続を有する第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のバラクタダイオードと上記第2のバラクタダイオードに制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、上記第1のトランジスタと第2のトランジスタのコレクタ間に接続され、アノード同士を共通に接続した第3のバラクタダイオードと第4のバラクタダイオードとの直列接続と、上記アノードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、平衡動作により発振する電圧制御発振器。
- 請求項2又は請求項3記載の電圧制御発振器において、上記第1の制御電圧端子と上記第2の制御電圧端子とを共通化して1つの制御電圧端子とした電圧制御発振器。
- 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路直流阻止用の第1及び第2のコンデンサと第1のMOSバラクタダイオードの直列接続を有する第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、直流阻止用の第3及び第4のコンデンサと第2のMOSバラクタダイオードの直列接続を有する第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードの上記第2のトランジスタのベース側端部と上記第2のMOSバラクタダイオードの上記第1のトランジスタのベース側端部にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの上記ベース側端部とは逆側の端部に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、アノードが共通に接地された第3のバラクタダイオードと第4のバラクタダイオードであって、上記第1のトランジスタのコレクタに一端が接続された直流阻止用の第5のコンデンサと上記第3のバラクタダイオードの直列接続と上記第2のトランジスタのコレクタに一端が接続された直流阻止用の第6のコンデンサと上記第4のバラクタダイオードの直列接続と、上記第3のバラクタダイオードと第4のバラクタダイオードのカソードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、平衡動作により発振する電圧制御発振器。
- 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路直流阻止用の第1及び第2のコンデンサと第1のMOSバラクタダイオードの直列接続を有する第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、直流阻止用の第3及び第4のコンデンサと第2のMOSバラクタダイオードの直列接続を有する第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードの上記第2のトランジスタのベース側端部と上記第2のMOSバラクタダイオードの上記第1のトランジスタのベース側端部にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの上記ベース側端部とは逆側の端部に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、上記第1のトランジスタと第2のトランジスタのコレクタ間に接続され、アノード同士を共通に接続した第3のバラクタダイオードと第4のバラクタダイオードとの直列接続と、上記アノードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、平衡動作により発振する電圧制御発振器。
- 請求項5又は請求項6記載の電圧制御発振器において、上記第1の制御電圧端子と上記第2の制御電圧端子とを共通化して1つの制御電圧端子とした電圧制御発振器。
- 請求項1〜7のいずれか1項に記載の電圧制御発振器において、上記バラクタダイオードの1つ以上のバラクタダイオードに代えてMOSバラクタダイオードを用いた電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004137992A JP4539161B2 (ja) | 2004-05-07 | 2004-05-07 | 電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004137992A JP4539161B2 (ja) | 2004-05-07 | 2004-05-07 | 電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005323016A true JP2005323016A (ja) | 2005-11-17 |
JP4539161B2 JP4539161B2 (ja) | 2010-09-08 |
Family
ID=35469976
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004137992A Expired - Fee Related JP4539161B2 (ja) | 2004-05-07 | 2004-05-07 | 電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4539161B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100730785B1 (ko) | 2006-02-17 | 2007-06-20 | 충북대학교 산학협력단 | 전압 제어 발진기 |
JP2015097341A (ja) * | 2013-11-15 | 2015-05-21 | 三菱電機株式会社 | 高周波回路及び高周波発振器 |
US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6321556A (ja) * | 1986-07-15 | 1988-01-29 | Hitachi Ltd | Dna塩基配列決定装置 |
JP2001156545A (ja) * | 1999-11-24 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 電圧制御発振器および電圧制御発振器を用いた通信機 |
JP2002353740A (ja) * | 2001-05-28 | 2002-12-06 | Hitachi Ltd | 変調用半導体集積回路および発振回路の検査方法 |
JP2003110358A (ja) * | 2001-09-27 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 発振器 |
JP2003198249A (ja) * | 2001-12-25 | 2003-07-11 | Ntt Electornics Corp | 発振器 |
JP2004056818A (ja) * | 2002-07-16 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 発振器、pll回路、通信機器、発振方法 |
-
2004
- 2004-05-07 JP JP2004137992A patent/JP4539161B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6321556A (ja) * | 1986-07-15 | 1988-01-29 | Hitachi Ltd | Dna塩基配列決定装置 |
JP2001156545A (ja) * | 1999-11-24 | 2001-06-08 | Matsushita Electric Ind Co Ltd | 電圧制御発振器および電圧制御発振器を用いた通信機 |
JP2002353740A (ja) * | 2001-05-28 | 2002-12-06 | Hitachi Ltd | 変調用半導体集積回路および発振回路の検査方法 |
JP2003110358A (ja) * | 2001-09-27 | 2003-04-11 | Matsushita Electric Ind Co Ltd | 発振器 |
JP2003198249A (ja) * | 2001-12-25 | 2003-07-11 | Ntt Electornics Corp | 発振器 |
JP2004056818A (ja) * | 2002-07-16 | 2004-02-19 | Matsushita Electric Ind Co Ltd | 発振器、pll回路、通信機器、発振方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100730785B1 (ko) | 2006-02-17 | 2007-06-20 | 충북대학교 산학협력단 | 전압 제어 발진기 |
JP2015097341A (ja) * | 2013-11-15 | 2015-05-21 | 三菱電機株式会社 | 高周波回路及び高周波発振器 |
US11362623B2 (en) | 2019-12-03 | 2022-06-14 | Samsung Electronics Co., Ltd. | Voltage-controlled oscillator |
Also Published As
Publication number | Publication date |
---|---|
JP4539161B2 (ja) | 2010-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7375596B2 (en) | Quadrature voltage controlled oscillator | |
US7170358B2 (en) | Voltage controlled oscillator, and PLL circuit and wireless communication apparatus using the same | |
US20020093385A1 (en) | Oscillation circuit with voltage-controlled oscillators | |
US20050258914A1 (en) | Variable capacitance circuit having on/off switch for variable capacitance function, and voltage controlled oscillator using the variable capacitance circuit | |
US20090289732A1 (en) | Semiconductor integrated circuit device and frequency synthesizer | |
JP2005312059A (ja) | 発振器および発振器の周波数の調整設定方法 | |
US7675374B2 (en) | Voltage controlled oscillator with switching bias | |
US20070222489A1 (en) | Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator | |
US8222963B2 (en) | Voltage-controlled oscillator | |
JP3921362B2 (ja) | 温度補償水晶発振器 | |
JP4667924B2 (ja) | 可変容量回路および可変容量回路の制御方法 | |
US20080315964A1 (en) | Voltage controlled oscillator using tunable active inductor | |
WO2018010180A1 (zh) | 一种振荡器 | |
JP4539161B2 (ja) | 電圧制御発振器 | |
JP2008099132A (ja) | 電圧制御発振器 | |
JP2008118550A (ja) | 電圧制御発振器 | |
JP2006033238A (ja) | 電圧制御型発振器 | |
JP2007019565A (ja) | 水晶発振器 | |
WO2017126241A1 (ja) | 可変容量回路、発振回路、および、可変容量回路の制御方法 | |
JP2008098868A (ja) | Vco回路 | |
JP2005333466A (ja) | 電圧制御発振器、並びにこれを用いた無線通信装置 | |
JP2009065295A (ja) | 電圧制御発振器 | |
KR20160112413A (ko) | 다중 위상 모드 vco 회로 | |
KR100791169B1 (ko) | 전계효과 트랜지스터를 사용한 저 전원전압 차동 클랩 전압제어 발진기 | |
JP4356759B2 (ja) | 弾性表面波発振器及びその周波数可変方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090526 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100309 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100601 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100614 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4539161 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130702 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |