JP4539161B2 - 電圧制御発振器 - Google Patents

電圧制御発振器 Download PDF

Info

Publication number
JP4539161B2
JP4539161B2 JP2004137992A JP2004137992A JP4539161B2 JP 4539161 B2 JP4539161 B2 JP 4539161B2 JP 2004137992 A JP2004137992 A JP 2004137992A JP 2004137992 A JP2004137992 A JP 2004137992A JP 4539161 B2 JP4539161 B2 JP 4539161B2
Authority
JP
Japan
Prior art keywords
transistor
varactor diode
mos varactor
capacitor
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004137992A
Other languages
English (en)
Other versions
JP2005323016A (ja
Inventor
恒次 堤
健介 中島
孝之 菅野
憲治 末松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004137992A priority Critical patent/JP4539161B2/ja
Publication of JP2005323016A publication Critical patent/JP2005323016A/ja
Application granted granted Critical
Publication of JP4539161B2 publication Critical patent/JP4539161B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Description

この発明は、電圧制御発振器に関し、より詳細には、電圧制御発振器の低消費電流化、回路の単純化、広帯域化に関する。
電圧制御発振器は、無線送受信機等において局発信号の発生等に広く用いられている。電圧制御発振器の従来の回路例として、図11に位相変化型電圧制御発振器の回路構成例を示す。この構成では、発振用トランジスタQ1、Q2のコレクタ端子からエミッタフォロワのトランジスタQ3、Q4を通して信号を取り出し、可変移相回路を通過後に平衡動作するもう一方の発振用トランジスタのベースへ帰還する。
この可変移相回路により帰還信号の位相を変化させ、発振周波数を可変とするのがこの回路の動作原理である。この回路では、共振回路の容量としてバラクタダイオードを使用せず、移相回路の一部として使用するだけであるので、高性能なバラクタダイオードを必要とせず、集積回路化し易いという特徴がある。
特開2001−156545号公報
図11に示した従来の電圧制御発振器では、エミッタフォロワを使用するためその分消費電流が増加し、回路自体も複雑なため集積回路化する際の必要面積も大きくなるという問題があった。また、この回路では、制御電圧により可変することのできる周波数幅が、可変移相回路の移相量のみで決定されるため広帯域化に限界がある。
この発明は上記のような課題を解決するためになされたもので、電圧制御発振器の低消費電流化と回路の単純化を実現するものである。また、共振回路の共振周波数を可変にして周波数を変える方法と組み合わせることでより広い周波数可変幅が得られる、広帯域電圧制御発振器を得ることを目的とする。
この発明に係る電圧制御発振器は、発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、上記第1のトランジスタのコレクタから上記第2のトランジスタのベースへ順に接続された直流阻止用の第1のコンデンサとバルク電極を直流阻止用の第1のコンデンサ側とした第1のMOSバラクタダイオードと直流阻止用の第2のコンデンサの直列接続でなる第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、上記第2のトランジスタのコレクタから上記第1のトランジスタのベースへ順に接続された直流阻止用の第3のコンデンサとバルク電極を直流阻止用の第3のコンデンサ側とした第2のMOSバラクタダイオードと直流阻止用の第4のコンデンサの直列接続でなる第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードのゲート電極と上記第2のMOSバラクタダイオードのゲート電極にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、アノードが共通に接地された第1のバラクタダイオードと第2のバラクタダイオードであって、上記第1のトランジスタのコレクタに一端が接続された直流阻止用の第5のコンデンサと上記第1のバラクタダイオードの直列接続と上記第2のトランジスタのコレクタに一端が接続された直流阻止用の第6のコンデンサと上記第2のバラクタダイオードの直列接続と、上記第1のバラクタダイオードと第2のバラクタダイオードのカソードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、上記第1の制御電圧端子から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に所定の制御電圧を印加すると共に上記第2のバイアス回路から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に所定のバイアス電圧を印加して上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの容量を設定し、平衡動作により発振するものである。
また、この発明に係る電圧制御発振器は、発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、上記第1のトランジスタのコレクタから上記第2のトランジスタのベースへ順に接続された直流阻止用の第1のコンデンサとゲート電極を直流阻止用の第1のコンデンサ側とした第1のMOSバラクタダイオードと直流阻止用の第2のコンデンサの直列接続でなる第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、上記第2のトランジスタのコレクタから上記第1のトランジスタのベースへ順に接続された直流阻止用の第3のコンデンサとゲート電極を直流阻止用の第3のコンデンサ側とした第2のMOSバラクタダイオードと直流阻止用の第4のコンデンサの直列接続でなる第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードのバルク電極と上記第2のMOSバラクタダイオードのバルク電極にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、上記第1のトランジスタのコレクタと上記第2のトランジスタのコレクタにそれぞれのカソードが接続され、アノードを共通にして直列接続された第1のバラクタダイオードと第2のバラクタダイオードと、上記第1のバラクタダイオードと第2のバラクタダイオードのアノードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、上記第1の制御電圧端子から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に所定の制御電圧を印加すると共に上記第2のバイアス回路から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に所定のバイアス電圧を印加して上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの容量を設定し、平衡動作により発振するものである。
この発明の電圧制御発振器は、バラクタダイオードのバイアス電圧を可変として発振用トランジスタの帰還パスの通過位相と共振周波数を調整する帰還パス回路を備えて構成し、発振周波数を変化させるので、回路を単純化でき、かつ、消費電流を低減できる効果がある。
また、この発明の電圧制御発振器は、上記帰還パス回路に加え、バラクタダイオードのバイアス電圧を可変として共振周波数を調整する共振回路を備えて構成し、これらの併用により発振周波数を変化させるので、簡単な構成で上記効果に加え、広帯域な周波数可変幅を得られる効果がある。
さらに、この発明の電圧制御発振器は、上記第1の制御電圧端子から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート/バルク電極に所定の制御電圧を印加すると共に上記第2のバイアス回路から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク/ゲート電極に所定のバイアス電圧を印加して上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの容量を設定できるため、並列共振回路に用いているバラクタダイオードの特性を考慮して、制御電圧が最も感度良くMOSバラクタの容量を変化させるポイントを自由に設定することができ、容易に発振周波数及び位相雑音の特性を改善することができる。
実施の形態1.
図1は、この発明の実施の形態1による電圧制御発振器の回路構成を示す構成説明図である。インダクタL1、L2、コンデンサC1は並列共振回路を構成している。Q1、Q2は発振用トランジスタで、平衡動作するようにエミッタが相互に接続され定電流源14を介して接地されている。Vt端子はバラクタの容量を制御するための電圧を与える端子である。Vtから与えられた電圧は抵抗R1、R2を介してバラクタダイオードCv1、Cv2のカソードにかかる。一方、これらバラクタダイオードのアノードは発振用トランジスタのベースと直結されており、またこのトランジスタのベース電位は抵抗R3、R4を介して第1のバイアス回路1から適当な一定値が与えられている。また、C2とC3はバラクタダイオードのカソード電位を自由に設定できるように設けられた直流遮断用のコンデンサである。この容量値はCv1、Cv2の容量値に比べて大きな値が設定される。
このように、Vt端子に与えられた制御電圧によりバラクタダイオードの容量を調整することができる。トランジスタのコレクタから帰還されてくる信号は、このバラクタダイオードによる直列のキャパシタンスが変化することにより通過位相が変化する。また、このバラクタダイオードは共振周波数を変化させる役割も果たし、その結果発振周波数が変化する。
図1に示すように、直列バラクタダイオードを用いた帰還パス回路による電圧制御発振器では、図11に示す従来例に比べて回路構成が非常に簡単になるという利点がある。また、エミッタフォロワを用いないため、消費電流を最小限に抑えることができる。
図1で示した電圧制御発振器では、制御電圧が上がると発振周波数も上がる特性になっているが、バラクタダイオードと直流遮断用コンデンサの位置を逆にして極性を反転した構成でも同様の効果を得ることができる。
また、帰還パス回路に用いているバラクタCv1、Cv2をMOSバラクタにした構成でも、同様の効果を得ることができる。
実施の形態2.
図2は、この発明の実施の形態2による電圧制御発振器の回路構成を示す構成説明図である。図2では、図1で示した共振回路のコンデンサC1が、直流阻止コンデンサC4、C5とバラクタダイオードCv3、Cv4に置き換わった構成となっている。ここでCv3、Cv4のアノードは共に接地される。
ここで共振回路内に使用しているバラクタダイオードCv3及びCv4は、共振回路の共振周波数を可変とする役割を担っている。Vt2から印加された制御電圧は、抵抗R5、R6を介してバラクタダイオードCv3、Cv4のカソードにかかり、この電圧値によってバラクタダイオードCv3、Cv4の容量を変化させる。このように、ここでは共振回路の共振周波数を変化させることによって発振器としての発振周波数を変化させている。
つまり、この実施の形態2の電圧制御発振器では、Vt1から印加される制御電圧V1により帰還パス回路を制御して周波数を可変とする原理と、Vt2から印加される制御電圧V2により共振回路の共振周波数を制御して周波数を可変とする原理の2つの原理を併用していることになる。このため同じ制御電圧のレンジを用いても、従来のどちらか一方を制御する電圧制御発振器に比べて広帯域な周波数可変幅を得ることができる。また、回路構成の面から見ても、共振周波数のみを可変させるタイプの電圧制御発振器に、信号の帰還パス部分に抵抗とバラクタダイオードを追加しただけであるので、構成が簡単で集積化し易い。
なお、この実施の形態2の場合も、図3に示すように、Cv1とC2、Cv2とC3の位置をそれぞれ逆にして、C4、C5の2つのコンデンサ及び抵抗R5、R6を削除し、さらにCv3とCv4のアノードを抵抗R9を介してVt2端子に接続することで、極性を反転した回路を構成することができ、図2に示す電圧制御発振器と同様の効果を得ることができる。
また、共振回路に用いているバラクタダイオードCv3、Cv4をMOSバラクタに代えた構成でも、図2に示す電圧制御発振器と同様の効果を得ることができる。
実施の形態3.
図4は、この発明の実施の形態3による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図2に示した電圧制御発振器の構成において、2つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。
実施の形態4.
図5は、この発明の実施の形態4による電圧制御発振器の回路構成を示す構成説明図である。共振回路はインダクタL1、L2と、バラクタダイオードCv3、Cv4から成る並列共振回路である。
帰還パスの容量可変素子にはMOSバラクタCm1、Cm2を用いている。このMOSバラクタのゲート電極は直流阻止用コンデンサC2、C3を介してトランジスタQ1、Q2のコレクタに接続されるのと同時に、抵抗R1、R2を通して制御用のVt1端子につながっている。一方、MOSバラクタのバルク電極は直流阻止用コンデンサC6、C7を介してトランジスタQ2、Q1のベースに接続されるのと同時に、抵抗R7、R8を通して第2のバイアス回路2から任意の電圧を与えられるようになっている。なお、第1のバイアス回路1の接続は前記図1での説明と同様である。
以下、動作原理を説明する。Vt2に印加された制御電圧V2により、抵抗R9を介して接続したバラクタダイオードCv3、Cv4の容量を変化させて発振周波数を変えることができる。この制御電圧V2を0(V)からVCC(V)へ上げていくと、バラクタダイオードCv3、Cv4にかかる逆方向電圧が次第に小さくなり、アノード−カソード間容量が大きくなるため、形成している並列共振回路の共振周波数が低くなる。一方、Vt1に印加された制御電圧V1は、第2のバイアス回路2から与えられる電圧との差によりMOSバラクタCm1、Cm2の両極間容量を変化させ、その結果信号の通過位相及び共振周波数が変わりトランジスタQ2、Q1の発振周波数を変化させる。さらに、MOSバラクタCm1、Cm2に第2のバイアス回路2から与えられる電圧を適当な値に設定することで、Vt1に印加された制御電圧V1に対する発振周波数及び位相雑音の特性を改善することができる。なお、これについては、次の実施の形態5で説明する。
以上の2つの周波数可変の手段を備えたことにより、実施の形態2の電圧制御発振器と同じく、従来のどちらか一方を制御する電圧制御発振器に比べて広帯域な周波数可変幅を得ることができる。この例では、制御電圧を上げると周波数は下がる極性の電圧制御発振器を示して説明したが、MOSバラクタCm1、Cm2の向きを変え、図2で示した電圧制御発振器と同じ共振回路にするように、R9を削除してC4、C5、R5、R6を追加し、Cv3、Cv4のアノードは共に接地して極性を逆にした構成の電圧制御発振器でも同様の効果が得られる。
さらに、共振回路に用いているバラクタCv3、Cv4をMOSバラクタにした構成でも、同様の効果を得ることができる。
実施の形態5.
図6は、この発明の実施の形態5による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図5に示した電圧制御発振器の構成において、2つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。このように、一つの制御電圧のみで帰還パス回路と共振回路を制御する場合には、第2のバイアス回路2から与えられるMOSバラクタのもう一方の電圧を適当な値に設定することで制御電圧に対する発振周波数及び位相雑音の特性を改善することができる。この実施の形態5の電圧制御発振器によれば、実施の形態4の電圧制御発振器に比べ、構成が簡便になり、制御電圧に従ってバイアス電圧を適当に設定することで実施の形態4の電圧制御発振器に比べて容易に発振周波数及び位相雑音の特性を改善することができる。
次に、上記位相雑音特性の改善について説明する。
図7に示すように、MOSバラクタの両極間電圧-容量特性の傾きは、両極間電圧が0になる付近で一番大きく急峻となる。そのため、第2のバイアス回路2からMOSバラクタのバルク電極に与える電圧を変えることでVtに与える制御電圧が最も感度良くMOSバラクタの容量を変化させるポイントを自由に設定することができる。例えば、第2のバイアス回路2から与えられるMOSバラクタのバルク電極電圧を1Vと設定すると、Vt=1V付近で最もMOSバラクタの容量変化の傾きが大きくなる。
ところで、一般的な構成として例示する、図8のような共振回路の共振周波数を制御するタイプの電圧制御発振器では、制御電圧に対する発振周波数の特性は直線とはならず、図9のような曲線となる。これは共振回路中のバラクタダイオードの電圧−容量特性が線形でないためである。このような特性の場合、位相雑音の制御電圧依存性も大きくなる。
ここで、図6で示したように直列挿入MOSバラクタによる帰還パス回路を用いて、第2のバイアス回路2から与える電圧を適当な値に設定すると、図10のように制御電圧−発振周波数特性をほぼ直線にすることができる。具体的には図9のグラフ中で傾きが小さくなっている領域に、MOSバラクタの容量値が大きく変わる部分を持ってくることで図10の特性が実現される。このことはすなわち、位相雑音の制御電圧依存性が小さくなることを意味している。
以上のように、この発明による電圧制御発振器では、従来の電圧制御発振器に比べて回路が簡単である点、消費電流が抑えられる点、さらに可変周波数範囲を広げることができる点、という特徴を有している。さらに、実施の形態5で説明したように、適当なバイアス回路を用いる(バイアス条件を設定する)ことで、制御電圧−発振周波数特性を直線にし、位相雑音の制御電圧依存性を小さくすることができる。
以上の実施の形態1〜5において、発振用のトランジスタにはバイポーラトランジスタまたはMOSトランジスタなどが用いられる。
この発明の実施の形態1による電圧制御発振器の回路構成を示す構成説明図である。 この発明の実施の形態2による電圧制御発振器の回路構成を示す構成説明図である。 図2に示す電圧制御発振器の極性を反転した回路構成を示す構成説明図である。 この発明の実施の形態3による電圧制御発振器の回路構成を示す構成説明図である。 この発明の実施の形態4による電圧制御発振器の回路構成を示す構成説明図である。 この発明の実施の形態5による電圧制御発振器の回路構成を示す構成説明図である。 MOSバラクタの両極間電圧-容量特性を示す特性図である。 共振回路の共振周波数を制御するタイプの電圧制御発振器の一般的な回路構成を示す構成説明図である。 制御電圧に対する発振周波数の特性を示す特性図である。 制御電圧に対する発振周波数の特性を示す特性図である。 電圧制御発振器の従来例である位相変化型電圧制御発振器の回路構成を示す構成説明図である。
符号の説明
1 第1のバイアス回路、2 第2のバイアス回路、11、12、13、14 定電流源。

Claims (3)

  1. 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、上記第1のトランジスタのコレクタから上記第2のトランジスタのベースへ順に接続された直流阻止用の第1のコンデンサとバルク電極を直流阻止用の第1のコンデンサ側とした第1のMOSバラクタダイオードと直流阻止用の第2のコンデンサの直列接続でなる第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、上記第2のトランジスタのコレクタから上記第1のトランジスタのベースへ順に接続された直流阻止用の第3のコンデンサとバルク電極を直流阻止用の第3のコンデンサ側とした第2のMOSバラクタダイオードと直流阻止用の第4のコンデンサの直列接続でなる第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードのゲート電極と上記第2のMOSバラクタダイオードのゲート電極にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、アノードが共通に接地された第1のバラクタダイオードと第2のバラクタダイオードであって、上記第1のトランジスタのコレクタに一端が接続された直流阻止用の第5のコンデンサと上記第1のバラクタダイオードの直列接続と上記第2のトランジスタのコレクタに一端が接続された直流阻止用の第6のコンデンサと上記第2のバラクタダイオードの直列接続と、上記第1のバラクタダイオードと第2のバラクタダイオードのカソードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、上記第1の制御電圧端子から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に所定の制御電圧を印加すると共に上記第2のバイアス回路から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に所定のバイアス電圧を印加して上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの容量を設定し、平衡動作により発振する電圧制御発振器。
  2. 発振用の第1のトランジスタと第2のトランジスタ、上記第1のトランジスタのエミッタと上記第2のトランジスタのエミッタへ共通に接続された定電流源、上記第1のトランジスタのベースと上記第2のトランジスタのベースへバイアス電圧を印加する第1のバイアス回路、上記第1のトランジスタのコレクタから上記第2のトランジスタのベースへ順に接続された直流阻止用の第1のコンデンサとゲート電極を直流阻止用の第1のコンデンサ側とした第1のMOSバラクタダイオードと直流阻止用の第2のコンデンサの直列接続でなる第1のトランジスタのコレクタから第2のトランジスタのベースへの帰還パス、上記第2のトランジスタのコレクタから上記第1のトランジスタのベースへ順に接続された直流阻止用の第3のコンデンサとゲート電極を直流阻止用の第3のコンデンサ側とした第2のMOSバラクタダイオードと直流阻止用の第4のコンデンサの直列接続でなる第2のトランジスタのコレクタから第1のトランジスタのベースへの帰還パス、上記第1のMOSバラクタダイオードのバルク電極と上記第2のMOSバラクタダイオードのバルク電極にバイアス電圧を印加する第2のバイアス回路、上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に制御電圧を印加する第1の制御電圧端子、上記第1のトランジスタのコレクタに一端が接続された第1のインダクタと、上記第2のトランジスタのコレクタに一端が接続された第2のインダクタと、上記第1のトランジスタのコレクタと上記第2のトランジスタのコレクタにそれぞれのカソードが接続され、アノードを共通にして直列接続された第1のバラクタダイオードと第2のバラクタダイオードと、上記第1のバラクタダイオードと第2のバラクタダイオードのアノードに制御電圧を印加する第2の制御電圧端子と、を有する並列共振回路、を備え、上記第1の制御電圧端子から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのゲート電極に所定の制御電圧を印加すると共に上記第2のバイアス回路から上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれのバルク電極に所定のバイアス電圧を印加して上記第1のMOSバラクタダイオードと上記第2のMOSバラクタダイオードそれぞれの容量を設定し、平衡動作により発振する電圧制御発振器。
  3. 請求項1又は請求項2記載の電圧制御発振器において、上記第1の制御電圧端子と上記第2の制御電圧端子とを共通化して1つの制御電圧端子とした電圧制御発振器。
JP2004137992A 2004-05-07 2004-05-07 電圧制御発振器 Expired - Fee Related JP4539161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004137992A JP4539161B2 (ja) 2004-05-07 2004-05-07 電圧制御発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137992A JP4539161B2 (ja) 2004-05-07 2004-05-07 電圧制御発振器

Publications (2)

Publication Number Publication Date
JP2005323016A JP2005323016A (ja) 2005-11-17
JP4539161B2 true JP4539161B2 (ja) 2010-09-08

Family

ID=35469976

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137992A Expired - Fee Related JP4539161B2 (ja) 2004-05-07 2004-05-07 電圧制御発振器

Country Status (1)

Country Link
JP (1) JP4539161B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100730785B1 (ko) 2006-02-17 2007-06-20 충북대학교 산학협력단 전압 제어 발진기
JP6223138B2 (ja) * 2013-11-15 2017-11-01 三菱電機株式会社 高周波回路及び高周波発振器
US11362623B2 (en) 2019-12-03 2022-06-14 Samsung Electronics Co., Ltd. Voltage-controlled oscillator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156545A (ja) * 1999-11-24 2001-06-08 Matsushita Electric Ind Co Ltd 電圧制御発振器および電圧制御発振器を用いた通信機
JP2002353740A (ja) * 2001-05-28 2002-12-06 Hitachi Ltd 変調用半導体集積回路および発振回路の検査方法
JP2003110358A (ja) * 2001-09-27 2003-04-11 Matsushita Electric Ind Co Ltd 発振器
JP2003198249A (ja) * 2001-12-25 2003-07-11 Ntt Electornics Corp 発振器
JP2004056818A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd 発振器、pll回路、通信機器、発振方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6321556A (ja) * 1986-07-15 1988-01-29 Hitachi Ltd Dna塩基配列決定装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001156545A (ja) * 1999-11-24 2001-06-08 Matsushita Electric Ind Co Ltd 電圧制御発振器および電圧制御発振器を用いた通信機
JP2002353740A (ja) * 2001-05-28 2002-12-06 Hitachi Ltd 変調用半導体集積回路および発振回路の検査方法
JP2003110358A (ja) * 2001-09-27 2003-04-11 Matsushita Electric Ind Co Ltd 発振器
JP2003198249A (ja) * 2001-12-25 2003-07-11 Ntt Electornics Corp 発振器
JP2004056818A (ja) * 2002-07-16 2004-02-19 Matsushita Electric Ind Co Ltd 発振器、pll回路、通信機器、発振方法

Also Published As

Publication number Publication date
JP2005323016A (ja) 2005-11-17

Similar Documents

Publication Publication Date Title
KR100818241B1 (ko) 쿼드러쳐 전압 제어 발진기
US20020014925A1 (en) LC resonance circuit and voltage-controlled oscillation circuit
US20020093385A1 (en) Oscillation circuit with voltage-controlled oscillators
US20080012654A1 (en) Linearized variable-capacitance module and lc resonance circuit using the same
JP2009284329A (ja) 半導体集積回路装置
US7675374B2 (en) Voltage controlled oscillator with switching bias
JP2005312059A (ja) 発振器および発振器の周波数の調整設定方法
US20070222489A1 (en) Voltage-controlled oscillator and adjustment circuit for voltage-con trolled oscillator
US20080315964A1 (en) Voltage controlled oscillator using tunable active inductor
US8222963B2 (en) Voltage-controlled oscillator
JP3921362B2 (ja) 温度補償水晶発振器
JP4667924B2 (ja) 可変容量回路および可変容量回路の制御方法
US8217728B2 (en) LC voltage-controlled oscillator
JP4390105B2 (ja) 可変容量機能のオンオフスイッチ付き可変容量回路、及びこの可変容量回路を用いた電圧制御発振器
KR20070042135A (ko) 쿼드러쳐 전압 제어 발진기
JP4539161B2 (ja) 電圧制御発振器
JP2016144163A (ja) 電圧制御型発振回路
WO2017126241A1 (ja) 可変容量回路、発振回路、および、可変容量回路の制御方法
JP2006033238A (ja) 電圧制御型発振器
JP2008118550A (ja) 電圧制御発振器
JP2007019565A (ja) 水晶発振器
JP2005333466A (ja) 電圧制御発振器、並びにこれを用いた無線通信装置
KR100791169B1 (ko) 전계효과 트랜지스터를 사용한 저 전원전압 차동 클랩 전압제어 발진기
JPH09307356A (ja) 水晶発振回路
JP4356759B2 (ja) 弾性表面波発振器及びその周波数可変方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070227

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100309

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100601

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100614

R151 Written notification of patent or utility model registration

Ref document number: 4539161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130702

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees