JP4539161B2

JP4539161B2 - 電圧制御発振器

Info

Publication number: JP4539161B2
Application number: JP2004137992A
Authority: JP
Inventors: 恒次堤; 健介中島; 孝之菅野; 憲治末松
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2010-09-08
Anticipated expiration: 2024-05-07
Also published as: JP2005323016A

Description

この発明は、電圧制御発振器に関し、より詳細には、電圧制御発振器の低消費電流化、回路の単純化、広帯域化に関する。

電圧制御発振器は、無線送受信機等において局発信号の発生等に広く用いられている。電圧制御発振器の従来の回路例として、図１１に位相変化型電圧制御発振器の回路構成例を示す。この構成では、発振用トランジスタQ１、Q２のコレクタ端子からエミッタフォロワのトランジスタQ３、Q４を通して信号を取り出し、可変移相回路を通過後に平衡動作するもう一方の発振用トランジスタのベースへ帰還する。

この可変移相回路により帰還信号の位相を変化させ、発振周波数を可変とするのがこの回路の動作原理である。この回路では、共振回路の容量としてバラクタダイオードを使用せず、移相回路の一部として使用するだけであるので、高性能なバラクタダイオードを必要とせず、集積回路化し易いという特徴がある。

特開２００１−１５６５４５号公報

図１１に示した従来の電圧制御発振器では、エミッタフォロワを使用するためその分消費電流が増加し、回路自体も複雑なため集積回路化する際の必要面積も大きくなるという問題があった。また、この回路では、制御電圧により可変することのできる周波数幅が、可変移相回路の移相量のみで決定されるため広帯域化に限界がある。

この発明は上記のような課題を解決するためになされたもので、電圧制御発振器の低消費電流化と回路の単純化を実現するものである。また、共振回路の共振周波数を可変にして周波数を変える方法と組み合わせることでより広い周波数可変幅が得られる、広帯域電圧制御発振器を得ることを目的とする。

この発明に係る電圧制御発振器は、発振用の第１のトランジスタと第２のトランジスタ、上記第１のトランジスタのエミッタと上記第２のトランジスタのエミッタへ共通に接続された定電流源、上記第１のトランジスタのベースと上記第２のトランジスタのベースへバイアス電圧を印加する第１のバイアス回路、上記第１のトランジスタのコレクタから上記第２のトランジスタのベースへ順に接続された直流阻止用の第１のコンデンサとバルク電極を直流阻止用の第１のコンデンサ側とした第１のＭＯＳバラクタダイオードと直流阻止用の第２のコンデンサの直列接続でなる第１のトランジスタのコレクタから第２のトランジスタのベースへの帰還パス、上記第２のトランジスタのコレクタから上記第１のトランジスタのベースへ順に接続された直流阻止用の第３のコンデンサとバルク電極を直流阻止用の第３のコンデンサ側とした第２のＭＯＳバラクタダイオードと直流阻止用の第４のコンデンサの直列接続でなる第２のトランジスタのコレクタから第１のトランジスタのベースへの帰還パス、上記第１のＭＯＳバラクタダイオードのゲート電極と上記第２のＭＯＳバラクタダイオードのゲート電極にバイアス電圧を印加する第２のバイアス回路、上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に制御電圧を印加する第１の制御電圧端子、上記第１のトランジスタのコレクタに一端が接続された第１のインダクタと、上記第２のトランジスタのコレクタに一端が接続された第２のインダクタと、アノードが共通に接地された第１のバラクタダイオードと第２のバラクタダイオードであって、上記第１のトランジスタのコレクタに一端が接続された直流阻止用の第５のコンデンサと上記第１のバラクタダイオードの直列接続と上記第２のトランジスタのコレクタに一端が接続された直流阻止用の第６のコンデンサと上記第２のバラクタダイオードの直列接続と、上記第１のバラクタダイオードと第２のバラクタダイオードのカソードに制御電圧を印加する第２の制御電圧端子と、を有する並列共振回路、を備え、上記第１の制御電圧端子から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に所定の制御電圧を印加すると共に上記第２のバイアス回路から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に所定のバイアス電圧を印加して上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれの容量を設定し、平衡動作により発振するものである。

また、この発明に係る電圧制御発振器は、発振用の第１のトランジスタと第２のトランジスタ、上記第１のトランジスタのエミッタと上記第２のトランジスタのエミッタへ共通に接続された定電流源、上記第１のトランジスタのベースと上記第２のトランジスタのベースへバイアス電圧を印加する第１のバイアス回路、上記第１のトランジスタのコレクタから上記第２のトランジスタのベースへ順に接続された直流阻止用の第１のコンデンサとゲート電極を直流阻止用の第１のコンデンサ側とした第１のＭＯＳバラクタダイオードと直流阻止用の第２のコンデンサの直列接続でなる第１のトランジスタのコレクタから第２のトランジスタのベースへの帰還パス、上記第２のトランジスタのコレクタから上記第１のトランジスタのベースへ順に接続された直流阻止用の第３のコンデンサとゲート電極を直流阻止用の第３のコンデンサ側とした第２のＭＯＳバラクタダイオードと直流阻止用の第４のコンデンサの直列接続でなる第２のトランジスタのコレクタから第１のトランジスタのベースへの帰還パス、上記第１のＭＯＳバラクタダイオードのバルク電極と上記第２のＭＯＳバラクタダイオードのバルク電極にバイアス電圧を印加する第２のバイアス回路、上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に制御電圧を印加する第１の制御電圧端子、上記第１のトランジスタのコレクタに一端が接続された第１のインダクタと、上記第２のトランジスタのコレクタに一端が接続された第２のインダクタと、上記第１のトランジスタのコレクタと上記第２のトランジスタのコレクタにそれぞれのカソードが接続され、アノードを共通にして直列接続された第１のバラクタダイオードと第２のバラクタダイオードと、上記第１のバラクタダイオードと第２のバラクタダイオードのアノードに制御電圧を印加する第２の制御電圧端子と、を有する並列共振回路、を備え、上記第１の制御電圧端子から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に所定の制御電圧を印加すると共に上記第２のバイアス回路から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に所定のバイアス電圧を印加して上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれの容量を設定し、平衡動作により発振するものである。

この発明の電圧制御発振器は、バラクタダイオードのバイアス電圧を可変として発振用トランジスタの帰還パスの通過位相と共振周波数を調整する帰還パス回路を備えて構成し、発振周波数を変化させるので、回路を単純化でき、かつ、消費電流を低減できる効果がある。

また、この発明の電圧制御発振器は、上記帰還パス回路に加え、バラクタダイオードのバイアス電圧を可変として共振周波数を調整する共振回路を備えて構成し、これらの併用により発振周波数を変化させるので、簡単な構成で上記効果に加え、広帯域な周波数可変幅を得られる効果がある。
さらに、この発明の電圧制御発振器は、上記第１の制御電圧端子から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート／バルク電極に所定の制御電圧を印加すると共に上記第２のバイアス回路から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク／ゲート電極に所定のバイアス電圧を印加して上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれの容量を設定できるため、並列共振回路に用いているバラクタダイオードの特性を考慮して、制御電圧が最も感度良くＭＯＳバラクタの容量を変化させるポイントを自由に設定することができ、容易に発振周波数及び位相雑音の特性を改善することができる。

実施の形態１．
図１は、この発明の実施の形態１による電圧制御発振器の回路構成を示す構成説明図である。インダクタL１、L２、コンデンサC１は並列共振回路を構成している。Q１、Q２は発振用トランジスタで、平衡動作するようにエミッタが相互に接続され定電流源１４を介して接地されている。Vt端子はバラクタの容量を制御するための電圧を与える端子である。Vtから与えられた電圧は抵抗R１、R２を介してバラクタダイオードCv１、Cv２のカソードにかかる。一方、これらバラクタダイオードのアノードは発振用トランジスタのベースと直結されており、またこのトランジスタのベース電位は抵抗R３、R４を介して第１のバイアス回路１から適当な一定値が与えられている。また、C２とC３はバラクタダイオードのカソード電位を自由に設定できるように設けられた直流遮断用のコンデンサである。この容量値はCv１、Cv２の容量値に比べて大きな値が設定される。

このように、Vt端子に与えられた制御電圧によりバラクタダイオードの容量を調整することができる。トランジスタのコレクタから帰還されてくる信号は、このバラクタダイオードによる直列のキャパシタンスが変化することにより通過位相が変化する。また、このバラクタダイオードは共振周波数を変化させる役割も果たし、その結果発振周波数が変化する。

図１に示すように、直列バラクタダイオードを用いた帰還パス回路による電圧制御発振器では、図１１に示す従来例に比べて回路構成が非常に簡単になるという利点がある。また、エミッタフォロワを用いないため、消費電流を最小限に抑えることができる。

図１で示した電圧制御発振器では、制御電圧が上がると発振周波数も上がる特性になっているが、バラクタダイオードと直流遮断用コンデンサの位置を逆にして極性を反転した構成でも同様の効果を得ることができる。

また、帰還パス回路に用いているバラクタCv１、Cv２をMOSバラクタにした構成でも、同様の効果を得ることができる。

実施の形態２．
図２は、この発明の実施の形態２による電圧制御発振器の回路構成を示す構成説明図である。図２では、図１で示した共振回路のコンデンサC１が、直流阻止コンデンサC４、C５とバラクタダイオードCv３、Cv４に置き換わった構成となっている。ここでCv３、Cv４のアノードは共に接地される。

ここで共振回路内に使用しているバラクタダイオードCv３及びCv４は、共振回路の共振周波数を可変とする役割を担っている。Vt2から印加された制御電圧は、抵抗R５、R６を介してバラクタダイオードCv３、Cv４のカソードにかかり、この電圧値によってバラクタダイオードCv３、Cv４の容量を変化させる。このように、ここでは共振回路の共振周波数を変化させることによって発振器としての発振周波数を変化させている。

つまり、この実施の形態２の電圧制御発振器では、Vt1から印加される制御電圧V１により帰還パス回路を制御して周波数を可変とする原理と、Vt2から印加される制御電圧V２により共振回路の共振周波数を制御して周波数を可変とする原理の２つの原理を併用していることになる。このため同じ制御電圧のレンジを用いても、従来のどちらか一方を制御する電圧制御発振器に比べて広帯域な周波数可変幅を得ることができる。また、回路構成の面から見ても、共振周波数のみを可変させるタイプの電圧制御発振器に、信号の帰還パス部分に抵抗とバラクタダイオードを追加しただけであるので、構成が簡単で集積化し易い。

なお、この実施の形態２の場合も、図３に示すように、Cv１とC２、Cv2とC３の位置をそれぞれ逆にして、C４、C５の２つのコンデンサ及び抵抗R５、R６を削除し、さらにCv３とCv４のアノードを抵抗R９を介してVt2端子に接続することで、極性を反転した回路を構成することができ、図２に示す電圧制御発振器と同様の効果を得ることができる。

また、共振回路に用いているバラクタダイオードCv３、Cv４をMOSバラクタに代えた構成でも、図２に示す電圧制御発振器と同様の効果を得ることができる。

実施の形態３．
図４は、この発明の実施の形態３による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図２に示した電圧制御発振器の構成において、２つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。

実施の形態４．
図５は、この発明の実施の形態４による電圧制御発振器の回路構成を示す構成説明図である。共振回路はインダクタL１、L２と、バラクタダイオードCv３、Cv４から成る並列共振回路である。

帰還パスの容量可変素子にはMOSバラクタCm１、Cm２を用いている。このMOSバラクタのゲート電極は直流阻止用コンデンサC２、C３を介してトランジスタQ１、Q２のコレクタに接続されるのと同時に、抵抗R１、R２を通して制御用のVt1端子につながっている。一方、MOSバラクタのバルク電極は直流阻止用コンデンサC６、C７を介してトランジスタQ２、Q１のベースに接続されるのと同時に、抵抗R７、R８を通して第２のバイアス回路２から任意の電圧を与えられるようになっている。なお、第１のバイアス回路１の接続は前記図１での説明と同様である。

以下、動作原理を説明する。Vt2に印加された制御電圧Ｖ２により、抵抗R９を介して接続したバラクタダイオードCv3、Cv4の容量を変化させて発振周波数を変えることができる。この制御電圧V２を0(V)からVCC(V)へ上げていくと、バラクタダイオードCv3、Cv4にかかる逆方向電圧が次第に小さくなり、アノード−カソード間容量が大きくなるため、形成している並列共振回路の共振周波数が低くなる。一方、Vt1に印加された制御電圧Ｖ１は、第２のバイアス回路２から与えられる電圧との差によりMOSバラクタCm１、Cm２の両極間容量を変化させ、その結果信号の通過位相及び共振周波数が変わりトランジスタQ２、Q１の発振周波数を変化させる。さらに、MOSバラクタCm１、Cm２に第２のバイアス回路２から与えられる電圧を適当な値に設定することで、Vt1に印加された制御電圧Ｖ１に対する発振周波数及び位相雑音の特性を改善することができる。なお、これについては、次の実施の形態５で説明する。

以上の２つの周波数可変の手段を備えたことにより、実施の形態２の電圧制御発振器と同じく、従来のどちらか一方を制御する電圧制御発振器に比べて広帯域な周波数可変幅を得ることができる。この例では、制御電圧を上げると周波数は下がる極性の電圧制御発振器を示して説明したが、MOSバラクタCm１、Cm２の向きを変え、図２で示した電圧制御発振器と同じ共振回路にするように、R９を削除してC４、C５、R５、R６を追加し、Cv３、Cv４のアノードは共に接地して極性を逆にした構成の電圧制御発振器でも同様の効果が得られる。

さらに、共振回路に用いているバラクタCv３、Cv４をMOSバラクタにした構成でも、同様の効果を得ることができる。

実施の形態５．
図６は、この発明の実施の形態５による電圧制御発振器の回路構成を示す構成説明図である。ここでは、図５に示した電圧制御発振器の構成において、２つの制御電圧端子Vt1、Vt2を共通化して一つのVt端子としている。これにより、一つの制御電圧のみで、帰還パス回路を制御して周波数を可変とし、かつ、共振回路の共振周波数を制御して周波数を可変とする周波数制御をすることができる。このように、一つの制御電圧のみで帰還パス回路と共振回路を制御する場合には、第２のバイアス回路２から与えられるMOSバラクタのもう一方の電圧を適当な値に設定することで制御電圧に対する発振周波数及び位相雑音の特性を改善することができる。この実施の形態５の電圧制御発振器によれば、実施の形態４の電圧制御発振器に比べ、構成が簡便になり、制御電圧に従ってバイアス電圧を適当に設定することで実施の形態４の電圧制御発振器に比べて容易に発振周波数及び位相雑音の特性を改善することができる。

次に、上記位相雑音特性の改善について説明する。
図７に示すように、MOSバラクタの両極間電圧-容量特性の傾きは、両極間電圧が０になる付近で一番大きく急峻となる。そのため、第２のバイアス回路２からMOSバラクタのバルク電極に与える電圧を変えることでVtに与える制御電圧が最も感度良くMOSバラクタの容量を変化させるポイントを自由に設定することができる。例えば、第２のバイアス回路２から与えられるMOSバラクタのバルク電極電圧を１Vと設定すると、Vt=１V付近で最もMOSバラクタの容量変化の傾きが大きくなる。

ところで、一般的な構成として例示する、図８のような共振回路の共振周波数を制御するタイプの電圧制御発振器では、制御電圧に対する発振周波数の特性は直線とはならず、図９のような曲線となる。これは共振回路中のバラクタダイオードの電圧−容量特性が線形でないためである。このような特性の場合、位相雑音の制御電圧依存性も大きくなる。

ここで、図６で示したように直列挿入MOSバラクタによる帰還パス回路を用いて、第２のバイアス回路２から与える電圧を適当な値に設定すると、図１０のように制御電圧−発振周波数特性をほぼ直線にすることができる。具体的には図９のグラフ中で傾きが小さくなっている領域に、MOSバラクタの容量値が大きく変わる部分を持ってくることで図１０の特性が実現される。このことはすなわち、位相雑音の制御電圧依存性が小さくなることを意味している。

以上のように、この発明による電圧制御発振器では、従来の電圧制御発振器に比べて回路が簡単である点、消費電流が抑えられる点、さらに可変周波数範囲を広げることができる点、という特徴を有している。さらに、実施の形態５で説明したように、適当なバイアス回路を用いる（バイアス条件を設定する）ことで、制御電圧−発振周波数特性を直線にし、位相雑音の制御電圧依存性を小さくすることができる。

以上の実施の形態１〜５において、発振用のトランジスタにはバイポーラトランジスタまたはＭＯＳトランジスタなどが用いられる。

この発明の実施の形態１による電圧制御発振器の回路構成を示す構成説明図である。この発明の実施の形態２による電圧制御発振器の回路構成を示す構成説明図である。図２に示す電圧制御発振器の極性を反転した回路構成を示す構成説明図である。この発明の実施の形態３による電圧制御発振器の回路構成を示す構成説明図である。この発明の実施の形態４による電圧制御発振器の回路構成を示す構成説明図である。この発明の実施の形態５による電圧制御発振器の回路構成を示す構成説明図である。 MOSバラクタの両極間電圧-容量特性を示す特性図である。共振回路の共振周波数を制御するタイプの電圧制御発振器の一般的な回路構成を示す構成説明図である。制御電圧に対する発振周波数の特性を示す特性図である。制御電圧に対する発振周波数の特性を示す特性図である。電圧制御発振器の従来例である位相変化型電圧制御発振器の回路構成を示す構成説明図である。

符号の説明

１第１のバイアス回路、２第２のバイアス回路、１１、１２、１３、１４定電流源。

Claims

発振用の第１のトランジスタと第２のトランジスタ、上記第１のトランジスタのエミッタと上記第２のトランジスタのエミッタへ共通に接続された定電流源、上記第１のトランジスタのベースと上記第２のトランジスタのベースへバイアス電圧を印加する第１のバイアス回路、上記第１のトランジスタのコレクタから上記第２のトランジスタのベースへ順に接続された直流阻止用の第１のコンデンサとバルク電極を直流阻止用の第１のコンデンサ側とした第１のＭＯＳバラクタダイオードと直流阻止用の第２のコンデンサの直列接続でなる第１のトランジスタのコレクタから第２のトランジスタのベースへの帰還パス、上記第２のトランジスタのコレクタから上記第１のトランジスタのベースへ順に接続された直流阻止用の第３のコンデンサとバルク電極を直流阻止用の第３のコンデンサ側とした第２のＭＯＳバラクタダイオードと直流阻止用の第４のコンデンサの直列接続でなる第２のトランジスタのコレクタから第１のトランジスタのベースへの帰還パス、上記第１のＭＯＳバラクタダイオードのゲート電極と上記第２のＭＯＳバラクタダイオードのゲート電極にバイアス電圧を印加する第２のバイアス回路、上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に制御電圧を印加する第１の制御電圧端子、上記第１のトランジスタのコレクタに一端が接続された第１のインダクタと、上記第２のトランジスタのコレクタに一端が接続された第２のインダクタと、アノードが共通に接地された第１のバラクタダイオードと第２のバラクタダイオードであって、上記第１のトランジスタのコレクタに一端が接続された直流阻止用の第５のコンデンサと上記第１のバラクタダイオードの直列接続と上記第２のトランジスタのコレクタに一端が接続された直流阻止用の第６のコンデンサと上記第２のバラクタダイオードの直列接続と、上記第１のバラクタダイオードと第２のバラクタダイオードのカソードに制御電圧を印加する第２の制御電圧端子と、を有する並列共振回路、を備え、上記第１の制御電圧端子から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に所定の制御電圧を印加すると共に上記第２のバイアス回路から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に所定のバイアス電圧を印加して上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれの容量を設定し、平衡動作により発振する電圧制御発振器。
発振用の第１のトランジスタと第２のトランジスタ、上記第１のトランジスタのエミッタと上記第２のトランジスタのエミッタへ共通に接続された定電流源、上記第１のトランジスタのベースと上記第２のトランジスタのベースへバイアス電圧を印加する第１のバイアス回路、上記第１のトランジスタのコレクタから上記第２のトランジスタのベースへ順に接続された直流阻止用の第１のコンデンサとゲート電極を直流阻止用の第１のコンデンサ側とした第１のＭＯＳバラクタダイオードと直流阻止用の第２のコンデンサの直列接続でなる第１のトランジスタのコレクタから第２のトランジスタのベースへの帰還パス、上記第２のトランジスタのコレクタから上記第１のトランジスタのベースへ順に接続された直流阻止用の第３のコンデンサとゲート電極を直流阻止用の第３のコンデンサ側とした第２のＭＯＳバラクタダイオードと直流阻止用の第４のコンデンサの直列接続でなる第２のトランジスタのコレクタから第１のトランジスタのベースへの帰還パス、上記第１のＭＯＳバラクタダイオードのバルク電極と上記第２のＭＯＳバラクタダイオードのバルク電極にバイアス電圧を印加する第２のバイアス回路、上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に制御電圧を印加する第１の制御電圧端子、上記第１のトランジスタのコレクタに一端が接続された第１のインダクタと、上記第２のトランジスタのコレクタに一端が接続された第２のインダクタと、上記第１のトランジスタのコレクタと上記第２のトランジスタのコレクタにそれぞれのカソードが接続され、アノードを共通にして直列接続された第１のバラクタダイオードと第２のバラクタダイオードと、上記第１のバラクタダイオードと第２のバラクタダイオードのアノードに制御電圧を印加する第２の制御電圧端子と、を有する並列共振回路、を備え、上記第１の制御電圧端子から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのゲート電極に所定の制御電圧を印加すると共に上記第２のバイアス回路から上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれのバルク電極に所定のバイアス電圧を印加して上記第１のＭＯＳバラクタダイオードと上記第２のＭＯＳバラクタダイオードそれぞれの容量を設定し、平衡動作により発振する電圧制御発振器。
請求項１又は請求項２記載の電圧制御発振器において、上記第１の制御電圧端子と上記第２の制御電圧端子とを共通化して１つの制御電圧端子とした電圧制御発振器。