JP2005322663A - 半導体基板の研磨方法および研磨治具 - Google Patents

半導体基板の研磨方法および研磨治具 Download PDF

Info

Publication number
JP2005322663A
JP2005322663A JP2004137067A JP2004137067A JP2005322663A JP 2005322663 A JP2005322663 A JP 2005322663A JP 2004137067 A JP2004137067 A JP 2004137067A JP 2004137067 A JP2004137067 A JP 2004137067A JP 2005322663 A JP2005322663 A JP 2005322663A
Authority
JP
Japan
Prior art keywords
polishing
semiconductor wafer
jig
semiconductor substrate
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004137067A
Other languages
English (en)
Inventor
Takashi Washino
隆 鷲野
Yasushi Sakuma
康 佐久間
Masaru Mukaikubo
優 向久保
Singh Hura Harpreet
ハルプリート スィング フラ
Kenji Uchida
憲治 内田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Opnext Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Priority to JP2004137067A priority Critical patent/JP2005322663A/ja
Priority to KR1020040115867A priority patent/KR100625131B1/ko
Priority to US11/028,295 priority patent/US7459397B2/en
Priority to DE102005001259A priority patent/DE102005001259B4/de
Publication of JP2005322663A publication Critical patent/JP2005322663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 半導体基板の研磨作業では、研磨により薄くなり強度の低下した半導体基板が研磨用石英からのダメージを受け外周破損やクラックが発生する。
【解決手段】 上記問題を解決するため、半導体基板を固定する面に半導体基板の直径ほぼ同じ径の溝を形成した半導体基板固定用治具を適用する。この治具の適用によって半導体基板の破損やクラックを抑制することができる。
【選択図】 図2

Description

本発明は、半導体基板の割れを防止して研磨する半導体基板の研磨方法およびそれに用いる研磨治具に関する。
一般に半導体素子製造の分野では、半導体基板の割れを防止するため、製造プロセス中は、厚い基板で加工を進める。パターン形成が終わった段階で、仕様である基板の厚さとなるよう基板裏面を研磨する。この研磨工程で、半導体基板は、円形の石英板にワックスで固定される。さらに、石英板は、半導体基板に加重を加える研磨ホルダに装着される。研磨装置の石英製研磨面には、研磨剤を含むアルカリ性研磨液が供給され、研磨面に圧接された半導体基板を研磨する。
これを、図5を用いて説明する。図5は、従来の半導体基板の研磨を説明する図面で、図5(a)は、半導体基板103のパターン面をワックス104で固定した石英円板120と、石英円板120を装着した研磨ホルダ105を研磨面から見た平面図である。また、図5(b)は研磨中の研磨ホルダ部100と石英製定盤107のIV−IV’断面を説明する断面図である。図5(a)で研磨ホルダ105には、角度90毎に切り欠き105aを設けてある。図5(b)で、定盤107上には、研磨剤を含む研磨液106が供給されている。定盤107は図示しない回転軸を中心に回転し、研磨ホルダ105自体も図示しない回転機構により自転しているので、半導体基板103は自公転運動をしながら研磨される。この研磨は、研磨液による化学的研磨と、研磨剤による機械的研磨を組み合わせたもので、化学的機械研磨技術(CMP:Chemical Mechanical Polishing)と呼ばれている。
特許文献1には、後述する従来技術の問題点に対する、本発明とは別の観点からの解決策が、記載されている。
特開2004−71667号公報
背景技術で説明した図5では、図5(b)のA部に空間が存在する。この空間は、研磨の初期段階ではウェハプロセスを流れた基板の厚みと同じ高さを有する。A部に研磨液106が供給されると、半導体基板103と石英円板120との間のワックス104を繰り返し溶かし、ワックス104が無くなって、研磨により薄くなり強度の低下し、半ば浮いた状態の半導体基板103の外周が破損することがある。また、定盤107とは機械的に接触しているのでクラックが発生しやすい。このクラックは、研磨工程以降で半導体基板または半導体チップの破損の原因となる。
本発明の目的は、半導体基板の研磨における破損と、研磨において発生し以降の工程において破損の原因となる半導体基板のクラックとを抑制するための半導体基板の研磨方法およびそれに用いる研磨治具を提供することにある。
上記課題を解決するため、本発明では、半導体基板を固定する治具に、半導体基板の直径よりやや大きい円形状の溝を設ける。半導体基板は、ワックスでこの溝部に固定される。従来の溝のない治具の場合、研磨開始から半導体基板と治具との間のワックスが溶け出してしまう。これに対して、半導体基板の直径よりやや大きい円形状の溝を設け、少なくとも半導体基板の溝に入った側面が、ワックスで覆われることになって、半導体基板と治具とを固定するワックスの溶け出しを防止する。
本発明によれば、半導体基板と治具とを固定するワックスの溶け出しを防止することができるので、半導体基板の外周を破損させず、クラックの発生を防止する。
以下の実施例では、半導体基板の一例として、化合物半導体であるガリウム砒素について記載する。光半導体素子に用いられるガリウム砒素(GaAs)、インジウム燐(InP)、ガリウムナイトライド(GaN)等の化合物半導体は、シリコンに比べ硬度が低く、脆い性質がある。また、厚さ仕様を満たすように研磨する工程は、ウェハプロセスのほぼ最後にあたるので、ウェハとしての付加価値が高い。光半導体を用いる光モジュールの場合、後工程で組み込まれる他の部品の価格比率が高いので、クラックが後工程で顕在化した場合の、損害額が大きい。
以下、本発明の実施の形態について、実施例を用い、図面を参照して説明する。
図1は、本発明による研磨治具の一実施例を説明する図である。図2は、本発明による研磨工程の一実施例を説明する図である。図1は、研磨治具として、石英製円板の片面(D面)に深さ100μm(マイクロ・メータ)直径52mmの溝を加工したものである。ここで、研磨対象物を貼り付けるB面と、研磨ホルダと接触し加重を印加するC面とは、その平坦度が研磨対象物の面内厚さばらつきに影響を与えるので、精度良く加工する必要がある。また、溝深さを100μmとしたのは、研磨終了時の研磨対象物の厚さ仕様100±10μmを、この溝深さで出す目的である。従って、D面とB面との平行度は直に研磨対象物の厚さの均一性に影響を与えるので、石英材料の初期精度も必要である。
図2(a)は、厚さ350μm、直径50.8mmのガリウム砒素ウェハ130のパターン面をワックス104でB面に固定した石英治具101と、石英治具101を装着した研磨ホルダ105を研磨面から見た平面図である。また、図2(b)は研磨中の研磨ホルダ部200と石英製定盤107との、III−III’断面を説明する断面図である。なお、図5(b)では研磨ホルダ105は一体物であったが、本実施例では研磨リング部105bと荷重部105cとに分かれている。図2(b)で、定盤107上には、研磨剤を含む研磨液106が供給されている。定盤107は図示しない回転軸を中心に回転し、研磨ホルダ105自体も図示しない回転機構により自転しているので、定盤107に圧接したガリウム砒素ウェハ130の裏面(非パターン面)は自公転運動をしながら研磨される。また、石英治具101と荷重部105cの間は図示しない真空源で吸引され、固定されている。荷重部105cの質量は、10〜15kgである。
本実施例の場合、ガリウム砒素ウェハ130の直径が、50.8mm、石英治具の溝直径が52mmであるので、その差は片側0.6mmしかない。ワックス104は熱で液状化し、泡のでないように石英治具の溝内に一様に塗布し、真空ピンセットで吸着したガリウム砒素ウェハを乗せた後、加圧・冷却し、固定する。余剰のワックスは片側0.6mmの径差の部分を埋め尽くす。従って、従来技術で問題となった半導体基板と石英治具との間のワックスの溶け出しを、防止する。これによって、半導体基板の研磨工程における破損と、研磨工程において発生し以降の工程において破損の原因となる半導体基板のクラックとを抑制することができる。
また、研磨によって薄くなった半導体基板の割れを防止するように、溝の側壁が壁として働くことによっても、破損とクラックとを抑制する。
さらに本実施例では、研磨液の選定によって、ガリウム砒素のみを研磨し、石英を研磨しないので、石英治具の溝深さを、研磨後の基板厚さ仕様とすることで、簡便に半導体基板の厚さ制御が可能である。具体的には、研磨の終了を、ガリウム砒素基板と研磨治具との段差がなくなったことで判断することができる。なお、上述した実施例では、説明の簡略化のため、ワックスの厚みを無視した。しかし、実際には無視はできず、溝の深さは基板の仕様厚さ+ワックス厚みとする必要がある。
また、固定用の石英治具の平坦性が精度よく形成されているため、面内の厚さばらつきも少なく高平坦性を必要とされる半導体基板を得ることができる。なお、基板厚さ仕様は、光素子の特性および後工程での素子搭載位置設計により決定されている。
石英治具の溝の直径は、半導体基板の直径の最大公差に対して、5mm程度あっても、実験によれば溝部分をワックスで埋めることができる(溝深さ100μmの場合)が、より好ましくは2mm以下である。
ここで、ワックスとは蜜蝋に限らず、常温で固体であって、加熱することによって低粘度の液体となるものなら、何でも構わない。
なお、上述の実施例では、半導体基板として、ガリウム砒素ウェハを挙げたが、その他の化合物半導体基板であっても良いし、シリコンウェハであっても良い。定盤として石英製定盤を挙げたが、研磨布であっても良い。半導体基板を貼り付ける治具として、石英治具を挙げたが、研磨液で腐食しない(耐食性がある/耐研磨性がある)材料であれば素材は関係がなく、例えばガラスであっても、セラミックであっても良い。
図3は、本発明による研磨治具の他の一実施例を説明する図である。図3は、研磨治具として、石英製円板の片面に深さ100μm、直径26.6mmの溝を4ヶ加工したものである。図3の石英治具102では、直径25.4mmの半導体基板4枚を一度に研磨加工できる。さらに半導体基板の研磨工程における破損と、研磨工程において発生し以降の工程において破損の原因となる半導体基板のクラックとを抑制することができる。
図4は、本発明を適用した半導体素子を搭載した光モジュール300の模式図である。図4、本発明の製造方法で裏面を研磨されたガリウム砒素ウェハは、裏面メタライズ、へき開等を経てチップ化されレーザダイオード301となる。レーザダイオード301はステム303とはんだ304で接続される。レーザダイオードの発光位置はパターン面の側面にあり、図示しないレンズで光ファイバ302に導かれる。光ファイバ302の中心位置ずれは、レーザダイオードの発振位置±3μm以内とする必要があり、光ファイバ302を固定するはんだ(図示しない)の厚さの制約から、レーザダイオード301の厚み許容が±10μmとなっている。
本発明の実施例である研磨治具を説明する図である。 本発明の実施例である研磨工程を説明する図である。 本発明の他の実施例である研磨治具を説明する図である。 本発明の実施例である光送信モジュールの模式図である。 従来の研磨工程を説明する図である。
符号の説明
100…研磨ホルダ部、101、102…石英治具、103…半導体基板、104…ワックス、105…研磨用ホルダ、106…研磨液、107…石英製定盤、108…石英治具、120…石英円板、130…ガリウム砒素ウェハ、200…研磨ホルダ部、300…光送信モジュール、301…レーザダイオード、302…光ファイバ、303…ステム、304…はんだ。

Claims (10)

  1. 研磨液に対する耐食性を有し、半導体ウェハの直径より5mm以内だけ大きい直径の溝を有する研磨治具の前記溝に、前記半導体ウェハのパターン面をワックスで固定するステップと、
    前記研磨液が供給された定盤に圧接させた前記半導体ウェハの非パターン面を、前記定盤に対し移動運動させるステップと、
    を含む研磨方法。
  2. 前記研磨治具の前記溝の直径は、半導体ウェハの直径より2mm以内だけ大きいことを特徴とする請求項1に記載の研磨方法。
  3. 前記半導体ウェハは、化合物半導体ウェハである請求項1に記載の研磨方法。
  4. パターン形成された半導体ウェハの裏面を研磨する研磨方法であって、
    前記半導体ウェハの直径より大きい直径の溝が設けられた耐食性研磨治具に、前記半導体ウェハをワックスで固定し、前記溝の深さによって前記ウェハの研磨後の厚さを制御することを特徴とする研磨方法。
  5. 前記溝の深さは、前記半導体ウェハの研磨後の仕様厚さと前記ワックスの厚さの和程度であることを特徴とする請求項4に記載の研磨方法。
  6. 請求項4に記載された研磨方法であって、
    研磨の終了を、前記半導体ウェハと前記研磨治具との段差高さで判断することを特徴とする研磨方法。
  7. 研磨液に対する耐食性を有し、ウェハ状の研磨対象物を固定する研磨治具であって、
    前記研磨治具の片面には、前記研磨対象物の外形と相似の形状の溝が設けられ、前記溝の内側の前記研磨対象物を固定する面の平坦性は、研磨後の研磨対象物の平坦性を保持する性能を有し、前記研磨治具の加重を印加する面の平坦性は、前記研磨後の研磨対象物の平坦性を保持する性能を有することを特徴とする研磨治具。
  8. 前記研磨治具は、ガラスまたはセラミックからなることを特徴とする請求項7記載の研磨治具。
  9. 研磨によって薄くなった半導体ウェハの割れを防止するように、前記薄くなった半導体ウェハの周囲に壁部を設けた半導体ウェハを固定する研磨治具。
  10. 前記半導体ウェハは、化合物半導体ウェハである請求項9に記載の研磨治具。
JP2004137067A 2004-05-06 2004-05-06 半導体基板の研磨方法および研磨治具 Pending JP2005322663A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2004137067A JP2005322663A (ja) 2004-05-06 2004-05-06 半導体基板の研磨方法および研磨治具
KR1020040115867A KR100625131B1 (ko) 2004-05-06 2004-12-30 반도체 기판의 연마 방법
US11/028,295 US7459397B2 (en) 2004-05-06 2005-01-04 Polishing method for semiconductor substrate, and polishing jig used therein
DE102005001259A DE102005001259B4 (de) 2004-05-06 2005-01-11 Polierverfahren für ein Halbleitersubstrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004137067A JP2005322663A (ja) 2004-05-06 2004-05-06 半導体基板の研磨方法および研磨治具

Publications (1)

Publication Number Publication Date
JP2005322663A true JP2005322663A (ja) 2005-11-17

Family

ID=35239980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004137067A Pending JP2005322663A (ja) 2004-05-06 2004-05-06 半導体基板の研磨方法および研磨治具

Country Status (4)

Country Link
US (1) US7459397B2 (ja)
JP (1) JP2005322663A (ja)
KR (1) KR100625131B1 (ja)
DE (1) DE102005001259B4 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814033B1 (ko) * 2006-08-07 2008-04-18 (주) 비앤피 사이언스 왁스 결합 장치 및 이를 이용한 왁스 결합 방법
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
KR101238904B1 (ko) * 2011-05-11 2013-03-12 (주)디나옵틱스 기판 연마장치
CN114800222B (zh) * 2022-05-13 2023-09-26 中锗科技有限公司 一种锗晶片双面抛光的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531464A (en) 1976-06-28 1978-01-09 Nippon Telegr & Teleph Corp <Ntt> Bonding for crystal base
JPS61158145A (ja) 1984-12-28 1986-07-17 Toshiba Corp 半導体基板の加工方法
JPS61209878A (ja) 1985-03-12 1986-09-18 Sumitomo Electric Ind Ltd 研磨プレ−トへの半導体ウエ−ハの接着方法
JPH03129823A (ja) 1989-10-16 1991-06-03 Toshiba Corp 半導体基板のラッピング方法
JPH03256668A (ja) 1990-03-06 1991-11-15 Hitachi Cable Ltd 半導体ウェハ研磨用マウント板
JPH04305925A (ja) 1991-04-02 1992-10-28 Furukawa Electric Co Ltd:The 半導体ウエハの研磨方法
JPH05326468A (ja) 1992-05-21 1993-12-10 Kawasaki Steel Corp ウェーハの研磨方法
JPH06335855A (ja) 1993-05-25 1994-12-06 Denki Kagaku Kogyo Kk 平行平面加工治具
US5472566A (en) * 1994-11-14 1995-12-05 Gatan, Inc. Specimen holder and apparatus for two-sided ion milling system
JP3453977B2 (ja) 1995-12-28 2003-10-06 信越半導体株式会社 ウェーハの研磨装置
JPH10230455A (ja) 1997-02-17 1998-09-02 Nec Corp 研磨装置
JP3983887B2 (ja) * 1998-04-09 2007-09-26 沖電気工業株式会社 基板研磨用治具及び半導体ウエハの研磨方法
JP2001105307A (ja) 1999-09-30 2001-04-17 Kyocera Corp ウェハー研磨装置
US6517422B2 (en) * 2000-03-07 2003-02-11 Toshiba Ceramics Co., Ltd. Polishing apparatus and method thereof
JP2001257183A (ja) 2000-03-10 2001-09-21 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法
JP2003158104A (ja) 2001-11-22 2003-05-30 Disco Abrasive Syst Ltd 研磨装置
JP3940623B2 (ja) 2002-03-28 2007-07-04 京セラ株式会社 ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置
JP2004071667A (ja) 2002-08-02 2004-03-04 Toshiba Ceramics Co Ltd 研磨装置
KR100558196B1 (ko) * 2003-10-28 2006-03-10 삼성전자주식회사 투과전자현미경 검사용 시편을 고정시키기 위한 마운트 및이를사용하는 시편 제조 방법

Also Published As

Publication number Publication date
US20050250334A1 (en) 2005-11-10
KR100625131B1 (ko) 2006-09-20
DE102005001259A1 (de) 2005-12-01
DE102005001259B4 (de) 2011-02-17
US7459397B2 (en) 2008-12-02
KR20050107292A (ko) 2005-11-11

Similar Documents

Publication Publication Date Title
TWI435379B (zh) 製作具最小應力之異質構造之方法
US9033764B2 (en) Method of polishing object to be polished
US5389579A (en) Method for single sided polishing of a semiconductor wafer
KR20070008473A (ko) 반도체 장치의 제조방법
JP2008227534A (ja) SiC基板
JP2009202259A (ja) 両面研磨装置用キャリア及びこれを用いた両面研磨装置並びに両面研磨方法
JP4462755B2 (ja) ウエハー支持基板
KR20110022563A (ko) 양두 연삭 장치 및 웨이퍼의 제조 방법
KR20110052455A (ko) 반도체 웨이퍼를 연마하는 방법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
US20080064308A1 (en) Polishing apparatus and manufacturing method of an electronic apparatus
JP2018012613A (ja) 円盤状の板ガラス及びその製造方法
JP2013123771A (ja) Cmpパッドコンディショナおよび当該cmpパッドコンディショナの製造方法
JP3904943B2 (ja) サファイアウエハーの加工方法及び電子装置の製造方法
JP2005322663A (ja) 半導体基板の研磨方法および研磨治具
KR20220091511A (ko) 칩 부착 기판의 제조 방법, 및 기판 처리 장치
KR200242842Y1 (ko) 반도체제조장치에 사용되는 리테이너 링
JP2005205543A (ja) ウエーハの研削方法及びウエーハ
US20140045411A1 (en) Methods of and apparatus for producing wafers
EP0403287B1 (en) Method of polishing semiconductor wafer
JPH11291168A (ja) 基板研磨用治具及び半導体ウエハの研磨方法
US20060134903A1 (en) Connection ball positioning method and device for integrated circuits
US20070246839A1 (en) Method of proximity pin manufacture
KR20210049665A (ko) 피가공물의 연삭 방법
KR20220139976A (ko) 연마 방법, 및 반도체 기판의 제조 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060913

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061017

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20061017

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070209

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070216

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070316