DE102005001259B4 - Polierverfahren für ein Halbleitersubstrat - Google Patents

Polierverfahren für ein Halbleitersubstrat Download PDF

Info

Publication number
DE102005001259B4
DE102005001259B4 DE102005001259A DE102005001259A DE102005001259B4 DE 102005001259 B4 DE102005001259 B4 DE 102005001259B4 DE 102005001259 A DE102005001259 A DE 102005001259A DE 102005001259 A DE102005001259 A DE 102005001259A DE 102005001259 B4 DE102005001259 B4 DE 102005001259B4
Authority
DE
Germany
Prior art keywords
semiconductor wafer
polishing
trench
wax
diameter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE102005001259A
Other languages
English (en)
Other versions
DE102005001259A1 (de
Inventor
Ryu Washino
Yasushi Sakuma
Masaru Mukaikubo
Hura Harpreet Singh
Kenji Uchida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lumentum Japan Inc
Original Assignee
Opnext Japan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Opnext Japan Inc filed Critical Opnext Japan Inc
Publication of DE102005001259A1 publication Critical patent/DE102005001259A1/de
Application granted granted Critical
Publication of DE102005001259B4 publication Critical patent/DE102005001259B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B24GRINDING; POLISHING
    • B24BMACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00Lapping machines or devices; Accessories
    • B24B37/27Work carriers
    • B24B37/30Work carriers for single side lapping of plane surfaces
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Verfahren zum Polieren eines Halbleiterwafers (103) mit den folgenden Schritten:
Befestigen, unter Verwendung von Wachs (104), einer strukturierten Fläche des Halbleiterwafers in einem Graben einer Polier-Spanneinrichtung (101) mit Korrosionsbeständigkeit gegen eine Polierflüssigkeit, wobei der Graben über einen Durchmesser verfügt, der größer als der des Halbleiterwafers ist, wobei die Differenz der Durchmesser des Grabens und des Halbleiterwafers (103) maximal 5 mm beträgt, und wobei das Wachs (104) durch Wärme verflüssigt und dann gleichmäßig in den Graben gebracht wird, so dass der Halbleiterwafer durch Ausüben von Druck und Abkühlen des Wachses fixiert wird und ein Überschuss an Wachs den durch die Differenz der Durchmesser entstehenden Raum vollständig ausfüllt; und
Bewegen einer nicht strukturierten Fläche des Halbleiterwafers (103). entlang der Oberfläche einer Flächenplatte (107), der die Polierflüssigkeit zugeführt wird und an der der Halbleiterwafer fest angepresst wird.

Description

  • Die Erfindung betrifft ein Verfahren zum Polieren von Halbleitersubstraten (103) auf solche Weise, dass ein Reißen derselben verhindert wird.
  • Auf dem Gebiet der Halbleiterherstellung erfahren, während Herstellprozessen, dicke Substrate im Allgemeinen eine Verarbeitung zum Verhindern des Reißens von Halbleitersubstraten. Nach der Ausbildung von Mustern wird. die Rückseite jedes Substrats so poliert, dass die Substratdicke bestimmten Spezifikationen genügt. Während dieses Polierprozesses werden die Halbleitersubstrate unter Verwendung eines Wachses an kreisförmigen Quarzplatten befestigt. Jede dieser Quarzplatten wird ferner im Polierhalter montiert, der dazu verwendet wird, eine Belastung auf ein jeweiliges Halbleitersubstrat auszuüben. Der aus Quarz bestehenden Polierfläche einer Poliervorrichtung wird eine alkalische Polierflüssigkeit, die ein Poliermittel enthält, zugeführt, und ein fest gegen die Polierfläche gedrücktes Halbleitersubstrat wird poliert.
  • Der obige Prozess wird nachfolgend unter Verwendung der 5A und 5B erläutert. Diese Figuren sind Ansichten zum Erläutern eines Poliervorgangs für ein Halbleitersubstrat auf Grundlage einer einschlägigen Technik. Die 5A ist eine Draufsicht von einer Polierfläche her, und sie zeigt eine Quarzscheibe 120, an der die strukturierte Fläche eines Halbleitersubstrats 103 unter Verwendung eines Wachses 104 befestigt wird, und einen Polierhalter 105, an dem die Quarzscheibe 120 montiert wird. Die 5B ist eine Schnittansicht zum Erläutern eines Schnitts IV-IV' einer Polierhalteranordnung 100 und einer Quarzoberflächenplatte 107, wie sie während eines Poliervorgangs gesehen werden. Gemäß der 5A sind im Polierhalter 105 Gräben 105a mit Winkelabständen von 90° vorhanden. Gemäß der 5B wird eine ein Poliermittel enthaltende Polierflüssigkeit 106 der Oberfläche der Quarzflächenplatte 107 zugeführt, die sich um ihre nicht dargestellte Rotationsachse dreht. Auch der Polierhalter 105 wird durch einen nicht dargestellten Rotationsmechanismus um seine Achse gedreht, so dass das Halbleitersubstrat 103 poliert wird, während es sich um seine Achse dreht. Ein derartiges Polieren ist eine Kombination aus einem chemischen Polieren mit einer Polierflüssigkeit sowie einem mechanischen Polieren mit einem Poliermittel, und dieses Polierschema wird als CMP (chemisch-mechanisches Polieren) bezeichnet.
  • In JP-A-2004-71667 sind Lösungen für die folgenden Probleme in Zusammenhang mit der einschlägigen Technik gemäß Lösungsansätzen beschrieben, die von denen gemäß der Erfindung beschrieben sind.
  • In einem Abschnitt A in der oben erläuterten 5B existiert ein Raum, der während der Anfangsphase eines Poliervorgangs eine Höhe aufweist, die der Dicke eines einem Waferprozess zuzuführenden Substrats aufweist. Die Polierflüssigkeit 106 schmilzt, wenn sie dem Abschnitt A zugeführt wird, wiederholt das Wachs 104 zwischen dem Halbleitersubstrat 103 und der Quarzscheibe 120 auf, wodurch es aufgebraucht und dünner wird und seine Festigkeit durch den Poliervorgang abnimmt. Im Ergebnis verliert das Wachs seine Befestigungskraft, so dass sich das Halbleitersubstrat 103 leicht nach oben bewegen kann, wodurch seine äußere Fläche beschädigt wird. Das Substrat neigt auch zu Rissbildung, da es in chemischem Kontakt mit der Quarzflächenplatte 107 steht. Während der auf den Polierprozess folgenden Prozesse führt eine derartige Rissbildung zu einer weiteren Beschädigung des Halbleitersubstrats, oder es ergibt sich ein Schaden an einem Halbleiterchip.
  • Entsprechende Poliervorrichtungen und Verfahren sind aus US 6 517 422 B2 , JP 05-326 468 , JP 06-335 855 , JP 2003-285 263 und JP 03-129 823 bekannt.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Polierverfahren für ein Halbleitersubstrat zum Verhindern einer Beschädigung eines polierten Halbleitersubstrats, insbesondere einer Rissbildung während eines Poliervorgangs, wodurch es zu Schäden während folgender Prozesse kommen könnte, zu schaffen.
  • Diese Aufgabe ist durch die Verfahren gemäß dem unabhängigen Anspruch 1 gelöst. Die abhängigen Ansprüche betreffen bevorzugte Ausführungsbeispiele.
  • Die Spanneinrichtung verfügt über einen Kreisgraben, der geringfügig größer als der Durchmesser eines Halbleitersubstrats ist. Das Halbleitersubstrat wird durch Wachs an diesem Graben befestigt. Bei der bei der einschlägigen Technik verwendeten grabenfreien Spanneinrichtung beginnt das Wachs zwischen dem Halbleitersubstrat und der Spanneinrichtung zu schmelzen, so dass es beim Beginn eines Poliervorgangs herausfließt. Demgegenüber ist bei der Erfindung der genannte Graben vorhanden, der dafür sorgt, dass die in dem Graben befestigte Seite eines Halbleitersubstrats mit Wachs bedeckt ist, das dazu verwendet wird, das Halbleitersubstrat an der Spanneinrichtung zu befestigen, wodurch verhindert ist, dass das Wachs schmilzt und herausfließt.
  • Nun werden bevorzugte Ausführungsformen der Erfindung in Zusammenhang mit den beigefügten Zeichnungen beschrieben.
  • 1A, 1B sind Ansichten zum Erläutern einer Ausführungsform einer Polier-Spanneinrichtung;
  • 2A, 2B sind Ansichten zum Erläutern einer Ausführungsform eines erfindungsgemäßen Polierverfahrens;
  • 3A, 3B sind Ansichten zum Erläutern einer anderen Ausführungsform einer Polier-Spanneinrichtung;
  • 4 ist eine schematische Ansicht eines optischen Übertragungsmoduls; und
  • 5A, 5B sind Ansichten zum Erläutern eines Polierverfahrens gemäß einer einschlägigen Technik.
  • Bei den unten angegebenen Ausführungsformen wird als Beispiel für ein Halbleitersubstratmaterial Galliumarsenid, d. h. ein Verbindungshalbleiter, angegeben. Im Vergleich zu Silicium zeigen Verbindungshalbleiter, wie sie für Fotohalbleiter-Bauteile verwendet werden, wie Galliumarsenid (GaAs), Indiumphosphid (InP) und Galliumnitrid (GaN) die Eigenschaften geringer Härte und hoher Sprödigkeit. Der Polierprozess zum Erfüllen von Dickenspezifikationen wird nahe dem Ende einer Waferbearbeitung ausgeführt, so dass er den Wert eines Wafers weiter erhöht. Betreffend ein optisches Modul unter Verwendung eines Fotohalbleiters ergeben sich, da weitere Komponenten, wie sie während folgender Prozesse angebaut werden, einen hohen Kostenanteil einnehmen, große Schäden, wenn sich während der folgenden Prozesse im Halbleitersubstrat Risse zeigen.
  • Nachfolgend werden Ausführungsformen der Erfindung unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Die in den 1A und 1B dargestellte Ausführungsform einer Polier-Spanneinrichtung verfügt über eine Quarzscheibe mit einem Graben mit einer Tiefe von 100 μm und einem Durchmesser von 52,0 mm auf einer Fläche D der Scheibe. In diesem Fall benötigen eine Fläche B zum Befestigen eines zu polierenden Objekts sowie eine Fläche C zum Ausüben einer Belastung, während Kontakt mit einem Polierhalter besteht, eine hochgenaue Bearbeitung, da der Ebenheitsgrad dieser Flächen B und C Ungleichmäßigkeiten der auf die Ebene bezogenen Dicke des zu polierenden Objekts beeinflussen. Die Grabentiefe von 100 μm wird als Beispiel für den Fall angegeben, dass Spezifikationen für die Dicke nach dem Polieren eines Objekts erfüllt sind, die 100 ± 10 μm entsprechen. Da die Parallelität zwischen den Flächen D und B direkt die Dickengleichmäßigkeit des zu polierenden Objekts beeinflusst, ist auch eine hohe Anfangsgenauigkeit des Quarzmaterials selbst erforderlich.
  • Die 2A ist eine Draufsicht von einer Polierfläche her, und sie zeigt eine Quarz-Spanneinrichtung 101 mit einer Fläche B, an der eine strukturierte Fläche eines Galliumarsenid-Wafers 103 mit einer Dicke von 350 μm und einem Durchmesser von 50,8 mm unter Verwendung eines Wachses 104 befestigt wird, sowie einen Polierhalter 105, in dem die Quarz Spanneinrichtung 101 montiert wird. Die 2B ist eine Schnittansicht zum Erläutern eines Schnitts III-III' einer Polierhalteranordnung 200 und einer Quarzflächenplatte 107, wie während eines Poliervorgangs gesehen. Der Polierhalter 105 ist zwar in der 5B als integrierte Einheit dargestellt, jedoch ist er bei der vorliegenden Ausführungsform in einen Polierringabschnitt 105b und einen Belastungsabschnitt 105c unterteilt. Gemäß der 2B wird eine ein Poliermittel enthaltende Polierflüssigkeit 106 zur Oberfläche der Quarzflächenplatte 107 geleitet. Die Quarzflächenplatte 107 wird um ihre nicht dargestellte Rotationsachse gedreht, und auch der Polierhalter 105 selbst wird durch einen Rotationsmechanismus um seine Achse gedreht, so dass die Rückseite (nicht strukturierte Fläche) des Galliumarsenidwafers 103 poliert wird, wenn er sich um seine Achse dreht. Der Abstand zwischen der Quarz-Spanneinrichtung 101 und dem Belastungsabschnitt 105c wird durch einen durch eine nicht dargestellte Vakuumquelle ausgeübten Unterdruck fixiert. Der Belastungsabschnitt 105c verfügt über eine Masse von 10 bis 15 kg.
  • Bei der vorliegenden Ausführungsform beträgt der Durchmesser des Galliumarsenidwafers 103 50,8 mm, und der Durchmesser des Grabens in der Quarz-Spanneinrichtung beträgt 52,0 mm, so dass zwischen den beiden Abmessungen an einer Seite nur eine Differenz von 0,6 mm besteht. Wachs 104 wird durch Wärme verflüssigt und dann gleichmäßig in einen Graben im Inneren der Quarz-Spanneinrichtung gebracht, damit keine Blasen erzeugt werden. Als Nächstes wird der Galliumarsenidwafer, nachdem er durch eine Vakuumpinzette durch Unterdruck festgehalten und dann montiert wurde, durch Ausüben von Druck und Abkühlen des Wachses fixiert. Ein Überschuss an Wachs füllt den gesamten Raum aus, der der Durchmesserdifferenz von 0,6 mm auf einer Seite entspricht. Dadurch wird das sich bei der einschlägigen Technik ergebende Problem vermieden, nämlich ein Aufschmelzen und Herausfließen des Wachses zwischen dem Halbleitersubstrat und der Quarz-Spanneinrichtung.
  • So ist es möglich, eine Beschädigung des Halbleitersubstrats während eines Poliervorgangs zu verhindern, so dass es zu keiner Rissbildung und keinen Schäden während folgender Prozesse kommt.
  • Eine Beschädigung und Rissbildung werden auch unterdrückt, da die Seitenwände des Grabens auf solche Weise als Wände wirken, dass sie eine Rissbildung des durch das Polieren dünner gemachten Halbleitersubstrats verhindern.
  • Außerdem poliert bei der vorliegenden Ausführungsform die Polierflüssigkeit in ausgewählter Weise nur den Galliumarsenidwafer und nicht das Quarz. Daher kann die Dicke des Halbleitersubstrats leicht dadurch kontrolliert werden, dass Übereinstimmung zwischen der Grabentiefe der Quarz-Spanneinrichtung und Dickenspezifikationen des Substrats nach dem Poliervorgang hergestellt wird. Genauer gesagt, kann dadurch, dass klargestellt wird, dass die Durchmesserdifferenz (anders gesagt, die Niveaudifferenz) zwischen dem Galliumarsenidsubstrat und der Polier-Spanneinrichtung verschwunden ist, beurteilt werden, ob das Halbleitersubstrat vollständig poliert wurde. Bei der vorstehenden Beschreibung der Ausführungsform ist die Dicke des Wachses der Einfachheit der Beschreibung halber vernachlässigt. Tatsächlich kann die Dicke jedoch nicht vernachlässigt werden, und die Tiefe des Grabens muss den Dickenspezifikationen für das Substrat zuzüglich der Dicke des Wachses genügen.
  • Ferner ist es möglich, da die Quarz-Spanneinrichtung für den Fixiervorgang mit genauer Ebenheit hergestellt wird, Halbleitersubstrate zu erhalten, die im Wesentlichen frei von Ungleichmäßigkeiten der Dicke in der Ebene sind und die eine hochgenaue Ebenheit aufweisen müssen. Spezifikationen zur Substratdicke werden durch spezielle Eigenschaften optischer Elemente und das Layoutdesign zur Elementmontage bei folgenden Prozessen bestimmt.
  • Versuche zeigten, dass selbst dann, wenn für eine maximale Durchmessertoleranz von Halbleitersubstraten der Grabendurchmesserdifferenz der Quarz-Spanneinrichtung ungefähr 5 mm beträgt, es möglich ist, den Grabenabschnitt mit Wachs (bei z. B. einer Grabentiefe von 100 μm) aufzufüllen. Die bevorzugte Differenz beträgt jedoch 2 mm oder weniger.
  • Wachs ist hier nicht nur Bienenwachs, sondern ein beliebiges Wachs, wobei es nur erforderlich ist, dass es bei Raumtemperatur fest ist und durch Zuführen von Wärme in eine Flüssigkeit niedriger Viskosität überführt werden kann.
  • Bei der obigen Ausführungsform ist zwar ein Galliumarsenidwafer als Halbleitersubstrat angegeben, jedoch kann das Substrat von beliebigem anderem Typ sein, also z. B. ein Substrat aus einem anderen Verbindungshalbleiter oder ein Siliciumwafer. Obwohl als Flächenplatte eine solche aus Quarz angegeben wurde, kann es sich um ein Poliertuch handeln. Zwar ist als Spanneinrichtung zum Befestigen des Halbleitersubstrats ein Quarz-Spanneinrichtung angegeben, jedoch spielt die Materialart keine Rolle, wenn das Material nur gegen die verwendete Polierflüssigkeit korrosionsbeständig ist (d. h., wenn das Material gegen Korrosions/Polier-Einflüsse beständig ist). Z. B. kann Glas oder ein Keramikmaterial verwendet werden.
  • Die in den 3A und 3B dargestellte andere Ausführungsform einer Polier-Spanneinrichtung verfügt über vier Gräben mit jeweils einer Tiefe von 100 μm und einem Durchmesser von 26,6 mm in einer Fläche einer Quarzscheibe. Unter Verwendung dieser Quarz-Spanneinrichtung 102 können gleichzeitig vier Halbleitersubstrate mit jeweils einem Durchmesser von 25,4 mm poliert werden. Dabei ist es möglich, Schäden an den Halbleitersubstraten während des Poliervorgangs zu verringern, so dass möglichst keine Rissbildung auftritt und dadurch auch während folgender Prozesse keine Schäden auftreten.
  • Die 4 ist eine schematische Ansicht eines optischen Moduls 300 mit einem durch eine richtung durch ein erfindungsgemäßes Verfahren hergestellten Halbleiterbauteil. Dabei ist ein Galliumarsenidwafer, dessen Rückseite unter Verwendung des erfindungsgemäßen Verfahrens poliert wurde, dadurch als Laserdiodenchip 301 ausgebildet, dass er Vorgängen zum Metallisieren, Spalten und/oder dergleichen unterzogen wurde. Die Laserdiode 301 ist über eine Lötverbindung 304 mit einem Sockel 303 verbunden. Die Lichtemissionsposition der Laserdiode befindet sich auf deren strukturierter Fläche, und Licht wird durch eine nicht dargestellte Linse in optische Fasern 302 geleitet. Der Fehler der zentralen Position der optischen Fasern 302 muss innerhalb von ±3 μm einer zugehörigen Schwingungsposition liegen, und die Dickentoleranz der Laserdiode 301 ist auf ±10 μm einzustellen, um Einschränkungen betreffend die Dicke des Lots (nicht dargestellt) zum Befestigen der optischen Fasern 302 zu genügen.
  • Gemäß der Erfindung können, da ein Aufschmelzen und Herausfließen des Wachses zum Befestigen eines Halbleitersubstrats an einer Spanneinrichtung verhindert werden können, das Auftreten von Rissen im Halbleitersubstrat verhindert werden, so dass also dessen Außenfläche nicht beschädigt wird.

Claims (6)

  1. Verfahren zum Polieren eines Halbleiterwafers (103) mit den folgenden Schritten: Befestigen, unter Verwendung von Wachs (104), einer strukturierten Fläche des Halbleiterwafers in einem Graben einer Polier-Spanneinrichtung (101) mit Korrosionsbeständigkeit gegen eine Polierflüssigkeit, wobei der Graben über einen Durchmesser verfügt, der größer als der des Halbleiterwafers ist, wobei die Differenz der Durchmesser des Grabens und des Halbleiterwafers (103) maximal 5 mm beträgt, und wobei das Wachs (104) durch Wärme verflüssigt und dann gleichmäßig in den Graben gebracht wird, so dass der Halbleiterwafer durch Ausüben von Druck und Abkühlen des Wachses fixiert wird und ein Überschuss an Wachs den durch die Differenz der Durchmesser entstehenden Raum vollständig ausfüllt; und Bewegen einer nicht strukturierten Fläche des Halbleiterwafers (103). entlang der Oberfläche einer Flächenplatte (107), der die Polierflüssigkeit zugeführt wird und an der der Halbleiterwafer fest angepresst wird.
  2. Verfahren nach Anspruch 1, wobei der Durchmesser des Grabens in der Polier-Spanneinrichtung (101) um maximal 2 mm größer als der Durchmesser eines Halbleiterwafers (103) ist.
  3. Verfahren nach Anspruch 1, wobei der Halbleiterwafer (103) ein Verbindungshalbleiterwafer ist.
  4. Verfahren nach Anspruch 1, ferner mit folgendem Schritt: Kontrollieren der Dicke des Halbleiterwafers (103) nach dem Polieren entsprechend der speziellen Tiefe des Grabens.
  5. Verfahren nach Anspruch 4, wobei die Tiefe des Grabens im Wesentlichen der Summe aus der Dicke des Halbleiterwafers (103) nach dem Polieren gemäß Spezifikationen und der Dicke des Wachses (104) entspricht.
  6. Verfahren nach Anspruch 4, wobei aufgrund der Höhendifferenz zwischen dem Halbleiterwafer (103) und der Polier-Spanneinrichtung (101) beurteilt wird, ob der Poliervorgang abgeschlossen ist.
DE102005001259A 2004-05-06 2005-01-11 Polierverfahren für ein Halbleitersubstrat Expired - Fee Related DE102005001259B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004137067A JP2005322663A (ja) 2004-05-06 2004-05-06 半導体基板の研磨方法および研磨治具
JP2004-137067 2004-05-06

Publications (2)

Publication Number Publication Date
DE102005001259A1 DE102005001259A1 (de) 2005-12-01
DE102005001259B4 true DE102005001259B4 (de) 2011-02-17

Family

ID=35239980

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005001259A Expired - Fee Related DE102005001259B4 (de) 2004-05-06 2005-01-11 Polierverfahren für ein Halbleitersubstrat

Country Status (4)

Country Link
US (1) US7459397B2 (de)
JP (1) JP2005322663A (de)
KR (1) KR100625131B1 (de)
DE (1) DE102005001259B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100814033B1 (ko) * 2006-08-07 2008-04-18 (주) 비앤피 사이언스 왁스 결합 장치 및 이를 이용한 왁스 결합 방법
JP5545640B2 (ja) * 2010-05-11 2014-07-09 株式会社ディスコ 研削方法
KR101238904B1 (ko) * 2011-05-11 2013-03-12 (주)디나옵틱스 기판 연마장치
CN114800222B (zh) * 2022-05-13 2023-09-26 中锗科技有限公司 一种锗晶片双面抛光的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129823A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体基板のラッピング方法
JPH05326468A (ja) * 1992-05-21 1993-12-10 Kawasaki Steel Corp ウェーハの研磨方法
JPH06335855A (ja) * 1993-05-25 1994-12-06 Denki Kagaku Kogyo Kk 平行平面加工治具
US6517422B2 (en) * 2000-03-07 2003-02-11 Toshiba Ceramics Co., Ltd. Polishing apparatus and method thereof
JP2003285263A (ja) * 2002-03-28 2003-10-07 Kyocera Corp ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS531464A (en) 1976-06-28 1978-01-09 Nippon Telegr & Teleph Corp <Ntt> Bonding for crystal base
JPS61158145A (ja) 1984-12-28 1986-07-17 Toshiba Corp 半導体基板の加工方法
JPS61209878A (ja) 1985-03-12 1986-09-18 Sumitomo Electric Ind Ltd 研磨プレ−トへの半導体ウエ−ハの接着方法
JPH03256668A (ja) 1990-03-06 1991-11-15 Hitachi Cable Ltd 半導体ウェハ研磨用マウント板
JPH04305925A (ja) 1991-04-02 1992-10-28 Furukawa Electric Co Ltd:The 半導体ウエハの研磨方法
US5472566A (en) * 1994-11-14 1995-12-05 Gatan, Inc. Specimen holder and apparatus for two-sided ion milling system
JP3453977B2 (ja) 1995-12-28 2003-10-06 信越半導体株式会社 ウェーハの研磨装置
JPH10230455A (ja) 1997-02-17 1998-09-02 Nec Corp 研磨装置
JP3983887B2 (ja) * 1998-04-09 2007-09-26 沖電気工業株式会社 基板研磨用治具及び半導体ウエハの研磨方法
JP2001105307A (ja) 1999-09-30 2001-04-17 Kyocera Corp ウェハー研磨装置
JP2001257183A (ja) 2000-03-10 2001-09-21 Mitsubishi Materials Silicon Corp 半導体ウェーハの研磨方法
JP2003158104A (ja) 2001-11-22 2003-05-30 Disco Abrasive Syst Ltd 研磨装置
JP2004071667A (ja) 2002-08-02 2004-03-04 Toshiba Ceramics Co Ltd 研磨装置
KR100558196B1 (ko) * 2003-10-28 2006-03-10 삼성전자주식회사 투과전자현미경 검사용 시편을 고정시키기 위한 마운트 및이를사용하는 시편 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03129823A (ja) * 1989-10-16 1991-06-03 Toshiba Corp 半導体基板のラッピング方法
JPH05326468A (ja) * 1992-05-21 1993-12-10 Kawasaki Steel Corp ウェーハの研磨方法
JPH06335855A (ja) * 1993-05-25 1994-12-06 Denki Kagaku Kogyo Kk 平行平面加工治具
US6517422B2 (en) * 2000-03-07 2003-02-11 Toshiba Ceramics Co., Ltd. Polishing apparatus and method thereof
JP2003285263A (ja) * 2002-03-28 2003-10-07 Kyocera Corp ウェーハ研磨治具とその製造方法及びこれを用いたウェーハ研磨装置

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
JP 2003-2 85 263 A, i.d.F.d. elektr. Übersetzung
JP 2003285263 A, i.d.F.d. elektr. Übersetzung *

Also Published As

Publication number Publication date
KR100625131B1 (ko) 2006-09-20
US7459397B2 (en) 2008-12-02
KR20050107292A (ko) 2005-11-11
JP2005322663A (ja) 2005-11-17
DE102005001259A1 (de) 2005-12-01
US20050250334A1 (en) 2005-11-10

Similar Documents

Publication Publication Date Title
DE102017216895B4 (de) SiC-Waferherstellungsverfahren
DE102013219901B4 (de) Spanntisch
DE102006000719B4 (de) Waferunterteilungsverfahren
DE112004000768B4 (de) Verfahren zum Trennen eines plattenartigen Elements
DE69838071T2 (de) Halbleiterscheibengrosse integrierte optische elemente
DE102004025707B4 (de) Verfahren zum Teilen eines nicht-metallischen Substrats
DE102018210393B4 (de) Bearbeitungsverfahren für ein Substrat
DE102017201151B4 (de) Verfahren zum Bearbeiten eines Substrats
EP2605895B1 (de) Verfahren zur herstellung eines schichtverbunds aus einer lumineszenzkonversionsschicht und einer streuschicht
DE102016213248A1 (de) Verfahren zum dünnen Ausgestalten eines Wafers
DE102005021048A1 (de) Vorrichtung zum Stabilisieren eines Werkstücks bei einer Bearbeitung
DE102005001259B4 (de) Polierverfahren für ein Halbleitersubstrat
DE69206078T2 (de) Einsetz- und Verbindungstechnik.
AT520469B1 (de) Waferträgersystem, Waferträgervorrichtung, System mit einem Wafer und einer Waferträgervorrichtung sowie Maskenausrichter
DE102013208490A1 (de) Werkstückteilungsverfahren
DE102020200724B4 (de) Trägerplattenentfernungsverfahren
DE69904184T2 (de) Photonisches baulement mit integralem leiter und herstellungsverfahren
DE102019212840B4 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
DE102019212927A1 (de) Bearbeitungsverfahren für ein sic-substrat
DE102019212100B4 (de) Ablöseverfahren für trägerplatte
DE102015221485A1 (de) Waferbearbeitungsverfahren
DE69738191T2 (de) Verfahren für die Herstellung eines Fotodetektors mit integriertem Spiegel
DE102017203365B4 (de) Kameravorrichtung
WO2013120648A1 (de) Verfahren zum temporären verbinden eines produktsubstrats mit einem trägersubstrat
DE69220758T2 (de) Verfahren zur Anbringung mehrerer optischer Elemente

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/304 AFI20051017BHDE

R020 Patent grant now final

Effective date: 20110619

R082 Change of representative

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

R081 Change of applicant/patentee

Owner name: OCLARO JAPAN, INC., SAGAMIHARA, JP

Free format text: FORMER OWNER: OPNEXT JAPAN, INC., YOKOHAMA, KANAGAWA, JP

Effective date: 20150424

R082 Change of representative

Representative=s name: STREHL SCHUEBEL-HOPF & PARTNER MBB PATENTANWAE, DE

Effective date: 20150424

Representative=s name: PATENTANWAELTE STREHL, SCHUEBEL-HOPF & PARTNER, DE

Effective date: 20150424

R081 Change of applicant/patentee

Owner name: LUMENTUM JAPAN, INC., SAGAMIHARA, JP

Free format text: FORMER OWNER: OCLARO JAPAN, INC., SAGAMIHARA, KANAGAWA, JP

R082 Change of representative

Representative=s name: STREHL SCHUEBEL-HOPF & PARTNER MBB PATENTANWAE, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee