JP2005317941A - pn接合型化合物半導体発光素子、及びその製造方法 - Google Patents

pn接合型化合物半導体発光素子、及びその製造方法 Download PDF

Info

Publication number
JP2005317941A
JP2005317941A JP2005092802A JP2005092802A JP2005317941A JP 2005317941 A JP2005317941 A JP 2005317941A JP 2005092802 A JP2005092802 A JP 2005092802A JP 2005092802 A JP2005092802 A JP 2005092802A JP 2005317941 A JP2005317941 A JP 2005317941A
Authority
JP
Japan
Prior art keywords
conductive layer
compound semiconductor
layer
light emitting
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005092802A
Other languages
English (en)
Other versions
JP4689315B2 (ja
Inventor
Ryoichi Takeuchi
良一 竹内
Wataru Nabekura
亙 鍋倉
Takashi Udagawa
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Resonac Holdings Corp
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP2005092802A priority Critical patent/JP4689315B2/ja
Publication of JP2005317941A publication Critical patent/JP2005317941A/ja
Application granted granted Critical
Publication of JP4689315B2 publication Critical patent/JP4689315B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/49105Connecting at different heights
    • H01L2224/49107Connecting at different heights on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】 低抵抗で素子駆動電流を通流し易く、かつ外部への光の取り出し効率に優れたpn接合型の化合物半導体発光素子と、その製造方法を提供する。
【解決手段】 本発明は、n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層103を備えた積層構造体11と、積層構造体11を支持するための透光性の基材106とが接合されてなるpn接合型化合物半導体発光素子10において、積層構造体11にはn形またはp形の導電層105が備えられ、導電層105と基材106とが接合されており、導電層105が、硼素を含むIII−V族化合物半導体から構成されているものとする。
【選択図】 図2

Description

本発明は、燐化アルミニウム・ガリウム・インジウム(AlGaInP)混晶からなる発光層を備えた積層構造体を有するpn接合型の化合物半導体発光素子に関し、特に高い発光強度が得られるpn接合型の化合物半導体発光素子に関する。
緑色帯から赤色帯の光を出射する発光ダイオード(light-emitting diode:LED。以下、LEDとも言う。)として、n形またはp形の砒化ガリウム(GaAs)単結晶基板上に気相成長させて形成した燐化アルミニウム・ガリウム・インジウム混晶(組成式(AlGa1−XIn1−YP:0≦X≦1)層を発光層とするLEDが知られている(例えば、非特許文献1参照。)。
具体的には、GaAs基板上に、発光層として前記組成式中のYが0.5の燐化アルミニウム・ガリウム・インジウム混晶((AlGa1−X0.5In0.5P:0≦X≦1)層が備えられたLEDが利用されている。
(AlGa1−XIn1−YPからなる発光層を備えたLEDにおいて、高い発光強度を得るためには、素子を駆動させるための電流(素子駆動電流)を発光層の広範囲に拡散させ、かつ外部への光の取り出し効率を向上させる必要があり、電流拡散層や窓(window)層を発光層上に設けることが一般的となっている。
例えば、窓層は、発光層で発せられた光を透過して外部へ出射する機能を有し、この窓層として燐化ガリウム(GaP)からなる層が備えられたLEDが開示されている(特許文献1参照。)。
GaAs基板上に積層構造体が気相成長法によって形成されたLEDでは、GaAs基板が発光波長に対して不透明であるため、発光層から発せられた光のうち、LEDの上面からの出射光しか利用できず、外部への光の取り出し効率が低い問題があった。
そこで、GaAs基板上に形成された積層構造体に、発光波長に対して透明な基板を接合させた後に、積層構造体を気相成長させるために用いたGaAs基板を除去してLEDを製造する方法が提案されている。
この方法によって得られたLEDでは、発光波長に対して透明な基板が接合されたことによって、LEDの上面だけでなく、側面や下面からも光を出射でき、優れた光の取り出し効率が得られる。
このようなLEDの製造方法としては、例えば発光層を備えた積層構造体に、GaP、セレン化亜鉛(ZnSe)、炭化珪素(SiC)などの発光波長に対して透明な半導体基板を接合させて、LEDを製造する技術が知られている(例えば、特許文献2,3参照。
)。
また、インジウム・錫複合酸化膜(ITO)などの透光導電薄膜を介して、発光波長に対して透明なGaP基板を積層構造体に接合させてLEDを製造する技術も開示されている(例えば、特許文献4参照。)。
Y.Hosokawa、「ジャーナル オブ クリスタル グロース(Journal of Crystal Growth)」、(オランダ)、2000年、第221巻、p.652−656 米国特許第5008718号明細書 特許第3230638号公報 特開2001−244499号公報 特許第2588849号公報
しかしながら、特許文献4では、例えば発光波長に対して透明なGaP基板を、(AlGa1−XIn1−YPからなるクラッド層や電流拡散層などの積層構造体の最表層に接合する場合、830℃以上の高温で加熱する必要があることが開示されている(特許文献4の明細書段落[0007]参照。)。
また、特許文献2では、YAGレーザ光などの光を照射して加熱する手段を併用しない場合、発光波長に対して透明な半導体基板を積層構造体に接合させるために、300℃〜900℃で加熱することが適すると開示されている(特許文献2の明細書段落[0035]参照。)。
このような高温環境下では、積層構造体を構成する燐化アルミニウム・ガリウム・インジウム混晶((AlGa1−XIn1−YP)や砒化アルミニウム・ガリウム(組成式AlGaAs:0≦X,Y≦1、X+Y=1)などの易酸化性のアルミニウム(Al)を含むIII−V族化合物半導体が容易に酸化されてしまう。
このため、積層構造体と、この積層構造体に接合されたGaP基板などの透光性の基板との接合領域に、酸化物などからなる高抵抗層が生成し、素子を駆動させるための電流(素子駆動電流)を通流させる際に支障をきたす場合があった。
また、積層構造体には、発光層以外にも燐化アルミニウム・ガリウム・インジウム混晶((AlGa1−XIn1−YP)からなる層が備えられている場合があるが、この層には、通常、導電性を付与するために、亜鉛(Zn)やセレン(Se)などの熱拡散し易い不純物が添加されている。
透光性の基板を積層構造体に接合するために高温で加熱すると、亜鉛(Zn)やセレン(Se)などの熱拡散し易い不純物が発光層などへ拡散し、n形またはp形の発光層のキャリア濃度、しいてはLEDの順方向電圧(Vf)を変化させてしまう不都合が発生する場合があった。
更に特許文献4では、透光導電薄膜として、沃素・錫酸化物膜やカドミウム・錫酸化膜などの透明酸化物膜が挙げられるが、一般に、燐化アルミニウム・ガリウム・インジウム混晶((AlGa1−XIn1−YP)などのIII−V族化合物半導体とのオーミック(Ohmic)接触性を安定して確保することが難しい。
従って、前記透明酸化物膜を介在させて、サファイア(α−Al単結晶)、ガラス、二酸化チタン(TiO)、酸化マグネシウム(MgO)などの透光性に優れた透明基板を積層構造体に接合しても、得られたLEDでは、透明基板を介して素子駆動電流を積層構造体に広範囲に拡散して流通させることが難くなる問題点がある。
本発明は、上記の従来技術の問題点を克服すべくなされたもので、低抵抗で素子駆動電流を通流し易く、かつ外部への光の取り出し効率に優れたpn接合型の化合物半導体発光素子と、その製造方法を提供するものである。
即ち、本発明は、(1)n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層を備えた積層構造体と、該積層構造体を支持するための透光性の基材とが接合されてなるpn接合型化合物半導体発光素子において、前記積層構造体にはn形またはp形の導電層が備えられ、該導電層と前記基材とが接合されており、前記導電層が、硼素を含むIII−V族化合物半導体から構成されていることを特徴とするpn接合型化合物半導体発光素子である。
(2)前記導電層の室温での禁止帯幅が、前記発光層の室温での禁止帯幅よりも大きいことを特徴とする(1)に記載のpn接合型化合物半導体発光素子である。
(3)前記導電層が、不純物を故意に添加していないアンドープの硼素を含むIII−V族化合物半導体から構成されていることを特徴とする(1)又は(2)に記載のpn接合型化合物半導体発光素子である。
(4)前記導電層が、砒素と硼素とを含むIII−V族化合物半導体から構成されていることを特徴とする(1)乃至(3)の何れか1項に記載のpn接合型化合物半導体発光素子である。
(5)前記導電層が、燐と硼素とを含むIII−V族化合物半導体から構成されていることを特徴とする(1)乃至(4)の何れか1項に記載のpn接合型化合物半導体発光素子である。
(6)前記導電層が、燐化硼素から構成されていることを特徴とする(5)に記載のpn接合型化合物半導体発光素子である。
(7)前記導電層が、双晶を内在する硼素を含むIII−V族化合物半導体から構成されていることを特徴とする(1)乃至(6)の何れか1項に記載のpn接合型化合物半導体発光素子である。
(8)前記双晶の双晶面が、硼素を含むIII−V族化合物半導体の(111)格子面であることを特徴とする(7)に記載のpn接合型化合物半導体発光素子である。
(9)結晶基板上に、下部クラッド層、n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層、上部クラッド層、硼素を含むIII−V族化合物半導体からなるn形またはp形の導電層を順次積層して積層構造体を形成する工程と、前記導電層に透光性の基材を接合する工程を有することを特徴とするpn接合型化合物半導体発光素子の製造方法である。
(10)前記導電層に透光性の基材を接合した後に、前記結晶基板を除去することを特徴とする(9)に記載のpn接合型化合物半導体発光素子の製造方法である。
(11)前記導電層を形成する際、層厚が10nmから25nmの範囲に到達するまでは、毎分20nm以上、30nm以下の成長速度で結晶成長させた後、成長速度を毎分20nm未満として所望の層厚が得られるまで、結晶成長を行い、導電層を形成することを特徴とする(9)又は(10)に記載のpn接合型化合物半導体発光素子の製造方法である。
本発明のpn接合型化合物半導体発光素子によると、導電層が、硼素を含むIII−V族化合物半導体から構成されたことによって、良好な密着性をもって導電層と透光性の基材とが接合されたpn接合型化合物半導体発光素子が実現できる。また、導電層上には、オーミック電極を安定して形成できる。
これにより、低抵抗で素子駆動電流を通流し易く、かつ外部への光の取り出し効率に優れたpn接合型化合物半導体発光素子を実現できる。
また、導電層の室温での禁止帯幅が、前記発光層の室温での禁止帯幅よりも大きいことによって、発光層から出射される光を透光性の基材側に低損失で透過できる。これにより高い発光強度が得られる。
導電層が、不純物を故意に添加していないアンドープの硼素を含むIII−V族化合物半導体から構成されたことによって、添加された不純物が発光層などへ拡散してpn接合型化合物半導体発光素子の順方向電圧などを変化させてしまうことがなく、低い順方向電圧が得られる。
導電層が、砒素と硼素とを含むIII−V族化合物半導体から構成されたことによって、この導電層上に、オーミック接触性に優れる電極を形成できる。このため、低い順方向電圧が得られる。
導電層が、燐と硼素とを含むIII−V族半導体や、砒素と硼素とを含むIII−V族化合物半導体の砒化燐化硼素から構成されたことによって、広い禁止帯幅が得られ、発光層から出射される光を透光性の基材側に更に低損失で透過できる。これにより更に高い発光強度が得られる。
導電層が、双晶を内在する硼素を含むIII−V族化合物半導体から構成されたことによって、導電層と下地層との格子ミスマッチが緩和され、結晶性に優れた導電層が得られ、更に低抵抗で、光の取り出し効率に優れたpn接合型化合物半導体発光素子を実現できる。
本発明のpn接合型化合物半導体発光素子の製造方法によると、硼素を含むIII−V族化合物半導体からなるn形またはp形の導電層を、積層構造体と透光性の基材との接合層として形成することによって、YAGレーザ光などの光を照射して加熱する手段を併用しなくとも、低温に於いて、良好な密着性をもって導電層と透光性の基材とを接合させることができる。
これより、従来のように、導電層が燐化ガリウムなどから構成され、透光性の基材と導電層とを高温度で接合する場合のように、酸化物などからなる高抵抗層が生成したり、積層構造体を構成する層に添加された不純物が熱拡散することを抑制できる。また、導電層上には、オーミック電極を安定して形成できる。
これにより、低抵抗で素子駆動電流を通流し易く、かつ外部への光の取り出し効率に優れたpn接合型化合物半導体発光素子を製造できる。
また、導電層と透光性の基材とを接合した後に、結晶基板を除去することによって、これにより、結晶基板による光の吸収がなく、外部への光の取り出し効率に優れたpn接合型化合物半導体発光素子を製造できる。
層厚が10nmから25nmの範囲に到達するまでは、毎分20nm以上、30nm以下の成長速度で結晶成長させた後、成長速度を毎分20nm未満として所望の層厚が得られるまで、結晶成長を行い、導電層を形成することによって、導電層内に双晶を内在させることができ、結晶性に優れた導電層を形成できる。
更に、成長速度を毎分20nm未満として所望の層厚が得られるまで、結晶成長を行うことによって、表面の平滑性に優れた導電層を形成できる。このため、優れた密着性で導電層と透光性の基材とを接合することができる。
[pn接合型化合物半導体発光素子]
本発明のpn接合型の化合物半導体発光素子は、n形またはp形の燐化アルミニウム・ガリウム・インジウム(組成式(AlGa1−X0.5In0.5P:0≦X≦1)からなる発光層を備えた積層構造体と、この積層構造体を支持するための透光性の基材とから構成されている。積層構造体には、透光性の基材との接合層として、硼素を含むIII−V族化合物半導体から構成され、導電形がn形またはp形の導電層が備えられており、この導電層と透光性の基材とが接合されている。
積層構造体は、pn接合型ダブルヘテロ(DH)接合構造を有するものであり、例えばp形の亜鉛(Zn)ドープ(Al0.7Ga0.30.5In0.5Pなどの下部クラッド層、p形のアンドープの(Al0.4Ga0.60.5In0.5Pなどの発光層、n形のセレン(Se)ドープ(Al0.7Ga0.30.5In0.5Pなどの上部クラッド層が順次積層されたものなどが挙げられる。
この積層構造体の導電層に、一方の極性のオーミック電極が設けられ、積層構造体のうち、発光層を介して導電層とは反対側に位置する構成層(例えば緩衝層やクラッド層)に、他方の極性のオーミック電極が設けられている。
これにより、双方の極性のオーミック電極間に順方向に素子駆動電流が流通されると、発光層から光が放射できるようになっている。
例えば、積層構造体が、n形の(AlGa1−XIn1−YPからなる下部クラッド層、発光層、p形の(AlGa1−XIn1−YPからなる上部クラッド層、p形の燐化硼素からなる導電層が順次積層されたものである場合、導電層にp形のオーミック電極(正極)が設けられ、下部クラッド層にn形のオーミック電極(負極)が設けられてpn接合型の化合物半導体発光素子となる。
本発明の要旨となる導電層と透光性の基材について、以下に詳細に説明する。
導電層は、硼素を含むIII−V族化合物半導体から構成されている。
ここで、本明細書中、「硼素を含むIII−V族化合物半導体」とは、硼素(B)を構成元素として含むIII−V族化合物半導体であり、例えば、組成式BαAlβGaγIn1−α−β−γ1−δAsδ(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0≦δ<1で表される化合物や、組成式BαAlβGaγIn1−α−β−γ1−δδ(0<α≦1、0≦β<1、0≦γ<1、0<α+β+γ≦1、0≦δ<1)で表される化合物などが挙げられる。
硼素を含むIII−V族化合物半導体の混晶を構成する元素の種類がより多種に及ぶと、組成比の安定した良質の混晶層を形成することがより困難となる(寺本 巌著、「半導体デバイス概論」、1995年3月30日、(株)培風館発行初版、p.24参照。)。
このため、上記の組成式で表される硼素を含むIII−V族化合物半導体として、構成元素種が3以下のものが好ましく、これにより組成比の安定した良質の層が形成される。
特に、導電層としては、アルミニウム(Al)などの易酸化性の元素が構成元素として含まれておらず、かつ燐(P)又は砒素(As)と、硼素とを構成元素として含むIII−V族化合物半導体から構成された層が好ましい。アルミニウム(Al)などの易酸化性の元素が構成元素として含まれていないことによって、優れた耐酸化性が得られ、発光素子を製造する際などに導電層が加熱されても酸化物などからなる高抵抗層が生成し難く、高抵抗層の生成によって導電性が低下することを抑制できる。
アルミニウム(Al)などの易酸化性の元素が構成元素として含まれておらず、かつ燐と硼素とを含むIII−V族化合物半導体(以下、燐化硼素系半導体とも言う。)としては、例えば、単量体の燐化硼素(BP)、組成式BαGaγP(0<α≦1、0≦γ<1)で表される燐化硼素・ガリウム、組成式BαIn1−αP(0<α≦1)で表される燐化硼素インジウム、組成式BP1−δδ(0≦δ<1)で表される窒化燐化硼素などの複数のV族元素を含む混晶などが挙げられる。
燐化硼素系半導体では、燐が含有されたことによって優れた耐熱性が得られるため、導電層の耐酸化性を向上させることができる。
アルミニウム(Al)などの易酸化性の元素が構成元素として含まれておらず、かつ砒素と硼素とを含むIII−V族化合物半導体(以下、砒化硼素系半導体とも言う。)としては、例えば、組成式BP1−δAsδ(0≦δ<1)で表される砒化燐化硼素などが挙げられる。
このような砒化硼素系半導体から構成された導電層では、硼素とV族構成元素として燐(P)のみとを含むIII−V族化合物半導体から構成された導電層に比べて低抵抗であり、順方向電圧を低く抑えることができる。
導電層内の硼素原子の濃度(含有量)は、特に限定されず、pn接合型の化合物半導体発光素子の用途、発光波長などに応じて適宜調整される。例えば導電層としては、硼素を添加(ドーピング)したIII−V族化合物半導体などのように、硼素を構成元素として多量に含んでいない層であっても構わない。
硼素原子濃度が1×1019cm−3未満の場合、充分な耐酸化性を有する導電層を安定して形成することが難しくなる。このため、後述するpn接合型の化合物半導体発光素子の製造工程において、導電層と透光性の基材とを接合する際、例えば、水素(H)、窒素(N)、及びアルゴン(Ar)などの不活性ガス雰囲気などの酸素を含まない雰囲気中で行うことが好ましい。
導電層の伝導形は、導電層と接する積層構造体の構成層、すなわち導電層を形成する際の下地層となる層の伝導形に合致させることが望ましい。
また、導電層は低抵抗であることが望ましい。具体的には、導電層の室温でのキャリア濃度が1×1019cm−3以上であり、抵抗率が5×10−2Ω・cm以下であることが好ましい。導電層の層厚は、50ナノメータ(単位:nm)以上、5000nm以下とするのが適する。
この様な膜厚を有する低抵抗の導電層は、発光層からの発光を外部へ透過するための窓(window)層や電流拡散層等として予め、積層構造体に備えられていても構わない。
また、導電層の室温での禁止帯幅は、発光層の室温での禁止帯幅よりも大きいことが好ましく、これにより導電層では、発光層で発せられた光をほとんど吸収せずに透明な基材へと導出でき、優れた光の取り出し効率が得られる。このため、高い光強度の光を出射できる発光素子が実現できる。
ここで、硼素を含むIII−V族化合物半導体(導電層)の禁止帯幅は、吸収係数の光子エネルギー(=h・ν)依存性や、屈折率(n)及び消衰係数(k)の積値(=2・n・k)の光子エネルギー依存性などから求められる。
導電層が、燐化硼素系半導体や、砒化硼素系半導体の砒化燐化硼素から構成されている場合、広い禁止帯幅(wide bandgap)が得られる。
特に、単量体の燐化硼素からなる導電層が好ましく、室温での禁止帯幅が2.8eV以上で5.0eV以下の広い禁止帯幅が得られる。例えば、MOCVD法に依り、単量体の燐化硼素からなる導電層を形成する際、形成速度を毎分2nm以上で30nm以下の範囲に設定すると、室温での禁止帯幅が2.8eV以上の導電層が得られる。
室温での禁止帯幅が5.0eVよりも大きい場合、発光層或いはクラッド層などとの障壁差が大きくなり、pn接合型の化合物半導体発光素子の順方向電圧或いは閾値電圧を低く抑えることが困難となるため、好ましくない。
例えば、赤色発光用のpn接合型の化合物半導体発光素子として、発光層が組成式(AlGa1−XIn1−YPで表される燐化アルミニウム・ガリウム・インジウムからなり、その室温での禁止帯幅が2.0エレクトロンボルト(以下eVと示す。)である場合、導電層としては、室温での禁止帯が2.3eVの砒化燐化硼素(BP1−δAsδ:0≦δ<1)が適用できる。
導電層が、燐化硼素系半導体又は砒化硼素系半導体から構成されている場合、この導電層を構成する半導体は、不純物を故意に添加しない、所謂、アンドープ(undope)であることが好ましい。
組成式AlGaAs(0≦X,Y≦1、X+Y=1)で表される砒化アルミニウムや、組成式AlGaInP(0≦X,Y、Z≦1、X+Y+Z=1)で表される燐化アルミニウム・ガリウム・インジウムなどの従来の半導体材料に比べて、燐化硼素系半導体や砒化硼素系半導体は、イオン(ion)結合性が小さく、アンドープであっても、低抵抗で、かつ大きな禁止帯幅が得られる。
例えば、燐化硼素系半導体の一例として単量体の燐化硼素(BP)を用いることによって、アンドープ状態で1019cm−3〜1020cm−3の高キャリア濃度の導電層が簡便に得られる。
従来では、導電層として、不純物を故意に添加(ドーピング)した亜鉛(Zn)ドープGaPなどからなる層が備えられている場合があった。このような導電層が備えられた発光素子では、導電層から拡散して来る不純物(亜鉛)に因り、発光層のキャリア濃度や伝導形が変化し、所望の電圧値とは異なる順方向電圧(Vf)が印加されたり或いは所望の波長とは異なる波長の光が発光される場合があった。
これに対して、アンドープの燐化硼素系半導体や砒化硼素系半導体から構成された導電層が備えられた場合、アンドープであるため、導電層と接する積層構造体の構成層、しいては発光層へ導電層から拡散する不純物量を低減でき、不純物の外部拡散に因る発光層の性質の変性を抑制できる。更に低抵抗であるため、素子駆動電流を発光層に拡散し易くなる。
従って、このようなアンドープでありながら低抵抗であり、且つ、広い禁止帯幅の硼素を含むIII−V族化合物半導体層は、不純物の外部拡散に因り、(AlGa1−XIn1−YP発光層の性質を変性させないクラッド(clad)層や、素子を駆動させるための素子駆動電流を発光層に拡散させる作用を担う電流拡散層として、好適に利用できる。また、広い禁止帯幅を有する硼素を含むIII−V族化合物半導体層は、また、発光層からの光を、基材を通して外部へ出射させるための光透過層としても応用できる。
このため積層構造体には、クラッド層や電流拡散層として、前記したアンドープでありながら低抵抗であり且つ広い禁止帯幅の硼素を含むIII−V族化合物半導体からなる層や、光透過層として、広い禁止帯幅を有する硼素を含むIII−V族化合物半導体からなる層などが備えられていても構わない。
また、導電層は、双晶を内在していることが好ましい。
導電層と接する積層構造体の構成層、すなわち導電層を形成する際の下地層となる層と導電層との接合界面の近傍の領域に双晶が形成されている場合、この双晶によって下地層と導電層との格子ミスマッチを緩和でき、ミスフィット転位の少ない硼素を含むIII−V族化合物半導体からなる導電層を形成できる。
特に、双晶の双晶面が、硼素を含むIII−V族化合物半導体の(111)格子面であることが更に好ましく、これにより更に下地層と導電層との格子ミスマッチを緩和できる。
次に、積層構造体を支持するための透光性の基材について説明する。
この透光性の基材は、発光波長に対して透明な材料から構成されたものである。透光性の基材としては、導電層の伝導形や構成材料に拘らず、ガラス材料から構成されたものが好適である。
ガラス材料としては、例えば、シリカガラス(吉澤 四郎他著、工業化学基礎講座5「無機工業化学」、(株)朝倉書店、昭和48年2月25日発行、6版、p.169参照。
)、ソーダ石灰ガラスなどの珪酸塩ガラス(上記の「無機工業化学」、p.205〜206参照。)、シリカの一部を酸化硼素で置換した硼珪酸ガラス(上記の「無機工業化学」、p.207参照。)などの非晶質ガラスである。具体的には、96%シリカガラスなどが挙げられる。
特に、透光性の基材としては、硼珪酸ガラス(上記の「無機工業化学」、p.208参照。),ガラスセラミック類などの熱膨張率の小さいガラス材料から構成されたものが好ましく、これにより透光性の基材とこの透光性の基材に接合された積層構造体との間に生じる熱応力を低減できる。このため、例えば発光層として(AlGa1−X0.5In0.5Pからなる層が備えられた発光素子であっても、熱応力によって積層構造体に亀裂などが発生し難く優れた熱安定性が得られる。
また、透光性の基材の屈折率は、硼素を含むIII−V族化合物半導体の屈折率よりも小さいことが好ましい。具体的には透光性の基材の屈折率は、1.3以上で2.0未満が好ましく、更に好ましくは1.5以上で1.8以下である。
組成式(AlGa1−XIn1−YPで表される発光層から発光可能な波長であるナトリウム(Na)のd線(587nm)に対して、屈折率が1.5〜1.8の透光性の基材としては、例えば、クラウン(K)、ホウケイクラウン(BK)、バリウムクラウン(BaK)、フリント(F)、バリウムフリント(BaF)、ランタンクラウン(LaK)、ランタンフリント(LaF)系ガラスなどの光学ガラス類からなるものを例示できる(例えば、上記の「無機工業化学」、p.214参照。)。
また、透光性の基材としては、ガラス材料からなるもの以外に、組成式(AlGa1−XIn1−YPで表される発光層から発せられる光に対して透光性を有し、発光層からの光を吸収せずに透過できる材料からなるものが挙げられる。
例えば、酸化亜鉛(ZnO),硫化亜鉛(ZnS),セレン化亜鉛(ZnSe)などのII―VI族化合物半導体、立方晶3C型,六方晶4H,六方晶6H型,15R型の炭化珪素(SiC)、サファイア(α−Al単結晶)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)などの材料からなる透光性の基材を例示できる。
GaNやZnSeなどの導電性を有する材料からなる透光性の基材では、この透光性の基材の伝導形が、導電層の伝導形と一致していることが望ましい。
[pn接合型化合物半導体発光素子の製造方法]
まず、結晶基板上に、下部クラッド層、n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層、上部クラッド層、硼素を含むIII−V族化合物半導体からなるn形またはp形の導電層を順次積層して積層構造体を形成する。
結晶基板としては、珪素(Si)結晶、サファイア(α−Al単結晶)、六方晶または立方晶の炭化珪素(SiC)、窒化ガリウム(GaN)、砒化ガリウム(GaAs)などの結晶基板、あるいはこれら結晶基板上にIII−V族半導体層などが下地層として形成されたものなどが挙げられる。
下部クラッド層、発光層、上部クラッド層を形成する方法としては、常法のMOCVD(有機金属化学的気相堆積)法などの気相成長手段などが挙げられる。なお、結晶基板上に、砒化ガリウム(GaAs)などのIII−V族半導体からなる緩衝層を形成した後に各層を形成しても構わない。
そして、ハロゲン(halogen)法、ハイドライド(hydride;水素化物)法やMOCVD(有機金属化学的気相堆積)法などの気相成長手段に依り、上部クラッド層上に、硼素を含むIII−V族化合物半導体からなる導電層を形成する。また、導電層の形成方法としては、分子線エピタキシャル法も適用できる(J.Solid State Chem.,1997年、133巻、p.269〜272参照。)。
例えば、p形又はn形の単量体の燐化硼素(BP)からなる導電層の形成方法としては、トリエチル硼素(分子式:(CB)とホスフィン(分子式:PH)を原料として用いた常圧(略大気圧)或いは減圧MOCVD法が適用できる。
p形の単量体の燐化硼素(BP)からなる導電層を形成する場合、形成温度は1000℃〜1200℃が適する。また形成時の原料供給比率(V/III比率、例えばPH/(CB)は10〜50が適する。
また、n形の単量体の燐化硼素(BP)からなる導電層を形成する場合、形成温度は700℃〜1000℃が適する。またV/III比率は、200以上、更に好ましくは400以上が適する。
更に、形成温度、V/III比率に加えて、形成速度を精密に制御することによって、室温でも大きな禁止帯幅を有する燐化硼素系半導体からなる導電層を形成できる。
例えば、MOCVD法に依り、単量体の燐化硼素からなる導電層を形成する場合、形成速度を毎分2nm以上で30nm以下とすることによって、室温での禁止帯幅が2.8eV以上の導電層層を形成できる。
導電層を形成する際、以下に示されたように成長初期の結晶成長速度を速くすることによって、結晶性に優れた導電層を形成できる。
導電層を構成する硼素を含むIII−V族化合物半導体として、燐化硼素を例示すると、立方晶閃亜鉛鉱結晶型の燐化硼素の格子定数は、0.454nmである。また、立方晶閃亜鉛鉱結晶型の砒化硼素(BAs)の格子定数は、0.477nmである。従って、発光層やクラッド層をなす(AlGa1−XIn1−YPとは格子定数が一致しない。
例えば、燐化ガリウム(GaP)の格子定数は、0.545nmであり、(AlGa1−XIn1−YPと燐化硼素との格子ミスマッチは、燐化ガリウム(GaP)を基準とすると、約16.7%に達する。
このような格子ミスマッチの大きなクラッド層などの層上に、燐化硼素などの硼素を含むIII−V族化合物半導体からなる導電層を堆積して形成する場合、成長初期に於ける成長速度を速くして結晶成長させると、結晶性に優れた良質の導電層が得られる。
例えば、アンドープの(Al0.5Ga0.50.5In0.5Pからなるクラッド層などの層上に、アンドープの燐化硼素からなる導電層を700℃以上で950℃以下の温度で形成する場合、成長初期の成長速度は、毎分20nm以上で30nm以下が適する。
ここで、成長速度とは、導電層の鉛直方向の層厚を、その厚さの層を得るに要した時間で除した数値である。
上記のような速い成長速度での成膜は、層厚が10nmから25nmの範囲に到達するまでとする。そして、成長速度を毎分20nm未満となるように遅くした条件で所望の層厚が得られるまで、結晶成長を行い、導電層を形成する。
所望の層厚が得られる迄、毎分30nmを超える成長速度で導電層を形成した場合、導電層の表面は、平坦性に欠ける乱雑なものとなり、後述する透光性の基材に対して十分な密着性が得られず、好ましくない。
AlGaAs(0≦X,Y≦1、X+Y=1)などからなるクラッド層などの層上に、上記のような速い成長速度で、導電層を構成する硼素を含むIII−V族化合物半導体を成長させることによって、接合層のうち、クラッド層などの層との接合界面近傍の内部領域に双晶(twin)を生成させることができる。
導電層のうち、クラッド層などの層との接合界面近傍の領域に生成した双晶は、クラッド層などの層との格子ミスマッチを緩和する作用を有し、ミスフィット転位の少ない導電層を形成できる。
特に、硼素を含むIII−V族化合物半導体の(111)格子面を双晶面とする双晶を生成させることによって、更に格子のミスマッチを緩和させることができる。
上記した成長初期の成長速度を毎分20nm以上で30nm以下とすることによって、特に、(111)格子面を双晶面とする双晶を発生させることができる。
以上のようにして、導電層を透光性の基材との接合層とする積層構造体を形成する。
次に、以下に示された方法によって、積層構造体の導電層と透光性の基板とを接合する。
透光性の基材として、酸化亜鉛(ZnO),硫化亜鉛(ZnS),セレン化亜鉛(ZnSe)などのII―VI族化合物半導体、立方晶3C型,六方晶4H,六方晶6H型,15R型の炭化珪素(SiC)、サファイア(α−Al単結晶)、窒化ガリウム(GaN)、窒化アルミニウム(AlN)などの単結晶から構成されたものを用いる場合、導電層と透光性の基材との結晶の格子面間隔の差異(ミスマッチ)ができるだけ小さくなるように接合することが好ましい。これにより、接合層と透光性の基材とを接合する際に、発光層に加わる応力を低減できる。
例えば、単量体の燐化硼素(格子定数=0.454nm)の(110)格子面の面間隔は0.320nmである。また、ウルツ鉱結晶型の窒化ガリウムのa軸格子定数は0.319nmである。従って、単量体の燐化硼素からなる導電層と、(0001)格子面の窒化ガリウムからなる透光性の基材とを接合する場合、透光性の基材を構成するGaNのa軸に対して、接合層を構成する単単量体の燐化硼素の(110)格子面が平行となるように位置決めしながら例えば450℃に加熱して接合する。
透光性の基材として、ガラス材料から構成されたものを用いる場合、導電層と透光性の基材との接合方法として、陽極接合手段が適用できる。
陽極接合手段で導電層と透光性の基材とを接合する場合、ガラス板などの透光性の基材に印加する負(−)の電圧は、100ボルト(V)以上で1200V以下が好適である。
印加電圧が高いほど、接合が容易になるが、歩留まりが低下する。このため、印加電圧は200V〜700Vが好ましく、更に好ましくは300V以上で500V以下である。
陽極接合手段で導電層と透光性の基材とを接合する際、導電層や透光性の基材を加熱しながら導電層と透光性の基材とを接合することが好ましく、これにより更に容易に接合できる。
加熱温度としては、200℃以上で700℃以下が適する。接合する際の加熱温度を高くするほど、導電層と透光性の基材に印加する電圧を低くする必要がある。
陽極接合手段に依って、導電層と透光性の基材とを接合する場合、透光性の基材としては、アルカリ成分を含むガラスからなるものが好ましい。例えば、ソーダ石灰ガラスなどの珪酸塩ガラスなどが挙げられる。
また、硼珪酸ガラスは、構成成分として硼素を含むため、同じく硼素を構成元素として含むIII−V族化合物半導体層との密着性に優れる。ガラス材料からなる基材の厚さは0.1mm以上で1.0mm以下が適する。
また、導電層と透光性の基材とは、導電性の酸化物粉を含む導電性液状体(ペーストやゲル)を用いて接着して接合することもできる。
例えば、酸化インジウム・錫複合酸化物を含む導電性ゲル状体を用いて、ゾル・ゲル手段で導電層と透光性の基材とを接着して接合できる。
なお、発光層から発せられた光を充分に透過できる広い禁止帯幅を有する導電層が備えられている場合、発光層からの光を反射できる金属材料からなる被膜を導電層又は透光性の基材の接合面に形成した状態で、導電層と透光性の基材とを導電性ペーストで接着して接合しても構わない。
例えば、導電層に、白金(Pt)、イリジウム(Ir)やロジウム(Rh)などの白金族6元素(「ダフィー 無機化学」、(株)廣川書店、昭和46年4月15日発行、5版、249頁参照)、銀(Ag)、クロム(Cr)などの金属材料を被着して金属皮膜を形成する。そして、金属皮膜が形成された面をガラスなどからなる透光性の基材に対向させた状態で導電層と透光性の基材とを導電性ペーストで接合する。このように、導電層又は透光性の基材の接合面に、光を反射する金属皮膜を形成することによって、高い光強度の発光が可能なフリップマウント型のpn接合型化合物半導体発光素子を製造できる。
そして、導電層に一方の極性のオーミック電極を形成し、また積層構造体のうち、発光層を介して導電層とは反対側に位置する構成層(例えば緩衝層やクラッド層)に、他方の極性のオーミック電極を形成する。このオーミック電極の形成方法としては、公知のスパッタ法や蒸着法などが適用できる。
例えば、積層構造体が、n形の(AlGa1−XIn1−YPからなる下部クラッド層、発光層、p形の(AlGa1−XIn1−YPからなる上部クラッド層、p形の燐化硼素からなる導電層が順次席層されたものである場合、導電層上にp形オーミック電極(正極)を形成する。また、発光層を介して導電層とは反対側に位置する構成層、すなわち下部クラッド層にn形オーミック電極(負極)を形成する。
燐化硼素系半導体や砒化硼素系半導体などからなるn形の導電層上には、金(Au)・ゲルマニウム(Ge)合金などの金(Au)合金などを用いることによってn形オーミック電極を形成できる。
燐化硼素系半導体や砒化硼素系半導体などからなるp形の導電層上には、従来のニッケル(Ni)単体(ドイツ(旧西ドイツ)特許第1162486号参照)、或いはその合金、金(Au)・亜鉛(Zn)や金(Au)・ベリリウム(Be)合金などを用いることによってp形オーミック電極を形成できる。
また、オーミック電極として重層構造のものを形成する場合、最上層には、結線(bonding)が容易に行えるように、金(Au)またはアルミニウム(Al)を用いることが好適である。また、例えば、3層の重層構造のオーミック電極を形成する場合、底面部と最上層との中間に設ける中間層には、チタン(Ti)、モリブデン(Mo)などの遷移金属、或いは白金(Pt)を用いる。
このように、導電層と透光性の基板とを接合した後に、オーミック電極を形成することによってpn接合型化合物半導体発光素子を得るが、本発明では、導電層と透光性の基材とを接合した後に、積層構造体を気相成長させて形成するために用いた結晶基板を除去することが好ましい。これにより、外部への光の取り出し効率に優れたpn接合型化合物半導体発光素子を製造できる。
特に、結晶基板が、GaAs基板などのように禁止帯幅が小さく、発光層からの光を吸収してしまうものである場合、この結晶基板を除去することによって、高い発光強度のpn接合型化合物半導体発光素子を製造できる。
結晶基板を除去する方法としては、公知のエッチング法などが適用でき、例えばGaAs結晶基板を除去する場合、アンモニア水と過酸化水素水との混合液を使用した湿式エッチング法によって除去できる。
結晶基板が、燐化ガリウム(GaP)基板などのように発光層からの光を透過できる材料から構成されたものである場合、この結晶基板を敢えて除去しなくとも高い発光強度のpn接合型の化合物半導体発光素子を製造できる。
例えば、燐化ガリウム結晶基板は導電性を有しているため、この燐化ガリウム結晶基板の裏面に一方の極性のオーミック電極を設け、積層構造体を構成する構成層(例えば導電層)に他方の極性のオーミック電極を配置すれば、高い発光強度のpn接合型の化合物半導体発光素子を製造できる。
次に、GaAs基板などのように、n形の発光層からの光を吸収する結晶基板上に積層構造体を形成し、この積層構造体を用いて外部への光の取り出し効率に優れたpn接合型の化合物半導体発光素子を製造する場合を例示し、本発明のpn接合型化合物半導体発光素子の製造方法を更に詳細に説明する。
(1)例えば、結晶基板として、亜鉛ドープp形GaAs結晶基板を用い、MOCVD手段に依り、p形の(AlGa1−X0.5In0.5Pからなる下部クラッド層、(AlGa1−X0.5In0.5Pからなる発光層、n形の(AlGa1−X0.5In0.5Pからなる上部クラッド層を結晶基板上に順次積層して、ダブルヘテロ(DH)接合型発光部を形成する(韓国結晶成長学会誌(J.Korean Association of Crystal Growth)、2001年、第11巻、第5号、p.207−210参照。)。
なお、p形の亜鉛ドープGaAs結晶基板上には、p形GaAs緩衝層を形成しても構わない。
(2)次に、ダブルヘテロ(DH)接合型発光部の上部クラッド層上に、n形のアンドープ燐化硼素からなる導電層を、MOCVD手段に依り気相成長させて形成し、ダブルヘテロ(DH)接合型発光部と導電層とからなる積層構造体を得る。
(3)次に、積層構造体の最表面をなす導電層と、無色透明の低融点ガラスからなる基材とを陽極接合手段に依り接合させる。
(4)次に、積層構造体を形成するために使用したGaAs基板を、エッチングして、積層構造体から除去する。
その後、次の手順を経て、オーミック電極を形成して発光素子を作製する。
(5)GaAs基板を除去したことによって露出したp形GaAs緩衝層又は下部クラッド層の表面に直接、p形オーミック電極を形成する。
(6)然る後、下部クラッド層、発光層、及び上部クラッド層のうち、n形オーミック電極を形成する領域に対応した部分をエッチングして除去し、上記のn形燐化硼素層を露出させる。
(7)露出させた導電層に直接、n形オーミック電極を形成してpn接合型の化合物半導体発光素子とする。
このように、GaAs基板を除去し、導電層と、発光層を介して導電層とは反対側に位置する構成層とに、それぞれオーミック電極を形成することによって、透光性の基材側から光を出射できるpn接合型の化合物半導体発光素子を製造できる。このため、このpn接合型の化合物半導体発光素子を用いることによって、フリップ型の発光素子を形成できる。
例えば、発光素子のn形及びp形オーミック電極が回路基板に対向し、透光性の基材が上面(外方を向いた面)となる状態で、n形及びp形オーミック電極にそれぞれ金属バンプを形成して回路基板に実装することによって、発光層からの光を透光性の基材に透過させて外部に取り出す方式、所謂、フリップマウント型の発光素子を作製できる。
また、透光性の基材を支持体(ステム)に向けた状態で、前記したpn接合型の化合物半導体発光素子を支持体にマウントし、n形及びp形オーミック電極をそれぞれ外部電極に結線しても発光素子を作製できる。この場合、発光層から透光性の基材を透過してくる光を反射できるように、支持体に反射鏡を設けることによって、発光層からの光を有効に利用でき、高輝度のLEDランプや光源などの発光素子を作製できる。
(第1実施例)
アンドープでn形の砒化燐化硼素からなる導電層と、ガラス材料からなる透光性の基材とを接合させてpn接合型の化合物半導体発光素子を形成する場合を例にして、本発明を具体的に説明する。
図1は、結晶基板上に形成されたpn接合型ダブルヘテロ(DH)接合構造の積層構造体11の断面構造の一例を示す模式図である。
まずpn接合型の化合物半導体発光素子(以下、LEDチップとも言う。後述。)10を構成する積層構造体11を以下のようにして形成した。
亜鉛(Zn)をドープしたp形の砒化ガリウム(GaAs)単結晶基板100の(100)格子面上に、亜鉛をドープしたp形のGaAsからなる緩衝層101、亜鉛をドープした燐化アルミニウム・ガリウム・インジウム混晶((Al0.70Ga0.300.50In0.50P)からなる下部クラッド層102、アンドープでn形の(Al0.14Ga0.860.50In0.50Pからなる発光層103、セレン(Se)をドープしたn形の(Al0.70Ga0.300.50In0.50Pからなる上部クラッド層104を、順次、堆積して形成した(「韓国結晶成長学会誌(J. Korean Association of Crystal Growth)」、2001年、第11巻、第5号、p.207−210参照。)
この各層101〜104は、一般的な減圧MOCVD手段に依り、720℃で基板100上に気相成長させて形成した。
そして、導電層105として、アンドープでn形の砒化燐化硼素(BAs0.080.92)層を、上部クラッド層104上に堆積して形成した。
このアンドープでn形の砒化燐化硼素(BAs0.080.92)から構成された導電層105は、トリエチル硼素(分子式:(CB)を硼素(B)源とし、アルシンガス(分子式:AsH)を砒素(As)源とし、ホスフィン(分子式:PH)を燐(P)源とする常圧(略大気圧)有機金属化学的気相堆積(MOCVD)手段を利用して形成した。導電層105の層厚は850nmとした。
この導電層105の形成方法について、以下に詳細に説明する。
室温での禁止帯幅が約4.3eVである単量体のリン化硼素(BP)を形成する際の条件と同様に、V/III比率((AsH+PH)/(CB)濃度比率)を800、成長温度を700℃、成長速度を25nm/分としてアンドープでn形の砒化燐化硼素(BAs0.080.92)の結晶成長を開始した。
成長速度を25nm/分として8分間に亘りアンドープでn形の砒化燐化硼素(BAs0.080.92)の結晶成長を行った後、層厚が200nmに達した時点で成長速度を15nm/分まで低下させて、この成長速度で引き続き結晶成長を行った。
そして、導電層105の層厚が850nmに達すると結晶成長を停止した。
形成された導電層105の室温での禁止帯幅は3.5eVであった。またキャリア濃度は1×1020cm−3であり、室温での抵抗率は2×10−2Ω・cmであった。
また、導電層105の表面は平坦であった。これは、導電層105を形成する際、成長初期に比べて成長速度を遅くしたためであると考えられる。
導電層105と、上部クラッド層104との接合界面近傍の領域について透過電子線回折(TED)像を撮像した。TED像には、(111)回折スポット(斑点)が現れる軸上に、(111)格子面を双晶面とする双晶の存在を示す異常回折斑点が規則的に出現していた。
一般的な断面TEM技法によって、導電層105の内部構造を観察した結果、特に、上部クラッド層104との接合領域には、(111)格子面を双晶面とする双晶が多く含まれていることがわかった。
次に、以下に示されたように、積層構造体11の導電層105と、透光性の基材106とを接合して、pn接合型の化合物半導体発光素子を形成した。
図2は、pn接合型の化合物半導体発光素子10の断面構造の一例を示す模式図であり、図3は、このpn接合型の化合物半導体発光素子10の平面構造の一例を示す模式図である。
まず、陽極接合手段に依り、導電層105と、無色透明な硼珪酸ガラス板からなる透光性の基材106とを接合させた。この陽極接合手段に依る接合条件は、印加電圧を800Vとし、温度を500℃とした。また用いた透光性の基材106の厚さは0.15mmであり、熱膨張率は約6×10−6/ケルビン(K)の低膨張率であり、屈折率は1.3であった。
前述したように導電層105の表面が平坦であったため、密着性良く、導電層105と透光性の基材106を接合できた。
導電層105と透光性の基材106とを接合させた後、積層構造体11を形成するために使用したGaAs結晶基板100を、アンモニア−過酸化水素(H)水混合液でエッチングして除去した。
次に、GaAs緩衝層101をエッチングに依り除去して、下部クラッド層102の表面を露出させた。露出させた下部クラッド層102の表面の全面には、一旦、通常の真空蒸着法及び電子ビーム蒸着法に依り金(Au)・ベリリウム(Be)合金膜、ニッケル(Ni)膜、及び金(Au)膜を、順次、被着させた。
その後、公知のフォトリソグラフィー技術に依る選択的パターニングを利用して、図2に示されたように、下部クラッド層102の一頂角部の端部に、結線用の台座(pad)電極を兼ねるp形オーミック電極107を設けた。
その後、下部クラッド層102、発光層103、及び上部クラッド層104のうち、n形オーミック電極108を形成する領域に対応した部分をエッチングして除去した。このエッチングに依り、導電層105の表面(透光性の基材106との接合面に対向した面)を露出させた。
エッチングにより露出した導電層105の表面に、公知のフォトリソグラフィー技術及び選択パターニング技法を利用して、金・ゲルマニウム(Au・Ge)真空蒸着膜からなるn形オーミック電極108を形成した。
次に、積層構造体11を裁断して、一辺が300μmの平面視正方形のpn接合型の化合物半導体発光素子(LEDチップ)10を得た。
図4は、第1実施例のLEDチップを備えた発光素子の一例を示す断面模式図である。
導線回路109a,109bが描画された支持体109を用意した。
LEDチップ10を、その透光性の基材106が上面側となり、p形及びn形オーミック電極107,108が、それぞれ導電回路109b,109aと対向するように仮固定した。そして、この状態で、金属バンプ110を用いてp形及びn形オーミック電極107,108を、それぞれ導電回路109b,109aに導通させてLEDチップ10を支持体109に固定してマウントした。
その後、マウントしたLEDチップ10を無色透明なエポキシ樹脂111で封止して、発光素子12を形成した。
ここで、LEDチップ10をエポキシ樹脂111で封止する際、LEDチップ10の光の出射面となる透光性の基材106の上面側と側面側において、外観が半球状のレンズ状であり、かつ断面が半円状でありLEDチップ10の中心線上に半円の頂点がくる形状にエポキシ樹脂111を成形した。
支持体109の導線109a、109bを経由してp形及びn形オーミック電極107、108の間に、順方向に20mAの素子駆動電流を流通すると、中心波長が約610nmの黄色味を帯びた緑色光がLEDチップ10から放射された。
導電層105が、広い禁止帯幅を有し且つ低抵抗である砒化燐化硼素から構成され、かつ透光性の基材106が備えられたことによって、p形オーミック電極107の射影領域以外の発光層103の平面領域の略全面から、光が外部へもたらされるのが視認された。
発光パターンの近視野像から、上記の射影領域以外の発光層103の領域からの発光強度は略一定であることがわかった。
また、一般的な積分球を用いて輝度を測定した結果、輝度(発光強度)は320ミリカンデラ(mcd)であった。更に、n形オーミック電極108が、低抵抗の導電層105上に直接、設けられたことによって、順方向電圧(Vf)は2.3Vの低値となった。一方、逆方向電流を10μAとした際の逆方向電圧は8Vを越える高値となった。
このように、本発明に係るLEDチップ10は、低い順方向電圧を有し、低抵抗で素子駆動電流を通流し易く、かつ外部への光の取り出し効率に優れている。このため、高い発光強度の光を出射できる。
このようなLEDチップを用いることによって、高い発光強度の光を出射できる発光素子が提供できる。
(第2実施例)
本実施例のLEDチップ20が第1実施例と異なる点は、導電層205として、アンドープでn形の燐化硼素層が備えられている点である。
以下、上記の第1実施例と同一の構成要素については同一の符号を用いて、本発明を具体的に説明する。
図5は、第2実施例のLEDチップ20を備えたLEDランプ22の一例を示す断面模式図である。
まず、第1実施例と同様にして、単結晶基板100上に、導電層205以外の積層構造体21の構成層101〜104を形成した。
次に、導電層205として、アンドープでn形の燐化硼素(BP)層を、上部クラッド層104上に堆積して形成した。
このアンドープでn形の燐化硼素(BP)から構成された導電層205は、トリエチル硼素(分子式:(CB)を硼素(B)源とし、ホスフィン(分子式:PH)を燐(P)源とする常圧(略大気圧)有機金属化学的気相堆積(MOCVD)手段を利用して800℃で形成した。導電層205の層厚は、750nmとした。
形成された導電層205のキャリア濃度は8×1019cm−3であり、抵抗率は6×10−2Ω・cmであった。
また、一般的な分光エリプソメータを用いて屈折率と消衰係数を計測し、この測定値から導電層205の室温での禁止帯幅を算出した。導電層205の室温での禁止帯幅は約4.8eVであり、発光層103からの光を透過するに充分なものであった。
次に、上記の第1実施例に倣い、積層構造体21の最表面をなす導電層205と、硼珪酸ガラス板からなる透光性の基材106とを、陽極接合手段で接合させた。
基材106を接合後、GaAs結晶基板100を除去して、下部クラッド層103の表面を露出させた。
露出させた下部クラッド層103の表面には、図2に示された第1実施例と同様の位置にAu・Ge/Ni/Au3層構造のp形オーミック電極107を設けた。
また、下部クラッド層102、発光層103、及び上部クラッド層104のうち、n形オーミック電極108を形成する領域に対応した部分をエッチングして除去し、導電層205の表面(透光性の基材106との接合面に対向した面)を露出させた。
この露出した導電層105の表面に、公知のフォトリソグラフィー技術及び選択パターニング技法を利用して、金・ベリリウム(Au・Be)真空蒸着膜からなるn形オーミック電極108を形成した。
次に、積層構造体21を裁断して、一辺が400μmの平面視正方形のLEDチップ20を得た。
表面に銀(Ag)膜112を被着させた支持体109を用意した。図5に示されたように、LEDチップ20を、その透光性の基材106を下面、すなわち支持体109と接する面として、支持体109のAg膜112上にマウントして固定した。
そして、p形及びn形オーミック電極107,108に、それぞれ結線を施し導線回路(図示省略)に導通させた後、エポキシ樹脂でLEDチップ20を封止してLEDランプ22を作製した。
p形及びn形オーミック電極107,108間に、20mAの順方向電流を通流した際の順方向電圧は2.3Vの低値に抑えられ、逆方向電流を10μAとした際の逆方向電圧は8Vと良好な整流特性が得られた。
また、順方向電流を20mAとした際には、中心波長が約610nmの赤橙色の光が出射された。一般的な積分球を用いて輝度を測定した結果、LEDランプ22の輝度(発光強度)は約340mcdであった。
このように、本発明に係わるLEDチップ20を用いれば、高強度のLEDランプ22が提供できることが示された。
本発明によると、n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層を備えた各種発光波長のpn接合型の化合物半導体発光素子として利用でき、特に高輝度が得られ、表示ディスプレイ用LEDや、光通信機器などの電子機器用のLEDなどとして利用できる。
第1実施例の積層構造体の断面構造の一例を示す模式図である。 第1実施例のpn接合型の化合物半導体発光素子の断面構造の一例を示す模式図である。 第1実施例のpn接合型の化合物半導体発光素子の平面構造の一例を示す模式図である。 第1実施例のLEDチップを備えた発光素子の一例を示す断面模式図である。 第2実施例のLEDチップを備えたランプの断面構造を示す模式図である。
符号の説明
10、20…LEDチップ、11、21…積層構造体、12…発光素子、22…LEDランプ、100…GaAs基板、101…p形緩衝層、102…p形下部クラッド層、103…n形発光層、104…n形上部クラッド層、105、205…導電層、106…基材107…n形オーミック電極、108…p形オーミック電極、109…支持体、109a、109b…導線、110 金属バンプ、111…封止用樹脂、112…銀被膜

Claims (11)

  1. n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層を備えた積層構造体と、該積層構造体を支持するための透光性の基材とが接合されてなるpn接合型化合物半導体発光素子において、
    前記積層構造体にはn形またはp形の導電層が備えられ、該導電層と前記基材とが接合されており、
    前記導電層が、硼素を含むIII−V族化合物半導体から構成されていることを特徴とするpn接合型化合物半導体発光素子。
  2. 前記導電層の室温での禁止帯幅が、前記発光層の室温での禁止帯幅よりも大きいことを特徴とする請求項1に記載のpn接合型化合物半導体発光素子。
  3. 前記導電層が、不純物を故意に添加していないアンドープの硼素を含むIII−V族化合物半導体から構成されていることを特徴とする請求項1又は2に記載のpn接合型化合物半導体発光素子。
  4. 前記導電層が、砒素と硼素とを含むIII−V族化合物半導体から構成されていることを特徴とする請求項1乃至3の何れか1項に記載のpn接合型化合物半導体発光素子。
  5. 前記導電層が、燐と硼素とを含むIII−V族化合物半導体から構成されていることを特徴とする請求項1乃至4の何れか1項に記載のpn接合型化合物半導体発光素子。
  6. 前記導電層が、燐化硼素から構成されていることを特徴とする請求項5に記載のpn接合型化合物半導体発光素子。
  7. 前記導電層が、双晶を内在する硼素を含むIII−V族化合物半導体から構成されていることを特徴とする請求項1乃至6の何れか1項に記載のpn接合型化合物半導体発光素子。
  8. 前記双晶の双晶面が、硼素を含むIII−V族化合物半導体の(111)格子面であることを特徴とする請求項7に記載のpn接合型化合物半導体発光素子。
  9. 結晶基板上に、下部クラッド層、n形またはp形の燐化アルミニウム・ガリウム・インジウムからなる発光層、上部クラッド層、硼素を含むIII−V族化合物半導体からなるn形またはp形の導電層を順次積層して積層構造体を形成する工程と、
    前記導電層と透光性の基材とを接合する工程を有することを特徴とするpn接合型化合物半導体発光素子の製造方法。
  10. 前記導電層と透光性の基材とを接合した後に、前記結晶基板を除去することを特徴とする請求項9に記載のpn接合型化合物半導体発光素子の製造方法。
  11. 前記導電層を形成する際、層厚が10nmから25nmの範囲に到達するまでは、毎分20nm以上、30nm以下の成長速度で結晶成長させた後、成長速度を毎分20nm未満として所望の層厚が得られるまで、結晶成長を行い、導電層を形成することを特徴とする請求項9又は10に記載のpn接合型化合物半導体発光素子の製造方法。

JP2005092802A 2004-03-29 2005-03-28 pn接合型化合物半導体発光素子、及びその製造方法 Expired - Fee Related JP4689315B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005092802A JP4689315B2 (ja) 2004-03-29 2005-03-28 pn接合型化合物半導体発光素子、及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004095145 2004-03-29
JP2004095145 2004-03-29
JP2005092802A JP4689315B2 (ja) 2004-03-29 2005-03-28 pn接合型化合物半導体発光素子、及びその製造方法

Publications (2)

Publication Number Publication Date
JP2005317941A true JP2005317941A (ja) 2005-11-10
JP4689315B2 JP4689315B2 (ja) 2011-05-25

Family

ID=37765423

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005092802A Expired - Fee Related JP4689315B2 (ja) 2004-03-29 2005-03-28 pn接合型化合物半導体発光素子、及びその製造方法

Country Status (3)

Country Link
JP (1) JP4689315B2 (ja)
CN (1) CN100413104C (ja)
TW (1) TWI258876B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI557953B (zh) * 2011-03-25 2016-11-11 鴻海精密工業股份有限公司 發光二極體覆晶封裝結構及其製造方法

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222812A (ja) * 1988-07-12 1990-01-25 Agency Of Ind Science & Technol 化合物半導体層の成長方法
JPH0334537A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 3―v族化合物半導体素子の製造方法
JP2001068730A (ja) * 1999-08-25 2001-03-16 Showa Denko Kk AlGaInP発光ダイオード
JP2001144375A (ja) * 1999-08-30 2001-05-25 Ricoh Co Ltd 半導体発光素子
JP2002158373A (ja) * 2000-11-07 2002-05-31 Kokuren Koden Kagi Kofun Yugenkoshi 発光ダイオード及び発光ダイオードの製造方法
JP2002270896A (ja) * 2001-03-14 2002-09-20 Showa Denko Kk Iii族窒化物半導体発光素子およびその製造方法
JP2002368260A (ja) * 2001-06-04 2002-12-20 Showa Denko Kk 化合物半導体発光素子、その製造方法、ランプ及び光源
JP2003017410A (ja) * 2001-07-02 2003-01-17 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶層の気相成長法
JP2003229599A (ja) * 2002-02-04 2003-08-15 Showa Denko Kk リン化硼素系半導体素子、その製造方法、発光ダイオードおよびリン化硼素系半導体層
JP2003249679A (ja) * 2002-02-25 2003-09-05 Showa Denko Kk pn接合型リン化硼素系半導体発光素子およびその製造方法
JP2003286292A (ja) * 2002-01-28 2003-10-10 Mitsubishi Chemicals Corp 半導体超微粒子及びそれを含有してなる薄膜状成形体
JP2003309284A (ja) * 2002-04-16 2003-10-31 Showa Denko Kk pn接合型リン化硼素系半導体発光素子、その製造方法および表示装置用光源
JP2004039839A (ja) * 2002-07-03 2004-02-05 Showa Denko Kk p形リン化硼素半導体層の製造方法、リン化硼素系半導体素子およびLED

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3754120B2 (ja) * 1996-02-27 2006-03-08 株式会社東芝 半導体発光装置
US6797990B2 (en) * 2001-06-29 2004-09-28 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor device and production method thereof
TW518771B (en) * 2001-09-13 2003-01-21 United Epitaxy Co Ltd LED and the manufacturing method thereof
US7465499B2 (en) * 2002-01-28 2008-12-16 Showa Denko K.K. Boron phosphide-based semiconductor device, production method thereof, light-emitting diode and boron phosphide-based semiconductor layer
US6730941B2 (en) * 2002-01-30 2004-05-04 Showa Denko Kabushiki Kaisha Boron phosphide-based semiconductor light-emitting device, production method thereof, and light-emitting diode

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0222812A (ja) * 1988-07-12 1990-01-25 Agency Of Ind Science & Technol 化合物半導体層の成長方法
JPH0334537A (ja) * 1989-06-30 1991-02-14 Toshiba Corp 3―v族化合物半導体素子の製造方法
JP2001068730A (ja) * 1999-08-25 2001-03-16 Showa Denko Kk AlGaInP発光ダイオード
JP2001144375A (ja) * 1999-08-30 2001-05-25 Ricoh Co Ltd 半導体発光素子
JP2002158373A (ja) * 2000-11-07 2002-05-31 Kokuren Koden Kagi Kofun Yugenkoshi 発光ダイオード及び発光ダイオードの製造方法
JP2002270896A (ja) * 2001-03-14 2002-09-20 Showa Denko Kk Iii族窒化物半導体発光素子およびその製造方法
JP2002368260A (ja) * 2001-06-04 2002-12-20 Showa Denko Kk 化合物半導体発光素子、その製造方法、ランプ及び光源
JP2003017410A (ja) * 2001-07-02 2003-01-17 Nippon Telegr & Teleph Corp <Ntt> 化合物半導体結晶層の気相成長法
JP2003286292A (ja) * 2002-01-28 2003-10-10 Mitsubishi Chemicals Corp 半導体超微粒子及びそれを含有してなる薄膜状成形体
JP2003229599A (ja) * 2002-02-04 2003-08-15 Showa Denko Kk リン化硼素系半導体素子、その製造方法、発光ダイオードおよびリン化硼素系半導体層
JP2003249679A (ja) * 2002-02-25 2003-09-05 Showa Denko Kk pn接合型リン化硼素系半導体発光素子およびその製造方法
JP2003309284A (ja) * 2002-04-16 2003-10-31 Showa Denko Kk pn接合型リン化硼素系半導体発光素子、その製造方法および表示装置用光源
JP2004039839A (ja) * 2002-07-03 2004-02-05 Showa Denko Kk p形リン化硼素半導体層の製造方法、リン化硼素系半導体素子およびLED

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009038331A (ja) * 2007-07-11 2009-02-19 Sony Corp 配線への素子の電気的接続方法及び発光素子組立体の製造方法、並びに、発光素子組立体
US7838410B2 (en) 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly

Also Published As

Publication number Publication date
TW200539483A (en) 2005-12-01
CN100413104C (zh) 2008-08-20
CN1947265A (zh) 2007-04-11
TWI258876B (en) 2006-07-21
JP4689315B2 (ja) 2011-05-25

Similar Documents

Publication Publication Date Title
JP5000612B2 (ja) 窒化ガリウム系発光ダイオード素子
JP4507594B2 (ja) 半導体発光素子
JP5265090B2 (ja) 半導体発光素子およびランプ
US8022436B2 (en) Light emitting diode, production method thereof and lamp
US7790481B2 (en) Compound semiconductor light-emitting device and production method thereof
TW201031027A (en) Method for manufacturing light emitting device
KR101290836B1 (ko) 발광 다이오드 및 그의 제조 방법, 및 발광 다이오드 램프
JPH098403A (ja) 窒化物半導体素子の製造方法及び窒化物半導体素子
WO2010125792A1 (ja) 発光ダイオード及びその製造方法、並びに発光ダイオードランプ
JP2005033197A (ja) 窒化物半導体素子
JP2009141093A (ja) 発光素子及び発光素子の製造方法
JP2005303285A (ja) Iii族窒化物半導体発光素子、その製造方法及びledランプ
JP4689315B2 (ja) pn接合型化合物半導体発光素子、及びその製造方法
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP4313478B2 (ja) AlGaInP発光ダイオード
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP5057774B2 (ja) 発光素子及び照明装置
TW201438276A (zh) 光電元件及其製造方法
JP4286983B2 (ja) AlGaInP発光ダイオード
JP2003273396A (ja) pn接合型化合物半導体発光素子、その製造方法、ランプ及び光源
JP4252622B1 (ja) 半導体発光素子の製造方法
JP2010123861A (ja) 貼り合わせ基板の製造方法、発光ダイオードの製造方法及び発光ダイオード
JP2003046122A (ja) 発光素子用積層構造体、発光素子、ランプ及び光源
JP2005347739A (ja) pn接合型化合物半導体発光ダイオード
JP2012142626A (ja) 発光素子及び発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees