JP2003017410A - 化合物半導体結晶層の気相成長法 - Google Patents
化合物半導体結晶層の気相成長法Info
- Publication number
- JP2003017410A JP2003017410A JP2001200640A JP2001200640A JP2003017410A JP 2003017410 A JP2003017410 A JP 2003017410A JP 2001200640 A JP2001200640 A JP 2001200640A JP 2001200640 A JP2001200640 A JP 2001200640A JP 2003017410 A JP2003017410 A JP 2003017410A
- Authority
- JP
- Japan
- Prior art keywords
- buffer layer
- inp
- substrate
- compound semiconductor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】ＧａＡｓ基板上に、ＧａＡｓ基板の格子定数よ
りもＩｎＰ基板の格子定数に近い半導体結晶層を気相成
長させるIII−Ｖ族化合物半導体の気相成長法をを提供
する。 【解決手段】ＧａＡｓ基板（１）上に、第１のＩｎＰバ
ッファー層（２）を成長する工程と、第１のＩｎＰバッ
ファー層を成長した後に昇温する工程と、第１のＩｎＰ
バッファー層よりも高い基板温度で第２のＩｎＰバッフ
ァー層（３）を成長する工程を含むＩｎＰ／ＩｎＧａＡ
ｓＨＢＴ構造（４）の化合物半導体結晶層の気相成長法
とする。
りもＩｎＰ基板の格子定数に近い半導体結晶層を気相成
長させるIII−Ｖ族化合物半導体の気相成長法をを提供
する。 【解決手段】ＧａＡｓ基板（１）上に、第１のＩｎＰバ
ッファー層（２）を成長する工程と、第１のＩｎＰバッ
ファー層を成長した後に昇温する工程と、第１のＩｎＰ
バッファー層よりも高い基板温度で第２のＩｎＰバッフ
ァー層（３）を成長する工程を含むＩｎＰ／ＩｎＧａＡ
ｓＨＢＴ構造（４）の化合物半導体結晶層の気相成長法
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、ＩｎＰに格子整合
したIII−Ｖ族化合物半導体結晶をＧａＡｓ基板上に形
成する化合物半導体結晶層の気相成長法に関する。
したIII−Ｖ族化合物半導体結晶をＧａＡｓ基板上に形
成する化合物半導体結晶層の気相成長法に関する。
【０００２】
【従来の技術】III−Ｖ族化合物半導体から構成される
電子デバイスは、材料そのものが有する特性から高速・
高周波素子として優れており、さまざまな応用が期待さ
れている。例えば、エミッタ層にエネルギーギャップの
大きい半導体を使用したヘテロ接合バイポーラトランジ
スタ（Heterostructure Bipolar Transistor：ＨＢＴ）
や、ヘテロ界面に蓄積した２次元電子ガスの高移動度を
利用した高電子移動度トランジスタ（High Electron Mo
bility Transistor：ＨＥＭＴ）などが、特に実用上も
っとも重要度が高く、かつ、広範に研究・開発されてい
る。
電子デバイスは、材料そのものが有する特性から高速・
高周波素子として優れており、さまざまな応用が期待さ
れている。例えば、エミッタ層にエネルギーギャップの
大きい半導体を使用したヘテロ接合バイポーラトランジ
スタ（Heterostructure Bipolar Transistor：ＨＢＴ）
や、ヘテロ界面に蓄積した２次元電子ガスの高移動度を
利用した高電子移動度トランジスタ（High Electron Mo
bility Transistor：ＨＥＭＴ）などが、特に実用上も
っとも重要度が高く、かつ、広範に研究・開発されてい
る。
【０００３】ＩｎＰ基板上に電子デバイスを構成する場
合、ＩｎＰに格子整合するＩｎＧａＡｓの飽和電子速度
や移動度が非常に高いことから特に超高速動作が期待さ
れ、次世代の通信システム等の構築に欠かせないデバイ
スである。ＩｎＰ基板は現在は口径７６ｍｍ（≒３イン
チ）が主流であり、ようやく口径１０１ｍｍ（≒４イン
チ）基板の供給が始まったばかりである。大口径化の進
んでいるＧａＡｓ基板に比べると、ＩｎＰ基板の大口径
化は遅れており、製造ラインの共用ができないなどの問
題が表面化している。これを解決する手段として近年注
目を浴びているのが、ＧａＡｓ基板上にＩｎＰに格子整
合する材料系からなる半導体層を形成するメタモルフィ
ック技術である。これは、ＧａＡｓ基板上に、格子不整
合に起因する歪や転位を吸収・緩和する「バッファー
層」と呼ばれる層を形成し、それをＩｎＰ基板の代わり
に用いるものであり、大口径ＧａＡｓ基板を用いてＩｎ
Ｐ系の素子を形成できる利点がある。
合、ＩｎＰに格子整合するＩｎＧａＡｓの飽和電子速度
や移動度が非常に高いことから特に超高速動作が期待さ
れ、次世代の通信システム等の構築に欠かせないデバイ
スである。ＩｎＰ基板は現在は口径７６ｍｍ（≒３イン
チ）が主流であり、ようやく口径１０１ｍｍ（≒４イン
チ）基板の供給が始まったばかりである。大口径化の進
んでいるＧａＡｓ基板に比べると、ＩｎＰ基板の大口径
化は遅れており、製造ラインの共用ができないなどの問
題が表面化している。これを解決する手段として近年注
目を浴びているのが、ＧａＡｓ基板上にＩｎＰに格子整
合する材料系からなる半導体層を形成するメタモルフィ
ック技術である。これは、ＧａＡｓ基板上に、格子不整
合に起因する歪や転位を吸収・緩和する「バッファー
層」と呼ばれる層を形成し、それをＩｎＰ基板の代わり
に用いるものであり、大口径ＧａＡｓ基板を用いてＩｎ
Ｐ系の素子を形成できる利点がある。
【０００４】バッファー層は通常の成長温度よりも比較
的低温で、かつ、遅い成長速度で形成するのが普通であ
る。これは、高温かつ速い成長速度でバッファー層を形
成した場合にＧａＡｓ基板との格子不整合に起因して３
次元成長してしまい、バッファー層表面が荒れてしまう
ためである。低温・低速で成長することにより、バッフ
ァー層を擬似平坦状態で成長させることができる。ま
た、バッファー層は通常、素子の活性領域の層厚に比べ
て比較的厚く形成する。これは、バッファー層の役割
が、格子不整合に伴う歪や転位を緩和・吸収するという
ことにあり、バッファー層の膜厚が厚いほど、より効果
的であるためである。
的低温で、かつ、遅い成長速度で形成するのが普通であ
る。これは、高温かつ速い成長速度でバッファー層を形
成した場合にＧａＡｓ基板との格子不整合に起因して３
次元成長してしまい、バッファー層表面が荒れてしまう
ためである。低温・低速で成長することにより、バッフ
ァー層を擬似平坦状態で成長させることができる。ま
た、バッファー層は通常、素子の活性領域の層厚に比べ
て比較的厚く形成する。これは、バッファー層の役割
が、格子不整合に伴う歪や転位を緩和・吸収するという
ことにあり、バッファー層の膜厚が厚いほど、より効果
的であるためである。
【０００５】ところが、バッファー層を擬似平坦状態で
成長させた場合、その結晶性は良好なものとは言えず、
また、擬似平坦状態であっても、基板との格子不整合に
起因した歪や転位を緩和させるのに十分な層厚のバッフ
ァー層を成長した場合には成長がやや３次元成長的に変
化してしまい、表面に相当の凹凸が残ってしまう。この
バッファー層の上にＩｎＰに格子整合した材料系から構
成される素子構造を成長した場合に、バッファー層の結
晶性や表面の凹凸が悪影響を与えて素子特性を劣化させ
てしまうという問題があった。
成長させた場合、その結晶性は良好なものとは言えず、
また、擬似平坦状態であっても、基板との格子不整合に
起因した歪や転位を緩和させるのに十分な層厚のバッフ
ァー層を成長した場合には成長がやや３次元成長的に変
化してしまい、表面に相当の凹凸が残ってしまう。この
バッファー層の上にＩｎＰに格子整合した材料系から構
成される素子構造を成長した場合に、バッファー層の結
晶性や表面の凹凸が悪影響を与えて素子特性を劣化させ
てしまうという問題があった。
【０００６】一例として、従来技術によりＩｎＰ／Ｉｎ
ＧａＡｓＨＢＴ構造を形成した場合を示す。図３は従来
技術によりＧａＡｓ基板上に形成したＩｎＰ／ＩｎＧａ
ＡｓＨＢＴと、ＩｎＰ基板上に形成したＩｎＰ／ＩｎＧ
ａＡｓＨＢＴとの特性を比較したものであり、（１）は
ＧａＡｓ基板上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴ
の電流利得のコレクタ電流依存性を示し、（２）はＩｎ
Ｐ基板上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴの電流
利得のコレクタ電流依存性を示す。特に、（１）の場合
には、低電流領域での電流利得が極端に低減しており、
素子特性の著しい劣化が見られる。
ＧａＡｓＨＢＴ構造を形成した場合を示す。図３は従来
技術によりＧａＡｓ基板上に形成したＩｎＰ／ＩｎＧａ
ＡｓＨＢＴと、ＩｎＰ基板上に形成したＩｎＰ／ＩｎＧ
ａＡｓＨＢＴとの特性を比較したものであり、（１）は
ＧａＡｓ基板上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴ
の電流利得のコレクタ電流依存性を示し、（２）はＩｎ
Ｐ基板上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴの電流
利得のコレクタ電流依存性を示す。特に、（１）の場合
には、低電流領域での電流利得が極端に低減しており、
素子特性の著しい劣化が見られる。
【０００７】
【発明が解決しようとする課題】すなわち、ＧａＡｓ基
板上にＩｎＰ系素子を形成するメタモルフィック技術に
おいて、十分に良好なバッファー層を形成することがで
きず、その上に成長した素子の特性を劣化させてしまう
という問題があった。
板上にＩｎＰ系素子を形成するメタモルフィック技術に
おいて、十分に良好なバッファー層を形成することがで
きず、その上に成長した素子の特性を劣化させてしまう
という問題があった。
【０００８】本発明の目的は、上記メタモルフィック技
術における問題点を解消し、結晶晶質の良好なバッファ
ー層を形成し、ＧａＡｓ基板上に成長したＩｎＰ系素子
の特性を向上させることができる化合物半導体結晶層の
気相成長法を提供することにある。
術における問題点を解消し、結晶晶質の良好なバッファ
ー層を形成し、ＧａＡｓ基板上に成長したＩｎＰ系素子
の特性を向上させることができる化合物半導体結晶層の
気相成長法を提供することにある。
【０００９】
【課題を解決するための手段】上記本発明の目的は、基
本的にはバッファー層を２段階に分けて形成し、始めに
低温・低速で層厚の薄い第１のバッファー層を形成した
後に、成長温度を上げて速い成長速度で層厚の厚い第２
のバッファー層を形成することにより達成される。具体
的には、特許請求の範囲に記載のような構成とするもの
である。すなわち、請求項１に記載のように、ＧａＡｓ
基板上に、ＧａＡｓ基板の格子定数よりもＩｎＰ基板の
格子定数に近い半導体結晶層を気相成長させるIII-V族
化合物半導体の気相成長法において、ＧａＡｓ基板上に
第１のＩｎＰバッファー層を成長する工程と、上記第１
のＩｎＰバッファー層を成長した後に昇温する工程と、
上記第１のＩｎＰバッファー層よりも高い基板温度で第
２のＩｎＰバッファー層を成長する工程を含む化合物半
導体結晶層の気相成長法とするものである。
本的にはバッファー層を２段階に分けて形成し、始めに
低温・低速で層厚の薄い第１のバッファー層を形成した
後に、成長温度を上げて速い成長速度で層厚の厚い第２
のバッファー層を形成することにより達成される。具体
的には、特許請求の範囲に記載のような構成とするもの
である。すなわち、請求項１に記載のように、ＧａＡｓ
基板上に、ＧａＡｓ基板の格子定数よりもＩｎＰ基板の
格子定数に近い半導体結晶層を気相成長させるIII-V族
化合物半導体の気相成長法において、ＧａＡｓ基板上に
第１のＩｎＰバッファー層を成長する工程と、上記第１
のＩｎＰバッファー層を成長した後に昇温する工程と、
上記第１のＩｎＰバッファー層よりも高い基板温度で第
２のＩｎＰバッファー層を成長する工程を含む化合物半
導体結晶層の気相成長法とするものである。
【００１０】また、請求項２に記載のように、請求項１
に記載の化合物半導体結晶層の気相成長法において、上
記第１のＩｎＰバッファー層を成長する工程での基板温
度が４００℃以上４３０℃以下、成長速度が５ｎｍ／ｍ
ｉｎ以下であり、かつ、上記第２のＩｎＰバッファー層
を成長する工程での基板温度が５００℃以上６００℃以
下、成長速度が１５ｎｍ／ｍｉｎ以上である化合物半導
体結晶層の気相成長法とするものである。
に記載の化合物半導体結晶層の気相成長法において、上
記第１のＩｎＰバッファー層を成長する工程での基板温
度が４００℃以上４３０℃以下、成長速度が５ｎｍ／ｍ
ｉｎ以下であり、かつ、上記第２のＩｎＰバッファー層
を成長する工程での基板温度が５００℃以上６００℃以
下、成長速度が１５ｎｍ／ｍｉｎ以上である化合物半導
体結晶層の気相成長法とするものである。
【００１１】また、請求項３に記載のように、請求項１
または請求項２に記載の化合物半導体結晶層の気相成長
法において、上記第１のＩｎＰバッファー層の層厚が３
０ｎｍ以上７０ｎｍ以下であり、上記第２のＩｎＰバッ
ファー層の層厚が０.５μｍ以上である化合物半導体結
晶の気相成長法とするものである。
または請求項２に記載の化合物半導体結晶層の気相成長
法において、上記第１のＩｎＰバッファー層の層厚が３
０ｎｍ以上７０ｎｍ以下であり、上記第２のＩｎＰバッ
ファー層の層厚が０.５μｍ以上である化合物半導体結
晶の気相成長法とするものである。
【００１２】本発明の化合物半導体結晶層の気相成長法
によれば、バッファー層を２段階に分けて形成し、始め
に低温・低速で層厚の薄い第１のバッファー層を形成し
た後に、成長温度を上げて速い成長速度で層厚の厚い第
２のバッファー層を形成することにより、ＧａＡｓ基板
の影響を完全に吸収・緩和させることが可能となり、か
つ、良質で平坦姓の優れたＩｎＰバッファー層を形成す
ることができ、ＩｎＰ基板上に形成した場合と同程度の
良好な特性のデバイスを実現できる効果がある。
によれば、バッファー層を２段階に分けて形成し、始め
に低温・低速で層厚の薄い第１のバッファー層を形成し
た後に、成長温度を上げて速い成長速度で層厚の厚い第
２のバッファー層を形成することにより、ＧａＡｓ基板
の影響を完全に吸収・緩和させることが可能となり、か
つ、良質で平坦姓の優れたＩｎＰバッファー層を形成す
ることができ、ＩｎＰ基板上に形成した場合と同程度の
良好な特性のデバイスを実現できる効果がある。
【００１３】
【発明の実施の形態】〈実施の形態１〉従来の技術欄で
述べたように、ＧａＡｓ基板上にＩｎＰバッファー層を
高温かつ速い成長速度で成長すると３次元成長によって
バッファー層表面が荒れてしまうので、これを避けるた
めに低温かつ遅い成長速度で擬似平坦を保ちながらバッ
ファー層を成長する。このような成長は、基板温度は４
００℃〜４３０℃の範囲で、かつ、成長速度を５ｎｍ／
ｍｉｎ以下に設定することにより実現できる。
述べたように、ＧａＡｓ基板上にＩｎＰバッファー層を
高温かつ速い成長速度で成長すると３次元成長によって
バッファー層表面が荒れてしまうので、これを避けるた
めに低温かつ遅い成長速度で擬似平坦を保ちながらバッ
ファー層を成長する。このような成長は、基板温度は４
００℃〜４３０℃の範囲で、かつ、成長速度を５ｎｍ／
ｍｉｎ以下に設定することにより実現できる。
【００１４】このバッファー層を、ＧａＡｓ基板の影響
を効果的に吸収・緩和し、なおかつ、十分な平坦性を確
保できる層厚まで成長する。ＧａＡｓ基板の影響を効果
的に吸収・緩和するには、３０ｎｍ以上の層厚が必要で
ある。また、実用上問題のない平坦性を確保するには、
７０ｎｍを越えない層厚にする必要がある。
を効果的に吸収・緩和し、なおかつ、十分な平坦性を確
保できる層厚まで成長する。ＧａＡｓ基板の影響を効果
的に吸収・緩和するには、３０ｎｍ以上の層厚が必要で
ある。また、実用上問題のない平坦性を確保するには、
７０ｎｍを越えない層厚にする必要がある。
【００１５】次いで、２次元ステップフロー成長する程
度まで基板温度を上昇させて、第２のＩｎＰバッファー
層を成長する。２次元ステップフロー成長とすることに
より、バッファー層の結晶品質は良好になる。また、第
１のバッファー層表面が疑似平坦化されているため、そ
の上にステップフロー成長することで最終的なバッファ
ー層の表面の平坦性は実用上十分な程度に改善される。
２次元ステップフロー成長は、基板温度を５００℃〜６
００℃の間に設定し、かつ、成長速度を１５ｎｍ／ｍｉ
ｎ以上に設定することで実現できる。また、層厚を０.
５μｍ以上にすることで、第１のＩｎＰバッファー層で
吸収しきれなかったＧａＡｓ基板からの影響を完全に吸
収・緩和することができる。
度まで基板温度を上昇させて、第２のＩｎＰバッファー
層を成長する。２次元ステップフロー成長とすることに
より、バッファー層の結晶品質は良好になる。また、第
１のバッファー層表面が疑似平坦化されているため、そ
の上にステップフロー成長することで最終的なバッファ
ー層の表面の平坦性は実用上十分な程度に改善される。
２次元ステップフロー成長は、基板温度を５００℃〜６
００℃の間に設定し、かつ、成長速度を１５ｎｍ／ｍｉ
ｎ以上に設定することで実現できる。また、層厚を０.
５μｍ以上にすることで、第１のＩｎＰバッファー層で
吸収しきれなかったＧａＡｓ基板からの影響を完全に吸
収・緩和することができる。
【００１６】〈実施の形態２〉本実施の形態２では、成
長法として有機金属化学気相成長（Meta1organic chemi
ca1 vapor deposition：ＭＯＣＶＤ）法を用い、層厚４
５ｎｍの第１のＩｎＰバッファー層を成長温度４１０
℃、成長速度３ｎｍ／ｍｉｎで成長し、層厚０.５μｍ
の第２のＩｎＰバッファー層を成長温度５８０℃、成長
速度１７ｎｍ／ｍｉｎで成長し、さらにＩｎＰ／ＩｎＧ
ａＡｓＨＢＴを成長した例を説明するものである。
長法として有機金属化学気相成長（Meta1organic chemi
ca1 vapor deposition：ＭＯＣＶＤ）法を用い、層厚４
５ｎｍの第１のＩｎＰバッファー層を成長温度４１０
℃、成長速度３ｎｍ／ｍｉｎで成長し、層厚０.５μｍ
の第２のＩｎＰバッファー層を成長温度５８０℃、成長
速度１７ｎｍ／ｍｉｎで成長し、さらにＩｎＰ／ＩｎＧ
ａＡｓＨＢＴを成長した例を説明するものである。
【００１７】図１（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）は、本実施の形態におけるＩｎＰ／Ｉｎ
ＧａＡｓＨＢＴの成長過程を示したものである。成長室
内に搬送されたＧａＡｓ基板１をＡｓＨ３（アルシン）
雰囲気中で加熱・昇温しサーマルクリーニングを実施
〔図１（ａ）〕した後、基板温度を４１０℃まで低下さ
せる。次に、ＡｓＨ３をＰＨ３（ホスフィン）に切り替
えて〔図１（ｂ）〕、Ｉｎ原料であるトリメチルインジ
ウム（trimethy1 indium：ＴＭＩ）を成長速度３ｎｍ／
ｍｉｎに相当する流量で１５分間供給して第１のＩｎＰ
バッファー層２を成長する〔図１（ｃ）〕。次いで、Ｔ
ＭＩの供給を止めて基板温度を５８０℃まで上昇させ
〔図１（ｄ）〕、ＴＭＩを成長速度１７ｎｍ／ｍｉｎに
相当する流量で３０分間供給して第２のＩｎＰバッファ
ー層３を成長する〔図１（ｅ）〕。この後、ＩｎＰ基板
上に成長するのと同じ手順でＩｎＰ／ＩｎＧａＡｓＨＢ
Ｔ構造４を成長する〔図１（ｆ）〕。
（ｅ）、（ｆ）は、本実施の形態におけるＩｎＰ／Ｉｎ
ＧａＡｓＨＢＴの成長過程を示したものである。成長室
内に搬送されたＧａＡｓ基板１をＡｓＨ３（アルシン）
雰囲気中で加熱・昇温しサーマルクリーニングを実施
〔図１（ａ）〕した後、基板温度を４１０℃まで低下さ
せる。次に、ＡｓＨ３をＰＨ３（ホスフィン）に切り替
えて〔図１（ｂ）〕、Ｉｎ原料であるトリメチルインジ
ウム（trimethy1 indium：ＴＭＩ）を成長速度３ｎｍ／
ｍｉｎに相当する流量で１５分間供給して第１のＩｎＰ
バッファー層２を成長する〔図１（ｃ）〕。次いで、Ｔ
ＭＩの供給を止めて基板温度を５８０℃まで上昇させ
〔図１（ｄ）〕、ＴＭＩを成長速度１７ｎｍ／ｍｉｎに
相当する流量で３０分間供給して第２のＩｎＰバッファ
ー層３を成長する〔図１（ｅ）〕。この後、ＩｎＰ基板
上に成長するのと同じ手順でＩｎＰ／ＩｎＧａＡｓＨＢ
Ｔ構造４を成長する〔図１（ｆ）〕。
【００１８】図２は、本実の形態２により形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの特性と、ＩｎＰ基板上に形成
したＩｎＰ／ＩｎＧａＡｓＨＢＴの特性を比較したもの
であり、（１）はＧａＡｓ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存性を示
し、（２）はＩｎＰ基板上に形成したＩｎＰ／ＩｎＧａ
ＡｓＨＢＴの電流利得のコレクタ電流依存性を示す。図
２の（１）、（２）において、低電流領域に至るまで本
実施の形態によりＧａＡｓ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴとＩｎＰ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴとで電流利得はほぼ同じ振る舞いを示
しており、ＧａＡｓ基板の影響はほぼ完全に吸収・緩和
され、ＩｎＰ基板上に形成した場合と同程度の良好な特
性のデバイスを形成することができた。
Ｐ／ＩｎＧａＡｓＨＢＴの特性と、ＩｎＰ基板上に形成
したＩｎＰ／ＩｎＧａＡｓＨＢＴの特性を比較したもの
であり、（１）はＧａＡｓ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存性を示
し、（２）はＩｎＰ基板上に形成したＩｎＰ／ＩｎＧａ
ＡｓＨＢＴの電流利得のコレクタ電流依存性を示す。図
２の（１）、（２）において、低電流領域に至るまで本
実施の形態によりＧａＡｓ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴとＩｎＰ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴとで電流利得はほぼ同じ振る舞いを示
しており、ＧａＡｓ基板の影響はほぼ完全に吸収・緩和
され、ＩｎＰ基板上に形成した場合と同程度の良好な特
性のデバイスを形成することができた。
【００１９】本実施の形態２では、成長法としてＭＯＣ
ＶＤ法を用いているが、分子線エピタキシー（Molecula
r beam epitaxy：ＭＢＥ）法を始めとした他の気相成長
法を用いても同様の効果が得られる。また、本実施の形
態２ではＩｎＰバッファー層形成前のサーマルクリーニ
ングをＡｓＨ３を供給しながら実施しているが、これは
ターシャリーブチルアルシン（ＴＢＡｓ）など他のＡｓ
原料であっても構わない。さらに、ＩｎＰバッファー層
形成時の原料として、ＰＨ３およびＴＭＩを用いている
が、これもターシャリーブチルフォスフィン（ＴＢＰ）
などのＰ原料やトリエチルインジウムなどのＩｎ原料を
用いても上記と同様の効果が得られる。
ＶＤ法を用いているが、分子線エピタキシー（Molecula
r beam epitaxy：ＭＢＥ）法を始めとした他の気相成長
法を用いても同様の効果が得られる。また、本実施の形
態２ではＩｎＰバッファー層形成前のサーマルクリーニ
ングをＡｓＨ３を供給しながら実施しているが、これは
ターシャリーブチルアルシン（ＴＢＡｓ）など他のＡｓ
原料であっても構わない。さらに、ＩｎＰバッファー層
形成時の原料として、ＰＨ３およびＴＭＩを用いている
が、これもターシャリーブチルフォスフィン（ＴＢＰ）
などのＰ原料やトリエチルインジウムなどのＩｎ原料を
用いても上記と同様の効果が得られる。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
バッファー層を２段階に分けて形成し、始めに低温・低
速で層厚の薄い第１のバッファー層を形成した後に、成
長温度を上げて速い成長速度で層厚の厚い第２のバッフ
ァー層を形成することにより、ＧａＡｓ基板の影響をほ
ぼ完全に吸収・緩和でき、かつ、良質で平坦姓の優れた
ＩｎＰバッファー層を形成することができるので、Ｉｎ
Ｐ基板上に形成した場合と同程度の良好な特性を持つデ
バイスを実現できる効果がある。
バッファー層を２段階に分けて形成し、始めに低温・低
速で層厚の薄い第１のバッファー層を形成した後に、成
長温度を上げて速い成長速度で層厚の厚い第２のバッフ
ァー層を形成することにより、ＧａＡｓ基板の影響をほ
ぼ完全に吸収・緩和でき、かつ、良質で平坦姓の優れた
ＩｎＰバッファー層を形成することができるので、Ｉｎ
Ｐ基板上に形成した場合と同程度の良好な特性を持つデ
バイスを実現できる効果がある。
【図１】本発明の実施の形態２で例示したＧａＡｓ基板
上にＩｎＰ／ＩｎＧａＡｓＨＢＴを形成する過程を示す
工程図。
上にＩｎＰ／ＩｎＧａＡｓＨＢＴを形成する過程を示す
工程図。
【図２】本発明の実施の形態２で例示したＧａＡｓ基板
上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴの特性を示す
グラフであり、（１）はＧａＡｓ基板上に形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存
性を示し、（２）はＩｎＰ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存性を示
す。
上に形成したＩｎＰ／ＩｎＧａＡｓＨＢＴの特性を示す
グラフであり、（１）はＧａＡｓ基板上に形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存
性を示し、（２）はＩｎＰ基板上に形成したＩｎＰ／Ｉ
ｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存性を示
す。
【図３】従来技術によるＧａＡｓ基板上に形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの特性を示すグラフであり、
(１)は従来技術によるところのＧａＡｓ基板上に形成し
たＩｎＰ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電
流依存性を示し、（２）はＩｎＰ基板上に形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存
性を示す。
Ｐ／ＩｎＧａＡｓＨＢＴの特性を示すグラフであり、
(１)は従来技術によるところのＧａＡｓ基板上に形成し
たＩｎＰ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電
流依存性を示し、（２）はＩｎＰ基板上に形成したＩｎ
Ｐ／ＩｎＧａＡｓＨＢＴの電流利得のコレクタ電流依存
性を示す。
１…ＧａＡｓ基板
２…第１のＩｎＰバッファー層
３…第２のＩｎＰバッファー層
４…ＩｎＰ／ＩｎＧａＡｓＨＢＴ構造
Claims (3)
- 【請求項１】ＧａＡｓ基板上に、ＧａＡｓ基板の格子定
数よりもＩｎＰ基板の格子定数に近い半導体結晶層を気
相成長させるIII-V族化合物半導体の気相成長法におい
て、 ＧａＡｓ基板上に第１のＩｎＰバッファー層を成長する
工程と、 上記第１のＩｎＰバッファー層を成長した後に昇温する
工程と、 上記第１のＩｎＰバッファー層よりも高い基板温度で第
２のＩｎＰバッファー層を成長する工程を含むことを特
徴とする化合物半導体結晶層の気相成長法。 - 【請求項２】請求項１に記載の化合物半導体結晶層の気
相成長法において、上記第１のＩｎＰバッファー層を成
長する工程での基板温度が４００℃以上４３０℃以下、
成長速度が５ｎｍ／ｍｉｎ以下であり、かつ、上記第２
のＩｎＰバッファー層を成長する工程での基板温度が５
００℃以上６００℃以下、成長速度が１５ｎｍ／ｍｉｎ
以上であることを特徴とする化合物半導体結晶層の気相
成長法。 - 【請求項３】請求項１または請求項２に記載の化合物半
導体結晶層の気相成長法において、上記第１のＩｎＰバ
ッファー層の層厚が３０ｎｍ以上７０ｎｍ以下であり、
上記第２のＩｎＰバッファー層の層厚が０.５μｍ以上
であることを特徴とする化合物半導体結晶の気相成長
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200640A JP2003017410A (ja) | 2001-07-02 | 2001-07-02 | 化合物半導体結晶層の気相成長法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001200640A JP2003017410A (ja) | 2001-07-02 | 2001-07-02 | 化合物半導体結晶層の気相成長法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003017410A true JP2003017410A (ja) | 2003-01-17 |
Family
ID=19037731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001200640A Pending JP2003017410A (ja) | 2001-07-02 | 2001-07-02 | 化合物半導体結晶層の気相成長法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003017410A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317941A (ja) * | 2004-03-29 | 2005-11-10 | Showa Denko Kk | ｐｎ接合型化合物半導体発光素子、及びその製造方法 |
| US11201256B2 (en) | 2020-02-03 | 2021-12-14 | Samsung Electronics Co., Ltd. | Infrared detecting device and infrared detecting system including the same |
-
2001
- 2001-07-02 JP JP2001200640A patent/JP2003017410A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005317941A (ja) * | 2004-03-29 | 2005-11-10 | Showa Denko Kk | ｐｎ接合型化合物半導体発光素子、及びその製造方法 |
| JP4689315B2 (ja) * | 2004-03-29 | 2011-05-25 | 昭和電工株式会社 | ｐｎ接合型化合物半導体発光素子、及びその製造方法 |
| US11201256B2 (en) | 2020-02-03 | 2021-12-14 | Samsung Electronics Co., Ltd. | Infrared detecting device and infrared detecting system including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4872046A (en) | Heterojunction semiconductor device with <001> tilt | |
| KR100319300B1 (ko) | 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자 | |
| JPS62183509A (ja) | 半導体付着方法及びデバイス | |
| CN112687525A (zh) | 一种提高超薄氮化镓场效应管晶体质量的外延方法 | |
| JP3326704B2 (ja) | Ｉｉｉ／ｖ系化合物半導体装置の製造方法 | |
| JPH08306703A (ja) | 化合物半導体結晶装置とその製造方法 | |
| JPH05175150A (ja) | 化合物半導体及びその製造方法 | |
| JP5833491B2 (ja) | 半導体薄膜の製造方法 | |
| JP2003017410A (ja) | 化合物半導体結晶層の気相成長法 | |
| JP2008244036A (ja) | 半導体結晶および半導体装置 | |
| KR100281939B1 (ko) | 반도체 에피택셜 기판 | |
| JP2007042936A (ja) | Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ | |
| JP3993830B2 (ja) | 窒化物系ｉｉｉ−ｖ族化合物半導体の製造方法およびそれを含む半導体装置 | |
| JPH06267867A (ja) | 化合物半導体の結晶成長法およびこれを用いたオーミックコンタクトの形成法 | |
| JPH0722614A (ja) | 化合物半導体エピタキシャルウェハ | |
| JPH0714785A (ja) | 半導体エピタキシャル基板およびその製造方法 | |
| JP2000311903A (ja) | 化合物半導体基板およびその製造方法 | |
| JP5543302B2 (ja) | 化合物半導体ウェーハの製造方法及び化合物半導体素子 | |
| JP3485016B2 (ja) | Ｉｉｉ−ｖ族化合物半導体薄膜結晶の成長方法及びエピタキシャルウェハ | |
| JP3421234B2 (ja) | 半導体装置およびその製造方法 | |
| JP4802442B2 (ja) | 化合物半導体エピタキシャル基板およびその製造方法 | |
| CN112735944A (zh) | 氮极性面GaN材料及其制作方法 | |
| JP2000124444A (ja) | 半導体装置及びエピタキシャルウェハ | |
| JP2002025922A (ja) | Ｉｉｉ−ｖ族化合物半導体の製造方法 | |
| JP2002373905A (ja) | Ｉｉｉ−ｖ族化合物半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070626 |