JP2005268731A - 電圧制御型半導体装置 - Google Patents
電圧制御型半導体装置 Download PDFInfo
- Publication number
- JP2005268731A JP2005268731A JP2004083233A JP2004083233A JP2005268731A JP 2005268731 A JP2005268731 A JP 2005268731A JP 2004083233 A JP2004083233 A JP 2004083233A JP 2004083233 A JP2004083233 A JP 2004083233A JP 2005268731 A JP2005268731 A JP 2005268731A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- layer
- region
- channel
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 179
- 230000005684 electric field Effects 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 27
- 238000009413 insulation Methods 0.000 abstract 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 25
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 24
- 239000000463 material Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- -1 aluminum ions Chemical class 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7391—Gated diode structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】SiC半導体のエミッタ層の上に形成したベース層に、部分的に埋込コレクタ領域を形成する。ベース層及び埋込コレクタ領域上にチャネル層を形成し、蓄積型チャネルを構成する。これにより、オン時には、チャネル層の上層部にホールが蓄積され低抵抗のチャネルが形成される。ホールによる電流はコレクタ領域からのチャネルを通ってエミッタ層へ流れ、埋込コレクタ領域、ベース層、エミッタ層で構成されるnpnトランジスタのベース電流となる。
【選択図】図1
Description
図7において、下面にエミッタ端子113aにつながるエミッタ電極113を有するn+型SiCの基板101の上に、p型SiCのバッファー層102、p-型SiCのベース層103、n型SiCのベース層104及びp+型SiCのエミッタ層105を順次エピタキシャル成長法で形成する。SiC−IGBTの中央部分にベース層103まで達するトレンチ109を形成し、トレンチ109内にゲート絶縁膜106を介してゲート端子111aにつながるゲート電極111を設けている。SiC−IGBTの両端部には、ベース層104とエミッタ層105に接するコレクタ電極115が設けられ、コレクタ電極115はコレクタ端子115aに接続されている。
SiC−IGBTの場合、この反転層のチャネル移動度が低いという問題がある。この理由は、ゲート絶縁膜として用いられるSiO2とSiCの界面に表面準位が存在し、オン時に反転層を流れるホールがその表面準位に捕らえられるからと考えられる。またその界面の荒さが原因となって、キャリアであるホールが電導性に寄与しなくなるため、チャネルのホールの移動度が小さくなると考えられている。このようなことからチャネル抵抗が高くなり、オン電圧が高くなる傾向がある。
以下、本発明の第1実施例の電圧制御型半導体装置について図1を参照して説明する。図1は第1実施例の電圧制御型半導体装置である、SiC半導体を用いた耐電圧10kVのSiC絶縁ゲートバイポーラトランジスタ(SiC−IGBT)のセグメントの断面図である。本実施例のセグメントは紙面に垂直な方向に長い帯状であるが、セグメントの形状は例えば円形や四角形等であってもよい。
本実施例のSiC−IGBTにおいて、エミッタ電極7とコレクタ電極8との間に、コレクタ電極8の電位が高くなるように電圧を印加し、ゲート電極9の電位をコレクタ電極8の電位より低くすると、SiC−IGBTはオンになりコレクタ電極8とエミッタ電極7間に主電流が流れる。
本実施例のSiC−IGBTのコレクタ電極8とエミッタ電極7間に100A/cm2の電流密度で主電流を流したときのオン電圧は3.5Vであり、従来のSiC−IGBTのオン電圧9.5Vに比べて非常に低い値であった。本実施例では隣り合う埋込みコレクタ領域5の間の間隔を3μm以上としたが、10μmに広げると埋込みコレクタ領域5間の抵抗が小さくなる。そのため、コレクタ領域6からチャネル層4を通って流れるベース電流が大きくなり、それに伴い主電流が大きくなる。その結果オン電圧は3.2Vと更に小さくなった。
図2は本発明の第2実施例の電圧制御型半導体装置である、SiC半導体を用いた耐電圧10kVの絶縁ゲートバイポーラトランジスタ(SiC−IGBT)のセグメントの断面図である。図において、本実施例のSiC−IGBTでは、隣り合う埋込みコレクタ領域5の間のベース層3内に少なくとも1つのn+SiC半導体の電界緩和領域55を設けた点が前記第1実施例と異なり、その他の構成は図1に示す前記第1実施例のものと同じである。電界緩和領域55の不純物濃度は、埋込みコレクタ領域5と同じにしてもよい。その場合両者を同一工程で形成できるので工程が簡略化される。隣り合う埋込みコレクタ領域5の間に電界緩和領域55を設けることにより、SiC−IGBTのオフ時に、電界緩和領域55とベース層3の接合部からベース層3内に空乏層が広がり、コレクタ・エミッタ間の電圧を分担する。これによりゲート絶縁膜10に印加される電界強度を緩和することができる。第1実施例のSiC−IGBTでは、オフ時のゲート絶縁膜10の最大電界強度は2.1MV/cmであったが、本第2実施例のSiC−IGBTでは0.7MV/cmとなり、第1実施例のものに比べて約67%低減できた。第2実施例のSiC−IGBTでは、前記第1実施例のSiC−IGBTの特徴である低いオン電圧に加えて、ゲート絶縁膜10の電界強度が緩和されるという特徴を有し、IGBTの長期の信頼性の向上が図れる。
図3は本発明の第3実施例の電圧制御型半導体装置である、SiC半導体を用いた耐電圧10kVの絶縁ゲートバイポーラトランジスタ(SiC−IGBT)のセグメントの断面図である。図において、本実施例のSiC−IGBTは、隣り合う埋込みコレクタ領域5間の上方のゲート絶縁膜10aの厚みを他の部分より厚くした点が図1に示す前記第1実施例と異なる。その他の構成は図1に示す前記第1実施例のものと同じである。
前記第1実施例の電圧制御型半導体装置において、ベース電流をコレクタ領域6から埋込コレクタ領域5へ効率的に流すために、埋込コレクタ領域5の上から隣り合う埋込コレクタ領域5間の上のできるだけ中央領域まで蓄積層を形成する。それにより、ベース電流が流れる時の電圧降下を小さくする。さらに、隣り合う埋込コレクタ領域5の間は広げ、ベース層3で伝導度変調が十分起こるようにしている。一方、オフ時は埋込コレクタ領域5とベース層3の接合から空乏層が広がるが、両埋込コレクタ領域5間が広く、両者間の中央領域近傍は空乏層が十分に広がらない。そのため空乏層でコレクタ電圧が分担されずゲート絶縁膜10の中央部が高電界となる。すなわち、オフ時には、埋込みコレクタ領域5とベース層3の接合からベース層3及びチャネル層4に広がる空乏層によりコレクタ領域6とエミッタ層1の間の電圧を分担している。しかしこの空乏層は隣り合う埋込みコレクタ領域5に挟まれたベース層3及びチャネル層4の中央領域には十分に広がらず、絶縁膜10aの中央部10gに高電界が印加されやすい。そこでゲート絶縁膜10aの中央部10gを他の部分より厚くして耐電界強度特性を向上させる。このようにすると、オフ時にゲート絶縁膜10aに印加される最大電界強度を低減することができる。図3に示す本実施例のものでは、厚み0.1μmのゲート絶縁膜10aの、中央部10gの厚みを0.5μmとし、他の部分の約5倍にしている。これによりオフ時にゲート絶縁膜10aの中央部10gに印加される最大電界強度を約70%低減できる。
図4は、本発明の第4実施例の電圧制御型半導体装置である、SiC半導体を用いた耐電圧10kVの絶縁ゲートバイポーラトランジスタ(SiC−IGBT)のセグメントの断面図である。本実施例のSiC−IGBTでは図においてSiC−IGBTの中央部に、チャネル層4aを貫通してベース層3に入り込むトレンチ15を設けている。トレンチ15の底部にn+SiC半導体の電界緩和層56を設けている。トレンチ15の側壁及び電界緩和層56の上にはゲート絶縁膜10bを設けている。トレンチ15内には、ゲート絶縁膜10bを介してゲート電極9aが設けられている。ゲート電極9aはチャネル層4aの上面に絶縁膜10bを介して対向するとともに、トレンチ15内でチャネル層4aの側面にも絶縁膜10bを介して対向している。その他の構成は図1に示す前記第1実施例のものと同じである。
前記の各実施例において、n型の層及び領域をそれぞれp型の層及び領域に置き換え
かつ、p型の層及び領域をそれぞれn型の層及び領域に置き換えた構成の電圧制御型半導体装置にも、本発明を適用できる。
前記第1から第4実施例の電圧制御型半導体装置においては、チャネル層4を蓄積型にすることにより、反転型よりもチャネル抵抗を小さくできる。さらに図6に示すように、チャネル層4の表面あるいは内部に不純物濃度を高くしたp型の高導電率領域4bを形成すると、チャネル層4の抵抗を更に下げる効果が得られる。高導電率領域4bは、チャネル層4と絶縁膜10との界面から0.05μmから0.5μm程度の深さにエピタキシャル成長により形成するか、あるいはチャネル層4内部にアルミニウムイオンなどのp型のイオンを注入することにより形成する。高導電率領域4bのチャネル層4の表面からの深さや厚みは不純物濃度により異なり、不純物濃度が高ければ厚みを薄く、不純物濃度が低ければ厚みを厚くすることにより、ノーマリオフのチャネル抵抗を低くできる。高導電率領域4bの不純物濃度及び厚みの一例としては、チャネル層4の厚さを0.3μmとした場合、それぞれ3×1016cm−3及び0.1μm程度である。図6は、図1の構成に高導電率領域4bを設けたものを示しているが、図2から図5の電圧制御型半導体装置にもチャネル層に同様に高導電率領域を設ければ同様の効果が得られる。
また、前記各実施例では、ワイドギャップ半導体としてSiCを用いた素子の場合について説明したが、本発明はダイヤモンド、ガリウムナイトライドなどの他のワイドギャップ半導体材料を用いた素子にも有効に適用できる。
2 バッファー層
3 ベース層
4、4a チャネル層
5 埋込みコレクタ領域
6 コレクタ領域
7 エミッタ電極
8 コレクタ電極
9 ゲート電極
10、10a、10b ゲート絶縁膜
15 トレンチ
55、56 電界緩和領域
Claims (9)
- 一方の面に被制御電流の電流流入端又は電流流出端のいずれか一方となる第1の電極を有する、第1の導電型のワイドギャップ半導体の第1の半導体層、
前記第1の半導体層の他方の面に形成した、前記第1の導電型と異なる第2の導電型のワイドギャップ半導体の第2の半導体層、
前記第2の半導体層の、前記第1の半導体層に接する面の対向面近傍に部分的に設けた、前記第2の半導体層と異なる導電型のワイドギャップ半導体の埋込み半導体領域、
前記第2の半導体層及び前記埋込み半導体領域に接するように設けた、前記第2の半導体層と同じ導電型のワイドギャップ半導体のチャネル層、
前記チャネル層内において、前記埋込み半導体領域に重なるように設けた、前記チャネル層と同じ導電型を有し、かつ不純物濃度が前記チャネル層より大きいワイドギャップ半導体の半導体領域、
前記埋込み半導体領域及び前記半導体領域に電気的に接続された、前記第1の半導体層が電流流入端となるときは電流流出端となり、前記第1の半導体層が電流流出端となるときは電流流入端となる第2の電極、及び
前記チャネル層及び前記半導体領域に、絶縁膜を介して対向する制御電極
を有する電圧制御型半導体装置。 - 隣り合う前記埋込み半導体領域の間の第2の半導体層に、前記第2の半導体層の導電型と異なる導電型の電界緩和領域を設けたことを特徴とする請求項1に記載の電圧制御型半導体装置。
- 前記絶縁膜の、隣り合う前記埋込み半導体領域の間の領域に対向する部分の厚さが他の部分より厚くなされていることを特徴とする請求項1に記載の電圧制御型半導体装置。
- 一方の面に被制御電流の電流流入端又は電流流出端のいずれか一方となる第1の電極を有する、第1の導電型のワイドギャップ半導体の第1の半導体層、
前記第1の半導体層の他方の面に形成した、前記第1の導電型と異なる第2の導電型のワイドギャップ半導体の第2の半導体層、
前記第2の半導体層の、前記第1の半導体層に接する面の対向面近傍に部分的に設けた、前記第2の半導体層と異なる導電型のワイドギャップ半導体の少なくとも2つの埋込み半導体領域、
前記第2の半導体層及び前記埋込み半導体領域に接するように設けた、前記第2の半導体層と同じ導電型のワイドギャップ半導体のチャネル層、
前記チャネル層内において、前記埋込み半導体領域に重なるように設けた、前記チャネル層と同じ導電型を有し、かつ不純物濃度が前記チャネル層より大きいワイドギャップ半導体の半導体領域、
前記埋込み半導体領域及び前記半導体領域に電気的に接続された、前記第1の半導体層が電流流入端となるときは電流流出端となり、前記第1の半導体層が電流流出端となるときは電流流入端となる第2の電極、及び
前記第2の半導体層、前記チャネル層及び前記半導体領域に、絶縁膜を介して対向する制御電極
を有する電圧制御型半導体装置。 - 前記第1の導電型はn型であり、前記第2の導電型はp型である請求項1又は4に記載の電圧制御型半導体装置。
- 前記チャネル層の不純物濃度は、第2の半導体層の不純物濃度より大きいことを特徴とする請求項1又は4に記載の電圧制御型半導体装置。
- 隣り合う埋込み半導体領域の間の間隔が3μm以上であることを特徴とする請求項1又は4に記載の電圧制御型半導体装置。
- 前記隣り合う埋込み半導体領域の間の第2の半導体層に、前記第2の半導体層と異なる導電型の電界緩和層を設け、前記制御電極が前記電界緩和層の少なくとも一部分に絶縁膜を介して対向していることを特徴とする請求項4に記載の電圧制御型半導体装置。
- 前記チャネル層の内部に高導電率領域を形成したことを特徴とする請求項1又は4に記載の電圧制御型半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004083233A JP4237086B2 (ja) | 2004-03-22 | 2004-03-22 | 電圧制御型半導体装置 |
US10/593,878 US7626232B2 (en) | 2004-03-22 | 2005-03-17 | Voltage-controlled semiconductor device |
EP05721021A EP1737042A4 (en) | 2004-03-22 | 2005-03-17 | SEMICONDUCTOR DEVICE CONTROLLING VOLTAGE |
PCT/JP2005/004834 WO2005091372A1 (ja) | 2004-03-22 | 2005-03-17 | 電圧制御型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004083233A JP4237086B2 (ja) | 2004-03-22 | 2004-03-22 | 電圧制御型半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005268731A true JP2005268731A (ja) | 2005-09-29 |
JP4237086B2 JP4237086B2 (ja) | 2009-03-11 |
Family
ID=34993977
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004083233A Expired - Fee Related JP4237086B2 (ja) | 2004-03-22 | 2004-03-22 | 電圧制御型半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7626232B2 (ja) |
EP (1) | EP1737042A4 (ja) |
JP (1) | JP4237086B2 (ja) |
WO (1) | WO2005091372A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038200A (ja) * | 2007-08-01 | 2009-02-19 | Toyota Central R&D Labs Inc | 半導体装置 |
US8786024B2 (en) | 2010-04-15 | 2014-07-22 | Yoshitaka Sugawara | Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102005040624A1 (de) * | 2004-09-02 | 2006-03-09 | Fuji Electric Holdings Co., Ltd., Kawasaki | Halbleiterbauteil und Verfahren zu seiner Herstellung |
JP2011060901A (ja) * | 2009-09-08 | 2011-03-24 | Sumitomo Electric Ind Ltd | 半導体装置および半導体装置の製造方法 |
US9496345B2 (en) * | 2012-07-31 | 2016-11-15 | National Institute Of Advanced Industrial Science And Technology | Semiconductor structure, semiconductor device, and method for producing semiconductor structure |
US9530844B2 (en) * | 2012-12-28 | 2016-12-27 | Cree, Inc. | Transistor structures having reduced electrical field at the gate oxide and methods for making same |
US10115815B2 (en) | 2012-12-28 | 2018-10-30 | Cree, Inc. | Transistor structures having a deep recessed P+ junction and methods for making same |
US11489069B2 (en) | 2017-12-21 | 2022-11-01 | Wolfspeed, Inc. | Vertical semiconductor device with improved ruggedness |
US10615274B2 (en) | 2017-12-21 | 2020-04-07 | Cree, Inc. | Vertical semiconductor device with improved ruggedness |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19534154C2 (de) * | 1995-09-14 | 2001-06-28 | Siemens Ag | Durch Feldeffekt steuerbares Leistungs-Halbleiterbauelement |
JPH1027899A (ja) | 1996-07-11 | 1998-01-27 | Fuji Electric Co Ltd | 電圧駆動型炭化ケイ素サイリスタ |
JPH10256529A (ja) | 1997-03-14 | 1998-09-25 | Fuji Electric Co Ltd | 絶縁ゲート型炭化ケイ素サイリスタ |
US5917204A (en) * | 1997-03-31 | 1999-06-29 | Motorola, Inc. | Insulated gate bipolar transistor with reduced electric fields |
US6342709B1 (en) * | 1997-12-10 | 2002-01-29 | The Kansai Electric Power Co., Inc. | Insulated gate semiconductor device |
JP4541489B2 (ja) * | 2000-04-06 | 2010-09-08 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP3916874B2 (ja) * | 2001-02-06 | 2007-05-23 | 関西電力株式会社 | 半導体装置 |
JP3800047B2 (ja) | 2001-07-18 | 2006-07-19 | 日産自動車株式会社 | 電界効果トランジスタ |
JP3559971B2 (ja) * | 2001-12-11 | 2004-09-02 | 日産自動車株式会社 | 炭化珪素半導体装置およびその製造方法 |
US6940110B2 (en) * | 2002-11-29 | 2005-09-06 | Matsushita Electric Industrial Co., Ltd. | SiC-MISFET and method for fabricating the same |
-
2004
- 2004-03-22 JP JP2004083233A patent/JP4237086B2/ja not_active Expired - Fee Related
-
2005
- 2005-03-17 WO PCT/JP2005/004834 patent/WO2005091372A1/ja active Application Filing
- 2005-03-17 US US10/593,878 patent/US7626232B2/en not_active Expired - Fee Related
- 2005-03-17 EP EP05721021A patent/EP1737042A4/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009038200A (ja) * | 2007-08-01 | 2009-02-19 | Toyota Central R&D Labs Inc | 半導体装置 |
US8786024B2 (en) | 2010-04-15 | 2014-07-22 | Yoshitaka Sugawara | Semiconductor device comprising bipolar and unipolar transistors including a concave and convex portion |
Also Published As
Publication number | Publication date |
---|---|
US20070200150A1 (en) | 2007-08-30 |
JP4237086B2 (ja) | 2009-03-11 |
WO2005091372A1 (ja) | 2005-09-29 |
EP1737042A1 (en) | 2006-12-27 |
US7626232B2 (en) | 2009-12-01 |
EP1737042A4 (en) | 2010-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5829975B2 (ja) | 半導体デバイスおよびSiCトランジスタ | |
JP4066946B2 (ja) | 半導体装置 | |
JP4132011B2 (ja) | 電界効果半導体装置 | |
JP3471823B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
JP6715567B2 (ja) | 半導体装置 | |
JPH09283754A (ja) | 高耐圧半導体装置 | |
JP2011222681A (ja) | 半導体装置 | |
JP2009055063A (ja) | ゲートターンオフサイリスタ | |
JP2008311301A (ja) | 絶縁ゲートバイポーラトランジスタ | |
US7626232B2 (en) | Voltage-controlled semiconductor device | |
US20150187877A1 (en) | Power semiconductor device | |
JP2012089824A (ja) | 半導体素子およびその製造方法 | |
JP5865860B2 (ja) | 半導体装置 | |
US7470960B1 (en) | High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness | |
TW201537750A (zh) | 半導體裝置 | |
JP2017191817A (ja) | スイッチング素子の製造方法 | |
JP2014154739A (ja) | 半導体装置 | |
KR20150061201A (ko) | 전력 반도체 소자 및 그 제조 방법 | |
CN113644133A (zh) | 一种半导体器件及其制备方法 | |
JP2005150348A (ja) | 半導体装置 | |
US20150144993A1 (en) | Power semiconductor device | |
JP2006303543A (ja) | 半導体装置 | |
JP3214242B2 (ja) | 半導体装置 | |
JP4016901B2 (ja) | 絶縁ゲート型半導体装置および絶縁ゲート型半導体装置の製造方法 | |
JP6885414B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20051108 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051108 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081118 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081217 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131226 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |