JP2005267099A - ネットワーク制御装置、画像形成装置、画像形成システム、ネットワーク制御方法、コンピュータプログラム及び記録媒体 - Google Patents

Abstract

【課題】 通常モードへの復帰も考慮した上で、省エネモード時の消費電力を最小限に抑える。
【解決手段】 メインＣＰＵを含むコントローラ部と、サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路とを備え、通常モードと省エネルギモードとが設定されるネットワーク制御装置において、前記通常モードにおいては、前記インターフェイス制御部は前記電源回路から前記メインＣＰＵへの電源供給を行わせ、前記メインＣＰＵは前記サブＣＰＵをスリープ状態に設定し、前記省エネルギモードにおいては、前記インターフェイス制御部は前記メインＣＰＵを電源断状態に設定する（ステップＳ１１５、Ｓ１１６）と共に、前記サブＣＰＵをスリープ状態に設定する（ステップＳ１１７）。
【選択図】 図７

Description

本発明は、プリンタ、コピー、ＭＦＰ（マルチファンクションペリフェラル）等のネットワークインターフェースの省エネルギ動作に係り、特に省エネルギ制御を行うネットワーク制御装置及びネットワーク制御方法、前記ネットワーク制御装置を備えたプリンタ、コピー、ＭＦＰなどの画像形成装置、この画像形成装置を備えた画像形成システム、前記ネットワーク制御方法をコンピュータで実現するためのコンピュータプログラム及びこのコンピュータプログラムを記憶した記録媒体に関する。

一般的にネットワーク機器の場合、省エネルギモードにおいてもシステムのメインＣＰＵは動作しており、ネットワークの処理を継続していることが多い。例えば、特許文献１には、ＣＰＵ部が処理要求がないことを確認すると、機能ブロックのレジスタの読み出しなどで状態を把握し、状態記憶部に書き込み、その後、ネットワークＩ／Ｆ部以外の部分を低消費電力モードにし、ネットワークにより要求を受けると、サブＣＰＵ部はその要求が状態の問い合わせかどうかを判定し、状態の問い合わせでない場合には、割り込み信号によりＣＰＵ部を通常モードに戻し、通常モードに戻されたＣＰＵ部はメモリ部及び機能ブロックを通常モードに戻し、要求に対する処理を行い、要求が状態の問い合わせの場合には、サブＣＰＵ部は状態記憶部を参照して直接その応答をネットワーク流す、という発明が開示されている。

また、特許文献２には、画像情報の処理や記憶が可能なコントローラ部と、ネットワークに対して情報の入出力を行う入出力部とを設け、画像処理装置が通常稼動モードのときは、コントローラ部が入出力部を制御することによりネットワークでの情報の送受信を行い、コントローラ部が低消費電力モードに移行した際には、入出力部がデータの送受信を制御する、という発明が開示されている。また、この発明では、コントローラ部は入出力部がコントローラ部を所定の時間後に低消費電力モードに移行させるための指令を出力し、入出力部は前記コントローラ部からの前記指令に基づいて前記コントローラ部への電力供給を停止するようになっている。
特開２００３−７６４５１号公報 特開２００３−８９２５４号公報

ところで、特許文献１に開示された発明では、メインＣＰＵとサブＣＰＵとを有し、メインＣＰＵが処理要求がないことを確認すると、機能ブロックのレジスタの読み出しなどで状態を把握して状態記憶部に書き込み、その後、ネットワークＩ／Ｆ部以外の部分を低消費電力モードにし、サブＣＰＵはネットワークにより要求を受けると、その要求が状態の問い合わせかどうかを判定し、状態の問い合わせでない場合には、割り込み信号によりＣＰＵ部を通常モードに戻すようになっている。したがって、この発明では、メインＣＰＵが省消費電力モードに設定し、サブＣＰＵがメインＣＰＵ部を通常モードに戻すようになっているが、メインＣＰＵの電源の制御をサブＣＰＵが行っているわけではなく、メインＣＰＵの電源が省消費電力モードになったとしても、メインＣＰＵを最低限駆動するだけの電力は依然として消費されていることになる。

また、特許文献２に開示された発明では、低消費電力モードではコントローラ部の電力消費量の削減については充分に考慮されているが、低消費電力モードでも入出力部には通常通り通電されており、低消費電力モードでも入出力部を駆動させるだけの電力は依然として消費されていることになる。

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、通常モードへの復帰も考慮した上で、省エネモード時の消費電力を最小限に抑えるようにすることにある。

前記目的を達成するため、第１の手段は、メインＣＰＵを含むコントローラ部と、サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路とを備え、通常モードと省エネルギモードとが設定されるネットワーク制御装置において、前記コントローラ部には、電源断状態と通常稼動状態とが設定され、前記インターフェイス制御部のサブＣＰＵにはスリープ状態と通常稼動状態とが設定され、前記サブＣＰＵがいずれの状態にあっても前記インターフェイス制御部が前記電源回路から前記コントローラ部への電源供給の制御を行うことを特徴とする。

第２の手段は、第１の手段において、前記インターフェイス制御部は、前記サブＣＰＵが通常稼動状態の場合に、前記コントローラ部が省エネルギモードから通常モードに復帰するときには、前記サブＣＰＵが前記メインＣＰＵに対して前記電源回路からの通電をオンにすることを特徴とする。

第３の手段は、第１の手段において、前記インターフェイス制御部は、前記サブＣＰＵがスリープ状態の場合に、前記コントローラ部が省エネルギモードから通常モードに復帰するときには、別途設けた電源制御手段が前記ネットワークを介して転送されてきた所定のデータに基づいて前記メインＣＰＵに対して前記電源回路から通電を開始させることを特徴とする。

第４の手段は、前記所定のデータが、特定のパケット、電源管理手段に入力される信号、画像形成処理を行う前の操作信号及び特定のパターン情報のいずれかであることを特徴とする。

第５の手段は、メインＣＰＵを含むコントローラ部と、サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路とを備え、通常モードと省エネルギモードとが設定されるネットワーク制御装置において、前記通常モードにおいては、前記インターフェイス制御部は前記電源回路から前記メインＣＰＵへの電源供給を行わせ、前記メインＣＰＵは前記サブＣＰＵをスリープ状態に設定し、前記省エネルギモードにおいては、前記インターフェイス制御部は前記メインＣＰＵを電源断状態に設定すると共に、前記サブＣＰＵをスリープ状態に設定することを特徴とする。

第６の手段は、第５の手段において、前記サブＣＰＵのスリープ状態の設定はサブＣＰＵへのクロックの供給を停止することにより行われることを特徴とする。

第７の手段は、第５の手段において、前記サブＣＰＵのスリープ状態への移行は、省エネルギモードに完全に移行し、メインＣＰＵへの電源供給が絶たれた後、前記サブＣＰＵで処理すべきデータが所定時間入力されなかった場合に行われることを特徴とする。

第８の手段は、第５の手段において、前記インターフェイス制御部が前記メインＣＰＵから省エネルギモードへの移行を指示され、省エネルギモードに完全に移行するまで、前記メインＣＰＵと前記サブＣＰＵにはともに電源供給が行われることを特徴とする。

第９の手段は、第５ないし第８の手段において、前記インターフェイス制御部は、ネットワークから転送されてくる特定のパケットを検知する検知手段と、当該検知手段により前記特定のパケットを検知したとき、前記メインＣＰＵへの電源供給を開始する電源制御手段とをさらに備えていることを特徴とする。

第１０の手段は、第１ないし第９の手段に係るネットワーク制御装置と、入力されたデータに基づいて記録媒体に可視画像を形成する画像形成手段と含んで画像形成装置を構成したことを特徴とする。

第１１の手段は、第１０の手段に係る画像形成装置と、複数のクライアントコンピュータとがネットワークを介して接続され、前記画像形成装置が前記クライアントコンピュータからの動作指令によって作動し、画像形成を行うように画像形成システムを構成したことを特徴とする。

第１２の手段は、メインＣＰＵを含むコントローラ部と、サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路とを備え、前記電源回路から前記コントロール部および／またはインターフェイス制御部への通電状態により通常モードと省エネルギモードとを設定するネットワーク制御方法において、通電状態にある前記メインＣＰＵからスリープ状態にある前記サブＣＰＵに省エネルギモード移行要求を行う第１の工程と、前記サブＣＰＵが前記省エネルギモード移行要求を受信した後、省エネルギモードから通常モードに移行する第２の工程と、通常モードに移行したサブＣＰＵが前記メインＣＰＵを含むコントローラ部への前記電源回路からの通電を遮断する第３の工程と、前記コントローラ部への電源が遮断された後、所定の条件になると前記サブＣＰＵがスリープ状態に移行する第４の工程とを含んでいることを特徴とする。

第１３の手段は、第１２の手段において、前記サブＣＰＵのスリープ状態の設定は、当該サブＣＰＵへのクロックの供給を停止することにより行われることを特徴とする。

第１４の手段は、第１２の手段において、前記所定の条件が、省エネルギモードに完全に移行し、メインＣＰＵへの電源供給が絶たれた後、サブＣＰＵで処理すべきデータが所定時間入力されなかった場合であることを特徴とする。

第１５の手段は、第１３の手段において、前記第３の工程でメインＣＰＵが電源断状態となり、さらに、前記第４の工程で前記サブＣＰＵがスリープ状態に移行した省エネルギ状態であるときに、前記インターフェイス制御部は、前記ネットワークから転送されてくる特定のパケットを検知した場合には、前記メインＣＰＵへの電源供給を開始し、同時に前記サブＣＰＵへのクロックの供給を開始する第５の工程をさらに含んでいることを特徴とする。

第１６の手段は、第１５の手段において、前記第５の工程で前記メインＣＰＵへの電源供給と、前記サブＣＰＵへのクロックの供給が開始され、前記メインＣＰＵがブート状態から通常稼動状態に移行した後、前記サブＣＰＵへ通常モード移行準備が完了したことを通知し、当該サブＣＰＵへのクロック供給が停止され、通常モードに移行する第６の工程をさらに含んでいることを特徴とする。

第１７の手段は、第１２ないし第１６のいずれかの手段に係るネットワーク制御方法の各工程をコンピュータで実行するための手順をコンピュータプログラムが含んでいることを特徴とする。

第１８の手段は、第１７の手段に係るコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録媒体に記録されていることを特徴とする。

なお、後述の実施例において、前記第１の手段におけるコントローラ部は符号１００に、インターフェイス制御部はインターフェイスＡＳＩＣ２００に、電源回路は符号３１０に、メインＣＰＵは符号１０１に、サブＣＰＵは符号２８０に、インターフェイス制御部から電源供給の制御が行うこと及び電源制御手段は、電源制御部２５１にサブＣＰＵ２８０および電源管理部２４１が接続されサブＣＰＵ２８０あるいは電源管理部２４１から電源制御部２５１を介して電源回路の通電制御が可能となっていることに、第２の手段におけるサブＣＰＵが通常稼動状態の場合に、コントローラ部が省エネルギモードから通常モードに復帰するときには、サブＣＰＵがメインＣＰＵに対して電源回路からの通電をオンにすることはステップＳ１５１及びＳ１５２に、第３の手段におけるサブＣＰＵがスリープ状態の場合に、コントローラ部が省エネルギモードから通常モードに復帰するときには、電源制御部２５１が電源制御線２５０を介して電源回路３１０からコントローラ部の電源をオンさせることに、第４の手段における特定のパケット、電源管理手段に入力される信号、画像形成処理を行う前の操作信号及び特定のパターン情報は、言い換えれば、通常モードへの復帰要因は、パケットタイプフィルタ２３５−３でネットワーク６から送られてきたパケットに中に特定のパケットが含まれていたことを検出した場合、電源管理部２４１にＵＳＢ２１０あるいはＩＥＥＥ１２８４（２２０）から信号が入力された場合、操作部からの入力やＡＤＦの圧板が操作された場合のように外部から画像形成処理を行う前の操作信号が入力された場合（外部要因）、ＷＯＬ２３８に設けられているパターンフィルタが復帰要因を示すパターンを検出した場合にそれぞれ対応する。

また、第５の手段におけるメインＣＰＵによるサブＣＰＵのスリープ状態の設定はステップＳ１５８に、インターフェイス制御部によるメインＣＰＵの電源段状態の設定はステップＳ１１５に、サブＣＰＵをスリープ状態にすることはステップＳ１１７に、第６の手段におけるインターフェイス制御部のコントローラ部の電源オンオフの制御は、ステップＳ１５１及びステップＳ１１５に、メインＣＰＵによるサブＣＰＵのスリープ状態の制御はステップＳ１５８及びステップＳ１０３に、第７の手段におけるサブＣＰＵのクロックの供給停止はステップＳ１５８のＤＯＺＥ状態の設定に、第８の手段におけるサブＣＰＵのスリープ状態への移行はステップＳ１１７に、第９の手段におけるメインＣＰＵとサブＣＰＵの両者への電源供給蓮１０４からステップＳ１１６までの期間に、第１０の手段における検知手段はパケットタイプフィルタ２３５−３及びＷＯＬ２３８に設けられているパターンフィルタに、電源制御手段は電源制御部２５１にそれぞれ対応する。

また、第１２の手段における第１の工程はステップＳ１０３に、第２の工程はステップＳ１０４に、第３の工程はステップＳ１１５に、第４の工程はステップＳ１１７に、第１３の手段におけるスリープ状態はＤＯＺＥ状態であることに、第１４の手段におけるサブＣＰＵで処理すべきデータが所定時間入力されなかった場合は、例えば印刷データが所定時間ネットワークから転送されてこなかった場合に、第１５の手段における第５の工程はパターンフィルタに所定のパターンが入力され、ウエイク・オン・ラン２３８によって電源管理部２４１を介して電源制御部２５１が電源回路３１０の通電をオンにすることに、第１６の手段における第６の工程はステップＳ１５８、Ｓ１５９にそれぞれ対応する。

本発明によれば、通常モードへの復帰も考慮した上で、省エネモード時の消費電力を最小限に抑えるようにすることができる。

以下、本発明を実施するための最良の形態について説明する。

１．システム構成
１．１ システムの全体構成
図１は、本発明の実施例に係るネットワークシステムの構成を示す図である。同図において、本実施例に係るネットワークシステムは複写機、プリンタなどの複数の機能を有する画像形成装置（複合機）１と、プリンタ２と、これらの画像形成装置１あるいはプリンタ２を使用するＰＣ（パーソナルコンピュータ）３，４，５とがネットワーク６に接続されている。なお、ネットワーク６に接続されている複合機１、プリンタ２、ＰＣ３，４，５の数は一例であり、これらがもっと多く接続された大規模なシステムでももっと少ない端末からなる小規模なシステムでも同様である。この例では、ＰＣ３，４，５のいずれかから複合機１あるいはプリンタ２に印刷指示を送って印刷させることが可能である。また、ネットワーク６はこの実施例ではイーサネット（登録商標）が使用されている。

画像形成装置１やプリンタ２は、例えば電子写真方式やインクジェット方式の公知構造の画像形成手段を備えているものであり、このような形式の画像形成装置やプリンタ自体は公知なので、ここでは機械的構成や電気的構成の詳細は省略する。

１．２ 画像形成装置に関するシステム構成
図２は本発明の実施例に係る画像形成装置の制御部の構成を示すブロック図、図３はその要部の構成を示すブロック図で、このシステムはコントローラ部１００と、インターフェイス部（インターフェイスＡＳＩＣ）２００と、両者を接続するＰＣＩバス３００とから構成されている。

コントローラ部１００は、メインＣＰＵ１０１、ＡＳＩＣ（Application Specific Integrated Circuit）１０２、ネットワークを介して送られてくる画像データを記憶するメモリ１０３及びＨＤＤ１０４からなり、メインＣＰＵ１０１、ネットワークを介して送られてくる画像データを記憶するメモリ１０３及びＨＤＤ１０４はそれぞれＡＳＩＣ１０２に接続され、ＡＳＩＣ１０２はＰＣＩバス３００に接続されている。メインＣＰＵ１０１は、図示しない画像形成装置の制御を司り、ＡＳＩＣ１０２は、メインＣＰＵ１０１、ネットワークを介して送られてくる画像データを記憶するメモリ１０３及びＨＤＤ１０４へのデータの入出力の制御を行う。

ＰＣＩバス３００には、ＩＥＥＥ１３９４ボード３０１及びワイヤレス・ラン・ボード３０２が接続され、また、インターフェイスＡＳＩＣ２００が接続されている。

インターフェイスＡＳＩＣ２００は、ＵＳＢ２１０、ＩＥＥＥ１２８４（２２０）、ネットワーク２３０（図１におけるネットワーク６に対応）、外部要因入力２４０、電源制御線２５０と接続され、電源制御線２５０は電源回路３１０に接続され、電源制御線２５０を介して出力される指令に応じて電源回路３１０から電源供給線３１１によってコントローラ部１００、ひいてはメインＣＰＵ１０１に電源供給が行われる。

また、前記ＰＣＩバス３００とＰＣＩ２６０を介して接続され、この接続は、ＰＣＩ２６０のＩ／Ｏ端子２６１によってとられている。また、ＰＣＩ２６０には、インターフェイスＡＳＩＣ２００側の構成要素ではアービタ２７０とシステムインターフェイス（system i/f)２７１に接続されている。以下、インターフェイスはＩ／Ｆあるいはｉｆとも略称する。

ＵＳＢ２１０には、ＵＳＢ物理層（USB Phy)２１１、ＵＳＢ ＳＩＥ２１２、ＤＭＡＣ（Direct Memory Access Controller）２１３が接続され、ＤＭＡＣ２１３はアービタ２７０と接続されている。

ＩＥＥＥ１２８４接続線には、ＩＥＥＥ１２８４（２２１）及びＤＭＡＣ２２２が接続され、ＤＭＡＣ２２２はさらにアービタ２７０に接続されている。

ネットワーク２３０には、イーサネット（登録商標）物理層（Ethernet（登録商標） Phy）２３１とＭＡＣ ＩＰ（Mediea Access Control Internet Protocol）２３２とが接続されている。ＭＡＣ ＩＰ２３２にはｔｘバッファ２３２ｔとｒｘバッファ２３２ｒが設けられ、前者にはＭＡＣ＿ｔｘｉｆ２３３とＭＡＣ＿ｒｘｉｆ２３５がそれぞれ接続され、さらにバス２８９を介してＤＭＡＣ＿ｔｘ２３４及びＤＭＡＣ＿ｒｘ２３７が接続され、ＤＭＡＣ＿ｔｘ２３４及びＤＭＡＣ＿ｒｘ２３７はさらにアービタ２７０に接続されている。なお、符号２１２ａ、２２１ａ、２３３ａ、２３５ａはそれぞれバス切り換え回路、ｍａｃ＿ｃｏｎｆｉｇ２２５はＭＡＣ＿ＩＰ，ｍａｃ＿ｔｘｉｆ，ｍａｃ＿ｒｘｉｆの設定を行う。

ｍａｃ_ｒｘｉｆ２３５にはまた、ｒｘ ＲＡＭ２３６とウエイク・オン・ラン（Wake On Lan−ＷＯＮとも称す）２３８がそれぞれ接続され、このウエイク・オン・ラン２３８は電源管理部（Power Management）２４１とバス２８９を介して割り込みコントローラ（INT Controller）２３９に接続されている。電源管理部２４１には、外部要因２４０と内部要因２４１とが入力され、電源制御部（Power Controller)２５１に制御信号が出力されている。ウエイク・オン・ラン２３８にはパターンフィルタが設けられ、後述するのように省エネモードの場合、送られてきたパケットに特定のパターンが含まれていると、電源管理部２４１は電源制御部２５１に対してメインＣＰＵ１０１（コントローラ部１００）の電源をオンにするように指示する。

また、電源管理部２４１はバス２８９に接続され、電源制御部２５１、サブＣＰＵ２８０、ＲＯＭ２８１、ＲＡＭ２８２、ＲＡＭ２８６及びマスタインターフェイス（master i/f）２８７がバス２９０に接続され、ＲＡＭ２８６はバス２９０及びバス２９１にＲＡＭ i/f２８５を介して接続されている。また、マスタｉ／ｆ２８７はアービタ２７０にも接続され、アービタ２７０はマスタｉ／ｆ２８７からの信号に応じてＤＭＡＣ２１３，２２２、ＤＭＡＣ．ｔｘ２３４、ＤＭＡＣ．ｒｘ２３７の接続状態を調停する。更に、バス２８９、バス２９０及びバス２９１はバス・アービタ２８３に接続され、バス・アービタ２８３によってバス２８９，２９０，２９１使用の調停が図られる。なお、バス２９１にはシステムレジスタ（sysreg）２８４が接続され、バス２９０には拡張用ｉ／ｆ２８８が接続されている。システムレジスタ２８４はこの実施例では、インターフェイスＡＳＩＣ２００のバージョン情報を記憶している。これにより、バージョンアップやこのＡＳＩＣ２００にバグが発見されたときの識別に利用される。

サブＣＰＵ２８０は、省エネモードの際にメインＣＰＵ１０１の電源をオンオフを制御し、また、省エネモード時にメインＣＰＵ１０１を使用しなくとも処理できる場合に、その処理を実行する。逆に、メインＣＰＵ１０１が動作する通常モード時にはサブＣＰＵ２８０は省エネ状態（低消費電力状態）に設定される。

１．３ ｍａｃ_ｒｘｉｆの内部構成
図４はｍａｃ_ｒｘｉｆの内部構成の詳細を示すブロック図である。同図において、ｍａｃ_ｒｘｉｆ２３５は、ＭＡＣ ＩＰ２３２とのインターフェイスとして機能するｍａｃ ｒｘｉ／ｆ２３５−１、ウエイク・オン・ラン２３８とのインターフェイスとして機能するＷＯＬｉ／ｆ２３５−２、パケットタイプフィルタ（packet type filter-TCP Header Filterに同じ）２３５−３、ｒｘバッファ２３２ｒとのインターフェイスとして機能するｒｘバッファインターフェイス（rx buffer i/f）２３５−４、パケットエントリジェネレータ（packet entry gen.）２３５−５ パケットエントリレジスタ（packet entry reg）２３５−６、マスクレジスタ（msk reg）２３５−７、割り込みレジスタ（int reg）２３５−８、ｃｐｕ ｉ／ｆ２３５−９、セレクタ２３５−１０およびｄｍａｃ ｉ／ｆ２３５−１１から構成されている。

このように構成すると、ＭＡＣ ＩＰ２３２から入力されたネットワーク６からの伝送データは、ＷＯＬｉ／ｆ２３５−２、パケットタイプフィルタ２３５−３およびｒｘ バッファインターフェイス２３５−４に入力され、ＷＯＬｉ／ｆ２３５ー２からＷＯＬ２３８に、パケットタイプフィルタ２３５−３から割り込みレジスタ（int reg）２３５−８、およびパケットエントリジェネレータ２３５−５へ、ｒｘバッファインターフェイス２３５−４からｒｘ ＲＡＭ２３６にそれぞれ情報が入力できるようになっている。また、ｒｘ ＲＡＭ２３６からの情報は、サブＣＰＵ２８０からの指示によってセレクタ２３５−１０が作動し、ｄｍａｃ ｉ／ｆ２３５−１１あるいはＣＰＵ ｉ／ｆ２３５−９に入力される。

パケットタイプフィルタ２３５−３は省エネモードのときに予め設定された情報が書き込まれたパケットのみ選択するもので、パケットエントリジェネレータ２３５ー５に対して選択すべきパケットか否かを通知し、パケットエントリレジスタ２３５−６はその通知に基づいてｒｘ バッファインターフェイス２３５−４に対してｒｘ ＲＡＭ２３６に記憶させる情報を指示し、前記パケットタイプフィルタ２３５−３によって選択された情報のみがｒｘ ＲＡＭ２３６に格納されることになる。この格納された情報は、後でも触れるがサブＣＰＵ２８０によって処理される。

図５はｒｘ ＲＡＭ２３６のメモリマップを示す図である。ｒｘ ＲＡＭ２３６は図５から分かるようにＴＹＰＥ２３６−１、ＬＥＮＧＴＨ２３６−２、パケット（Ｐａｃｋｅｔ）２３６−３及びＳｔａｔｕｓ２３６−４から構成されている。ＴＹＰＥ２３６−１には、パケットフィルタ、パターンフィルタの番号が格納され、この番号はどのフィルタで受信したかを示す。ＬＥＮＧＴＨ２３６−２は、受信パケット長を示し、Ｐａｃｋｅｔ２３６−３には、受信したパケットの内容（ここでは、Ｐａｃｋｅｔ１の内容）が格納される。また、Ｓｔａｔｕｓ２３６−４には、受信パケット情報、すなわち、ＭＡＣ ＩＰ２３２からのパケット情報が格納される。

パケットエントリレジスタ２３５−６はｒｘ ＲＡＭ２３６のどこにどのようなパケットが書き込まれているかを登録するアドレス管理の機能を有し、ｒｘ ＲＡＭ２３６の受信パケットＮの先頭アドレスが格納される。通常モードの場合には、前記パケットタイプフィルタ２３５−３は機能しないので、全ての情報が一旦ｒｘ ＲＡＭ２３６に格納され、ｄｍａｃ ｉ／ｆ２３５−１１からＤＭＡＣ_ｒｘ２３７を介してコントローラ部１００側に送られ、メインＣＰＵ１０１で処理される。

なおレジスタ（int reg.２３５−８、msk reg.２３５−７）から割り込み信号が出力され、この割り込み信号は割り込みコントローラ（ＩＮＴ コントローラ）２３９に送られ、所定の割り込みが行われる。なお、マスクレジスタ２３５−７はインターフェイスＡＳＩＣ２００の入力端子が外部の影響を受けないようにマスクするマスク信号を出力する。

２．動作
２．１ 通常モード（通常稼動モード）
このように構成された制御部では、通常モードではメインＣＰＵ１０１が印刷データをネットワークから受け取り、ＡＳＩＣ１０２がメモリ１０３に書き込み、その後、プリントエンジンに側にデータを送って印刷を行わせる。その際、サブＣＰＵ２８０は低消費電力モードに設定され、サブＣＰＵ２８０は最小限の消費電力で済むような状態になっている。この実施例では、サブＣＰＵ２８０については電源をオフするのではなく、クロックを０（クロックを停止状態）にしてサブＣＰＵ２８０の動作が行われないようにしている。

この状態では、印刷データはネットワーク６からイーサネット（登録商標）物理層２３１からＭＡＣ ＩＰ２３２のｒｘバッファ２３２ｒ、ｍａｃ_ｒｘｉｆ２３５、ＤＭＡＣ_ｒｘ２３７、アービタ２７０、ＰＣＩ２６０、ＰＣＩバス３００、ＡＳＩＣ１０２を経てメモリ１０３に入力され、印刷データがメモリ１０３に描画される。逆に、他の機器にメモリ１０３あるいはＨＤＤ１０４に格納されたデータを送信する場合には、データはＡＳＩＣ１０２、ＰＣＩバス３００、ＰＣＩ２６０、アービタ２７０、ＤＭＡＣ_ｔｘ２３４、ｍａｃ_ｔｘｉｆ２３３、ＭＡＣ ＩＰ２３２のｔｘバッファ２３２ｔ、イーサネット（登録商標）物理層２３１を経てネットワーク６に送出される。なお、ｍａｃ_ｒｘｉｆ２３５に入力されたデータはこの通常稼動状態では、ｒｘ ＲＡＭ２３６に一旦格納された後、格納された順にはき出され、ｍａｃ_ｒｘｉｆ２３５からＤＭＡＣ_ｒｘ２３７側に出力される。

また、ＵＳＢ２１０からはＵＳＢ物理層２１１を介してＵＳＢ ＳＩＥ２１２、ＤＭＡＣ２１３、アービタ２７０およびＰＣＩ２６０を介してコントローラ部１００とデータの送受信が行われ、ＩＥＥＥ１２８４（２２０）からはＩＥＥＥ１２８４（２２１）、ＤＭＡＣ２２２、アービタ２７０およびＰＣＩ２６０を介してコンピュータ部１００とデータの送受信が行われる。

このとき、低消費電力状態に設定されるのは、前述のサブＣＰＵ２８０、サブＣＰＵ２８０のプログラムを記憶したＲＯＭ２８１及びサブＣＰＵ２８０のワークエリアとして機能するＲＡＭ２８２である。

２．２ 省エネモード（低消費電力モード）
この省エネモードは、所定時間外部からデータが制御部に入力されない場合、あるいは図示しない画像形成装置の制御部あるいはネットワーク６に接続されたＰＣ（図１ではＰＣ３，４，５のいずれかに対応）から指定されたときに移行するモードで、このモードではメインＣＰＵ１０１を含むコントローラ１００へは電力の供給は行われない。すなわち、コントローラ１００に電力を供給する電源回路３１０からの通電は行われない。この通電の制御は、電源制御線２５０を介して電源制御部２５１によって行われ、電源制御部２５１は電源管理部２４１からの指示、あるいはサブＣＰＵ２８０からの指示によりコントローラ部１００への通電のオンオフを制御する。

通常モードから省エネモードへの移行や省エネ力モードから通常モードへの移行については後述するとして、省エネモードでは、メインＣＰＵ１０１を含むコントローラ部１００に駆動電力が供給されないことから、メインＣＰＵ１０１は動作せず、メモリ１０３、ＨＤＤ１０４も使用することができない状態となっている。この状態では、ネットワーク６、外部要因２４０および電力制御線２５０に関係する各部は通電されており、ＵＳＢ ＳＩＥ２１２、ＩＥＥＥ１２８４（２２１）に関連する各部には通電されていない。

省エネモードになると、コントローラ部１００への電源供給は絶たれ、ネットワーク６との通信はサブＣＰＵ２８０が制御する。ネットワーク６を介して入力されるデータがサブＣＰＵ２８０で処理できるものであれば、そのまま省エネモードを継続するが、印刷データがネットワーク６を介して入力されると、サブＣＰＵ２８０では処理できなくなるので、コントローラ１００への通電を開始し、省エネモードから通常モードへ移行する。

省エネモードでは、ネットワーク６から画像形成装置１に入力されるパケットに対してｍａｃ_ｒｘｉｆ２３５のパケットタイプフィルタ（TCP Header Filter)２３５−３でフィルタをかけ、言い換えれば入力されるパケットの内、予め設定された情報が書き込まれたパケットを前記フィルタ２３５−３で選択してｒｘ ＲＡＭ２３６に格納し、前記情報が書き込まれていないパケットは上書きされ、実質的に格納されることはない。

２．３ 通常モードから省エネモードへの移行
図６は通常モードから省エネモードへの移行時のメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを示す図である。同図において、通常モードではメインＣＰＵ１０１は動作状態（通電状態）で、サブＣＰＵ２８０はＤＯＺＥ状態（クロックが停止している状態）である。したがってサブＣＰＵ２８０は通電はされているが、クロックは供給されていないので、実質的には電力を消費していない状態となっている。この状態でも漏れ電流はあるので、消費電力は零ではないが、電力消費は最小限の状態である。

この状態で、まず、メインＣＰＵ１０１はパケットタイプフィルタ（図では、TCP Header Filter）２３５−３をイネーブルにし（ステップＳ１０１）、次いで、ＷＯＬ２３８に設けられているパターンフィルタをイネーブルにする（ステップＳ１０２）。そして、割り込みコントローラ２３９から割り込みが発生し、省エネモード移行要求をサブＣＰＵ２８０に出力する（ステップＳ１０３）。省エネモード移行要求は最後に行ったジョブ終了時から予め設定された時間が経過したとき、あるいはネットワーク６に接続されているＰＣ３，４，５のいずれかから省エネモード移行指示があった場合に出力される。また、画像形成装置１の操作パネルから入力される場合もある。なお、図６を含む以下の説明においてINTは割り込みを示す。

このようにして省エネモード移行要求がサブＣＰＵ２８０に出力されると、サブＣＰＵ２８０は省エネモード移行の要因を確認する。この場合の要因は、前記パターンフィルタの出力によって確認される。サブＣＰＵ２８０は省エネモード移行の要因を確認すると、省エネモード移行処理を開始する（ステップＳ１０４）。省エネモード移行処理では、サブＣＰＵ２８０は、まずメインＣＰＵ１０１に対してアクセスし、設定情報をメインＣＰＵ１０１に対して確認する（ステップＳ１０５）。この場合、設定情報は、ネットワーク６に関する情報や画像形成装置１における用紙の情報などである。メインＣＰＵ１０１はサブＣＰＵ２８０からの設定情報確認を受けて、設定情報を送信する（ステップＳ１０６）。

サブＣＰＵ２８０は設定情報の確認をメインＣＰＵ１０１から受けて移行準備完了通知をメインＣＰＵ１０１に対して送信する（ステップＳ１０７）。メインＣＰＵ１０１は移行準備完了通知を確認し（ステップＳ１０８）、メインＣＰＵ１０１の省エネモード移行の準備段階に入る。サブＣＰＵ２８０では、ステップＳ１０７で省エネモードへの移行準備が完了した後、バス切り換え回路２３３ａ、２３５ａによりパケット転送バス２８９をそれぞれサブＣＰＵ２８０側に切り替え、サブＣＰＵ２８０での送受信処理を開始する（ステップＳ１０９）。そして、省エネモードへの移行取り消し猶予監視時間Ｔ１の経過を待ち、この猶予監視時間Ｔ１を経過する前に省エネモードに移行することを阻害する要因が発生しないときに、サブＣＰＵ２８０はＤＭＡＣ_ｒｘ２３７の停止要求をメインＣＰＵ１０１に出力する（ステップＳ１１０）。この猶予監視時間Ｔ１はサブＣＰＵ２８０の省エネモード移行準備が完了した後、メインＣＰＵ１０１がネットワーク６から送信されてきたパケットの処理を少なくとも完了する時間に設定されている。これによりネットワーク６と画像形成装置１のシステム間で通信が中断されることはなく、転送されてきた処理すべきパケットは、メインＣＰＵ１０１あるいはサブＣＰＵ２８０で必ず処理されることになる。また、この猶予監視時間Ｔ１は、ステップＳ１０９でサブＣＰＵ２８０がパケット転送パスをサブＣＰＵ２８０側に切り換えても、その前に転送され、メインＣＰＵ１０１でまだ処理されていないパケットがＤＭＡＣなどに残っているので、それらのパケットを処理するための時間にも相当する。なお、この猶予時間が経過すれば、ＤＭＡＣ_ｒｘ２３７を停止してもすでにメインＣＰＵ１０１側での処理が終了しているので、未処理のパケットが生じることはない。

メインＣＰＵ１０１はサブＣＰＵ２８０からＤＭＡＣ２３４，２３７停止要求を受けてＤＭＡ転送を停止する（ステップＳ１１１）。また、メインＣＰＵ１０１はＤＭＡＣ２３４，２３７から割り込みを受けてＤＭＡ転送が停止したことを確認する（ステップＳ１１２）と、サブＣＰＵ２８０に省エネモード移行要求を出力する（ステップＳ１１３）。

サブＣＰＵ２８０は、メインＣＰＵ１０１から省エネモード移行要求を受けると、入出力端子をサブＣＰＵ２８０側に接続し、メインＣＰＵ１０１の電源を落としたときに外部端子から不必要な消費電力が生じないように後述のＩ／Ｏ端子処理を実行し（ステップＳ１１４）、メインＣＰＵ１０１側に省エネモード移行のためにメインＣＰＵ１０１を含むコントローラ部１００への電源供給を停止する（ステップＳ１１５）。これにより、メインＣＰＵ１０１には電源供給が絶たれ、メインＣＰＵ１０１を含むコントローラ部１０１はシャットダウン状態となる（ステップＳ１１６）。これにより、省エネモードへの移行が完了し、制御権がメインＣＰＵ１０１からサブＣＰＵ２８０に移り、省エネモードが解消されるまで、サブＣＰＵ２８０が画像形成装置１の制御を司ることになる。

なお、ステップＳ１０７からステップＳ１１０までの監視時間Ｔ１は、省エネモード移行準備が完了した後に、省エネモード移行を阻害する要因が発生したときに対処するために設けられた期間であり、例えばネットワーク６から送信されてくる情報に印刷情報が含まれていた場合には、メインＣＰＵ１０１で印刷処理行わなければならないので、省エネモード移行をキャンセルして通常モードに戻るために用意されている。

このように前記処理では、省エネモードが解消されるまで、サブＣＰＵ２８０が画像形成装置１の制御を司るようになっている。この状態ではサブＣＰＵ２８０が画像形成装置１の制御を行うが、画像形成装置１に対して印刷するデータが長時間に亘って入力されないような場合には、サブＣＰＵ２８０も省エネ状態に設定すれば、全体としての省エネルギ効果をさらに促進することができる。

このよう処理を行うときのメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを図７に示す。この例では、図６におけるステップＳ１１６でメインＣＰＵ１０１への電源の供給を停止し、所定時間Ｔ４経過したときまでにサブＣＰＵ２８０で処理すべきデータがサブＣＰＵ２８０に入力されない場合にＤＯＺＥ状態に移行する（ステップＳ１１７）。このＤＯＺＥ状態への移行はサブＣＰＵ２８０側の図示しないＲＯＭに格納されたプログラムにしたがって実行される。なお、ここでは図示していないが、サブＣＰＵ２８０でデータ処理を行った後、時間をカウントし、そのカウント値が所定時間が経過した時点でＤＯＺＥ状態に移行する。その時間が経過する前にサブＣＰＵ２８０で処理すべきデータが入力されたときには図６の状態が継続する。なお、カウントの初期はメインＣＰＵ１０１への通電が遮断されてからが望ましいが、サブＣＰＵ２８０が省エネモード移行をメインＣＰＵ１０１に指示（ステップＳ１１５）からでもよい。

２．４ 省エネモードへの移行取り消し
図８は前記監視時間Ｔ１が経過する前に省エネモード移行を阻害する要因が発生したときのメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを示す図である。ここでは、ステップＳ１０１からステップＳ１０９までは、省エネモード移行の場合と同様の処理が同様のタイミングで実行される。

そこで、ステップＳ１０９でパケット転送バス２８８をサブＣＰＵ２８０側に切り換え、サブＣＰＵ２８０での送受信処理を開始し、サブＣＰＵ２８０による移行取り消し猶予監視時間Ｔ１中にサブＣＰＵ２８０側に省エネモード移行を阻害する要因が発生したときには省エネモード移行準備が取り消され（ステップＳ１２１）、その旨、メインＣＰＵ１０１に送信される。これを受けて、メインＣＰＵ１０１では省エネモード移行を取り消す（ステップＳ１２２）。一方、メインＣＰＵ１０１側に省エネモード移行を阻害する要因が発生したときには省エネモード移行準備が取り消され（ステップＳ１２３）、その旨、サブＣＰＵ２８０に送信される。これを受けて、サブＣＰＵ２８０では省エネモード移行を取り消す（ステップＳ１２４）。そして、前記監視時間Ｔ１が経過した後、サブＣＰＵ２８０側にすでに受信し、メインＣＰＵ１０１側で処理すべきパケットがあれば、メインＣＰＵ１０１側に引き渡し（ステップＳ１２５）、メインＣＰＵ１０１では、これを受け取る（ステップＳ１２６）。

省エネモード移行を阻害する要因とは、例えばウエイク・オン・ラン２３８に後述のマジックパケットが転送されたとき、内部要因としてＵＳＢ２１０、ＩＥＥＥ１２８４（２２０）から印刷データが電源管理部２４１に入力されたとき、外部要因として画像形成装置１の操作部からスタートボタンの押下、あるいはＡＤＦの圧板の操作などの画像形成動作に結びつく動作を行わせる指示が入力されたとき、ネットワーク６からメインＣＰＵが印刷するデータが転送されてきたときなどである。このような要因が発生すると、省エネモードに移行すると印刷ができなくなるので、省エネモードに移行することなく通常モードで動作させる。

サブＣＰＵ２８０側では、ステップＳ１２５でデータを受け渡した後、ステップＳ１０９で切り替えたパケット転送バス２８８をメインＣＰＵ１０１側に戻し、サブＣＰＵ２８０での送受信処理を停止する（ステップＳ１２７）。メインＣＰＵ１０１は、パケット転送バス２８８がメインＣＰＵ１０１側に切り換えられた後、サブＣＰＵ２８０のＤＯＺＥ移行を許可する（ステップＳ１２８）。サブＣＰＵ２８０は外部要因、および内部要因を確認し、ＤＯＺＥ移行に問題がなければクロックの転送を停止し、ＤＯＺＥ状態に移行する（ステップＳ１２９）。この状態で、サブＣＰＵ２８０も通常モードに復帰しているので、メインＣＰＵ１０１での制御が実行され、パケットフィルタディスエーブル（ステップＳ１３０）に、さらにパターンフィルタディスエーブル（ステップＳ１３１）の状態にして完全に通常モードに戻る。

このように制御すると、省エネモードへの移行処理が開始された後でも、省エネモードに移行することなく通常モードに復帰することができ、前記移行および復帰期間はメインＣＰＵ１０１およびサブＣＰＵ２８０ともに作動しているので、ネットワーク上で通信が途絶えることがない。これにより、データの欠落が生じることもない。

２．５ 省エネモードから通常モードへの復帰
図９は省エネモードから通常モードへ復帰するときのメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを示す図である。図９の状態はメインＣＰＵ１０１は電源オフ（シャットダウン）の状態、サブＣＰＵ２８０は省エネモードで作動している状態である。この状態で、サブＣＰＵ２８０に省エネモードから通常モードへ復帰する要因が発生すると（ステップＳ１５１）、メインＣＰＵ１０１の電源をオンにする（ステップＳ１５２）。省エネモードから通常モードへ復帰する要因は、後述するがパケットタイプフィルタ２３５−３でネットワーク６から送られてきたパケットに特定のパケット、ここではＳＹＮパケット（ＳＹＮフラグ）が含まれていた場合、電源管理部２４１にＵＳＢ２１０あるいはＩＥＥＥ１２８４（２２０）から信号が入力された場合、操作部からの入力やＡＤＦの圧板が操作された場合のように外部から画像形成処理を行う前の操作信号が入力された場合（外部要因）、ＷＯＬ２３８に設けられているパターンフィルタが復帰要因を示すパターンを検出した場合などである。

電源は電源装置（Power Suply Unit-PSU）３１０に対して電源制御部２５１が電源制御線２５０を介してメインＣＰＵ１０１に対して電源を供給する信号を送ることによってオンされる。このようにしてメインＣＰＵ１０１に電源が入ると、メインＣＰＵ１０１はブート処理を実行し、立ち上がるための一連の処理を実行する。一方、サブＣＰＵ２８０ではパターンフィルタディスエーブル（ステップＳ１５３）としてパケット処理は継続する（Ｔ２）。これはメインＣＰＵ１０１が電源オン状態ではあるが、ブート状態であるので、メインＣＰＵ１０１では、まだ、パケット処理は不可能であるからである。そして、サブＣＰＵ２８０が復帰要因パケット（この実施例では、ＳＹＮパケット）を検出するまでパケット処理を継続し（ステップＳ１５４）、復帰要因パケットを検出した時点でサブＣＰＵ２８０のパケット処理は停止し、メインＣＰＵ１０１の割り込みを待つ（Ｔ３）。ステップＳ１５４で割り込み要因を検出するということは、ステップＳ１５３でパターンフィルタディスエーブルにすることによりパターンフィルタからパケットの入力が行われなくなった後、サブＣＰＵ２８０のパケット処理が進行し、復帰要因となったパケットを検出することであり、これ以降、メインＣＰＵ１０１側で処理してもサブＣＰＵ２８０側で処理するパケットがないことを意味する。

そこで、メインＣＰＵ１０１ではブート処理の終わりに電源オンの要因を確認し（ステップＳ１５５）、その後、稼動状態に入る。そして、サブＣＰＵ２８０にアクセスして設定条件を確認し（ステップＳ１５６）、送受信バッファ（tx buffer２３２ｔ及びrx buffer２３２ｓ）を初期化する（ステップＳ１５７）。この状態で通常モードに復帰可能となるので、割り込みをかけて通常モード移行準備が完了したことをサブＣＰＵ２８０に知らせる（ステップＳ１５８）。サブＣＰＵ２８０はＴ３でメインＣＰＵ１０１からの割り込みを待っていたことから、ステップＳ１５８の割り込み確認した時点で、ＤＯＺＥ状態に移行する（ステップＳ１５９）。メインＣＰＵ１０１では、通常モードに復帰したので、ＤＭＡ転送を開始し（ステップＳ１６０）、パケットタイプフィルタ（TCP Header Filter）２３５−３をディスエーブルにする（ステップＳ１６１）。これによりｍａｃ＿ｒｘｉｆ２３５に入力されたパケットは一旦ｒｘ ＲＡＭ２３６に入るが、フィルタ処理は行われずに、そのままコントローラ部１００側に送信され、メモリ１０３に格納された後、メインＣＰＵ１０１で処理される。

なお、ステップＳ１５３のパターンフィルタディスエーブルは、ステップＳ１５１で復帰要因が発生した後、早いタイミングで設定した方が好ましい。これは、早いタイミングの方が、電源オンの信号の重複の可能性が低くなるからである。また、ステップＳ１６１のパケットタイプフィルタ２３５−３は、サブＣＰＵ２８０がＤＯＺＥ状態に移行した後にディスエーブルとなるように設定する。これは、サブＣＰＵ２８０で処理すべきパケット処理が残っている可能性を排除するためで、サブＣＰＵ２８０側で処理すべきパケット処理が確実に終了し、サブＣＰＵ２８０が作動しなくなった状態でネットワーク６を介して転送されてくるパケットは全てメインＣＰＵ１０１側に送られる。

これにより省エネモードから通常モードへの復帰時においてもネットワーク上で通信が途絶えることはない。

２．６ 電源投入時の処理
図１０は電源投入時のメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを示す図である。本実施例では、話は前後するが、ＣＰＵ１０１の電源の制御をサブＣＰＵ２８０が行っていることから、電源投入時には図１０に示すようにまずサブＣＰＵ２８０の電源がオンになり（ステップＳ１７１）、次いで、メインＣＰＵ１０１の電源がオンになる（ステップＳ１７２）。その後、両者ともブート処理を実行し、サブＣＰＵ２８０が先に立ち上がり、サブＣＰＵ２８０のステータスをＲＡＭ２８６にセットした後（ステップＳ１７３）、クロックを停止してＤＯＺＥ状態となる。

他方、メインＣＰＵ１０１では、電源オンの要因、すなわちＲＡＭ２８６に書き込まれたセット内容を確認した後（ステップＳ１７４）立ち上がり、ネットワーク関係の各部を初期化してネットワーク６との通信が可能な状態とし（ステップＳ１７５）、ＤＭＡ転送と通信を開始する（ステップＳ１７６）。これによりメインＣＰＵ１０１が稼動状態となり、通常モードで動作することになる。この時点で、サブＣＰＵ２８０はＤＯＺＥ状態となっており、サブＣＰＵ２８０側は省エネ状態となっている。

３．Ｉ／Ｏ端子処理
ステップＳ１１４で実行されるＩ／Ｏ端子処理とは、以下に述べるような処理のことである。
図２及び図３に示したシステムでは、ＰＣＩバスで使用しているＩ／Ｏ端子を電源が遮断される前にＨｉ−Ｚ（ハイインピーダンス）状態に制御し、電源遮断中もＨｉ−Ｚ状態に保持しておくことによって、電源が遮断されている側のＡＳＩＣに流れ込む電流を排除し、低消費電力化を促進するようにしている。このようにＨｉ−Ｚ状態に保持することにより、低消費電力化だけではなく、誤作動の発生や制御の確実性も意図している。すなわち、電源を遮断しただけでは、遮断したときにたまっていた電荷が意図しない側に流れて誤作動を引き起こし、あるいはショートして大電流が流れ、素子が破壊されるなどの危険性もはらむことになる。そこで、本実施例では、Ｉ／Ｏ端子２６１をＨｉ−Ｚ状態とし、このような事態が発生しないようにしている。

Ｈｉ−Ｚ状態の保持は、例えばあらかじめレジスタ（図示せず）にＨｉ−Ｚ状態にするイネーブルビットを用意しておき、サブＣＰＵ２８０がそのレジスタの該当ビットを書き換えることによりイネーブルビットがフリップフロップ（図示せず）にラッチされるようにすることにより行われる。Ｈｉ−Ｚ状態を解除する場合も、サブＣＰＵ２８０が該当ビットを書き換えることにより行うようにする。基本的に、前記イネーブルビットはＰＣＩバス用、汎用Ｉ／Ｏ用、あるいはＳＤカード用というように関連するＩ／Ｏ端子毎（機能毎）に用意される。なお、この実施例では、Ｉ／Ｏ端子２６１と称しているが、このＩ／Ｏ端子２６１はＩ／Ｏピンあるいは単にピン（Ｐｉｎ）とも称される。

図１１は図１０の電源投入時の状態に対して前記Ｉ／Ｏ端子の状態を示した図で、同図において、Ｉ／Ｏ端子は、電源を制御する側のＡＳＩＣのＨｉ−Ｚに制御できるＩ／Ｏ端子の状態を表している。この実施例では、メインＣＰＵ１０１は電源を制御される側のＡＳＩＣの状態に等しく、サブＣＰＵ２０８は電源を制御する側のＡＳＩＣの状態に等しいので、サブＣＰＵ２８０によって制御されるＩ／Ｏ端子の状態を示している。

システムの電源投入直後は、Ｈｉ−Ｚに制御できるＩ／Ｏ端子はＨｉ−Ｚ状態に制御されない。つまり、メインＣＰＵ１０１（電源を制御される側のＡＳＩＣ）が活性状態にあるときには、サブＣＰＵ２０８（電源を制御する側のＡＳＩＣ）のＩ／Ｏ端子はＨｉ−Ｚに制御されない。ただし、通常の機能の一部として任意の時間、Ｈｉ−Ｚ状態になることはある。

低消費電力モード（省エネモード）へ移行する際には、図６を参照して説明したようにメインＣＰＵ１０１から省エネ移行要求が通知されたら（ステップＳ１１３）、Ｉ／Ｏ端子処理を実行し（ステップＳ１１４）、メインＣＰＵ１０１（制御される側のＡＳＩＣ）に接続されているサブＣＰＵ２０８（電源を遮断する側のＡＳＩＣ）のＩ／Ｏ端子をＨｉ−Ｚ状態に制御する。その後、ステップＳ１１６でサブＣＰＵ２８０は省エネモードへ移行した直後に、メインＣＰＵ１０１の電源を遮断する（図６ではShutdown状態）。省エネモード中、メインＣＰＵ１０１に接続されるサブＣＰＵ２８０のＩ／Ｏ端子は、Ｈｉ−Ｚ状態に保持される。これらの操作により、低消費電力モード時にメインＣＰＵ１０１に流れ込む電流を排除することが可能になり、より一層の低消費電力化を図ることが可能になる。

図１２は省エネモードから通常モードへ復帰するときのメインＣＰＵ１０１とサブＣＰＵ２８０の動作状態と処理のタイミングを示す図である。省エネモードから通常モードへ復帰する際には、図１２に示したようにステップＳ１５２でメインＣＰＵ１０１（最初に電源を遮断される側のＡＳＩＣ）の電源を投入し、その後にサブＣＰＵ２８０（電源を遮断する側のＡＳＩＣ）はＩ／Ｏ端子処理を実行し（ステップＳ１６２）、メインＣＰＵ１０１（電源を遮断されている側のＡＳＩＣ）と接続されているＩ／Ｏ端子のＨｉ−Ｚ状態を解除する。これらの操作によって、省エネモードから通常モードへ移行する際にメインＣＰＵ１０１（電源を遮断されていた側のＡＳＩＣ）に電源が投入される瞬間に流れ込む電流を排除することが可能になる。その他、特に説明しない各処理は図９と同様なので、重複する説明は省略する。

以下に、実際の制御手順を図１３のフローチャートに示す。
同図において、通常モードから低消費電力モードへの移行準備が完了すると（ステップＳ１８１，Ｓ１８２−図６のステップＳ１０７に対応）、サブＣＰＵ２８０（電源を遮断する側のＡＳＩＣ）は、メインＣＰＵ１０１（電源を遮断される側のＡＳＩＣ）に接続されているＩ／Ｏ端子をＨｉ−Ｚ状態にし（ステップＳ１８３−図６のステップＳ１１４に対応）、その後、メインＣＰＵ１０１（電源を遮断される側のＡＳＩＣ）の電源を遮断する（ステップＳ１８４−図６のステップＳ１１６に対応）。省エネモード中は、メインＣＰＵ１０１（電源を遮断される側のＡＳＩＣ）に接続されているサブＣＰＵ２８０（電源を遮断する側のＡＳＩＣ）のＩ／Ｏ端子はＨｉ−Ｚ状態のままである。

ここで省エネモードの最中にサブＣＰＵ２８０（電源を遮断する側のＡＳＩＣ）では処理しきれないような処理が発生する（通常モード移行要因発生）と（ステップＳ１８５−図１２のステップＳ１５１に対応）、メインＣＰＵ１０１（電源を遮断されていた側のＡＳＩＣ）の電源を投入する（ステップＳ１８６−図１２のステップＳ１５２に対応）。その後、メインＣＰＵ１０１に接続されているサブＣＰＵ２８０（そのＡＳＩＣに接続されている電源を遮断する側のＡＳＩＣ）のＩ／Ｏ端子のＨｉ−Ｚ状態を解除し（ステップＳ１８７−図１２のステップＳ１６２に対応）、通常モードに復帰する（ステップＳ１８９）。通常モードへは、図１２のステップＳ１５９でサブＣＰＵ２８０がＤＯＺＥ状態になり、さらに図１２のステップＳ１６１でパケットタイプフィルタ（TCP Header Filter)をディスエーブルにすることにより完全に復帰する。

４．ネットワークフィルタ
前述のように本実施例では、パケットタイプフィルタ（TCP Header Filter)２３５−３とパターンフィルタとによって送信されてくるパケットを選択し、所定の処理を実行するようになっている。

４．１ パケットタイプフィルタ（TCP Header Filter)
４．１．１ ＩＰパケット
図１４はパケットタイプフィルタ２３５−３によってフィルタリングされるＩＰパケットの構造を示す図である。同図において、ＩＰパケット２００は、ＩＰヘッダ２０１、ＴＣＰヘッダ２０２及びＴＣＰデータ２０３からなり、ＴＣＰヘッダ２０２とＴＣＰデータ２０４でＴＣＰデータグラム２０５が構成され、ＴＣＰデータグラム２０５とＩＰヘッダ２０１でＩＰデータグラム２０６が構成されている。

４．１．２ ＩＰヘッダフォーマット
図１５は図１４のＩＰヘッダ２０１のフォーマット、すなわちＩＰヘッダフォーマットの内部構造を示す図である。ＩＰヘッダフォーマットは、バージョン情報フィールド２０１ａ、ヘッダ長フィールド２０１ｂ、ＴＯＳ（type of service)フィールド２０１ｃ、全長（tos_len）フィールド２０１ｄ、識別（ＩＤ）フィールド２０１ｅ、フラグフィールド２０１ｆ、フラグメントオフセットフィールド２０１ｇ、ＴＴＬフィールド２０１ｈ、プロトコルフィールド２０１ｉ、ヘッダチェックサムフィールド２０１ｊ、発信元ＩＰアドレスフィールド２０１ｋ、あて先ＩＰアドレスフィールド２０１ｌ及びオプションフィールド２０１ｍから構成されている。

この構成において、バージョン情報フィールド２１０ａは４に固定され、ヘッダ長（ＩＰヘッダ長）フィールド２１０ｂはオプション領域まで含めたヘッダ長を示す。ＴＯＳフィールド２１０ｃはパケット処理において何を優先するかの指針を示す。全長（ＩＰパケット長）フィールド２１０ｄはＩＰパケット２００全体の長さを示す。識別（ＩＤ）フィールド２１０ｅとフラグメントオフセットフィールド２１０ｇはＩＰレベルのフラグメント（パケットの分割）とリアセンブルを実現するために利用される。ＴＴＬフィールド２１０ｈはネットワーク上でのＩＰパケットの残り生存時間を示す。ヘッダチェックサム２１０ｊはＩＰヘッダ部分のみのチェックサムである。

４．１．３ ＴＣＰヘッダフォーマット
図１６は図１４のＴＣＰヘッダ２０２のフォーマット、すなわちＴＣＰヘッダフォーマットの内部構造を示す図である。ＴＣＰヘッダフォーマットは、発信元ポート番号（source)フィールド２０２ａ、あて先ポート番号(dest)フィールド２０２ｂ、シーケンス番号フィールド２０２ｃ、確認応答（ＡＫＣ）番号フィールド２０２ｄ、ヘッダ長フィールド２０２ｅ、予約フィールド２０２ｆ、フラグフィールド２０２ｇ、ウインドウサイズフィールド２０２ｈ、ＴＣＰチェックサム２０２ｉ、緊急ポインタフィールド２０２ｊ及びオプションフィールド２０２ｋから構成されている。

発信元ポート番号フィールド２０２ａは発信元のＴＣＰポート番号を示し、あて先ポート番号２０２ｂは送信先のＴＣＰポート番号を示す。シーケンス番号フィールド２０２ｃは、このパケットがデータストリーム中のどこに位置するかを示し、確認応答番号フィールド２０２ｄには受信パケットに対する応答（ＡＣＫ）のシーケンス番号が書き込まれており、どこまで受信パケットを受け取ったかを相手に通知する。ヘッダ長フィールド２０２ｅはＴＣＰヘッダ長を示し、オプションフィールド２０２ｅの有無に応じてヘッダ長が変化する。フラグフィールド２０２ｇにはＵＲＧからＦＩＮの６種のフラグが書き込まれ、ウインドウサイズフィールド２０２ｈは受信ウインドウの大きさを通知する。ＴＣＰチェックサム２０２ｉはＴＣＰヘッダとデータの両方（ＩＰヘッドの一部の情報も利用）に対して計算される。緊急ポインタフィールド２０２ｊは緊急データの最後を指し示すものである。

フラグフィールド２０２ｇの６種のフラグは、引き出し線で引き出して示すように、ＵＲＧフラグ２０２ｇ−１、ＡＣＫフラグ２０２ｇ−２、ＰＳＨフラグ２０２ｇ−３、ＲＳＴフラグ２０２ｇ−４、ＳＹＮフラグ２０２ｇ−５、ＦＩＮフラグ２０２ｇ−６からなる。ＵＲＧ（緊急）フラグ２０２ｇ−１は緊急ポインタフィールド２０２ｊの緊急ポインタが有効であることを示す。ＡＣＫ（応答）フラグ２０２ｇ−２は確認応答番号フィールドの２０２ｄの確認応答番号が有効であることを示す。通常このフラグは常にオンとなっている。ＰＳＨ（ＰＵＳＨ）フラグ２０２ｇ−３はなるべく早く送信することを示す。ＲＳＴ（ＲＥＳＥＴ）フラグ２０２ｇ−４はコネクションのリセットを要求するフラグである。ＳＹＮフラグ２０２ｇ−５はコネクションの確率を要求するフラグであり、ＦＩＮフラグ２０２ｇ−６はコネクションの終了を要求するフラグである。

図１７はＴＣＰプロトコルの基本的な接続シーケンスを示す図である。この接続シーケンスでは、ＰＣからＡＲＰ（address resolution protocol)リクエストをＧＷに発信し、ＧＷからＡＲＰレスポンスが返ってきてアドレス解決されると、ＰＣからＧＷにＳＹＮを送り、ＧＷからＡＣＫが返ってくるとＴＣＰセッションが確率され、さらにＰＣからＳＹＮ／ＡＣＫをＧＷに送り、通信が行われる。

４．２ パターンフィルタ
本実施例では、ｍａｃ_ｒｘｉｆ２３５に設けたパケットタイプフィルタ（TCP Header Filter)２３５−３の他に、ウエイク・オン・ラン２３８にパターンフィルタが設けられ、いわゆるマジックパケットと称されるパケットをパターンマッチングによりフィルタリングして所定の処理を実行させるようにしている。

ウエイク・オン・ラン２３８の機能は、ネットワーク上の他のマシン、ここではＰＣから起動することができる機能であり、前記ＰＣは画像形成装置１が省エネモードであるときにＰＣがウエイクアップフレーム（いわゆるマジックパケット）を送信する。このフレームが正しいＭＡＣアドレスを含んでいれば、画像形成装置はスタンバイまたはサスペンド状態から復帰して通常モードで機能する。

このマジックパケットの選別には送信されてくるパケットの中に例えば６４バイトのパターンマッチング用のフィールドを設け、このフィールドに書き込まれたデータと予めウエイク・オン・ラン２３８のパターンフィルタに設定されているデータとのパターンマッチングを取り、パターンマッチングがとれたときにウエイク・オン・ラン２３８がシステムをウエイク・アップさせる。システムのウエイク・アップは、ネットワーク６、ＭＡＣ ＩＰ２３２、ｍａｃ_ｒｘｉｆ２３５−１、ＷＯＬｉ／ｆ２３５−２を介してウエイク・オン・ラン２３８に送信されてきたパケットに対してパターンフィルタがパターンマッチングを行い、パターンマッチングがとれたときに、マジックパケットが送信されてきたと判断する。この判断により、ウエイク・オン・ラン２３８は電源管理部２４１に対して電源制御部２５１がメインＣＰＵ１０１の電源をオンにするように指示する。電源制御部２５１は、この指示に基づいて電源制御線２５０から電源供給部３１０に対して電源供給を行う旨の指示を出力し、メインＣＰＵ１０１を含むコントローラ部１００に電源供給が行われる。この手順は、マジックパケットが復帰要因となってメインＣＰＵ１０１の電源がオンになり、省エネモードから通常モードに復帰する図９のステップＳ１５１及びステップＳ１５２に対応している。

このとき、図９ではサブＣＰＵ２８０に対して復帰要因発生（ステップＳ１５１）となっているが、同図は、このときサブＣＰＵ２８０が稼動していることを示しているだけで、サブＣＰＵ２８０が省エネモードから通常モードに復帰させる動作を行っているわけではない。また、マジックパケットを検出して省エネモードから通常モードに復帰させる手順が開始されたことから、パターンフィルタを機能させておく必要がなくなり、あるいはパターンフィルタが原因で誤作動する危険性を回避するためステップＳ１５３でパターンフィルタディスエーブルとする。

４．３ フィルタ制御
４．３．１ フィルタ制御の必要性
このように省エネモードと通常モードとによりパケットタイプフィルタやパターンフィルタを機能させるか否かが決定される。
この実施例では、省エネモードのときにＳＹＮフラグ２０２ｇ−５をｍａｃ_ｒｘｉｆ２３５−１の後段に設けたパケットタイプフィルタ（TCP Header Filter）２３５−３によって検出し（図４参照）、このＳＹＮフラグ２０２ｇ−５が含まれているパケットメインＣＰＵ１０１起動後、メインＣＰＵ１０１で処理するようにしている。しかし、通常モードにおいてはメインＣＰＵ１０１で全て制御するため、ＳＹＮフラグが含まれているものと含まれていないものとを区別する必要がなくなる。そこで、パケットタイプフィルタ（TCP Header Filter)２３５−３をオン、オフし、モードや処理の状況に応じて作動、不作動を設定する必要がある。また、パターンフィルタも省エネモードのときに機能すれば良く、通常モード時に機能する必要はない。さらには、通常モード時に機能するとすでにメインＣＰＵ１０１は電源オンの状態であるので、電源オンの状態でさらに電源オンの制御を行うことになり、誤作動の原因にもなりかねない。したがって、パターンフィルタもモードや処理の状況に応じて作動、不作動を設定する必要がある。

４．３．２ 省エネ状態遷移（その１）
図１８は、省エネモード移行要求があった場合と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この図に示すように電源がオンになると（ステップＳ３０１）、まず、通常モードで動作する（ステップＳ３０２）。このときパケットタイプフィルタ（TCP Header Filter)２３５−３もパターンフィルタもオフの状態である。この状態でメインＣＰＵ１０１からサブＣＰＵ２８０に対して省エネモード移行要求があると（ステップＳ１０３［ステップＳ３０３］）、省エネモードに移行する（ステップＳ１１５、Ｓ１１６［ステップＳ３０４］）が、このときパケットタイプフィルタ（TCP Header Filter)２３５−３もパターンフィルタもオンとなっている（ステップＳ１０１、Ｓ１０２）。そして、復帰要因が発生し（ステップＳ１５１）省エネ復帰要求（ステップＳ３０５）により通常モードに復帰する際には、ステップＳ１５３でパターンフィルタをオフにし、ステップＳ１６１でパケットタイプフィルタ２３５−３をオフにする。このようなフィルタ制御を省エネモードのレディ状態（通常モード）と省エネモードとで繰り返して省エネルギ制御を実行する。

４．３．３ 省エネ状態遷移（その２）
図１９は、図８に示した省エネルギモードの移行取り消し処理を含む省エネモード移行要求と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。この省エネ状態の遷移では、図１８の遷移図に対して図８のステップＳ１２１からステップＳ１２４の処理を含む場合を示している。すなわち、電源がオンになる（ステップＳ４０１）と、まず、通常モードで動作する（ステップＳ４０２）。このときパケットタイプフィルタ（TCP Header Filter)２３５−３もパターンフィルタもオフの状態である。この状態でメインＣＰＵ１０１からサブＣＰＵ２８０に対して省エネ要求（省エネモード移行要求（ステップＳ１０３））があると、省エネモード移行を開始し（ステップＳ１０５）、移行準備が完了すると（ステップＳ１０７，Ｓ１０８）、パケット転送バスを切り替え（ステップＳ１０９）てサブＣＰＵ２８０による移行取り消しがあるかどうかを監視する（ステップＳ４０４）。これを省エネスタンバイモードとここでは称する。この監視状態では、ステップＳ１０１，Ｓ１０２でパケットタイプフィルタ（TCP Header Filter)２３５−３もパターンフィルタもオンとなっている。

ステップＳ４０４の省エネスタンバイモード４０４では、パケットタイプフィルタ（TCP Header Filter)２３５−３でＳＹＮフラグを検出した場合には、ネットワーク６のコネクションの確率を要求しているので、省エネモードの取り消し要求をメインＣＰＵ１０１側に転送する（ステップＳ４０８−ステップＳ１２１に対応）。これによりメインＣＰＵ１０１はレディ状態に戻り（ステップＳ４０２）、パケットタイプフィルタ（TCP Header Filter）２３５−３もパターンフィルタもステップＳ１３０，Ｓ１３１でオフされる。

また、ステップＳ４０４の省エネスタンバイモード４０４では、パケットタイプフィルタ２３５−３がサブＣＰＵ２８０による移行取り消し猶予監視時間Ｔ１を経過するまでにＳＹＮフラグを検出しなかった場合に、省エネ移行要求により（ステップＳ４０５−ステップＳ１１３に対応）省エネモードに移行する（ステップＳ４０６−ステップＳ１１５、Ｓ１１６に対応）。復帰要因が発生すると（ステップＳ１５１）、省エネ復帰要求（ステップＳ４０７）により省エネ状態から通常モードに移行し（ステップＳ１５８）、ステップＳ１５３でパターンフィルタをオフ、ステップＳ１６１でパケットタイプフィルタ２３５−３をオフにしてレディ状態となる（ステップＳ４０２）。そして、電源オフになるまでレディ状態（ステップＳ４０２）、省エネスタンバイ状態（ステップＳ４０４）及び省エネモード状態（ステップＳ４０６）を省エネ要求（ステップＳ４０３）、省エネ取り消し要求（ステップＳ４０８）、省エネ移行要求（ステップＳ４０５）、省エネ復帰要求（ステップＳ４０７）の各要求に応じて遷移し、省エネルギ制御を実行する。

なお、これらの各工程はコンピュータプログラムによって実現される。プログラムデータは、予めＲＯＭに格納されているが、必要に応じて、あるいはバージョンアップなどの要求によりネットワークに接続されたサーバや図示しない記録媒体駆動装置にロードされたＣＤ−ＲＯＭ、ＳＤカード、光磁気ディスクなどの公知の記録媒体から読み出してダウンロードするように構成することも可能である。

このように本実施例に寄れば、通常モードから省エネルギモードに移行する際に、インターフェイスＡＳＩＣ２００にコントローラ部１００のメインＣＰＵ１０１が省エネルギモード移行を指示し、この移行指示に基づいてインターフェイスＡＳＩＣ２００はコントローラ部１００へのデータ転送を停止させることなく送受信制御を自己の管理下におくので、省エネモード時のコントローラ部１００の消費電力を最小限に抑えることができる。その際、所定時間インターフェイスＡＳＩＣ２００のサブＣＰＵ２８０で処理すべきデータが転送されない場合には、サブＣＰＵ２８０も省エネルギモードに移行するので、全体としての消費エネルギを最小限に抑えることができる。

また、省エネモードから通常モードに復帰する場合に、コントローラ部１００のみが省エネルギモードになっている場合には、サブＣＰＵ２８０は通電状態にあるので、サブＣＰＵ２８０を使用した制御を行うことが可能で、省エネモードから通常モードへの切り換え時に通信が途絶えることがなく、従来通りの復帰処理で復帰することができる。

本発明の実施例に係るネットワークシステムの構成を示す図である。 本発明の実施例に係る画像形成装置の制御部の構成を示すブロック図である。 図２の制御部の要部を示すブロック図である。 図２及び図３におけるｍａｃ_ｒｘｉｆの内部構成の詳細を示すブロック図である。 ｒｘ ＲＯＭのメモリの構成を示す説明図である。 通常モードから省エネモードへの移行時のメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 メインＣＰＵとサブＣＰＵの両者が省エネモードへ移行するときのメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 監視時間が経過する前に省エネモード移行を阻害する要因が発生したときのメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 省エネモードから通常モードへ復帰するときのメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 電源投入時のメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 図１０の電源投入時の状態に対してＩ／Ｏ端子の状態を示した図である。 省エネモードから通常モードへ復帰するときのメインＣＰＵとサブＣＰＵの動作状態と処理のタイミングを示す図である。 通常モードから省エネモードに移行し、さらに省エネモードから通常モードに移行するときの処理手順を示すフローチャートである。 パケットタイプフィルタによってフィルタリングされるＩＰパケットの構造を示す図である。 図１４のＩＰヘッダのフォーマットであるＩＰヘッダフォーマットの内部構造を示す図である。 図１４のＴＣＰヘッダのフォーマットであるＴＣＰヘッダフォーマットの内部構造を示す図である。 ＴＣＰプロトコルの基本的な接続シーケンスを示す図である。 省エネモード移行要求があった場合と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。 省エネルギモードの移行取り消し処理を含む省エネモード移行要求と、省エネモード復帰要求があった場合の遷移状態を示す省エネ状態遷移図である。

符号の説明

１ 画像形成装置（複合機）
２ プリンタ
３，４，５ ＰＣ（パーソナルコンピュータ）
６ ネットワーク
２０ ＩＰパケット
１００ コントローラ部
１０１ メインＣＰＵ
１０３ メモリ
２００ インターフェイスＡＳＩＣ
２１０ ＵＳＢ端子
２２０ ＩＥＥＥ１２８４
２３２ ＭＡＣ ＩＰ
２３２ｔ tx buffer
２３２ｒ rx buffer
２３３ ＭＡＣ_ｔｘｉｆ
２３４ ＤＭＡＣ_ｔｘ
２３５ ＭＡＣ_ｒｘｉｆ
２３５−３ パケットタイプフィルタ（TCP Header Filter)
２３６ ｒｘ ＲＡＭ
２３７ ＤＭＡＣ_ｒｘ
２３８ ウエイク・オン・ラン
２３９ ＩＮＴ コントローラ
２４０ 外部要因
２４１ 電源管理部（Power Management）
２４２ 内部要因
２５０ 電源制御線
２５１ 電源制御部（Power ctl.)
２６０ ＰＣＩ
２７０ アービタ
２８０ サブＣＰＵ
２８３ バス・アービタ
２８９，２９０，２９１ バス
３００ ＰＣＩバス

Claims (18)

1. メインＣＰＵを含むコントローラ部と、
   サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、
   前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路と、
   を備え、通常モードと省エネルギモードとが設定されるネットワーク制御装置において、
   前記コントローラ部には、電源断状態と通常稼動状態とが設定され、
   前記インターフェイス制御部のサブＣＰＵにはスリープ状態と通常稼動状態とが設定され、
   前記サブＣＰＵがいずれの状態にあっても前記インターフェイス制御部が前記電源回路から前記コントローラ部への電源供給の制御を行うことを特徴とするネットワーク制御装置。
2. 前記インターフェイス制御部は、前記サブＣＰＵが通常稼動状態の場合に、前記コントローラ部が省エネルギモードから通常モードに復帰するときには、前記サブＣＰＵが前記メインＣＰＵに対して前記電源回路からの通電を開始させることを特徴とする請求項１記載のネットワーク制御装置。
3. 前記インターフェイス制御部は、前記サブＣＰＵがスリープ状態の場合に、前記コントローラ部が省エネルギモードから通常モードに復帰するときには、別途設けた電源制御手段が前記ネットワークを介して転送されてきた所定のデータに基づいて前記メインＣＰＵに対して前記電源回路から通電を開始させることを特徴とする請求項１記載のネットワーク制御装置。
4. 前記所定のデータが、特定のパケット、電源管理手段に入力される信号、画像形成処理を行う前の操作信号及び特定のパターン情報のいずれかであることを特徴とする請求項３記載のネットワーク制御装置。
5. メインＣＰＵを含むコントローラ部と、
   サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、
   前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路と、
   を備え、通常モードと省エネルギモードとが設定されるネットワーク制御装置において、
   前記通常モードにおいては、前記インターフェイス制御部は前記電源回路から前記メインＣＰＵへの電源供給を行わせ、前記メインＣＰＵは前記サブＣＰＵをスリープ状態に設定し、
   前記省エネルギモードにおいては、前記インターフェイス制御部は前記メインＣＰＵを電源断状態に設定すると共に、前記サブＣＰＵをスリープ状態に設定することを特徴とするネットワーク制御装置。
6. 前記サブＣＰＵのスリープ状態の設定はサブＣＰＵへのクロックの供給を停止することにより行われることを特徴とする請求項５記載のネットワーク制御装置。
7. 前記サブＣＰＵのスリープ状態への移行は、省エネルギモードに完全に移行し、メインＣＰＵへの電源供給が絶たれた後、前記サブＣＰＵで処理すべきデータが所定時間入力されなかった場合に行われることを特徴とする請求項５記載のネットワーク制御装置。
8. 前記インターフェイス制御部が前記メインＣＰＵから省エネルギモードへの移行を指示され、省エネルギモードに完全に移行するまで、前記メインＣＰＵと前記サブＣＰＵにはともに電源供給が行われることを特徴とする請求項５記載のネットワーク制御装置。
9. 前記インターフェイス制御部は、
   ネットワークから転送されてくる特定のパケットを検知する検知手段と、
   当該検知手段により前記特定のパケットを検知したとき、前記メインＣＰＵへの電源供給を開始する電源制御手段と、
   をさらに備えていることを特徴とする請求項５ないし８のいずれか１項に記載のネットワーク制御装置。
10. 請求項１ないし９のいずれか１項に記載のネットワーク制御装置と、
    入力されたデータに基づいて記録媒体に可視画像を形成する画像形成手段と、
    を備えていることを特徴とする画像形成装置。
11. 請求項１０に記載の画像形成装置と、
    複数のクライアントコンピュータと、
    がネットワークを介して接続され、前記画像形成装置が前記クライアントコンピュータからの動作指令によって作動し、画像形成を行うことを特徴とする画像形成システム。
12. メインＣＰＵを含むコントローラ部と、
    サブＣＰＵを含み、ネットワークに接続されたインターフェース制御部と、
    前記コントローラ部及びインターフェイス制御部に電源を供給する電源回路と、
    を備え、前記電源回路から前記コントロール部および／またはインターフェイス制御部への通電状態により通常モードと省エネルギモードとを設定するネットワーク制御方法において、
    通電状態にある前記メインＣＰＵからスリープ状態にある前記サブＣＰＵに省エネルギモード移行要求を行う第１の工程と、
    前記サブＣＰＵが前記省エネルギモード移行要求を受信した後、省エネルギモードから通常モードに移行する第２の工程と、
    通常モードに移行したサブＣＰＵが前記メインＣＰＵを含むコントローラ部への前記電源回路からの通電を遮断する第３の工程と、
    前記コントローラ部への電源が遮断された後、所定の条件になると前記サブＣＰＵがスリープ状態に移行する第４の工程と、
    を含んでいることを特徴とするネットワーク制御方法。
13. 前記サブＣＰＵのスリープ状態の設定は、当該サブＣＰＵへのクロックの供給を停止することにより行われることを特徴とする請求項１２記載のネットワーク制御方法。
14. 前記所定の条件が、省エネルギモードに完全に移行し、メインＣＰＵへの電源供給が絶たれた後、サブＣＰＵで処理すべきデータが所定時間入力されなかった場合であることを特徴とする請求項１２記載のネットワーク制御方法。
15. 前記第３の工程でメインＣＰＵが電源断状態となり、さらに、前記第４の工程で前記サブＣＰＵがスリープ状態に移行した省エネルギ状態であるときに、前記インターフェイス制御部は、前記ネットワークから転送されてくる特定のパケットを検知した場合には、前記メインＣＰＵへの電源供給を開始し、同時に前記サブＣＰＵへのクロックの供給を開始する第５の工程をさらに含んでいることを特徴とする請求項１３記載のネットワーク制御方法。
16. 前記第５の工程で前記メインＣＰＵへの電源供給と、前記サブＣＰＵへのクロックの供給が開始され、前記メインＣＰＵがブート状態から通常稼動状態に移行した後、前記サブＣＰＵへ通常モード移行準備が完了したことを通知し、当該サブＣＰＵへのクロック供給が停止され、通常モードに移行する第６の工程をさらに含んでいることを特徴とする請求項１５記載のネットワーク制御方法。
17. 請求項１２ないし１６のいずれか１項に記載のネットワーク制御方法の各工程をコンピュータで実行するための手順を備えていることを特徴とするコンピュータプログラム。
18. 請求項１７記載のコンピュータプログラムがコンピュータによって読み取られ、実行可能に記録されていることを特徴とする記録媒体。
    
    

Images