JP2005260002A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2005260002A
JP2005260002A JP2004069658A JP2004069658A JP2005260002A JP 2005260002 A JP2005260002 A JP 2005260002A JP 2004069658 A JP2004069658 A JP 2004069658A JP 2004069658 A JP2004069658 A JP 2004069658A JP 2005260002 A JP2005260002 A JP 2005260002A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
gate electrode
nitride semiconductor
active layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004069658A
Other languages
English (en)
Other versions
JP4759923B2 (ja
Inventor
Takeshi Nakada
健 中田
Takeshi Kawasaki
健 川崎
Hiroshi Yano
浩 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2004069658A priority Critical patent/JP4759923B2/ja
Publication of JP2005260002A publication Critical patent/JP2005260002A/ja
Application granted granted Critical
Publication of JP4759923B2 publication Critical patent/JP4759923B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

【課題】窒化物半導体の表面準位の数が低減された半導体装置を製造する。
【解決手段】半導体装置1では、活性層5は、第1の禁制帯幅を有する第1のIII族窒化物半導体から成る。窒化物半導体層7は、ゲート電極3と活性層5との間に設けられており、第1の禁制帯幅より大きな第2の禁制帯幅を有するIII族窒化物半導体からなる。窒化物半導体層7は、燐元素を含む半導体領域9を有している。ゲート電極3は半導体領域9上に設けられている。活性層5と窒化物半導体層7とは接合を形成している。ゲート電極3は、窒化物半導体層7に対するショットキ接合を形成している。ゲート電極3が、III族窒化物半導体から成り燐元素12を含む半導体領域9上に設けられている。これ故に、窒素の空孔に起因した表面準位の数が低減されるので、電流コラプスの影響が低減される。
【選択図】 図1


Description

本発明は、半導体装置に関する。
文献1(特開2003−179082号公報)には、高電子移動度トランジスタが記載されている。高電子移動度トランジスタは、電子走行層および電子供給層を有している。電子走行層がGaN系化合物半導体層からなり、電子供給層が電子走行層よりバンドギャップエネルギーの大きいGaN系化合物半導体層からなる。この高電子移動度トランジスタでは、電子走行層はInを1×1019cm−3以上、5×1020cm−3以下含む。または、電子走行層は、AsまたはPを1×1019cm−3以上、5×1020cm−3以下含む。この高電子移動度トランジスタの電子走行層の電子は、高い移動度を示す。
文献2(特開2000−235984号公報)では、この電界効果トランジスタは、基板の表層に設けられている。この層は、n高濃度層とゲート電極との間に位置している。この領域では燐原子が砒素の空孔に置き換わり、砒素の空孔による表面準位の形成を抑制している。これによって、安定なGaP化合物が形成される。その結果、この領域を介するリーク電流が減少し、高いドレイン耐圧が得られる。シリコン原子が砒素の空孔と置換することも抑制されるので、電界効果トランジスタの相互コンダクタンスを損なうことがない。したがって、ドレイン耐圧が向上された電界効果トランジスタを、GaAs基板上に形成することができる。
文献3(IEEE TRANSACTION ON ELECTRON DEVICES, VOL. 48, NO. 3 MARCH 2001)には、GaN系電界効果トランジスタが記載されている。GaN系電界効果トランジスタでは、AlGaN半導体層上に、ゲート電極が設けられている。AlGaN半導体層は、GaN層上に設けられている。AlGaN半導体層の表面には、表面準位が形成されている。これらの表面準位に高電界を加えると、電子が表面準位にトラップされる。トラップされた電子による電界は、活性層とIII族窒化物半導体層との間にピエゾ効果により生じていた2次元電子ガスを減少させる。
特開2003−179082号公報 特開2000−235984号公報 IEEE TRANSACTION ON ELECTRON DEVICES, VOL. 48, NO. 3 MARCH 2001
AlGaN半導体といったIII族窒化物半導体の成膜温度は他のIII−V化合物半導体に比べて高く、結晶成長中に窒素の空孔がIII族窒化物半導体結晶に生じやすい。また、結晶成長の後にも、オーミックメタライゼーションのための熱処理において、半導体領域から窒素が抜け出る。この結果、窒化物半導体装置において、窒素の空孔は増加する。
文献3に記載されるように、シリコン窒化膜を用いることにより窒素の抜け出しを低減することができる。一方、シリコン窒化膜を形成するとき、窒化物半導体結晶の表面は、水素プラズマに曝される。水素プラズマによって、窒化物半導体結晶における窒素の空孔が増加する。
本発明は、このような事情を鑑みて為されたものであり、窒化物半導体の表面準位の数が低減された半導体装置を提供することにある。
本発明の一側面によれば、半導体装置は、(a)ゲート電極と、(b)第1の禁制帯幅を有する第1のIII族窒化物半導体から成る活性層と、(c)前記活性層と前記ゲート電極との間に設けられており、前記第1の禁制帯幅より大きな第2の禁制帯幅を有する第2のIII族窒化物半導体からなる窒化物半導体層とを備え、前記窒化物半導体層は、燐元素を含む半導体領域を有しており、前記ゲート電極は前記半導体領域上に設けられている。
ゲート電極が、III族窒化物半導体から成り燐元素を含む半導体領域上に設けられている。これ故に、窒素の空孔に起因した表面準位の数が低減されるので、電流コラプスの影響が低減される。
本発明の別の側面によれば、半導体装置は、(a)ゲート電極と、(b)第1の禁制帯幅を有する第1のIII族窒化物半導体から成る活性層と、(c)前記ゲート電極と前記活性層との間に設けられており、前記第1の禁制帯幅より大きな第2の禁制帯幅を有するIII−V化合物半導体からなる半導体領域とを備え、前記III−V化合物半導体は、燐元素および窒素元素を含んでおり、前記ゲート電極は前記半導体領域上に設けられている。
ゲート電極が、燐元素および窒素元素を含むIII−V化合物半導体領域上に設けられている。これ故に、窒素の空孔に起因した表面準位の数が低減されるので、電流コラプスの影響が低減される。
本発明に係る半導体装置では、前記活性層はGaN半導体からなり、前記半導体領域は燐が添加されたAlGaN半導体からなることが好ましい。
この半導体素子では、二次元電子ガスが、GaN半導体の層とAlGaN半導体の層の界面に生じる。
本発明に係る半導体装置では、前記半導体領域は、GaN半導体層およびAlGaN半導体層を含んでおり、前記GaN半導体層は、前記ゲート電極と前記AlGaN半導体層との間に設けられていることができる。
界面準位を比較的少なくできるGaN半導体の層上に、ゲート電極を設けることができるので、窒素の空孔に起因した表面準位を燐元素を用いて補償できる。
本発明に係る半導体装置では、前記活性層はInGaN半導体からなることが好ましい。
InGaN半導体の層とAlGaN半導体またはGaN半導体の層の界面には、大きな移動度を有する二次元電子ガスのキャリアが生じる。
本発明に係る半導体装置では、前記半導体領域の前記燐元素はイオン注入により導入されるようにしてもよい。
半導体領域の形成の後に燐元素を導入することによって、窒素の空孔に起因する界面準位の数を低減できる。
本発明に係る半導体装置では、前記半導体領域の前記燐元素は、該半導体領域を結晶成長する際に導入されるようにしてもよい。
半導体領域を形成しながら燐元素を導入することによって、窒素の空孔に起因する界面準位の数を低減できる。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、窒化物半導体の表面準位の数が低減された半導体装置が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のGaN系半導体装置、およびGaN系半導体装置を製造する方法に係る実施の形態を説明する。可能な場合には同一の部分には同一の符号を付する。
(第1の実施の形態)
図1(A)は半導体装置の構造を示す図面である。図1(B)は半導体装置のバンドダイアグラムを示す図面である。図1(C)は半導体装置を示す平面図である。
半導体装置1は、ゲート電極3と、活性層5と、窒化物半導体層7とを備える。活性層5は、第1の禁制帯幅を有する第1のIII族窒化物半導体から成る。窒化物半導体層7は、ゲート電極3と活性層5との間に設けられており、第1の禁制帯幅より大きな第2の禁制帯幅を有する第2のIII族窒化物半導体からなる。窒化物半導体層7は、燐元素を含む半導体領域9を有している。ゲート電極3は半導体領域9上に設けられている。好適な実施例では、燐ドーパントの表面濃度は、例えば1×1018cm−3以上1×1020cm−3以下である。
活性層5と窒化物半導体層7とは接合を形成している。ゲート電極3は、窒化物半導体層7に対するショットキ接合を形成している。好適な実施例では、窒化物半導体層7はアンドープであり、窒化物半導体層7は電子供給層として用いられている。活性層5はアンドープであり、電子走行層として使用される。半導体装置1は、二次元電子ガストランジスタの構造を有している。図1(B)に示されるように、活性層5には、二次元電子ガス層11が、活性層5と窒化物半導体層7とのヘテロ界面に沿って形成されている。
ゲート電極3が、III族窒化物半導体から成り燐元素12を含む半導体領域9上に設けられている。これ故に、窒素の空孔に起因した表面準位の数が低減されるので、電流コラプスの影響が低減される。
半導体装置1では、ゲート電極3、活性層5および窒化物半導体層7は、基板13上に設けられている。基板としては、例えば、サファイア基板、SiC基板、GaN基板、AlN基板等を使用できる。半導体装置1では、基板13上に設けられたバッファ層15上に、ゲート電極3、活性層5および窒化物半導体層7が設けられている。
図1(C)に示されるように、窒化物半導体層7上には、ソース電極17およびドレイン電極19が設けられている。ソース電極17およびドレイン電極19間に流される電流は、ゲート電極3によって制御される。一実施例では、半導体領域9は、ソース電極17およびドレイン電極19の下には設けられること無く、ゲート電極3の下に設けられている。ソース電極およびドレイン電極の接合面に燐(P)が存在しないので、オーミック特性の低下が避けられ、また燐の注入領域と燐の非注入領域との境界にて電界緩和され耐圧が向上する。
好適な実施例では、活性層5は、GaN半導体から成り、窒化物半導体層7はAlGaN半導体から成る。活性層5の厚さは、例えば1マイクロメートル以上3マイクロメートル以下であり、窒化物半導体層7の厚さは、例えば20ナノメートル以上50ナノメートル以下である。窒化物半導体層7には、シリコンといったドーパントが添加されていてもよく、ドーパント濃度は、例えば1×1017cm−3以上1×1019cm−3以下である。バッファ層の材料および厚さとしては、基板の材料に応じて適切なものが用いられる。
図2(A)は、燐が添加された半導体領域を持たない半導体装置を示す図面である。図2(B)は半導体装置のバンドダイアグラムを示す図面である。
半導体装置21は、ゲート電極3、ソース電極17、ドレイン電極19、i型GaN活性層25およびi型AlGaN層27を備える。AlGaN層27の表面には、窒素の空孔に起因する表面準位が形成されている。表面準位には、図2(B)に示されるように、電子Eがトラップされている。GaN活性層25は、AlGaN層27とGaN活性層25との界面に沿って形成されておりバンドが曲がった領域を有しているけれども、この領域には二次元電子ガスは生成されない。半導体装置21では、窒素の空孔を燐原子を用いて補償していないので、電流コラプスが生じている。
以上説明したように、半導体装置1によれば、窒化物半導体層の表面準位の数が低減される。
(第2の実施の形態)
図3(A)は、第2の実施の形態に係る半導体装置の構造を示す図面である。図3(B)は半導体装置のバンドダイアグラムを示す図面である。半導体装置31は、ゲート電極3と、活性層35と、半導体領域37とを備える。活性層35は、第1の禁制帯幅を有する第1のIII族窒化物半導体から成る。半導体領域37は、ゲート電極3と活性層35との間に設けられており、第1の禁制帯幅より大きな第2の禁制帯幅を有するIII−V化合物半導体からなる。このIII−V化合物半導体は、燐元素および窒素元素を含んでおり、ゲート電極5は半導体領域37上に設けられている。燐濃度は、例えば1×1018cm−3以上1×1020cm−3以下である。
ゲート電極3は、窒化物半導体層37に対するショットキ接合を形成している。好適な実施例では、活性層35は、GaN半導体から成り、半導体領域37は、燐が添加されたAlGaN半導体から成る。半導体領域37の全体にわたって、燐元素が添加されている。活性層35の厚さは、例えば1マイクロメートル以上3マイクロメートル以下であり、窒化物半導体層37の厚さは、例えば20ナノメートル以上50ナノメートル以下である。また、活性層35はアンドープである。半導体領域37には、シリコンといったドーパントが添加されていてもよく、ドーパント濃度は、例えば1×1017cm−3以上1×1019cm−3以下である。半導体装置31は、二次元電子ガストランジスタの構造を有している。活性層35には、図3(B)に示されるように、二次元電子ガスが活性層と半導体領域とのヘテロ界面に沿って形成される。
ゲート電極3が、燐元素および窒素元素を含むIII−V化合物の半導体領域37上に設けられている。窒素の空孔に起因した表面準位の数が低減されるので、電流コラプスの影響が低減される。また、III−V化合物の半導体領域37の全体にわたって、窒素の空孔の数が低減される。
図4(A)、図4(B)、図4(C)および図4(D)は、第1および第2の実施の形態に示された半導体装置の変形例を示す図面である。
図4(A)に示されるように、半導体装置41aは、ゲート電極3と、活性層45aと、第1のIII族窒化物半導体層47aと、第2のIII族窒化物半導体層51aとを備える。第1のIII族窒化物半導体層47aは、ゲート電極3と活性層45aとの間に設けられており、活性層45aの禁制帯幅より大きな禁制帯幅を有する。III族窒化物半導体層47aは、燐元素および窒素元素を含む半導体領域49aを含んでいる。燐濃度は、例えば1×1018cm−3以上1×1020cm−3以下である。ゲート電極5は半導体領域49a上に設けられている。活性層45aは、第1のIII族窒化物半導体層47aと第2のIII族窒化物半導体層51aとの間に位置している。
一実施例では、活性層45aはInGaN半導体から成り、第1のIII族窒化物半導体層47aはAlGaN半導体からなり、半導体領域49aは、燐が添加されたAlGaN半導体から成り、第2のIII族窒化物半導体層51aはGaN半導体からなることができる。InGaN半導体で活性層45aを設けると、大きな移動度を有する二次元電子ガスが生成される。活性層45aの厚さは、例えば10ナノメートル以上200ナノメートル以下であり、窒化物半導体層47aの厚さは、例えば20ナノメートル以上50ナノメートル以下である。また、活性層45aはアンドープである。半導体領域37には、シリコンといったドーパントが添加されることができ、ドーパント濃度は、例えば1×1017cm−3以上1×1019cm−3以下である。AlGaN半導体の代わりに、GaN半導体を用いることができる。
図4(B)に示されるように、半導体装置41bは、ゲート電極3と、第1の窒化物半導体層47bと、活性層45bと、第2の窒化物半導体層53bとを備える。第1の窒化物半導体層47bは、第2の窒化物半導体層53bとゲート電極3との間に設けられている。第2の窒化物半導体層53bは、第1の窒化物半導体層47bと活性層45bとの間に設けられている。第1のIII窒化物半導体層47bは、燐元素および窒素元素を含む半導体領域49bを含む。ゲート電極3は、半導体領域49b上に設けられている。
ゲート電極3が、III−V化合物半導体から成り燐元素を含む半導体領域49b上に設けられているので、窒素の空孔に起因した表面準位の数が低減される。
一実施例では、活性層45bはGaN半導体から成り、第1のIII族窒化物半導体層47bはGaN半導体からなり、第2のIII族窒化物半導体層53bはAlGaN半導体からなる。半導体領域49bは、燐が添加されたGaN半導体から成る。GaN半導体では窒素の空孔が少なくできる。また、活性層45bとGaN層との間にAlGaN半導体層を設けているので、ゲート電極と活性層との間のAlGaN半導体層は、高いバリアを提供できる。
InGaN半導体で活性層45bを設けると、大きな移動度を有する二次元電子ガスが生成される。第1の窒化物半導体層47bの厚さは、例えば5ナノメートル以上30ナノメートル以下であり、第2の窒化物半導体層53bの厚さは、例えば20ナノメートル以上50ナノメートル以下である。また、活性層45bはアンドープである。半導体領域49bにおける燐ドーパント濃度は、例えば1×1018cm−3以上1×1020cm−3以下である。
図4(C)に示されるように、半導体装置41cは、ゲート電極3と、第1の窒化物半導体層47cと、活性層45cと、第2の窒化物半導体層51cと、第3の窒化物半導体層53cとを備える。第3の窒化物半導体層53c、活性層45c、第2の窒化物半導体層51cおよび第1の窒化物半導体層47cは、基板13上に順に設けられている。
一実施例では、活性層45cはInGaN半導体から成り、第1のIII族窒化物半導体層47cはGaN半導体からなり、半導体領域49cは、燐が添加されたGaN半導体から成り、第2のIII族窒化物半導体層51cはGaN半導体からなり、第3のIII族窒化物半導体層53cは、AlGaN半導体から成ることができる。InGaN半導体で活性層45aを設けると、大きな移動度を有する二次元電子ガスが生成される。ゲート電極3は、GaN半導体層上に設けられているので、ゲート電極3とGaN半導体層との界面に形成される表面準位の数が小さい。ゲート電極3と活性層44cとの間に、AlGaN半導体層によるバリアを設けることができる。
これらの実施例において、燐添加の半導体領域49a、49b、49cをそれぞれ含むIII窒化物半導体層47a、47b、47c内に替えて、全体に燐が添加されたIII窒化物半導体層を用いることができる。
(第3の実施の形態)
図5(A)、図5(B)および図5(C)は、第3の実施の形態に係る半導体装置を製造する方法を示す図面である。
図5(A)に示されるように、基板61を準備した後に、基板61上に、III族窒化物半導体AlX1InY1Ga1−X1−Y1N(0≦X1<1、0≦Y1<1)から成るバッファ膜63と、III族窒化物半導体体AlX2InY2Ga1−X2−Y2N(0≦X2<1、0≦Y2<1)から成り電子が走行するための半導体膜65と、III族窒化物半導体AlX3InY3Ga1−X3−Y3N(0≦X3<1、0≦Y3<1)から成り電子を供給するための半導体膜67とを順に形成する。これらの膜は、例えば有機金属気相成長装置等を用いて形成される。一実施例では、サファイア基板上に結晶性を改善させるためにGaNバッファ膜を、摂氏600度といった低温で成長する。GaNバッファ膜の厚さは、例えば20ナノメートルである。次に、GaNバッファ膜上に、i型GaN半導体膜を摂氏1050度の成長温度で成長する。i型GaN半導体膜の厚さは、例えば2マイクロメートルである。その後に、i型GaN半導体膜上にi型Al0.25Ga0.75N半導体膜を成長する。i型Al0.25Ga0.75N半導体膜の厚さは、例えば30ナノメートルである。これにより、HEMT用のエピタキシャル基板E1が形成された。
図5(B)は、エピタキシャル基板E1上に絶縁膜69を形成する。絶縁膜69は、開口69aを有している。絶縁膜69は、例えば、プラズマ窒化膜(SiN膜)である。次に、燐(P)イオン71を注入する。注入条件としては、例えば、
エネルギ:50keV
ドーズ量:5×1012cm−2
である。このイオン注入により、燐を含む半導体領域73がIII族窒化物半導体膜67内に形成される。イオン注入の工程の後に、オーミック電極を形成する部分の絶縁膜を除去する。
図5(C)を示すように、III族窒化物半導体膜67および半導体領域73上に電極75a、75bを形成する。例えば、Ti/Al(20/80nm)の金属膜を真空蒸着法により形成する。この後に、リフトオフプロセスを用いてTi/Alオーミック電極を形成する。コンタクト抵抗を下げるために合金化処理をする。この処理の条件は、例えば窒素雰囲気中で摂氏750度の温度で2分である。窒素の空孔を効果的に補償すると共に注入ダメージから結晶性を改善するために、この高温処理前に燐のイオン注入を行うことが重要である。続いて、ゲート電極77を形成する。例えばNi/Au(80/50nm)の金属膜を蒸着する。リフトオフプロセスを用いて、Ni/Auゲート電極を形成する。
電極を形成した後に、素子間分離のためにメサエッチングをする。このエッチングは、例えば、BCl/Clガスによる反応性イオンエッチング(RIE)を用いて行われる。ゲート電極およびオーミック電極に接続される配線およびボンディングパッドを形成する。これらの上にバッシベーション膜を形成する。
基板としてサファイア基板以外にも、SiC基板,GaN基板,AlN基板等を用いることもできる。これらの基板では結晶性を改善するためのバッファ層として、摂氏1100度といった高温で成長されたAlN膜(例えば、30ナノメートル)が用いられる。
この半導体装置では、半導体領域73の燐元素はイオン注入により導入される。半導体領域の形成の後に燐元素を導入することによって、窒素の空孔に起因する界面準位の数を低減できる。
以上説明したように、本実施の形態によれば、窒化物半導体の表面準位の数が低減された半導体装置を製造する方法が提供される。
(第4の実施の形態)
図6(A)、図6(B)および図6(C)は、第4の実施の形態に係る半導体装置を製造する方法を示す図面である。
図6(A)に示されるように、基板61を準備した後に、第3の実施の形態と同様に、基板61上にバッファ膜63および半導体膜65を形成する。
次いで、図6(B)に示されるように、III族窒化物半導体から成り電子を供給するための半導体膜79を形成する。この半導体膜79は、燐を添加さながら成長される。本実施例では、半導体膜79は、その全体に燐が添加されるように成長しているけれども、ゲート電極が接触する表層に燐をドープするようにしてもよい。
この後に、図6(C)に示されるように、オーミック電極75a、75bおよびゲート電極77を形成する。オーミック電極75a、75bおよびゲート電極77は、例えば第3の実施の形態と同様に行うことができる。
この半導体装置では、半導体領域の燐元素は半導体領域を結晶成長する際に導入される。半導体領域を形成しながら燐元素を導入することによって、窒素の空孔に起因する界面準位の数を低減できる。
以上説明したように、本実施の形態によれば、窒化物半導体の表面準位の数が低減された半導体装置を製造する方法が提供される。
電流コラプスは、表面準位に電子が捕獲されることによって引き起こされる。従って、表面準位を低減することによって、電流コラブスを抑制することができる。SiN膜を用いることによっても、電流コラプスの発生を低減することができる。しかしながら、SiN膜を形成するときにエピタキシャル膜の表面が水素プラズマに晒されて、このプラズマによって窒素の空孔が形成される。また、エピタキシャル表面に設けられた薄いGaNキャップ層を用いて電流コラプスを抑制することもできる。しかしながら、これらの方法では、AlGaN半導体に起因する欠陥を抑制できるが、オーミック合金化に伴う加熱処理(600〜800℃)において生じる窒素の空孔は抑制できない。GaN半導体でも、窒素の乖離圧が高いので、半導体領域の高温の熱処理により、窒素の空孔が発生することが避けられない。
上記のように表面準位(窒素の空孔)の影響を抑制するために様々なアプローチがなされてきた。これらのアプローチでは、窒素の空孔の生成を抑制している。本発明に係る実施の形態では、窒素の空孔を補完することによって、表面準位としてデバイス特性に影響しないようにしている。このために、ゲート電極が接触する半導体層(AlGaN層)の表面に燐元素を添加している。添加する方法としては、結晶成長中にドーピングする方法、結晶成長後にイオン注入する方法がある。燐元素は、窒素元素と同じくV族であり、結晶成長中に生成される窒素の空孔、プロセス中の加熱処理によって生じる窒素の空孔と置き換わり、V族として結晶の空孔を補完する。結果として、ミクロな領域ではAlGaNではなくAlGaPが形成される。燐を含む化合物における燐の乖離圧が低いので、安定な表面が形成され、また、AlGaP半導体は安定な表面準位を形成する。したがって、表面準位に起因した電流コラブスを抑制できる。上記の実施の形態に示されるように、AlGaN半導体の他にGaN半導体のIII族窒化物半導体を用いることができ、本実施の形態においてもSiN保護膜を用いることができる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1(A)は半導体装置の構造を示す図面である。図1(B)は半導体装置のバンドダイアグラムを示す図面である。図1(C)は半導体装置を示す平面図である。 図2(A)は、燐が添加された半導体領域を持たない半導体装置を示す図面である。図2(B)は半導体装置のバンドダイアグラムを示す図面である。 図3(A)は、第2の実施の形態に係る半導体装置の構造を示す図面である。図3(B)は半導体装置のバンドダイアグラムを示す図面である。 図4(A)、図4(B)および図4(C)は、第1および第2の実施の形態に示された半導体装置の変形例を示す図面である。 図5(A)、図5(B)および図5(C)は、第3の実施の形態に係る半導体装置を製造する方法を示す図面である。 図6(A)、図6(B)および図6(C)は、第4の実施の形態に係る半導体装置を製造する方法を示す図面である。
符号の説明
1…半導体装置、3…ゲート電極、5…活性層、7…窒化物半導体層、9…半導体領域、11…二次元電子ガス層、12…燐元素、13…基板、17…ソース電極、19…ドレイン電極、21…半導体装置、25…i型GaN活性層、27…AlGaN層、35…活性層、37…半導体領域、41a…半導体装置、45a…活性層、47a…第1のIII族窒化物半導体層、51a…第2のIII族窒化物半導体層、41b…半導体装置、47b…第1の窒化物半導体層、45b…活性層、53b…第2の窒化物半導体層、41c…半導体装置、47c…第1の窒化物半導体層、45c…活性層、51c…第2の窒化物半導体層、53c…第3の窒化物半導体層

Claims (7)

  1. ゲート電極と、
    第1の禁制帯幅を有する第1のIII族窒化物半導体から成る活性層と、
    前記活性層と前記ゲート電極との間に設けられており、前記第1の禁制帯幅より大きな第2の禁制帯幅を有する第2のIII族窒化物半導体からなる窒化物半導体層と
    を備え、
    前記窒化物半導体層は、燐元素を含む半導体領域を有しており、
    前記ゲート電極は前記半導体領域上に設けられている、ことを特徴とする半導体装置。
  2. ゲート電極と、
    第1の禁制帯幅を有する第1のIII族窒化物半導体から成る活性層と、
    前記ゲート電極と前記活性層との間に設けられており、前記第1の禁制帯幅より大きな第2の禁制帯幅を有するIII−V化合物半導体からなる半導体領域と
    を備え、
    前記III−V化合物半導体は、燐元素および窒素元素を含んでおり、
    前記ゲート電極は前記半導体領域上に設けられている、ことを特徴とする半導体装置。
  3. 前記半導体領域は、GaN半導体層およびAlGaN半導体層を含んでおり、
    前記GaN半導体層は、前記ゲート電極と前記AlGaN半導体層との間に設けられている、ことを特徴とする請求項1または請求項2に記載された半導体装置。
  4. 前記活性層はGaN半導体からなり、
    前記半導体領域は、燐が添加されたAlGaN半導体からなる、ことを特徴とする請求項1または請求項2に記載された半導体装置。
  5. 前記活性層はInGaN半導体からなる、ことを特徴とする請求項1から請求項3のいずれか一項に記載された半導体装置。
  6. 前記半導体領域の前記燐元素はイオン注入により導入される、ことを特徴とする請求項1から請求項5のいずれか一項に記載された半導体装置。
  7. 前記半導体領域の前記燐元素は、該半導体領域を結晶成長する際に導入される、ことを特徴とする請求項1から請求項5のいずれか一項に記載された半導体装置。
JP2004069658A 2004-03-11 2004-03-11 半導体装置 Expired - Fee Related JP4759923B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004069658A JP4759923B2 (ja) 2004-03-11 2004-03-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004069658A JP4759923B2 (ja) 2004-03-11 2004-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2005260002A true JP2005260002A (ja) 2005-09-22
JP4759923B2 JP4759923B2 (ja) 2011-08-31

Family

ID=35085435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004069658A Expired - Fee Related JP4759923B2 (ja) 2004-03-11 2004-03-11 半導体装置

Country Status (1)

Country Link
JP (1) JP4759923B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258315A (ja) * 2007-04-03 2008-10-23 Mitsubishi Electric Corp トランジスタ
EP2003686A2 (en) * 2006-03-29 2008-12-17 NEC Corporation Field effect transistor
JP2012033656A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189944A (ja) * 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2000068497A (ja) * 1998-08-20 2000-03-03 Furukawa Electric Co Ltd:The GaN系化合物半導体装置
JP2001085670A (ja) * 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2001230407A (ja) * 1999-12-08 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189944A (ja) * 1996-12-24 1998-07-21 Furukawa Electric Co Ltd:The 高電子移動度トランジスタ
JP2000068497A (ja) * 1998-08-20 2000-03-03 Furukawa Electric Co Ltd:The GaN系化合物半導体装置
JP2001085670A (ja) * 1999-09-14 2001-03-30 Nec Corp 電界効果型トランジスタ及びその製造方法
JP2001230407A (ja) * 1999-12-08 2001-08-24 Matsushita Electric Ind Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2003686A2 (en) * 2006-03-29 2008-12-17 NEC Corporation Field effect transistor
EP2003686A4 (en) * 2006-03-29 2009-08-19 Nec Corp FIELD EFFECT TRANSISTOR
US8198652B2 (en) 2006-03-29 2012-06-12 Nec Corporation Field effect transistor with reduced gate leakage current
US8466495B2 (en) 2006-03-29 2013-06-18 Nec Corporation Field effect transistor with reduced gate leakage current
JP2008258315A (ja) * 2007-04-03 2008-10-23 Mitsubishi Electric Corp トランジスタ
JP2012033656A (ja) * 2010-07-29 2012-02-16 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法

Also Published As

Publication number Publication date
JP4759923B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
US11699748B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP4022708B2 (ja) 半導体装置
JP5032965B2 (ja) 窒化物半導体トランジスタ及びその製造方法
JP4663156B2 (ja) 化合物半導体装置
JP5813279B2 (ja) 窒化物ベースのトランジスタのための窒化アルミニウムを含むキャップ層およびその作製方法
KR101124937B1 (ko) 질화물계 트랜지스터를 위한 캡층 및/또는 패시베이션층,트랜지스터 구조 및 그 제조방법
JP5810293B2 (ja) 窒化物半導体装置
JP3733420B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
US20060220060A1 (en) Semiconductor device and manufacturing method thereof
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP5546104B2 (ja) GaN系電界効果トランジスタ
JP2006210725A (ja) 半導体装置
JP2009111204A (ja) 電界効果トランジスタ及びその製造方法
JP4038814B2 (ja) 半導体装置および電界効果トランジスタ
JP2011210785A (ja) 電界効果トランジスタ、およびその製造方法
JP2005311029A (ja) 窒化物半導体装置及びその製造方法
JP5504660B2 (ja) 化合物半導体装置及びその製造方法
JP4759923B2 (ja) 半導体装置
JP6166508B2 (ja) 半導体装置及び半導体装置の製造方法
JP5418482B2 (ja) 化合物半導体積層構造
WO2019009111A1 (ja) 半導体装置およびその製造方法
JP2009246307A (ja) 半導体装置及びその製造方法
JP7069486B2 (ja) 高電子移動度トランジスタ
JP5730505B2 (ja) 化合物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110208

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110523

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4759923

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees