JP2005249940A - 電気光学装置及び電子機器 - Google Patents

Abstract

【課題】 液晶装置等の電気光学装置において、画像信号線上のノイズに基づく表示不良を低減する。
【解決手段】
画像信号が供給される複数の画像信号線と、画像信号線の画像信号をサンプリング回路駆動信号に応じてサンプリングし、複数のデータ線に供給するサンプリング回路と、所定周期のクロック信号に基づいて各段から転送信号を順次出力するシフトレジスタと、所定パルス幅のイネーブル信号を少なくとも遅延させるか歪ませて出力するパルス制御回路と、シフトレジスタの各段について、転送信号とパルス制御回路から出力されるイネーブル信号との論理積をサンプリング回路駆動信号としてサンプリング回路に供給するイネーブル回路とを備えている。
【選択図】 図２

Description

本発明は、例えば液晶装置等の電気光学装置、及びこれを備えた液晶プロジェクタ等の電子機器の技術分野に関する。

この種の電気光学装置は、例えば液晶装置として、基板上に、複数の走査線及びデータ線に接続された複数の画素部の他、データ線を駆動するためのデータ線駆動回路、走査線を駆動するための走査線駆動回路、画像信号をサンプリングするためのサンプリング回路等が作り込まれる。そしてその動作時には、データ線駆動回路から供給されるサンプリング回路駆動信号のタイミングで、サンプリング回路が画像信号線上に供給される画像信号をサンプリングし、データ線に供給するように構成されている。
また、駆動周波数の上昇を抑えつつ高精細な画像表示を実現するために、シリアルな画像信号を、例えば３相、６相、１２相、２４相、…など、複数のパラレルな画像信号に変換（即ち、相展開）してから、複数本の画像信号線を介してデータ線に供給する技術が適用されている。この場合、複数の画像信号が、複数のサンプリングスイッチによって同時にサンプリングされ、複数本のデータ線に対して同時に供給されるように構成されている。尚、本明細書では、このような変換を“シリアル−パラレル変換”と称する。

こうした相展開を行うにあたり、電気光学装置には、更にイネーブル回路が導入されている。イネーブル回路は、相前後するサンプリング回路駆動信号同士がオーバーラップしてサンプリングスイッチが誤動作することがないように、各サンプリング回路駆動信号とイネーブル信号との論理積をとる回路であり、各サンプリング回路駆動信号のパルス幅はイネーブル信号のパルス幅まで狭められる。通常、イネーブル回路の出力はサンプリング回路駆動信号と呼ばれ、イネーブル回路に入力される元信号は転送信号として区別される。このようにパルス幅が制限されると、相前後する２つのサンプリング回路駆動信号同士の間には、若干の時間間隔が時間的なマージンとして生じることになる。このため、高周波駆動に伴って、サンプリング回路、データ線駆動回路等を構成する薄膜トランジスタ（以下適宜“ＴＦＴ”と称す）等の能動素子におけるオン抵抗や各種配線の配線抵抗、素子や配線における容量、遅延等の悪影響が相対的に増大しても、この悪影響を軽減させることが可能となる（例えば、特許文献１等を参照）。

特開２０００−４７６４３号公報 特開２０００−２４２２３７号公報 特開２０００−２２７７８４号公報

しかしながら、この種の電気光学装置では、画像信号線に高周波ノイズが発生し、相展開により同時駆動されるデータ線単位に影響を与えることから画面上に周期的な縦筋状の斑を発生させ、表示品質を劣化させるという技術的問題点がある。後述するように、本発明の発明者による観測では、こうした高周波ノイズは、主にクロック信号の立ち上がり、立下りに呼応して生じており、配線間のクロストーク等に起因すると考察される。

本発明は、例えば上記問題点に鑑みなされたものであり、複数本のデータ線を同時に駆動する際に、特に同時駆動されるデータ線からなるグループ単位で顕在化される、画像信号線におけるノイズに基づく表示不良を低減し得る、例えば液晶装置等の電気光学装置、及び例えば液晶プロジェクタ等の電子機器を提供することを課題とする。

本発明の電気光学装置は上記課題を解決するために、基板上における画像表示領域に、相交差して配列された複数の走査線及び複数のデータ線と、前記複数の走査線と前記複数のデータ線との各交差に対応して配置された複数の画素部とを備え、前記画像表示領域の周辺に位置する周辺領域に、画像信号が供給される複数の画像信号線と、前記画像信号線の画像信号をサンプリング回路駆動信号に応じてサンプリングし、前記複数のデータ線に供給するサンプリング回路と、所定周期のクロック信号に基づいて各段から転送信号を順次出力するシフトレジスタと、所定パルス幅のイネーブル信号を少なくとも遅延させるか又は歪ませて出力するパルス制御回路と、前記シフトレジスタの各段について、前記転送信号と前記パルス制御回路から出力されるイネーブル信号との論理積を前記サンプリング回路駆動信号として前記サンプリング回路に供給するイネーブル回路とを備えている。

本発明の電気光学装置によれば、その動作時には、シフトレジスタによって、所定周期のクロック信号に基づいて各段から転送信号が順次出力される。これと並行して、パルス制御回路によって、外部から供給された又は周辺回路内で先に生成された、所定パルス幅のイネーブル信号が、少なくとも遅延された又は歪められた後に出力される。続いて、イネーブル回路によって、シフトレジスタの各段について、このように遅延又は歪められたイネーブル信号と、転送信号との論理積がとられ、該論理積が、サンプリング回路駆動信号としてサンプリング回路に供給される。この際、イネーブル信号の「所定パルス幅」が、クロック信号のパルス幅よりも短く設定されることで、隣接して供給されるサンプリング回路駆動信号は、相互に重ならないで済む。或いは、例えば、イネーブル信号の「所定パルス幅」がクロック信号のパルス幅の半分の幅に設定されることで、サンプリング回路駆動信号の駆動周波数が、転送信号の周波数の倍とされる。より一般には、イネーブル信号の所定幅がクロック信号のパルス幅のｎ（但し、ｎは２以上の自然数）分の一の幅に設定されることで、サンプリング回路駆動信号の駆動周波数が、転送信号の周波数のｎ倍とされる。続いて、サンプリング回路では、サンプリング回路駆動信号に応じて、外部から供給される画像信号がサンプリングされて、データ線へと供給される。続いて、画像表示領域では、データ線から供給された画像信号に応じて各画素部で光が変調され、画像表示が行なわれる。

ここで本発明の発明者の研究によれば、このような駆動中に、画像信号線上にクロック信号の立ち上がり、立下りにほぼ同期して生じる高周波ノイズが観測されている。この高周波ノイズは、クロック信号を外部からデータ線駆動回路等に引き込むための配線と画像信号線との間の寄生容量等の電気的な相互作用によるものと考えられ、同時駆動されるｎ本のデータ線毎に画像信号に重畳することで、画面上に規則的な縦筋状の表示斑として顕在化しているものと考察される。

しかるに本発明では、イネーブル信号は、パルス制御回路によって遅延又は歪ませられている。従って、上述の如く画像信号上にノイズが発生しやすいクロック信号の立ち上がり期間には、画像信号は殆ど又は全くサンプリングされない。即ち、立ち上がり期間に発生するノイズによる悪影響を、サンプリングされた後の画像信号に殆ど持ち込まないで済む。従って、画素部では、ノイズが低減された画像信号に基づいて、表示斑の低減された高品位の画像表示が可能となる。

イネーブル信号は、画像信号に重畳するノイズ成分がその遅延量に応じて減少することから、画像信号線上のノイズがほぼ収束するまで遅延されるのが好ましいが、僅かに遅延させるだけでもノイズ低減効果は得られるし、遅延を伴わずに波形を歪ませるだけでも、サンプリング回路駆動信号が歪むことで実質的なサンプリングの遅れが生じ、ノイズ成分を低減させる効果が得られる。よって、パルス制御回路は、イネーブル信号に多少なりとも遅延又は歪みを与えるものであればよく、例えばインバータ回路や通常遅延回路として用いられる回路のように構成されてよい。

また更に、本発明の発明者の研究によれば、転送信号は、シフトレジスタを通過する間にシフトレジスタを構成するトランジスタの特性に応じて遅延したり歪んだりしており、これに対応するように、画像信号線におけるクロック信号由来のノイズの収束時間も延びている。そのため、例えば、外部にて予め遅延させたイネーブル信号を入力しても、イネーブル信号の転送信号及びノイズに対する相対的な遅延量は、想定した量よりも小さくなってしまうおそれがある。これに対し、本発明では、パルス制御回路により装置内部でイネーブル信号の遅延量を合わせ込むために、こうした装置内部のトランジスタがノイズに与える影響を吸収することが可能である。

以上の結果、本発明の電気光学装置によれば、クロック信号由来のノイズに起因して、同時駆動されるデータ線群の間隔で発生する表示斑が低減された、高品位の画像表示が可能となる。

本発明の電気光学装置の一態様では、前記イネーブル信号は、前記転送信号の立ち上がり期間よりも遅れて立ち上がるように遅延した状態で前記イネーブル回路に入力される。

この態様によれば、イネーブル信号は、前述のようにシフトレジスタにて遅延する転送信号よりも更に遅れて立ち上がるように遅延させられる。ここで、本発明における「立ち上がり期間」とは、パルス信号の入力タイミングを基準として、その出力信号が一定振幅に達するまでの期間を指しており、入力信号に対し出力信号がどれだけ遅延したか又は歪んだかの指標となる期間である。即ち、通常言うところの、一定振幅の１０パーセントから９０パーセントに達するまでの所要時間としての立ち上がり時間よりも広い概念である。また、「立ち上がる」とは、出力信号が一定振幅に達することを言う。

画像信号に重畳するノイズは、クロック信号ないし転送信号の立ち上がり期間に呼応して発生する。よって、このようにイネーブル信号を転送信号の立ち上がり期間をはずして生じるように遅延させれば、ノイズを除外して画像信号をサンプリングすることができ、効率よく表示斑を低減することが可能である。

本発明の電気光学装置の他の態様では、前記イネーブル信号は、前記転送信号の立ち上がり期間には歪んだ状態で前記イネーブル回路に入力される。

この態様によれば、イネーブル信号は、転送信号の立ち上がり期間、即ち画像信号線にノイズが発生する期間には歪ませられる。その結果、サンプリング回路駆動信号が歪み、当該ノイズ発生期間においてはサンプリング回路のＴＦＴ特性に応じて画像信号のサンプリング量が減るか、サンプリング動作に遅延が生じることになる。よって、この場合も、ノイズを多少なりとも除外して画像信号をサンプリングすることができ、表示斑を効率よく低減することが可能である。

本発明の電気光学装置の他の態様では、前記イネーブル信号は、前記転送信号の立ち上がり期間には、立ち上がり前の過渡状態で前記イネーブル回路に入力される。

この態様によれば、転送信号の立ち上がり期間には、イネーブル信号は完全に立ち上がる前の過渡状態にあるため、画像信号は殆どサンプリングされない。よって、この場合も、ノイズを除外して画像信号をサンプリングすることができ、表示斑を効率よく低減することが可能である。

本発明の電気光学装置の他の態様では、前記イネーブル信号は、前記クロック信号の立ち上がり及び立下りに対応した高周波ノイズが画像信号線に発生している期間には、立ち上がり前の過渡状態で前記イネーブル回路に入力される。

この態様によれば、クロック信号の立ち上がり及び立下りに対応した高周波ノイズが画像信号線に発生している期間には、イネーブル信号は、完全に立ち上がる前の過渡状態にあるため、画像信号は殆どサンプリングされない。従って、こうした高周波ノイズを除外して画像信号をサンプリングすることができ、表示斑を効率よく低減することが可能である。

本発明の電気光学装置の他の態様では、前記パルス制御回路は、前記シフトレジスタの各段における前記転送信号と同程度以上の遅延及び歪みの少なくとも一方を前記イネーブル信号に与える。

この態様によれば、パルス制御回路において、シフトレジスタが転送信号に与えた遅延や歪みと同程度又はそれ以上の遅延ないし歪みがイネーブル信号に与えられる。前述したように、転送信号は、何ら対策を施さなければ遅延し歪んだ状態でイネーブル回路に入力され、それに合わせたように画像信号線におけるノイズ発生期間も延びる。よって、イネーブル信号に転送信号を上回る遅延ないし歪みを与えれば、こうしたノイズを確実に除去することが可能となる。

また、少なくとも、何ら対策を施さなければ遅延する転送信号に対し、イネーブル信号に同程度の遅延を与えて両者の立ち上がりタイミングを相対的に揃えておけば、その他のイネーブル信号遅延対策、例えば外部においてイネーブル信号を遅延させる等を施すことにより、遅延量を適正に設定し、的確にノイズ除去を行うことを可能とする。

本発明の電気光学装置の他の態様では、前記パルス制御回路は、前記シフトレジスタの各段において前記転送信号の出力経路上に設けられたインバータと同数又はそれ以上の数のインバータで構成されている。

この態様によれば、パルス制御回路は、シフトレジスタの各段において転送信号の出力経路上に設けられたインバータと同数又はそれ以上の数のインバータで構成されることで、シフトレジスタが転送信号に与えた遅延や歪みと同程度又はそれ以上の遅延ないし歪みをイネーブル信号に与えることが可能となっている。即ち、この場合には、信号の遅延もしくは歪みの度合いをインバータの個数で調整するようになっており、パルス制御回路を簡便に設計することが可能である。具体的には、パルス制御回路にシフトレジスタの各段で転送信号の遅延に寄与するインバータと同数のインバータを用いれば、イネーブル信号を転送信号と同程度に遅延させる又は歪ませることができ、シフトレジスタよりも多くのインバータを接続しておけば、イネーブル信号を転送信号以上に遅延させる又は歪ませることができる。

尚、パルス制御回路を構成するインバータは、シフトレジスタに採用されたインバータと同一構成であれば、ほぼ同等の遅延又は歪みを与えることができるので設計上望ましいが、例えば相補型ＴＦＴ１つで実現されるごく単純なインバータ回路であっても構わない。

本発明の電気光学装置の他の態様では、前記イネーブル信号は、前記クロック信号の立ち上がり期間よりも遅れたタイミングで生成又は外部入力されている。

この態様によれば、ここで用いるイネーブル信号は、生成時又は外部から入力される際に、既にクロック信号の立ち上がり期間よりも遅れている。このように、予め遅延させたイネーブル信号を更にパルス制御回路で遅延又は歪ませるようにしてもよく、例えば前段での遅延量をパルス制御回路で微調整する構成とすることができる。

また、前述のように、転送信号及び画像信号線上のノイズは、シフトレジスタ内のトランジスタ特性に応じて変動し、しかも、トランジスタの特性は装置毎に異なるため、こうした生成時もしくは外部入力時の遅延だけではノイズ除去が不十分となる可能性がある。そうした場合、装置毎にイネーブル信号の遅延を合わせ込む必要があるが、なかには遅延量を十分に合わせ込みできない場合がでてくることも想定される。そこで、イネーブル信号は、予め転送信号に対して相対的に遅延させる分だけの遅延量をもって生成又は外部入力するものとし、パルス制御回路が装置内部でイネーブル信号に転送信号と同程度の遅延ないし歪みをもたせて転送信号の遅延量の影響を排除するようにすれば、イネーブル信号を転送信号に対しまさに所定量だけ遅延した状態でイネーブル回路に入力することが可能となる。ちなみに、このようにパルス制御回路を利用する場合、イネーブル信号と転送信号の遅延又は歪みが同程度であることが重要であるが、そのためには、パルス制御回路をシフトレジスタの各段と同数のインバータで構成するのが簡便であり、更に、インバータを構成するトランジスタ特性を両者間で揃えるために、パルス制御回路とシフトレジスタとを同一工程で形成することが望ましい。

本発明の電子機器は上記課題を解決するために、上述した本発明の電気光学装置を具備してなる。

本発明の電子機器は、上述した本発明の電気光学装置を具備してなるので、高品位の画像表示画が可能な液晶装置、電子ペーパなどの電気泳動装置、電子放出素子を用いた表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）、ＤＭＤ（Digital Micromirror Device）を利用した表示装置等の各種表示装置、プロジェクタ、テレビジョン受像機、携帯電話、電子手帳、ワードプロセッサ、ビューファインダ型又はモニタ直視型のビデオテープレコーダ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルなどの各種電子機器を実現することができる。

本発明のこのような作用及び他の利得は次に説明する実施の形態から明らかにされる。

以下では、本発明の実施の形態について図を参照しつつ説明する。

＜第１実施形態＞
先ず、本発明の第１実施形態について図１から図４を参照して説明する。図１は、データ線駆動回路を備えた電気光学装置の一例としての液晶装置の全体ブロック図である。図２は、このデータ線駆動回路の回路図であり、図３はデータ線駆動回路における各種信号のタイミングチャートである。尚、本実施形態は、本発明をＴＦＴ駆動によるアクティブマトリクス駆動方式の液晶装置に適用したものである。

図１において、液晶装置２００は、一対の基板間に液晶が封入されてなる液晶表示部１ａ、データ線駆動回路１０１、走査線駆動回路１０４及びサンプリング回路３０１を備えて構成されている。これらの駆動回路等は、例えば石英基板、ガラス基板或いはシリコン基板等からなるＴＦＴアレイ基板１０上の周辺に位置する周辺領域に設けられている。ＴＦＴアレイ基板１０上の中央に位置する画面表示領域には、マトリクス状に配置された複数の画素電極１１と、Ｘ方向に複数配列されており夫々がＹ方向に沿って伸びるデータ線３５と、Ｙ方向に複数配列されており夫々がＸ方向に沿って伸びる走査線３１とが形成され、液晶表示部１ａが構築されている。尚、ここでは図示しないが、各画素電極１１とデータ線３５との間には、走査線３１を介して夫々供給される走査信号に応じて夫々の導通状態及び非導通状態が制御されるＴＦＴや、画素電極１１に印加した電圧を長く維持する蓄積容量のための容量配線が形成されている。

データ線駆動回路１０１は、サンプリング回路３０１を駆動することにより、画像信号線４００から供給される画像信号ＶＩＤ１〜ＶＩＤ６をデータ信号印加の基準クロック信号であるＸ側クロック信号ＣＬＸ（及びその反転クロックＣＬＸ'）に応じてサンプリングして、複数のデータ線３５に対しデータ信号として夫々印加する。即ち、画像信号ＶＩＤ１〜ＶＩＤ６は、外部の画像信号処理回路により６相にシリアル−パラレル展開されており、６本の画像信号線４００を介してサンプリング回路３０１に入力されている。データ線駆動回路１０１内のイネーブル回路によりパルス幅が制限されてなるサンプリング回路駆動信号Ｓｉ（ｉ＝１、…、ｎ）は、６つに夫々分岐するサンプリング回路駆動信号線３０６を介して６個の隣接するサンプリングスイッチ３０２に入力される。従って、これらの６個のサンプリングスイッチ３０２の群毎に同時に、サンプリング回路３０１は駆動される。

走査線駆動回路１０４は、マトリクス状に配置された複数の画素部からなる液晶表示部１ａにおいて、データ信号及び走査信号により走査線３１に垂直な方向（Ｙ方向）に垂直走査を行うべく、走査信号印加の基準クロックであるＹ側クロック信号ＣＬＹ（及びその反転クロックＣＬＹ'）に基づいて、複数の走査線３１に対し走査信号を順次印加するように構成されている。

サンプリング回路３０１は、複数のデータ線３５に夫々接続された複数のサンプリングスイッチ３０２を備える。各サンプリングスイッチ３０２には、画像信号ＶＩＤ１〜ＶＩＤ６のいずれかが供給され、データ線駆動回路１０１に含まれる後述のシフトレジスタ回路からの転送信号により各サンプリングスイッチ３０２は順次閉じられる。即ち、画像信号ＶＩＤ１〜ＶＩＤ６をデータ線３５毎に転送信号に応じてサンプリングして、複数のデータ線３５にデータ信号として夫々印加するように構成されている。

より具体的には、サンプリングスイッチ３０２は、例えばＰチャネル型又はＮチャネル型の片チャネル型ＴＦＴ若しくは相補型のＴＦＴから構成されており、画像信号線４００がサンプリングスイッチ３０２のソース電極に接続されており、サンプリング回路駆動信号線３０６がサンプリングスイッチ３０２のゲート電極に接続されている。そして、画像信号線４００を介して画像信号ＶＩＤ１〜ＶＩＤ６が入力されると共にサンプリング回路駆動信号線３０６を介してデータ線駆動回路１０１からサンプリング回路駆動信号Ｓｉが入力されると、画像入力ＶＩＤ１〜ＶＩＤ６をサンプリングして、各データ線３５に印加するように構成されている。

次に、図２及び図３を参照して、データ線駆動回路１０１の構成について詳細に説明する。

図２において、データ線駆動回路１０１は、複数段からなるシフトレジスタ回路５００、複数のイネーブル回路５０２及びパルス制御回路５０３を備える。

シフトレジスタ回路５００は、図２に示すように、左から右へ向かう方向に対応する転送方向で各段から転送信号Ａｉ（ｉ＝１、２、３、…）が順次出力されるように、外部の画像信号処理装置から供給される所定周期のクロック信号ＣＬＸ及びその反転信号ＣＬＸ'の２値レベルが変化する毎に転送信号に帰還をかけて次段に転送する３つのクロックドインバータ５０１を夫々含んで構成されている。尚、シフトレジスタ回路５００には、転送信号Ａｉの転送をスタートさせるためのシフトレジスタスタート信号ＤＸが図中左側から入力され、各クロックドインバータ５０１の駆動に必要な電源電圧等もまた外部から供給されるように構成されている。

イネーブル回路５０２は、転送信号Ａ１、Ａ２、Ａ３、…とイネーブル信号ＥＮＢ１〜ＥＮＢ４のいずれかとの論理積を演算し、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…としてサンプリング駆動信号線３０６に夫々出力するように構成されている。より具体的には、イネーブル回路５０２は、図２に示すように、夫々が入力される転送信号Ａ１、Ａ２、Ａ３、…をイネーブル信号ＥＮＢ１、ＥＮＢ２、ＥＮＢ３及びＥＮＢ４のいずれかのパルス印加タイミングで切り取り、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…として出力するＮＡＮＤ回路５０５により構成されている。イネーブル信号ＥＮＢ１〜ＥＮＢ４は、図３のようにクロック信号ＣＬＸ又は反転信号ＣＬＸ’のおよそ半分のパルス幅しか持たず、１つの転送信号Ａｉの前半と後半の夫々に対応するように出力される。このため、得られるサンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…は、転送信号Ａｉに対し倍周されたことになる。更に本実施形態では、イネーブル信号ＥＮＢ１〜ＥＮＢ４相互間には、互いの時間的なオーバーラップを防ぐために予め僅かな時間間隔が設けてある。

本実施形態においては、イネーブル信号ＥＮＢ１〜ＥＮＢ４は、イネーブル回路５０２の前段においてパルス制御回路５０３に入力される。パルス制御回路５０３は、転送信号Ａｉ（ｉ＝１、２、３、…）がシフトレジスタ回路５００の各段から受ける遅延及び歪みよりも大きな遅延及び歪みをイネーブル信号ＥＮＢ１〜ＥＮＢ４に与えるように構成されている。具体的には、パルス制御回路５０３は、インバータ３個が直列に接続されてなり、クロックドインバータ５０１の２つ分（つまり、転送信号Ａｉの遅延に寄与するインバータ）より個数が多いことから、そこを通過することでイネーブル信号ＥＮＢ１〜ＥＮＢ４の遅延及び歪みが転送信号Ａｉよりも大きくなるように構成されている。このように、パルス制御回路５０３における遅延特性をクロックドインバータ５０１と同等以上に設定するには、クロックドインバータ５０１と同数以上のインバータを用いることで足りると考えられ、各インバータの構成をクロックドインバータ５０１と必ずしも同一構成とする必要はない。但し、単に特性に差を設けるだけでなく、特性差を回路数で制御するには、各インバータを構成するトランジスタ特性を略等しくしておく必要があり、パルス制御回路５０３とシフトレジスタ回路５００とを同一工程にて形成することが好ましい。尚、以下では、パルス制御回路５０３に入力される信号をイネーブル信号ＥＮＢ１〜ＥＮＢ４と呼び、イネーブル信号ＥＮＢ１〜ＥＮＢ４の各々に対応するパルス制御回路５０３からの出力をイネーブル信号ＥＮＢ１１〜ＥＮＢ１４と呼んで区別するものとする。

ここで、図３を参照して、シフトレジスタ回路５００、イネーブル回路５０２及びパルス制御回路５０３の動作について説明する。

図３のタイミングチャートに示したタイミングで、スタート信号ＤＸ、クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）が入力されると、シフトレジスタ回路５００からは、クロック信号ＣＬＸの周期だけ順次遅れる転送信号Ａ１、Ａ２、Ａ３、…が順次出力される。一方、イネーブル信号ＥＮＢ１〜ＥＮＢ４は、当初クロック信号ＣＬＸを基準とする印加期間でデータ線駆動回路１０１内に入力されるが、パルス制御回路５０３において、立ち上がり期間Δｔ１に相当する分だけ波形に遅延と歪みがもたらされ、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４としてイネーブル回路５０２に入力される。すると、イネーブル回路５０２では、転送信号Ａ１、Ａ２、Ａ３、…のパルス幅がイネーブル信号ＥＮＢ１１〜ＥＮＢ１４のパルス幅に制限されて夫々なるサンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…が生成され、サンプリング回路３０１に順次供給される。

ここで転送信号Ａｉは、実際にはクロックドインバータ５０１内のＴＦＴの特性により、クロック信号ＣＬＸに対し若干の遅延を伴うと共に波形が歪んでおり、立ち上がりに期間Δｔｒを要する。また、この駆動中においては、画像信号線４００に、クロック信号ＣＬＸの立ち上がり、及び立下りにほぼ同期した高周波ノイズが発生する。この高周波ノイズは、クロック信号ＣＬＸを外部から供給する配線や転送信号Ａｉを送出する配線等と画像信号線４００との間のクロストークにより生じるものと考えられ、本発明の発明者によれば、収束に要する時間はクロックドインバータ５０１内のＴＦＴの特性によって異なる。つまり、ここでのノイズ発生期間Δｔｎは、転送信号Ａｉの歪み具合、具体的には転送信号Ａｉの立ち上がり期間Δｔｒと対応関係にあるとみなすことができる。そこで、本実施形態では、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４の立ち上がり期間Δｔ１は、転送信号Ａｉの立ち上がり期間Δｔｒよりも長くなるように設定されており、イネーブル信号ＥＮＢ１１〜ＥＮＢ１４が転送信号Ａｉに遅れて立ち上がる（Δｔ１＞Δｔｒ）。

そのため、遅延後のイネーブル信号ＥＮＢ１１〜ＥＮＢ１４を基に生成されるサンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…に基づいてサンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６からは、高周波ノイズを排除することができる。仮に、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…にこうした遅延が施されなければ、サンプリング回路３０１の６個のサンプリングスイッチ３０２は、画像信号ＶＩＤ１〜ＶＩＤ６を高周波ノイズが重畳された期間を含めてサンプリングし、データ線３５に供給してしまう。その結果、相展開数に対応した６本のデータ線３５毎にノイズを含む画像信号ＶＩＤ１〜ＶＩＤ６が供給されることになり、この幅の表示斑が視認される。即ち、ここでは、こうした表示斑を改善又は解消することが可能である。

このように本実施の形態によれば、パルス制御回路５０３の作用により、高周波数駆動の場合にもクロストーク等が表示に与える悪影響を効率的に防ぐことが可能となる。特に、パルス制御回路５０３は液晶装置２００に内蔵されていることから、前述のＴＦＴ特性等の周辺回路に由来するノイズの変化を吸収することが可能であり、イネーブル信号に的確に遅延や歪みを与えることができる。

＜第２実施形態＞
次に、第２の実施の形態について図４から図６を参照して説明する。ここに図４は、電気光学装置の一例としての液晶装置の全体ブロック図であり、図５は、データ線駆動回路１０１の構成を表す回路図、図６は、データ線駆動回路における各種信号のタイミングチャートである。

本実施形態は、外部回路によりクロック信号ＣＬＸの立ち上がりよりも遅れたタイミングで生成されたイネーブル信号ＥＮＢ１〜ＥＮＢ４がデータ線駆動回路１０１に供給される点、及び、イネーブル信号ＥＮＢ１〜ＥＮＢ４に与える遅延及び歪み量を、シフトレジスタ回路５００における転送信号Ａｉの遅延及び歪み量と同等とするようにパルス制御回路が設定されている点で異なる他は、第１の実施形態と同様である。そこで、本実施形態では、第１の実施形態と同様の構成については同一の符号を付し、その説明を適宜省略するものとする。

図４に示したように、データ線駆動回路１０１に入力されるクロック信号ＣＬＸ、その反転信号ＣＬＸ’、スタート信号ＤＸ及びイネーブル信号ＥＮＢ、そして走査線駆動回路１０４に入力されるクロック信号ＣＬＹ、その反転信号ＣＬＹ’、スタート信号ＤＹ等の各種のタイミング信号は、例えば、タイミングジェネレータ６００により生成され、外部回路接続端子を介してＴＦＴアレイ基板１０上の駆動回路に供給される。タイミングジェネレータ６００は、クロック信号ＣＬＸを基準にイネーブル信号ＥＮＢ１〜ＥＮＢ４を生成するが、ここでは、イネーブル信号ＥＮＢ１〜ＥＮＢ４を、クロック信号ＣＬＸからΔｔ２だけ遅延させて生成出力するように構成されている。

また、図５のように、このイネーブル信号ＥＮＢ１〜ＥＮＢ４は、パルス制御回路５０４において転送信号Ａｉ（ｉ＝１、２、３、…）がシフトレジスタ回路５００の各段から受ける遅延及び歪みと同程度の遅延及び歪みを付与されて、イネーブル信号ＥＮＢ２１〜ＥＮＢ２４として出力される。具体的には、パルス制御回路５０４はインバータ２個が直列に接続されてなり、クロックドインバータ５０１の２つ分（つまり、転送信号Ａｉの遅延に寄与するインバータ）と同等の遅延及び歪みをイネーブル信号ＥＮＢ１〜ＥＮＢ４に与えるように構成されている。尚、このように、パルス制御回路５０４における遅延特性をクロックドインバータ５０１と同等に設定するには、クロックドインバータ５０１と同数のインバータを用いることで足りると考えられ、各インバータの構成をクロックドインバータ５０１と必ずしも同一構成とする必要はない。例えば、実際のクロックドインバータ５０１は、多数個のトランジスタからなるラッチ回路であるが、パルス制御回路５０４の各インバータは、１つの相補型ＴＦＴからなる、ごく簡単なインバータ回路で構成すれば済む。

ここで、図６を参照して、シフトレジスタ回路５００、イネーブル回路５０２及びパルス制御回路５０４の動作について説明する。

図６のタイミングチャートに示したタイミングで、スタート信号ＤＸ、クロック信号ＣＬＸ（及びその反転信号ＣＬＸ'）が入力されると、シフトレジスタ回路５００からは、転送信号Ａ１、Ａ２、Ａ３、…が順次出力される。転送信号Ａｉは、クロック信号ＣＬＸに対する遅延と歪みとを伴うために、立ち上がりに期間Δｔｒを要する。

一方、イネーブル信号ＥＮＢ１〜ＥＮＢ４は、夫々クロック信号ＣＬＸからΔｔ２だけ遅延してデータ線駆動回路１０１内に入力されるが、パルス制御回路５０４において、更に立ち上がり期間Δｔ３に相当する分だけ波形に遅延と歪みがもたらされ、イネーブル信号ＥＮＢ２１〜ＥＮＢ２４としてイネーブル回路５０２に入力される。本実施形態では、パルス制御回路５０４の構成から、この立ち上がり期間Δｔ３は、転送信号Ａｉの立ち上がり期間ｔｒに殆ど等しくなる（Δｔ３＝ｔｒ）。そのため、イネーブル信号ＥＮＢ２１〜ＥＮＢ２４は、転送信号Ａｉに比べてイネーブル信号ＥＮＢの遅延量Δｔ２分だけは確実に遅延した信号となっている（Δｔ２＋Δｔ３＞Δｔｒ）。

即ち、パルス制御回路５０４は、イネーブル信号ＥＮＢ１〜ＥＮＢ４にバイアスを与え、その遅延ないし歪みを転送信号Ａｉに揃えることで、イネーブル信号ＥＮＢ１〜ＥＮＢ４の遅延ないし歪みのもつ効果（即ち、高周波ノイズの除去）に対する転送信号Ａｉの遅延や歪みの影響を相対的に相殺している。同時に、高周波ノイズを除去するための遅延ないし歪みは、タイミングジェネレータ６００によってイネーブル信号ＥＮＢ１〜ＥＮＢ４に付与される。仮に、イネーブル信号ＥＮＢ１〜ＥＮＢ４に対し、タイミングジェネレータ６００による遅延Δｔ２のみしか付与しない場合は、転送信号Ａｉの遅延が考慮されない分だけ、相対的にノイズ除去効果が低減することになる。

このイネーブル信号ＥＮＢ２１〜ＥＮＢ２４により、サンプリング回路駆動信号Ｓ１、Ｓ２、Ｓ３、…のパルス幅が規制されることから、サンプリングされた画像信号ＶＩＤ１〜ＶＩＤ６からは、高周波ノイズを排除することができる。特に、予め設定する遅延量Δｔ２を、ノイズ発生期間Δｔｎと同等以上に設定しておけば、転送信号Ａｉの遅延に関わらず画像信号線４００上のノイズをほぼ完全に除去して画像信号ＶＩＤ１〜ＶＩＤ６をサンプリングすることができる。よって、この場合も表示斑を改善ないし解消することが可能である。

このように第２の実施形態によれば、第１の実施の形態に対し、イネーブル信号ＥＮＢ１〜ＥＮＢ４に２段階に遅延ないし歪みを与えることにより、転送信号Ａｉの遅延ないし歪みの影響を考慮して的確にノイズ除去を行うことが可能となる。尚、ノイズに対するイネーブル信号ＥＮＢ１〜ＥＮＢ４の遅延量は、タイミングジェネレータ６００による遅延量Δｔ２のみで規定されることから、ここではイネーブル信号ＥＮＢ１〜ＥＮＢ４の遅延量を適正かつ簡便に設定することが可能となる。

尚、以上の実施形態では、イネーブル信号ＥＮＢ１〜ＥＮＢ４の４つのイネーブル信号を用いる場合について説明したが、本発明に係るデータ線駆動回路の回路構成は上記実施形態によって限定されるわけではない。イネーブル信号は、例えば、通常期待される機能、即ち転送信号同士のオーバーラップ防止や倍周等のために、転送信号の印加タイミング及びパルス幅を規定する機能を果たすものとしてデータ線駆動回路に供給されていればよく、４つに限らず２つ、可能であれば１つだけ供給されていてもよい。

＜液晶装置の全体構成＞
以上のように構成された液晶装置の各実施の形態の全体構成を図７及び図８を参照して説明する。尚、図７は、ＴＦＴアレイ基板１０をその上に形成された各構成要素と共に対向基板２０の側から見た平面図であり、図８は、対向基板２０を含めて示す図７のＨ−Ｈ'断面図である。

図７及び図８において、ＴＦＴアレイ基板１０の上には対向基板２０が対向配置されている。ＴＦＴアレイ基板１０と対向基板２０との間に液晶層５０が封入されており、ＴＦＴアレイ基板１０と対向基板２０とは、画像表示領域の周囲に位置するシール領域に設けられたシール材５２により相互に接着されている。

シール材５２は、両基板を貼り合わせるための、例えば紫外線硬化樹脂、熱硬化樹脂等からなり、製造プロセスにおいてＴＦＴアレイ基板１０上に塗布された後、紫外線照射、加熱等により硬化させられたものである。シール材５２中には、ＴＦＴアレイ基板１０と対向基板２０との間隔（基板間ギャップ）を所定値とするためのグラスファイバ或いはガラスビーズ等のギャップ材が散布されている。また、シール材５２が配置されたシール領域の内側に並行して、画像表示領域の額縁領域を規定する遮光性の額縁遮光膜５３が、対向基板２０側に設けられている。但し、このような額縁遮光膜５３の一部又は全部は、ＴＦＴアレイ基板１０側に内蔵遮光膜として設けられてもよい。

画像表示領域の周辺に位置する周辺領域のうち、シール材５２が配置された領域の外側には、データ線駆動回路１０１及び外部回路接続端子１０２が、ＴＦＴアレイ基板１０の一辺に沿って設けられている。走査線駆動回路１０４は、この一辺に隣接する２辺に沿い、且つ、額縁遮光膜５３に覆われるようにして設けられている。更に、このように画像表示領域の両側に設けられた二つの走査線駆動回路１０４間をつなぐため、ＴＦＴアレイ基板１０の残る一辺に沿い、且つ、額縁遮光膜５３に覆われるようにして複数の配線１０５が設けられている。

また、対向基板２０の４つのコーナー部には、両基板間の上下導通端子として機能する上下導通材１０６が配置されている。他方、ＴＦＴアレイ基板１０にはこれらのコーナー部に対向する領域において上下導通端子が設けられている。これらにより、ＴＦＴアレイ基板１０と対向基板２０との間で電気的な導通をとることができる。

図８において、ＴＦＴアレイ基板１０上には、画素スイッチング用ＴＦＴや各種配線等の上に画素電極１１が、更にその上から配向膜が形成されている。他方、対向基板２０上には、対向電極２１の他、格子状又はストライプ状の遮光膜２３が、更にその上から配向膜が形成されている。また、液晶層５０は、例えば一種又は数種類のネマティック液晶を混合した液晶からなり、これら一対の配向膜間で、所定の配向状態をとる。

尚、ここでは図示しないが、ＴＦＴアレイ基板１０上には、データ線駆動回路１０１、走査線駆動回路１０４の他にサンプリング回路３０１が形成されている。また、これに加えて、複数のデータ線に所定電圧レベルのプリチャージ信号を画像信号に先行して各々供給するプリチャージ回路や、製造途中や出荷時の当該電気光学装置の品質、欠陥等を検査するための検査回路等が形成されていてもよい。また、対向基板２０の投射光が入射する側及びＴＦＴアレイ基板１０の出射光が出射する側には各々、例えば、ＴＮ（ツイステッドネマティック）モード、 ＳＴＮ（スーパーＴＮ）モード、Ｄ−ＳＴＮ（ダブル−ＳＴＮ）モード等の動作モードや、ノーマリーホワイトモード／ノーマリーブラックモードの別に応じて、偏光フィルム、位相差フィルム、偏光板などが所定の方向で配置される。

＜電子機器＞
次に、以上に説明した液晶装置を、各種の電子機器に適用する場合について説明する。

（プロジェクタ）先ず、本発明の「電気光学装置」の一例たる液晶装置を、ライトバルブに適用したプロジェクタについて説明する。図９は、このプロジェクタの構成例を示す平面図である。同図に示したように、プロジェクタ１１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット１１０２が設けられている。このランプユニット１１０２から射出された投射光は、ライトガイド１１０４内に配置された４枚のミラー１１０６及び２枚のダイクロイックミラー１１０８によってＲＧＢの３原色に分離され、各原色に対応するライトバルブとしての液晶装置１１１０Ｒ、１１１０Ｂ及び１１１０Ｇに入射される。液晶装置１１１０Ｒ、１１１０Ｂ及び１１１０Ｇの構成は、例えば上記実施形態における液晶装置と同等であり、夫々において、画像信号処理回路（図示せず）から供給されるＲ、Ｇ、Ｂの原色信号が変調される。これらの液晶装置によって変調された光は、ダイクロイックプリズム１１１２に３方向から入射される。ダイクロイックプリズム１１１２では、Ｒ及びＢの光が９０度に屈折する一方、Ｇの光が直進する。これにより各色の画像が合成され、投射レンズ１１１４を介して、スクリーン等にカラー画像が投写される。

（モバイル型コンピュータ）次に、この電気光学装置たる液晶装置を、モバイル型のパーソナルコンピュータに適用した例について説明する。図１０は、このパーソナルコンピュータの構成を示す斜視図である。パーソナルコンピュータ１２００は、キーボード１２０２を備えた本体部１２０４と、液晶表示ユニット１２０６とから構成されている。液晶表示ユニット１２０６は、前述の電気光学装置としての液晶装置１００５に、バックライトを付加した構成となっている。

（携帯電話）更に、この電気光学装置たる液晶装置を、携帯電話に適用した例について説明する。図１１は、この携帯電話の構成を示す斜視図である。同図における携帯電話１３００は、複数の操作ボタン１３０２及び内蔵回路と共に、液晶装置１００５を備える。ここに液晶装置１００５は反射型であり、必要に応じてその前面にフロントライトが設けられる。

以上では、本発明の電気光学装置について、液晶装置を例に挙げて具体的に説明したが、本発明の電気光学装置は、その他にもＤＭＤ（Digital Micromirror Device）を利用した表示装置や、電気泳動装置、電子放出素子を利用した表示装置（Field Emission Display及びSurface-Conduction Electron-Emitter Display）等に広く可能である。

また、このような本発明の電気光学装置は、先に説明した電子機器の他にも、テレビジョン受像機や、ビューファインダ型あるいはモニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた装置等などに適用可能である。

本発明は、上述した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨或いは思想に反しない範囲で適宜変更可能であり、そのような変更を伴う電気光学装置、及びこれを具備する電子機器もまた本発明の技術的範囲に含まれるものである。

本発明の第１実施形態に係る電気光学装置の全体構成を表すブロック図である。 図１におけるデータ線駆動回路の回路図である。 図２に示したデータ線駆動回路のタイミングチャートである。 第２実施形態に係る電気光学装置の全体構成を表すブロック図である。 図４におけるデータ線駆動回路の回路図である。 第４に示したデータ線駆動回路のタイミングチャートである。 電気光学装置の全体構成を示す平面図である。 図７のＨ−Ｈ'断面図である。 電気光学装置を適用した電子機器の一例たるプロジェクタの構成を示す断面図である。 電気光学装置を適用した電子機器の一例たるパーソナルコンピュータの構成を示す断面図である。 電気光学装置を適用した電子機器の一例たる携帯電話の構成を示す断面図である。

符号の説明

１ａ…液晶表示部、１０…ＴＦＴ基板、１１…画素電極、３１…走査線、３５…データ線、１０１…データ線駆動回路、１０４…走査線駆動回路、３０１…サンプリング回路、４００…画像信号線、５００…シフトレジスタ回路、５０１…クロックドインバータ、５０２…イネーブル回路、５０３…パルス制御回路、６００…タイミングジェネレータ、ＣＬＸ…クロック信号、Ａ１、Ａ２、Ａ３…転送信号、ＥＮＢ、ＥＮＢ１、ＥＮＢ２…イネーブル信号、Ｓ１、Ｓ２、Ｓ３…サンプリング回路駆動信号。

Claims (9)

1. 基板上における画像表示領域に、
   相交差して配列された複数の走査線及び複数のデータ線と、
   前記複数の走査線と前記複数のデータ線との各交差に対応して配置された複数の画素部と
   を備え、
   前記画像表示領域の周辺に位置する周辺領域に、
   画像信号が供給される複数の画像信号線と、
   前記画像信号線の画像信号をサンプリング回路駆動信号に応じてサンプリングし、前記複数のデータ線に供給するサンプリング回路と、
   所定周期のクロック信号に基づいて各段から転送信号を順次出力するシフトレジスタと、
   所定パルス幅のイネーブル信号を少なくとも遅延させるか又は歪ませて出力するパルス制御回路と、
   前記シフトレジスタの各段について、前記転送信号と前記パルス制御回路から出力されるイネーブル信号との論理積を前記サンプリング回路駆動信号として前記サンプリング回路に供給するイネーブル回路と
   を備えたことを特徴とする電気光学装置。
2. 前記イネーブル信号は、前記転送信号の立ち上がり期間よりも遅れて立ち上がるように遅延した状態で前記イネーブル回路に入力されることを特徴とする請求項１に記載の電気光学装置。
3. 前記イネーブル信号は、前記転送信号の立ち上がり期間には歪んだ状態で前記イネーブル回路に入力されることを特徴とする請求項１に記載の電気光学装置。
4. 前記イネーブル信号は、前記転送信号の立ち上がり期間には、立ち上がり前の過渡状態で前記イネーブル回路に入力されることを特徴とする請求項１に記載の電気光学装置。
5. 前記イネーブル信号は、前記クロック信号の立ち上がり及び立下りに対応した高周波ノイズが画像信号線に発生している期間には、立ち上がり前の過渡状態で前記イネーブル回路に入力されることを特徴とする請求項１に記載の電気光学装置。
6. 前記パルス制御回路は、前記シフトレジスタの各段における前記転送信号と同程度以上の遅延及び歪みの少なくとも一方を前記イネーブル信号に与えることを特徴とする請求項１に記載の電気光学装置。
7. 前記パルス制御回路は、前記シフトレジスタの各段において前記転送信号の出力経路上に設けられたインバータと同数又はそれ以上の数のインバータで構成されていることを特徴とする請求項１から６のいずれか一項に記載の電気光学装置。
8. 前記イネーブル信号は、前記クロック信号の立ち上がり期間よりも遅れたタイミングで生成又は外部入力されていることを特徴とする請求項１から７のいずれか一項に記載の電気光学装置。
9. 請求項１から請求項８のいずれか一項に記載の電気光学装置を具備してなることを特徴とする電子機器。
   

Images