JP2003157063A - 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 ノイズを低減する。 【解決手段】 画像信号はサンプリング信号に基づいて
サンプリングされ、データ線に供給される。サンプリン
グ信号はイネーブル信号ＥＮに基づいて生成される。タ
イミング制御回路２００は、基準クロック信号ＣＬＫを
遅延させる遅延回路群２０２と、選択信号ＣＴＬに基づ
いて信号Ｃ１〜Ｃ６を選択する選択回路２０３と、イネ
ーブルクロック信号ＣＬＫｅに基づいてイネーブル信号
ＥＮを生成するイネーブル信号生成回路２０４を備え
る。選択信号ＣＴＬは位相差信号Ｍ２に基づいて生成さ
れるが、一定の揺らぎを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ノイズによる表示
品位の低下等を防止した電気光学パネルの駆動回路、駆
動方法、電気光学装置および電子機器に関する。

【０００２】

【従来の技術】従来の電気光学装置、例えば、アクティ
ブマトリクス方式の液晶表示装置は、液晶パネルと画像
処理回路とを備える。このうち、液晶パネルは、主に、
画素電極がマトリクス状に配列する素子基板と、対向電
極やカラーフィルタなどが形成された対向基板と、これ
ら両基板の間に充填された液晶とから構成される。ここ
で、画素電極は、走査線とデータ線との交差部分に対応
して設けられるとともに、トランジスタなどのようなス
イッチング素子が接続されている。そして、走査線を介
してスイッチング素子に選択信号を印加すると、当該ス
イッチング素子が導通状態となる。この導通状態の際
に、データ線を介して、画素電極に画像信号を印加する
と、当該画素電極および対向電極の間の液晶層に、画像
信号の電圧に応じた電荷が蓄積される。電荷蓄積後、当
該スイッチング素子をオフ状態としても、液晶層の抵抗
が十分に高ければ、当該液晶層における電荷の蓄積が維
持される。このため、各スイッチング素子を駆動して蓄
積させる電荷の量を制御すると、画素毎に液晶の配向状
態が変化して、必要な情報の表示が可能となる。

【０００３】この際、各画素の液晶層に電荷を蓄積させ
るのは一部の期間で良いため、第１に、走査線駆動回路
によって、走査線を１本ずつ順次選択するとともに、第
２に、１本の走査線を選択したとき、データ線駆動回路
によって、１本または複数本のデータ線を順次選択する
ためのサンプリング信号（パルス）を出力し、第３に、
画像信号線を介して供給される画像信号を、サンプリン
グ信号にしたがってサンプリングして、対応するデータ
線に供給することにより、走査線およびデータ線を複数
の画素について共通化した時分割マルチプレックス駆動
が可能となる。

【０００４】ところで、互いに排他的に出力されるべき
サンプリング信号（パルス）が、何らかの理由によりオ
ーバーラップして出力されると、あるデータ線に本来サ
ンプリングされるべき画像信号が、これに隣接するデー
タ線にもサンプリングされてしまうので、表示品位が低
下する。このような表示品位の低下を解決するために、
近年では、データ線駆動回路の出力段にイネーブル回路
なるものを設けて、サンプリング信号のパルス幅をイネ
ーブルパルスのパルス幅に狭めることが行われている。
このイネーブル回路によれば、時間的に相前後して出力
されるサンプリング信号同士が互いにオーバーラップす
ることが防止される。

【０００５】一方、画像信号処理回路は、入力画像信号
にガンマ補正や増幅反転等の処理を施して画像信号を生
成する。そして、画像信号処理回路と液晶パネルとはＦ
ＰＣ（Flexible Printed Circuit）基板等によって接続
され、当該ＦＰＣ基板を介して液晶パネルに画像信号が
供給される。

【０００６】

【発明が解決しようとする課題】しかしながら、表示画
像の高精細化に伴って、液晶パネルにおける配線ピッチ
の狭小化や動作周波数が高くなると、画像信号に対する
イネーブルパルスの遅延が問題となってきた。特に、液
晶パネルでは、ガラス基板上に形成された信号線を介し
てイネーブルパルス等が供給されるため、ＦＰＣ等と比
較すると、寄生容量や抵抗が高く、信号遅延が発生しや
すい。ここで、イネーブルパルスは、画像信号に同期し
て供給しなければならないが、液晶パネル内部では、イ
ネーブルパルスの供給経路と画像信号の供給経路とが相
違する。このため、たとえ画像信号に同期するイネーブ
ルパルスを液晶パネルに供給しても、液晶パネル内部で
は、画像信号に対してイネーブルパルスの位相がズレて
しまい、画像信号を適切にサンプリングするためのサン
プリング信号を生成することができなくなる、という問
題がある。

【０００７】また、液晶パネルについては、デジタル処
理により得られた各種のタイミング信号にしたがって制
御するのが一般的である。このタイミング信号は、デジ
タル信号であるため高周波成分を含み、かつ、画像信号
に同期している。このため、タイミング信号の立ち上が
りや立ち下がりタイミングでは高周波成分を多く含むの
で、タイミング信号のレベル遷移に同期したノイズが、
アナログの画像信号に重畳してしまうことがある。画像
信号にノイズが重畳されると、本来とは異なる電圧がサ
ンプリングされて画素電極に印加されるので、例えば、
重畳されたノイズが、表示画面において縦線として視認
されて表示品質を低下させる、といった問題が発生して
しまう。特に、装置の小型化に伴い、回路基板やＦＰＣ
基板を高密度に実装する必要性からノイズ対策が急務と
なっている。

【０００８】本発明は、上述した事情に鑑みてなされた
ものであり、その目的とするところは、画像信号に対し
てイネーブルパルスの位相ズレや、ノイズが画像信号に
重畳しても、適切にサンプリング信号を生成して、表示
品位の低下を防止することが可能な電気光学パネルの駆
動回路、駆動方法、電気光学装置および電子機器を提供
することにある。

【０００９】

【課題を解決するための手段】本発明に係る電気光学パ
ネルの駆動回路は、複数の走査線と複数のデータ線との
各交差部に、トランジスタと画素電極とを有する電気光
学パネルの駆動回路であって、前記走査線を選択して、
選択した走査線に対応するトランジスタをオン状態にさ
せる信号を供給する走査線駆動回路と、前記走査線が選
択された期間に、前記データ線を選択するためのシフト
パルスを生成するとともに、前記シフトパルスのパルス
幅を、それより狭いイネーブルパルスのパルス幅に制限
してサンプリング信号として出力するデータ線駆動回路
と、前記画像信号を前記サンプリング信号のパルス期間
にてサンプリングして、１本以上のデータ線に供給する
サンプリング回路と、前記サンプリング回路および前記
データ線駆動回路に隣接して設けられ、前記画像信号に
同期して供給されたモニタ信号と前記イネーブルパルス
に同期して供給された基準パルスとの位相差を示す位相
差信号を出力するダミー回路と、前記基準パルスの位相
が前記モニタ信号の位相よりも遅れている旨を前記位相
差信号が示す場合には、前記画像信号に対するイネーブ
ルパルスの位相を進ませるように、一方、前記基準パル
スの位相が前記モニタ信号の位相よりも進んでいる旨を
示す場合には、前記画像信号に対するイネーブルパルス
の位相を遅らせるように、前記イネーブルパルスの位相
を調整するイネーブルパルス調整回路とを具備すること
を特徴とする。この構成によれば、モニタ信号に対し、
イネーブルパルスに同期する基準パルスが遅延したと
き、その遅延を打ち消すように、イネーブルパルスの位
相が調整される。

【００１０】ここで、上記駆動回路において、前記ダミ
ー回路は、前記サンプリング回路の一部および前記デー
タ線駆動回路の一部と同一の素子を含む構成が好まし
い。このような構成により、イネーブルパルスの供給経
路において発生する遅延をより正確に模擬することがで
きる。

【００１１】また、上記駆動回路において、前記イネー
ブルパルス調整回路は、目標値を基準として予め定めら
れた範囲内で、イネーブルパルスの位相を遅らせるこ
と、および、進めることを交互に繰り返す構成も好まし
い。この構成によれば、イネーブル信号の位相が目標値
を基準に揺れるから、サンプリング信号の位相も揺らぐ
ことになる。サンプリング信号の位相が揺れると、ノイ
ズをサンプリングすることもあれば、ノイズをサンプリ
ングしないこともある。したがって、画面上におけるノ
イズが分散して目立たなくなって、され強調される場合
である。したがって、本発明によれば、表示画像の品位
が低下することが防止される。

【００１２】上記駆動回路において、前記走査線駆動回
路と、前記データ線駆動回路と、前記サンプリング回路
と、前記ダミー回路とを、同一基板に形成した構成が好
ましい。

【００１３】また、上記駆動回路において、電源投入か
ら一定時間経過したこと、または、電気光学パネルの温
度変化が一定値以下となったことを判別する判別回路を
備え、前記イネーブルパルス調整回路は、前記判別回路
による判別結果が肯定的となるまで、前記イネーブルパ
ルスの位相を調整する一方、前記判別回路による判別結
果が肯定的になったとき、その肯定的な判別結果となる
直前の位相に、前記イネーブルパルスの位相を固定する
構成が好ましい。この構成では、一定条件下でのみイネ
ーブルパルスの位相が調整される。

【００１４】上記駆動回路において、前記イネーブルパ
ルス調整回路は、前記画像信号に同期する基準クロック
信号を遅延させて、遅延量が互いに異なる信号を複数出
力する遅延回路群と、前記遅延回路群から出力される複
数信号のうち１つを選択するように指示する選択信号
を、前記位相差信号で示される位相差に応じて生成する
選択信号生成回路と、前記遅延回路群から出力される複
数信号のうち、前記選択信号で指示される信号の１つを
イネーブルクロック信号として選択する選択回路と、前
記イネーブルクロック信号の一部を、前記イネーブルパ
ルスとして生成するイネーブル信号生成回路とを含む構
成が好ましい。この構成によれば、基準クロック信号を
遅延させた複数信号のうち、いずれかが選択されること
によってイネーブルパルスの位相が調整される。

【００１５】上記駆動回路において、前記選択信号生成
回路は、前記位相差信号により示される位相差であって
前記モニタ信号に対する前記基準パルスの位相遅れと予
め設定された目標時間との比較結果にしたがって前記選
択信号を生成する構成が好ましい。この構成によれば、
画像信号に対するイネーブルパルスの位相遅れが目標時
間となるように制御される。

【００１６】上記駆動回路において、前記選択信号生成
回路は、１または複数の水平走査期間毎に、前記選択信
号を生成する構成が好ましい。この構成によれば、１ま
たは複数の水平走査期間毎に、イネーブルパルスの位相
が調整される。

【００１７】上記駆動回路において、前記位相差信号
は、前記モニタ信号に対する前記基準パルスの遅延が大
なるほどに、そのパルス幅が短くなるパルス信号であ
り、前記イネーブルパルス調整回路は、さらに、前記位
相差信号のパルス幅が予め定められた目標時間以上長い
か否かを比較する比較回路を備え、前記選択信号生成回
路は、前記比較回路による比較結果にしたがって前記選
択信号を生成する構成が好ましい。この構成によれば、
イネーブルパルスの位相を精度良く調整される。

【００１８】上記駆動回路において、前記位相差信号
は、前記モニタ信号に対する前記基準パルスの遅延が大
なるほどに、そのパルス幅が短くなるパルス信号であ
り、前記遅延回路群は、ある遅延量を有する遅延回路を
複数個、縦続接続したものであり、前記イネーブルパル
ス調整回路は、さらに、前記位相差信号のパルス幅が予
め定められた目標時間以上長いか否かを比較する比較回
路を備え、前記選択信号生成回路は、前記比較回路によ
る比較結果が肯定的である場合に、前記遅延回路群から
出力される複数信号のうち、前記遅延量を１段大きくす
る信号の選択を指示する一方、前記比較結果が否定的で
ある場合に、前記遅延回路群から出力される複数信号の
うち、前記遅延量を１段小さくする信号の選択を指示す
る選択信号を生成する構成が好ましい。この構成によれ
ば、モニタ信号に対するイネーブルパルスの遅延量が、
目標時間に相当する分だけ次第に近づく。

【００１９】上記駆動回路において、前記イネーブルパ
ルス調整回路は、さらに、前記選択信号生成回路によっ
て生成された選択信号に外乱を加える加算器を備え、前
記選択回路は、前記遅延回路群から出力される複数信号
のうち、前記加算器によって外乱が加えられた選択信号
で指示される信号を選択する構成が好ましい。この構成
によれば、外乱によって、イネーブルパルスの位相が揺
れることになる。

【００２０】上記駆動回路において、前記選択信号生成
回路は、前記位相差信号により示される位相差であって
前記モニタ信号に対する前記基準パルスの位相遅れが一
定値以内になると、前記遅延回路群から出力される複数
信号のうち、前記位相遅れが大きくなるような信号の選
択を指示する選択信号を生成する構成が好ましい。この
構成によれば、強制的にイネーブルパルスの位相が揺れ
ることになる。

【００２１】より具体的には、上記駆動回路において、
前記位相差信号は、前記モニタ信号に対する前記基準パ
ルスの遅延が大なるほどに、そのパルス幅が短くなるパ
ルス信号であり、前記遅延回路群は、ある遅延量を有す
る遅延回路を複数個、縦続接続したものであり、前記イ
ネーブルパルス調整回路は、さらに、前記位相差信号の
パルス幅が予め定められた目標時間以上長いか否かを比
較する比較回路を備え、前記選択信号生成回路は、前記
比較回路による前回の比較結果と今回の比較結果が一致
しているか不一致であるか検出する検出回路を備え、前
記検出回路の検出結果が一致の場合に、今回の比較結果
が肯定的であるとき、前記遅延回路群から出力される複
数信号のうち、前記遅延量を１段大きくする信号の選択
を指示し、今回の比較結果が否定的であるとき、前記遅
延量を１段小さくする信号の選択を指示する選択信号を
生成する一方、前記検出回路の検出結果が不一致の場合
に、今回の比較結果が肯定的であるとき、前記遅延回路
群から出力される複数信号のうち、前記遅延量を複数段
大きくする信号の選択を指示し、今回の比較結果が否定
的であるとき、前記遅延量を複数段小さくする信号の選
択を指示する選択信号を生成する構成が好ましい。この
構成によれば、位相遅れから位相進みに変化したこと、
または、位相進みから位相遅れに変化した大小関係が逆
転したことが検出され、さらに、位相関係に変化があっ
たときにイネーブルパルスの位相を、大きくするように
調整される。

【００２２】上記駆動回路において、前記データ線駆動
回路は、水平走査期間の帰線期間に供給される開始パル
スを、シフト動作を規定するクロック信号にしたがって
シフトすることによって、前記シフトパルスを生成する
ものであり、さらに、前記開始パルスの位相を、前記イ
ネーブルパルス調整回路によってイネーブルパルスの位
相が調整された方向に略同一量、調整する開始パルス調
整回路と、前記クロック信号の位相を、前記方向に略同
一量、調整するクロック信号調整回路とを備える構成が
好ましい。この構成によれば、イネーブルパルスの位相
だけでなく、開始パルスおよびクロック信号の位相につ
いても同じように調整される。

【００２３】このように開始パルスおよびクロック信号
の位相も調整する構成において、前記開始パルスを前記
基準パルスとして用いる構成が好ましい。この構成によ
れば、基準パルスを別途新たに生成する必要がなくな
る。ここで、ある水平走査帰線期間に供給された開始パ
ルスと前記モニタ信号との位相差を示す位相差信号が前
記ダミー回路によって出力された場合に、前記開始パル
ス調整回路は、当該位相差信号に基づく前記開始パルス
の位相調整を、当該水平走査期間より後の水平走査期間
にて実行する構成が好ましい。

【００２４】本発明に係る電気光学装置は、電気光学パ
ネルとタイミング制御回路とを備えた電気光学装置であ
って、前記電気光学パネルは、複数の走査線と複数のデ
ータ線との各交差部に設けられたトランジスタと、前記
トランジスタに対応して設けられた画素電極と、前記走
査線を選択して、選択した走査線に対応するトランジス
タをオン状態にさせる信号を供給する走査線駆動回路
と、前記データ線を選択するためのシフトパルスを生成
するとともに、前記シフトパルスのパルス幅を、それよ
りも狭いイネーブルパルスのパルス幅に制限してサンプ
リング信号として出力するデータ線駆動回路と、前記走
査線が選択された期間において、前記画像信号を前記サ
ンプリング信号のパルス期間にてサンプリングして、一
のデータ線に供給するサンプリング回路と、前記サンプ
リング回路および前記データ線駆動回路に隣接して設け
られ、前記画像信号に同期して供給されたモニタ信号と
前記イネーブルパルスに同期して供給された基準パルス
との位相差を示す位相差信号を出力するダミー回路と含
み、前記タイミング制御回路は、前記基準パルスの位相
が前記モニタ信号の位相よりも遅れている旨を前記位相
差信号が示す場合には、前記画像信号に対するイネーブ
ルパルスの位相を進ませるように、一方、前記基準パル
スの位相が前記モニタ信号の位相よりも進んでいる旨を
示す場合には、前記画像信号に対するイネーブルパルス
の位相を遅らせるように、前記イネーブルパルスの位相
を調整するイネーブルパルス調整回路を含む構成を特徴
とする。この構成によれば、上記駆動回路と同様に、モ
ニタ信号に対し、イネーブルパルスに同期する基準パル
スが遅延したとき、その遅延を打ち消すように、イネー
ブルパルスの位相が調整される。

【００２５】上記電気光学装置のうち、前記電気光学パ
ネルにおいて、前記データ線は、ｎ（ｎは２以上の整
数）本数毎にまとめられてブロック化され、前記画像信
号は、ｎ系統に分配されてそれぞれｎ本の画像信号線に
並列に供給され、前記サンプリング回路は、１つのサン
プリング信号によってｎ本の画像信号線に並列に供給さ
れた画像信号の各系統をサンプリングし、ｎ本のデータ
線の各々に１対１に供給する構成が好ましい。この構成
では、１つのサンプリング信号によって１本の画像信号
線に画像信号をサンプリングして供給する構成と比較し
て、サンプリング回路におけるサンプル＆ホールド時間
および充放電時間を十分に確保することができる。

【００２６】次に、本発明の電子機器は、上述した電気
光学装置を備え、画像を表示することを特徴とするもの
であって、例えば、ビデオプロジェクタ、携帯型パーソ
ナルコンピュータ、ページャ、携帯電話機、テレビ、ビ
ューファインダ型またはモニタ直視型のビデオカメラ、
カーナビゲーション装置、ＰＤＡ等が該当する。

【００２７】本発明の電気光学パネルの駆動方法は、複
数の走査線と複数のデータ線との各交差部に、トランジ
スタと画素電極とを有する電気光学パネルの駆動方法で
あって、前記走査線を選択して、選択した走査線に対応
するトランジスタをオン状態にさせる信号を供給し、前
記走査線が選択された期間に、前記データ線を選択する
ためのシフトパルスを生成するとともに、前記シフトパ
ルスのパルス幅を、それよりも狭い供給されるイネーブ
ルパルスのパルス幅に制限してサンプリング信号として
出力し、前記画像信号を前記サンプリング信号のパルス
期間にてサンプリングして、１本以上のデータ線に供給
し、前記画像信号に同期して供給されたモニタ信号と前
記イネーブルパルスに同期して供給された基準パルスと
の位相差を示す位相差信号を出力し、前記基準パルスの
位相が前記モニタ信号の位相よりも遅れている旨を前記
位相差信号が示す場合には、前記画像信号に対するイネ
ーブルパルスの位相を進ませるように、一方、前記基準
パルスの位相が前記モニタ信号の位相よりも進んでいる
旨を示す場合には、前記画像信号に対するイネーブルパ
ルスの位相を遅らせるように、前記イネーブルパルスの
位相を調整する方法を特徴とする。この構成によれば、
上記駆動回路および電気光学装置と同様に、モニタ信号
に対し、イネーブルパルスに同期する基準パルスが遅延
したとき、その遅延を打ち消すように、イネーブルパル
スの位相が調整される。

【００２８】上記駆動方法において、前記画像信号に同
期する基準クロック信号を遅延させて、遅延量の異なる
信号を複数出力する一方、これらの複数信号のうち１つ
を選択するように指示する選択信号を、前記位相差信号
で示される位相差に応じて生成し、出力される複数信号
のうち、前記選択信号で指示される信号をイネーブルク
ロック信号として選択し、前記イネーブルクロック信号
の一部を、前記イネーブルパルスとして生成することに
よって、前記イネーブルパルスを調整する方法が好まし
い。この方法によれば、基準クロック信号を遅延させた
複数信号のうち、いずれかが選択されることによってイ
ネーブルパルスの位相が調整される。

【００２９】上記駆動方法において、前記位相差信号
は、前記モニタ信号に対する前記基準パルスの遅延が大
なるほどに、そのパルス幅が短くなるパルス信号であ
り、前記位相差信号のパルス幅が予め定められた目標時
間以上長いか否かを比較し、前記比較回路による比較結
果が肯定的である場合に、前記遅延回路群から出力され
る複数信号のうち、前記遅延量を１段大きくする信号の
選択を指示する一方、前記比較結果が否定的である場合
に、前記遅延回路群から出力される複数信号のうち、前
記遅延量を１段小さくする信号の選択を指示する選択信
号を生成する方法が好ましい。この方法によれば、モニ
タ信号に対するイネーブルパルスの遅延量が、目標時間
に相当する分だけ次第に近づく。

【００３０】上記駆動方法において、生成された選択信
号に外乱を加え、前記遅延回路群から出力される複数信
号のうち、前記外乱が加えられた選択信号で指示される
信号を選択することによって、前記イネーブルパルスを
調整する方法が好ましい。この方法によれば、外乱によ
って、イネーブルパルスの位相が揺れることになる。

【００３１】上記駆動方法において、前記位相差信号に
より示される位相差であって前記モニタ信号に対する前
記基準パルスの位相遅れが一定値以内になると、前記遅
延回路群から出力される複数信号のうち、前記位相遅れ
が大きくなるような信号の選択を指示する選択信号を生
成する方法が好ましい。この方法によれば、強制的にイ
ネーブルパルスの位相が揺れることになる。

【００３２】より具体的には、上記駆動方法において、
前記位相差信号は、前記モニタ信号に対する前記基準パ
ルスの遅延が大なるほどに、そのパルス幅が短くなるパ
ルス信号であり、前記位相差信号のパルス幅が予め定め
られた目標時間以上長いか否かを比較し、前回の比較結
果と今回の比較結果が一致しているか不一致であるか検
出し、この検出結果が一致の場合に、今回の比較結果が
肯定的であるとき、出力される複数信号のうち、前記遅
延量を１段大きくする信号の選択を指示し、今回の比較
結果が否定的であるとき、前記遅延量を１段小さくする
信号の選択を指示する選択信号を生成する一方、前記検
出結果が不一致の場合に、今回の比較結果が肯定的であ
るとき、出力される複数信号のうち、前記遅延量を複数
段大きくする信号の選択を指示し、今回の比較結果が否
定的であるとき、前記遅延量を複数段小さくする信号の
選択を指示する選択信号を生成する方法が好ましい。こ
の方法によれば、位相遅れから位相進みに変化したこ
と、または、位相進みから位相遅れに変化した大小関係
が逆転したことが検出され、さらに、位相関係に変化が
あったときにイネーブルパルスの位相を、大きくするよ
うに調整される。

【００３３】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００３４】＜電気光学装置＞まず、実施形態に係る電
気光学装置について、液晶表示装置を例にとって説明す
る。図１は、この液晶表示装置の電気的な構成を示すブ
ロック図である。この図に示されるように、液晶表示装
置は、液晶パネル１００と、タイミング制御回路２００
と、画像信号処理回路３００とを備える。このうち、タ
イミング制御回路２００は、外部から供給される画像信
号ＶＩＤに同期するように各種タイミング信号（必要に
応じて後述する）を生成して、各部に供給するものであ
る。また、画像信号処理回路３００を構成するＳ／Ｐ変
換回路３０２は、１系統の画像信号ＶＩＤを、６系統に
分配するとともに、時間軸に対して６倍に伸張する変換
（シリアル−パラレル変換）するものである。ここで、
画像信号を６系統にシリアル−パラレル変換する理由
は、後述するサンプリング回路においてサンプリングス
イッチングとして機能するＴＦＴのソースに対し、画像
信号が印加される時間を長くして、サンプル＆ホールド
時間および充放電時間を十分に確保するためである。

【００３５】一方、増幅・反転回路３０４は、シリアル
−パラレル変換された画像信号のうち、反転が必要とな
るものを反転させ、この後、適切に増幅し、画像信号Ｖ
ＩＤ１〜ＶＩＤ６として、液晶パネル１００に対し６本
の画像信号線１６１を介して並列的に供給するものであ
る。なお、反転するか否かについては、一般には、画素
電極に印加する電圧を、走査線単位で極性反転する
か、データ線単位で極性反転するか、画素単位で極
性反転するか、に応じて定められ、その反転周期は、１
水平走査期間、ドットクロックの１周期）、または、１
垂直走査期間に設定される。なお、本実施形態における
極性反転とは、画像信号の振幅中心電位を基準として正
極性と負極性に交互に電圧レベルを反転させることをい
う。

【００３６】さらに、増幅・反転回路３０４は、タイミ
ング制御回路２００で生成されたモニタ信号Ｍ１を液晶
パネル１００のモニタ信号線１６７に転送する。モニタ
信号Ｍ１は、後述するように、各水平走査期間の帰線期
間においてそれぞれアクティブレベル（Ｈレベル）とな
るパルスであり、画像信号ＶＩＤ１〜ＶＩＤ６と、後述
するサンプリング信号の位相を比較するために用いられ
る。

【００３７】＜液晶パネルの電気的な構成＞次に、液晶
パネル１００の電気的な構成について説明する。液晶パ
ネル１００は、素子基板と対向基板とを互いに電極形成
面を対向して貼付した構成となっている。このうち、素
子基板にあっては、図１においてＸ方向に沿って平行に
複数本の走査線１１２が配列して形成され、また、これ
と直交するＹ方向に沿って平行に複数本のデータ線１１
４が形成されている。これらの走査線１１２とデータ線
１１４との各交差部（電気的には絶縁されている）にお
いては、ＴＦＴ１１６のゲートが走査線１１２に接続さ
れる一方、ＴＦＴ１１６のソースがデータ線１１４に接
続されるとともに、ＴＦＴ１１６のドレインが画素電極
１１８に接続されている。そして、各画素は、画素電極
１１８と、後述する対向基板に形成された共通電極と、
これら両電極間に挟持された液晶とによって構成される
結果、走査線１１２とデータ線１１４との各交差部に対
応して、マトリクス状に配列することとなる。なお、こ
のほかに、画素毎に、蓄積容量（図示省略）を、電気的
にみて画素電極１１８と共通電極とに挟持された液晶に
対して並列に形成しても良い。

【００３８】さて、周辺回路１１０は、ダミー回路１２
０、データ線駆動回路１３０、サンプリング回路１４０
および走査線駆動回路１５０を含む。これらの周辺回路
１１０は、後述するように素子基板の対向面であって、
表示領域の周辺部に形成される。周辺回路１１０の能動
素子は、いずれもｐチャネル型ＴＦＴおよびｎチャネル
型ＴＦＴが組み合わせられて用いられ、これらのＴＦＴ
は、表示領域に含まれるＴＦＴ１１６と共通の製造プロ
セスで形成される。これにより、集積化や、製造コス
ト、素子の均一性などの点において有利となる。なお、
周辺回路１１０に後述するタイミング制御回路２００を
加えたものが、液晶表示装置の駆動回路となる。

【００３９】周辺回路１１０のうち、ダミー回路１２０
は、データ線駆動回路１３０とサンプリング回路１４０
とに隣接して設けられ、両回路の一部を模擬したもので
ある。なお、ダミー回路１２０の詳細な構成については
後述する。

【００４０】データ線駆動回路１３０は、詳細について
は後述するように、シフトレジスタを有し、タイミング
制御回路２００からの開始パルスＤＸを、Ｘクロック信
号ＣＬＸや、その反転Ｘクロック信号ＣＬＸINVにしが
ってシフトするとともに、それらのパルス幅を狭めて、
サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍとして出
力するものである。なお、本件において、１本の走査線
を選択するのに要する１水平走査期間のうち、サンプリ
ング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍが出力される期間
を水平有効期間といい、その残余の部分を帰線期間とい
う場合がある。

【００４１】本実施形態においては、データ線１１４の
総数は、６ｍ本（ｍは、２以上の整数）であり、データ
線１１４の６本によって１つのブロックが構成されてい
る。したがって、ブロックの総数はｍ個である。サンプ
リング回路１４０は、データ線１１４毎に設けられたｎ
チャネル型ＴＦＴのサンプリングスイッチ１４１によっ
て構成される。詳細には、図１において左から数えてｊ
（ｊは、１、２、…、ｍ）番目のブロックに属するデー
タ線１１４の６本のうち、左から数えて１列目に位置す
るデータ線１１４の一端は、サンプリングスイッチ１４
１のドレインに接続される一方、そのサンプリングスイ
ッチ１４１のソースは、画像信号ＶＩＤ１が供給される
画像信号線１６１に接続され、さらに、そのサンプリン
グスイッチ１４１のゲートは、サンプリング信号Ｓｊが
供給される。同じｊ番目のブロックに属するデータ線１
１４の６本のうち、２列目、３列目、…、６列目の位置
するデータ線１１４の一端は、それぞれ対応するサンプ
リングスイッチ１４１のドレインに接続される一方、各
サンプリングスイッチ１４１のソースは、画像信号ＶＩ
Ｄ２、ＶＩＤ３、…、ＶＩＤ６が供給される画像信号線
１６１にそれぞれ接続され、さらに、各サンプリングス
イッチ１４１のゲートは、サンプリング信号Ｓｊが共通
に供給される。したがって、サンプリング信号Ｓｊがア
クティブレベル（Ｈレベル）となる期間では、ｊ番目の
ブロックに属する６個のサンプリングスイッチ１４１が
同時にオンして、それぞれ対応する画像信号がサンプリ
ングされて、対応するデータ線１１４の各々に供給され
ることになる。

【００４２】ところで、ＴＦＴの応答速度は、温度や累
積使用時間等によって変化する。したがって、画像信号
ＶＩＤ１〜ＶＩＤ６を基準としてサンプリング信号Ｓ
１、Ｓ２、Ｓ３、…、Ｓｍの位相は、進んだり遅れたり
する。位相ズレが著しいと、画像信号ＶＩＤ１〜ＶＩＤ
６のレベルが変化するタイミングに跨ってサンプリング
信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍがアクティブレベルに
なることがある。すると、本来あるブロック（のデータ
線１１４）に供給すべき画像信号ＶＩＤ１〜ＶＩＤ６
が、隣接するブロックにも供給されて、画質劣化を引き
起こす。本実施形態は、このような不都合を防止すべ
く、上述したダミー回路１２０が、画像信号ＶＩＤ１〜
ＶＩＤ６とサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓ
ｍとの位相関係を、該画像信号ＶＩＤ１〜ＶＩＤ６に同
期するモニタ信号Ｍ１と、サンプリング信号Ｓ１、Ｓ
２、Ｓ３、…、Ｓｍを規定するイネーブルパルスに同期
した基準パルスとの位相関係を用いて検出するととも
に、該検出結果にしたがってイネーブルパルスの位相を
調整することによって、画像信号ＶＩＤ１〜ＶＩＤ６に
対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍの
位相を調整するものである。

【００４３】走査線駆動回路１５０は、データ線駆動回
路１３０と同様に、シフトレジスタを有し、タイミング
制御回路２００からの開始パルスＤＹを、Ｙクロック信
号ＣＬＹや、その反転Ｙクロック信号ＣＬＹINVにしが
ってシフトして、走査線１１２を１水平走査期間毎に１
本ずつ選択するための走査信号を、各走査線１１２に供
給するものである。なお、開始パルスＤＹは、１垂直走
査期間の最初に、一定時間（例えばＹクロック信号ＣＬ
Ｙの１周期）だけアクティブレベルとなるパルスであ
る。

【００４４】液晶パネル１００には、モニタ信号線１６
７が形成されている。このモニタ信号線１６７は、画像
信号ＶＩＤ１〜ＶＩＤ６が供給される６本の画像信号線
１６１と平行かつ等間隔にて配設されており、その線幅
は画像信号線１６１と等しい。６本の画像信号線１６１
および１本のモニタ信号線１６７は、いずれも分布抵抗
と容量成分とを有するので、等価的に梯子型のローパス
フィルタを形成する。このため、画像信号ＶＩＤ１〜Ｖ
ＩＤ６が液晶パネル１００の左端にある入力端子に供給
されてから右端に至るまでには、遅延時間（遅延量）が
発生し、同様に、モニタ信号Ｍ１が液晶パネル１００の
左端にある入力端子に供給されてからダミー回路１２０
に至るまでには遅延時間が発生する。ここで、画像信号
線１６１およびモニタ信号線１６７は、互いに同様な構
成であるので、その遅延時間も互いに略同一となる。し
たがって、画像信号線１６１における画像信号ＶＩＤ１
〜ＶＩＤ６の遅延量は、モニタ信号線１６７におけるモ
ニタ信号Ｍ１の遅延量と同視することができる。

【００４５】＜液晶パネルの構造＞次に、上述した液晶
パネル１００の構造について説明する。ここで、図２
は、液晶パネル１００の構成を示す斜視図であり、図３
は、図２におけるＺ−Ｚ’線断面図である。

【００４６】これらの図に示されるように、液晶パネル
１００は、画素電極１１８等が形成されたガラスや半導
体等の素子基板１０１と、共通電極１０８等が形成され
たガラス等の透明な対向基板１０２とを、スペーサ１０
３が混入されたシール材１０４によって一定の間隙を保
って、互いに電極形成面が対向するように貼り合わせる
とともに、この間隙に電気光学物質としての液晶１０５
を封入した構造となっている。なお、シール材１０４
は、対向基板１０２の基板周辺に沿って形成されるが、
液晶１０５を封入するために一部が開口している。この
ため、液晶１０５の封入後に、その開口部分が封止材１
０６によって封止されている。

【００４７】ここで、素子基板１０１の対向面であっ
て、シール材１０４の外側一辺においては、上述したデ
ータ線駆動回路１３０およびサンプリング回路１４０が
形成されて、Ｙ方向に延在するデータ線１１４を駆動す
る構成となっている。この一辺には複数の電極１０７が
形成されて、タイミング制御回路２００および画像信号
処理回路３００からの各種の信号を入力する構成となっ
ている。また、この一辺に隣接する２辺には、２個の走
査線駆動回路１５０が形成されて、Ｘ方向に延在する走
査線１１２をそれぞれ両側から駆動する構成となってい
る。なお、走査線１１２に供給される走査信号の遅延が
問題にならないのであれば、図１に示されるように、走
査線駆動回路１５０が片側１個だけの構成でも良い。ほ
かに、素子基板１０１には、データ線１１４への画像信
号の書込負荷を低減するために、画像信号に先行するタ
イミングにおいてデータ線１１４の各々に予め定められ
た電位にプリチャージするプリチャージ回路を形成して
も良い。

【００４８】一方、対向基板１０２の共通電極１０８
は、素子基板１０１との貼合部分における４隅のうち、
少なくとも１箇所において設けられた導通材によって、
素子基板１０１に形成された電極１０７の１つと電気的
に接続されている。したがって、該電極１０７に一定の
電圧を印加することによって、対向基板１０１に形成さ
れた共通電極１０８の電位を、一定に維持することがで
きる。対向基板１０２には、また、液晶パネル１００の
用途に応じて、例えば、第１に、ストライプ状や、モザ
イク状、トライアングル状等に配列したカラーフィルタ
が設けられ、第２に、例えば、クロムやニッケルなどの
金属材料や、カーボンやチタンなどをフォトレジストに
分散した樹脂ブラックなどのブラックマトリクスが設け
られ、第３に、液晶パネル１００に光を照射するバック
ライトが設けられる。なお、後述するプロジェクタなど
のように、色光変調に用いる場合には、対向基板１０２
には、カラーフィルタが形成されない替わりに、画素に
対する光透過効率を向上させるために、画素毎にマイク
ロレンズが設けられる場合がある。

【００４９】くわえて、素子基板１０１および対向基板
１０２の対向面には、それぞれ所定の方向にラビング処
理された配向膜などが設けられる一方、その各背面側に
は配向方向に応じた偏光板（図示省略）がそれぞれ設け
られる。ただし、液晶１０５として、高分子中に微小粒
として分散させた高分子分散型液晶を用いれば、前述の
配向膜、偏光板等が不要となる結果、光利用効率が高ま
るので、高輝度化や低消費電力化などの点において有利
である。

【００５０】なお、周辺回路１１０の一部または全部
を、素子基板１０１の周辺部に形成する替わりに、例え
ば、ＴＡＢ（Tape Automated Bonding）技術を用いてフ
ィルムに実装されたＩＣチップを、素子基板１０１に形
成された電極と異方性導電フィルムを介して電気的およ
び機械的に接続する構成としても良いし、ＩＣチップ自
体を、ＣＯＧ（Chip On Grass）技術を用いて、素子基
板１０１に形成された電極と異方性導電フィルムを介し
て電気的および機械的に接続する構成としても良い。

【００５１】＜データ線駆動回路＞次に、液晶パネル１
００に形成された周辺回路１１０の各部について説明す
る。図４は、周辺回路１１０のうち、データ線駆動回路
１３０の構成を示す回路図である。図において、シフト
レジスタ１３５０は、単位回路Ｒ１、Ｒ２、Ｒ３、…、
Ｒｍ、Ｒｍ＋１、Ｒｍ＋２を、（ｍ＋２）段、すなわち
ブロック数ｍよりも２つ多い段数だけ縦続接続したもの
であり、水平走査期間の最初に供給される開始パルスＤ
Ｘを、信号線１３２２を介して供給されるＸクロック信
号ＣＬＸ（および、信号線１３２４を介して供給される
反転Ｘクロック信号ＣＬＸINV）にしたがって、前段
（左側）の単位回路から後段（右側）の単位回路へ順次
シフトして出力する。ここで、開始パルスＤＸは、１水
平走査期間の最初に、一定時間（例えばＸクロック信号
ＣＬＸの１周期）だけアクティブレベルとなるパルスで
ある。

【００５２】ここで、説明の便宜上、ｍを奇数とする。
単位回路のうち、奇数段目の単位回路Ｒ１、Ｒ３、…
…、Ｒｍ＋２は、Ｘクロック信号ＣＬＸがＨレベルの場
合（反転Ｘクロック信号ＣＬＸINVがＬレベルの場合）
に入力信号を反転するクロックドインバータ１３５２
と、クロックドインバータ１３５２による反転信号を再
反転するインバータ１３５４と、Ｘクロック信号ＣＬＸ
がＬレベルの場合（反転Ｙクロック信号ＣＬＹINVがＨ
レベルの場合）に入力信号を反転するクロックドインバ
ータ１３５６とを備える。

【００５３】一方、単位回路のうち、偶数段目の単位回
路Ｒ２、Ｒ４、……、Ｒｍ＋１は、基本的に、奇数段目
の単位回路Ｒ１、Ｒ３、……、Ｒｍ＋２と同様な構成で
あるが、クロックドインバータ１３５２は、Ｘクロック
信号ＣＬＸがＬレベルの場合に入力信号を反転し、クロ
ックドインバータ１３５６は、Ｘクロック信号ＣＬＸが
Ｈレベルの場合に入力信号を反転する点において異なっ
ている。

【００５４】次に、図４において、ＮＡＮＤ回路１３７
６、インバータ１３７８、ＡＮＤ回路１３７９は、それ
ぞれシフトレジスタ１３５０の第３段目から第（ｍ＋
２）段目までの単位回路の各々に対応して設けられるも
のであり、いずれもｐチャネル型ＴＦＴおよびｎチャネ
ル型ＴＦＴを組み合わせて相補型で構成されている。

【００５５】このうち、シフトレジスタ１３５０におい
て、ある段の単位回路に対応して設けられるＮＡＮＤ回
路１３７６は、その段の単位回路の出力信号と、その１
段前の単位回路の出力信号との否定論理積信号を出力す
るものである。例えば、４段目の単位回路Ｒ４に対応し
て設けられるＮＡＮＤ回路１３７６は、その４段目の単
位回路Ｒ４の出力信号Ａ４と、その１段前の単位回路Ｒ
３の出力信号Ａ３との否定論理積信号を出力するもので
ある。また、各段のインバータ１３７８は、対応するＮ
ＡＮＤ回路１３７６による否定論理積信号を反転するも
のである。さらに、ＡＮＤ回路１３７９は、対応するイ
ンバータ１３７８の出力信号と、信号線１３２６を介し
て供給されるイネーブル信号ＥＮとの論理積信号をサン
プリング信号として出力する。したがって、第３段目か
ら第（ｍ＋２）段目までのＡＮＤ回路１３７９による各
論理積信号が、それぞれサンプリング信号Ｓ１、Ｓ２、
Ｓ３、…、Ｓｍとして出力される構成となっている。

【００５６】図５は、データ線駆動回路１３０の動作を
示すタイミングチャートである。まず、１水平走査期間
の帰線期間に開始パルスＤＸが入力されるとともに、タ
イミングｔ１１において、Ｘクロック信号ＣＬＸが立ち
上がる（反転Ｘクロック信号ＣＬＸINVが立ち下が
る）。すると、シフトレジスタ１３５０にあって、第１
段目の単位回路Ｒ１におけるクロックドインバータ１３
５２は、開始パルスＤＸのＨレベルを反転し、同じく第
１段目の単位回路Ｒ１におけるインバータ１３５４が、
同クロックドインバータ１３５２の反転結果を再反転す
るので、第１段目の単位回路Ｒ１による出力信号ＡはＨ
レベルとなる。

【００５７】次に、タイミングｔ１２において、開始パ
ルスＤＸが入力されている期間に、Ｘクロック信号ＣＬ
Ｘが立ち下がると（反転Ｘクロック信号ＣＬＸINVが立
ち上がると）、第１段目の単位回路Ｒ１におけるクロッ
クドインバータ１３５６は、Ｈレベルの出力信号Ａをイ
ンバータ１３５４に反転帰還するので、出力信号ＡはＨ
レベルを維持することとなる。また、第２段目の単位回
路Ｒ２におけるクロックドインバータ１３５２は、第１
段目の単位回路Ｒ１による出力信号Ａ１のＨレベルを反
転し、同じく第２段目の単位回路Ｒ２におけるインバー
タ１３５４が、同クロックドインバータ１３５２の反転
結果を再反転するので、第２段目の単位回路Ｒ２の出力
信号Ａ２はＨレベルとなる。

【００５８】そして、開始パルスＤＸの入力が終了し
て、タイミングｔ１３において、再びＸクロック信号Ｃ
ＬＸが立ち上がると（反転Ｘクロック信号ＣＬＸINVが
立ち下がると）、第１段目の単位回路Ｒ１におけるクロ
ックドインバータ１３５２は、開始パルスＤＸのＬレベ
ルを取り込むので、その単位回路Ｒ１の出力信号Ａ１は
Ｌレベルとなる。一方、第２段目の単位回路Ｒ２におけ
るクロックドインバータ１３５６は、Ｈレベルの出力信
号Ｂをインバータ１３５４に反転帰還するので、出力信
号Ａ２はＨレベルを維持することとなる。また、第３段
目の単位回路Ｒ３におけるクロックドインバータ１３５
２は、第２段目の単位回路Ｒ２による出力信号Ａ２のＨ
レベルを反転し、同じく第２段目の単位回路Ｒ２のイン
バータ１３５４が、同クロックドインバータ１３５２の
反転結果を再反転するので、第３段目の単位回路Ｒ３に
よる出力信号Ａ３はＨレベルとなる。

【００５９】以下、同様な動作が繰り返される結果、最
初に入力された開始パルスＤＸがＸクロック信号ＣＬＸ
（反転Ｘクロック信号ＣＬＸINV）の半周期だけ順次シ
フトされて、単位回路Ｒ１、Ｒ２、Ｒ３、…、Ｒｍ＋２
による出力信号Ａ１、Ａ２、Ａ３、…、Ａｍ＋２として
出力される。そして、出力信号Ａ３、Ａ４、…、Ａｍ＋
２と、それぞれ１段前の出力信号と否定論理積信号が、
各段のＮＡＮＤ回路１３７６によってそれぞれ出力さ
れ、さらに、各インバータ１３７８によってそれぞれ反
転される。この結果、各インバータ１３７８からは、信
号Ｂ１、Ｂ２、Ｂ３、…、Ｂｍがそれぞれ出力される。

【００６０】さて、イネーブル信号ＥＮは、図に示すよ
うに基準パルスＥｒとイネーブルパルスＥｐとを有す
る。このうち、基準パルスＥｒは、１水平走査期間にお
ける帰線期間の一部においてクロック信号ＣＬＸの１／
２周期だけアクティブレベルとなるパルスである。一
方、各イネーブルパルスＥｐは、上記信号Ｂ１、Ｂ２、
Ｂ３、…、Ｂｍの各々がアクティブレベルとなる期間の
一部において、アクティブレベル（Ｈレベル）となるパ
ルスである。

【００６１】したがって、各ＡＮＤ回路１３７９によっ
て出力される論理積信号、すなわち、サンプリング信号
Ｓ１、Ｓ２、Ｓ３、…、Ｓｍは、それぞれ信号Ｂ１、Ｂ
２、Ｂ３、…、Ｂｍのパルス幅を、イネーブルパルスＥ
ｐのパルス幅Ｗに制限したものとなる。なお、イネーブ
ル信号ＥＮに含まれる基準パルスＥｒとイネーブルパル
スＥｐとは、いずれも後述するイネーブルクロック信号
ＣＬＫｅを基礎として生成されるので、両者は互いに同
期したパルスである。

【００６２】また、Ｘクロック信号ＣＬＸと、画像信号
ＶＩＤ１〜ＶＩＤ６とは互いに同期している。これは、
タイミング制御回路２００（図１参照）がＳ／Ｐ変換回
路３０２に対して、画像信号ＶＩＤを、Ｘクロック信号
ＣＬＸの立ち上がりタイミングおよび立ち下がりタイミ
ングに同期してシリアル−パラレル変換させるようなタ
イミング信号を供給するためである。このため、画像信
号ＶＩＤ１〜ＶＩＤ６の電圧レベルは、Ｘクロック信号
ＣＬＸのレベルが遷移するタイミングで変化する。そし
て、この画像信号ＶＩＤ１〜ＶＩＤ６は、サンプリング
信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍがアクティブレベル
（Ｈレベル）となるタイミングにてサンプリングされる
ことになる。

【００６３】ただし、実際の回路においては、画像信号
線１６１は、等価的に梯子型のローパスフィルタを形成
するので、画像信号ＶＩＤ１〜ＶＩＤ６が遅延する一
方、信号線１３２６も、データ線駆動回路１３０内にお
いて等価的に梯子型のローパスフィルタを形成するの
で、イネーブル信号ＥＮも遅延する。

【００６４】＜ダミー回路＞次に、ダミー回路１２０に
ついて詳細に説明する。図６は、ダミー回路１２０の構
成を示す回路図である。ダミー回路１２０は、ＡＮＤ回
路１２１とｎチャンネル型のＴＦＴ１２２とを備えてい
る。まず、ＡＮＤ回路１２１は、図４に示すデータ線駆
動回路１３０のＡＮＤ回路１３７９と同一構成である。
また、ＴＦＴ１２２は、図１に示すサンプリング回路１
４０のサンプリングスイッチ１４１と同一構成である。
ＡＮＤ回路１２１の一方の入力端にはデータ線駆動回路
１３０を介してイネーブル信号ＥＮが供給される一方、
他方の入力端には常にＨレベルの信号が供給されるよう
になっている。このため、ＡＮＤ回路１２１の出力信号
は、イネーブル信号ＥＮを遅延したものとなる。ここ
で、ＡＮＤ回路１２１の一方の入力端に供給されるイネ
ーブル信号ＥＮは、信号線１３２６による遅延し、ま
た、このＡＮＤ回路１２１は、ＡＮＤ回路１３７９と同
一構成であるので、ＡＮＤ回路１２１の出力信号は、デ
ータ線駆動回路１３０によるサンプリング信号Ｓ１、Ｓ
２、Ｓ３、…、Ｓｍと略同一量だけ遅延することにな
る。

【００６５】次に、ＴＦＴ１２２のゲートにはＡＮＤ回
路１２１の出力信号が供給され、そのソースにはモニタ
信号Ｍ１が供給される一方、ＴＦＴ１２２のドレインか
らは位相差信号Ｍ２が出力される。ＴＦＴ１２２は、ｎ
チャンネル型であるから、モニタ信号Ｍ１とイネーブル
信号ＥＮがともにＨレベルの場合に、位相差信号Ｍ２が
Ｈレベルとなる。ここで、ＴＦＴ１２２のソースに供給
されるモニタ信号Ｍ１は、信号線１６７により遅延し、
この遅延量は、上述したように画像信号線１６１を介し
て供給される画像信号の遅延量とほぼ同じであり、ま
た、上述したように、ＡＮＤ回路１２１の出力信号は、
サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍと略同一
量だけ遅延している。したがって、位相差信号Ｍ２は、
液晶パネル１００内部に供給された画像信号ＶＩＤ１〜
ＶＩＤ６に対するサンプリング信号Ｓ１、Ｓ２、Ｓ３、
…、Ｓｍの位相差を示す情報を含むことになる。

【００６６】さて、図５に示すように、帰線期間中にＸ
クロック信号ＣＬＸがＨレベルとなる期間、モニタ信号
Ｍ１はＨレベルとなる。一方、イネーブル信号ＥＮは、
上述したように基準パルスＥｒとイネーブルパルスＥｐ
とを含むが、帰線期間には基準パルスＥｒのみが存在す
る。したがって、位相差信号Ｍ２は、基準パルスＥｒと
モニタ信号Ｍ１との位相関係を示すものとなる。

【００６７】図７は、ダミー回路１２０およびその周辺
各部の信号波形を示すタイミングチャートである。な
お、同図において、Ｍ１ａは、増幅・反転回路３０４か
ら出力されたモニタ信号Ｍ１の波形を示す一方、Ｍ１ｂ
は、ダミー回路１２０に入力されるモニタ信号Ｍ１の波
形を示す。同様に、ＥＮａは、タイミング制御回路２０
０から出力されたイネーブル信号ＥＮの波形を示す一
方、ＥＮｂは、ダミー回路１２０に入力されるイネーブ
ル信号ＥＮの波形を示す。また、Ｍ２ｂは、ダミー回路
１２０から出力された位相差信号Ｍ２の波形を示す一
方、Ｍ２ａは、タイミング制御回路２００に入力される
位相差信号Ｍ２の波形を示す。

【００６８】図７に示すように、ダミー回路１２０に入
力されるイネーブル信号ＥＮｂは、タイミング制御回路
２００からの出力時におけるイネーブル信号ＥＮａを時
間Δｔ１だけ遅延したものとなっている。また、ダミー
回路１２０に入力されるモニタ信号Ｍ１ｂは、増幅・反
転回路３０４からの出力時におけるモニタ信号Ｍ１ａを
時間Δｔ２だけ遅延したものとなっている。このよう
に、遅延時間Δｔ１、Δｔ２が互いに相違するのは、ダ
ミー回路１２０に至るまでの経路である信号線１３２
６、１６７が異なるからである。

【００６９】実際の回路における画像信号ＶＩＤ１〜Ｖ
ＩＤ６とサンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍ
の位相関係を検出するには、本実施形態のようにダミー
回路１２０によって、位相差信号Ｍ２ｂを生成する必要
がある。位相差信号Ｍ２ｂのパルス幅Ｗ２は、イネーブ
ル信号ＥＮｂを構成する基準パルスＥｒの立ち上がりタ
イミングからモニタ信号Ｍ１ｂの立ち上がりタイミング
までの時間である。ここで、基準パルスＥｒとモニタ信
号Ｍ１ｂとのパルス幅は互いに等しい期間Ｗ１であって
固定的であるから、該期間Ｗ１から位相差信号Ｍ２ｂの
パルス幅Ｗ２を減じた期間は、イネーブル信号ＥＮｂと
モニタ信号Ｍ１ｂとの位相差を示すことになる。このた
め、該位相差が大きいほど、パルス幅Ｗ２が短くなる一
方、該位相差が小さいほど、パルス幅Ｗ２が広くなるの
で、位相差信号Ｍ２ｂによって両者の位相差を知ること
ができる。なお、この例では、位相差信号Ｍ２ｂがダミ
ー回路１２０から出力されてから、タイミング制御回路
２００に位相差信号Ｍ２ａとして入力されるまでは、遅
延時間Δｔ３が発生する。ただし、Ｍ２ｂとＭ２ａのパ
ルス幅は等しいので、タイミング制御回路２００では、
画像信号ＶＩＤ１〜ＶＩＤ６とサンプリング信号Ｓ１、
Ｓ２、Ｓ３、…、Ｓｍとの位相関係を位相差信号Ｍ２ａ
によって正確に知ることができる。

【００７０】＜タイミング制御回路＞次に、タイミング
制御回路２００について説明する。図８は、タイミング
制御回路２００の構成を示すブロック図である。まず、
図に示されるように、タイミング制御回路２００は、タ
イミング信号生成回路２０１、遅延回路群２０２、選択
回路２０３、イネーブル信号生成回路２０４、カウンタ
２０５、比較回路２０６および選択信号生成回路２０７
を備える。なお、この構成には、画像信号処理回路３０
０を制御するための構成は含まれていない。また、図８
に示される構成のうち、タイミング信号生成回路２０１
を除いたものが、イネーブルパルス調整回路を構成す
る。

【００７１】図８において、タイミング信号生成回路２
０１は、外部からの画像信号ＶＩＤに同期して生成した
基準クロック信号ＣＬＫ、または、外部からの画像信号
ＶＩＤに同期して供給された基準クロック信号ＣＬＫに
したがって、開始パルスＤＹ、Ｙクロック信号ＣＬＹ、
開始パルスＤＸ、Ｘクロック信号ＣＬＸおよびモニタ信
号Ｍ１等を生成する。なお、Ｘクロック信号ＣＬＸは、
基準クロック信号ＣＬＫに対して半分の周波数を有す
る。

【００７２】次に、遅延回路群２０２は、６個の遅延回
路２０２ａ〜２０２ｆを縦続接続した構成となってお
り、基準クロック信号ＣＬＫを段階的に遅延させた信号
Ｃ１〜Ｃ６を出力する。なお、遅延回路２０２ａ〜２０
２ｆの各々は、例えば、偶数個のインバータを多段接続
することによって構成することができる。ここで、説明
の便宜上、次のように条件を設定する。すなわち、図９
に示されるように、基準クロック信号ＣＬＫの１周期に
相当する時間をＴＸとし、イネーブルパルスＥｐのパル
ス幅をＸクロック信号ＣＬＸの１／２とし、遅延回路２
０２ａ〜２０２ｆの各々による遅延時間をＴＤとして互
いに同一とするとともに、ＴＸ＝１４ＴＤなる関係とす
る。このように条件設定すると、信号Ｃ１、Ｃ２、Ｃ
３、…、Ｃ６は、図９に示されるように、基準クロック
ＣＬＫを時間ＴＤの１倍、２倍、３倍、…、６倍だけ遅
延させたものとなる。

【００７３】選択回路２０３は、後述するように、位相
差信号Ｍ２の立ち下がる水平走査期間において、信号Ｃ
１〜Ｃ６のうち、３ビットの選択信号ＣＴＬで指定され
たものを選択して、該選択信号をイネーブルクロック信
号ＣＬＫｅとして出力する。

【００７４】イネーブル信号生成回路２０４は、イネー
ブルクロック信号ＣＬＫｅから、基準パルスＥｒとイネ
ーブルパルスＥｐとを含んだイネーブル信号ＥＮを生成
するものであり、詳細な内部構成については図１０に示
される通りである。図１０において、ＡＮＤ回路２０４
１は、開始パルスＤＸとＸクロック信号ＣＬＸとの論理
積信号Ｓを出力する。また、ＡＮＤ回路２０４３は、Ｎ
ＯＴ回路２０４２により反転した開始パルスＤＸとＸク
ロック信号ＣＬＸとの論理積信号Ｒを出力する。フリッ
プフロップ２０４４は、その出力信号Ｑを信号Ｓでセッ
トするとともに、信号Ｒでリセットする。ここで、図１
１に示されるように、帰線期間に供給される開始パルス
ＤＸおよびＸクロック信号がともにＨレベルとなったタ
イミングＥ１において、信号ＳがＨレベルに遷移する一
方、開始パルスＤＸがＬレベルに遷移した後にはじめて
Ｘクロック信号ＣＬＸがＨレベルとなるタイミングＥ２
において、信号ＲがＨレベルに遷移する。したがって、
信号Ｑは、タイミングＥ１においてＨレベルにセットさ
れる一方、タイミングＥ２によってＬレベルにリセット
される。

【００７５】フリップフロップ２０４５はトグル型であ
り、イネーブルクロック信号ＣＬＫｅを２分周して信号
Ｕを生成する。選択回路２０４６は、信号Ｑの論理レベ
ルにしたがって、信号Ｕまたはイネーブルクロック信号
ＣＬＫｅのうち一方を選択してイネーブル信号ＥＮとし
て出力する。詳細には、選択回路２０４６は、信号Ｑが
Ｈレベルのとき、イネーブルクロック信号ＣＬＫｅの分
周信号Ｕを選択する一方、信号ＱがＬレベルのとき、イ
ネーブルクロック信号ＣＬＫｅ自体を選択して、イネー
ブル信号ＥＮとして出力する。すなわち、信号ＱがＨレ
ベルのときに、選択回路２０４６によって選択された分
周信号Ｕ（のＨレベル部分）が基準パルスＥｒとして用
いられる一方、信号ＱがＬレベルのときに選択されたイ
ネーブルクロック信号ＣＬＫｅ（のＨレベル部分）がイ
ネーブルパルスＥｐとして用いられることになる。

【００７６】なお、上述したように、Ｘクロック信号Ｃ
ＬＸは、基準クロック信号ＣＬＫに対して半分の周波数
であり、信号ＱがＬレベルのときに選択されるイネーブ
ルクロック信号ＣＬＫｅは、信号Ｃ１〜Ｃ６のうち１つ
を選択信号ＣＴＬにしたがって選択した信号であるか
ら、信号Ｃ１〜Ｃ６をそれぞれ選択した場合におけるイ
ネーブルパルスＥｐは、図９（右半分）に示されるよう
な関係となる。このため、信号Ｃ１〜Ｃ６を適宜選択す
ることによって、画像信号ＶＩＤ１〜ＶＩＤ６に対し、
イネーブルパルスＥｐの位相を調整することが可能とな
る。

【００７７】説明を図８に戻し、選択信号ＣＴＬを生成
するためのカウンタ２０５、比較回路２０６および選択
信号生成回路２０７について説明する。カウンタ２０５
は、位相差信号Ｍ２がＨレベルのときに、モニタクロッ
ク信号ＣＬＫｍをカウントして、そのカウント結果を示
すカウントデータＣＤを出力する。ここで、モニタクロ
ック信号ＣＬＫｍの１周期は、上述した遅延時間ＴＤよ
りも十分に短くなるように設定してあるので、カウント
データＣＤを参照することによって、位相差信号Ｍ２が
Ｈレベルとなっている期間を示すことができる。

【００７８】比較回路２０６は、カウントデータＣＤと
基準データＲＤとを比較して、比較信号ＰＤを生成す
る。比較信号ＰＤは、ＣＤ≧ＲＤのときにＨレベルとな
る一方、ＣＤ＜ＲＤのときＬレベルとなる。ここで、基
準データＲＤは、モニタ信号Ｍ１がＨレベルである期間
Ｗ１の半分期間がモニタクロック信号ＣＬＫｍの何周期
分に相当するかを示す値である。このため、図５に示さ
れるように、モニタ信号Ｍ１に対し基準パルスＥｒが、
期間Ｗ１の半分期間だけ遅延した関係にあるとき、カウ
ントデータＣＤの値と基準データＲＤの値は互いに等し
くなる。この条件の下では、画像信号ＶＩＤ１〜ＶＩＤ
６のアクティブ期間の中央にイネーブルパルスＥｐが位
置するように位相が調整されることになる。このような
位相関係を基準とした場合に、ＣＤ≧ＲＤのときにはイ
ネーブルパルスＥｐが遅れており、一方、ＣＤ＜ＲＤの
ときにイネーブルパルスＥｐが進んでいることになる。

【００７９】選択信号生成回路２０７は、位相差信号Ｍ
２および比較信号ＰＤに基づいて、選択信号ＣＴＬを生
成する。具体的には、選択信号生成回路２０７は、第１
に、位相差信号Ｍ２が立ち下がるタイミングにおいて、
比較信号ＰＤが論理レベルを判別し、第２に、比較信号
ＰＤがＨレベルであれば、１段位相を遅らせた信号の選
択を指定する選択信号ＣＴＬを生成する一方、比較信号
ＰＤがＬレベルであれば、１段位相を進めた信号の選択
を指定する選択信号ＣＴＬを生成する。選択信号生成回
路２０７は、例えば、選択信号ＣＴＬが信号Ｃ３の選択
を指定する場合であった場合に、比較信号ＰＤがＨレベ
ルになったとき、信号Ｃ３の位相を１段遅らせた信号Ｃ
４の選択を指示する選択信号ＣＴＬを生成する。

【００８０】次に、タイミング制御回路２００の具体的
な動作について説明する。図１２は、タイミング制御回
路２００の動作例を示すタイミングチャートあり、図１
３は、図１２に示す例における画像信号ＶＩＤ１〜ＶＩ
Ｄ６とイネーブルパルスＥｐとの関係を示す図である。
ただし、この例においては、基準データＲＤにセットす
る値は「５」であり、モニタ信号Ｍ１と基準パルスＥｒ
の位相が一致するとき、カウントデータＣＤの値は「１
０」となり、さらに、初期状態において選択信号ＣＴＬ
は信号Ｃ２の選択を指示するものとする。くわえて、上
述した遅延時間ＴＤは、カウントデータＣＤの値が
「２」に相当する時間（つまり、クロックモニタＣＬＫ
ｍの２周期分）とする。

【００８１】まず、図１２において、期間Ｔ１では、モ
ニタ信号Ｍ１と基準パルスＥｒとの位相がほぼ一致して
いるので、その直後の期間Ｔ２では、カウントデータＣ
Ｄの値は「１０」となる。この値では、ＣＤ≧ＲＤであ
るから、比較信号ＰＤはＨレベルとなり、選択信号ＣＴ
Ｌは、初期状態で選択されている信号Ｃ２の位相を１段
遅らせた信号Ｃ３の選択を指示するものとなる。この結
果、期間Ｔ２における基準パルスＥｒは、モニタ信号Ｍ
１に対して遅れることになる。

【００８２】信号Ｃ３は、信号Ｃ２に対して時間ＴＤだ
け遅れたものであるから、期間Ｔ３におけるカウントデ
ータＣＤの値は、期間Ｔ２におけるカウントデータＣＤ
の値に対して「２」だけ減少した「８」となる。この結
果、期間Ｔ３における基準パルスＥｒは、モニタ信号Ｍ
１に対してさらに遅れることになる。

【００８３】このカウントデータＣＤの値は「１０」→
「８」→「６」といったように変化し、信号Ｃ５が選択
される。そして、期間Ｔ５において、カウントデータＣ
Ｄの値が「４」になると、ＣＤ＜ＲＤとなるから、比較
信号ＰＤはＬレベルとなり、選択信号ＣＴＬは、信号Ｃ
５の位相を１段進めた信号Ｃ４の選択を指示するものと
なる。この結果、期間Ｔ５における基準パルスＥｒは、
期間Ｔ４における基準パルスＥｒに対して位相が進むこ
とになる。以後、カウントデータＣＤの値は、「４」→
「５」→「４」→「５」→…というように、基準データ
ＲＤの値としてセットした「５」と、それよりも「１」
だけ小さい「４」とを交互に繰り返す。したがって、期
間Ｔ４以降において、選択回路２０３は、信号Ｃ４、Ｃ
５を交互に選択することになる。

【００８４】ここで、図１３を参照して、画像信号ＶＩ
Ｄ１〜ＶＩＤ６とイネーブルパルスＥｐとの関係を説明
する。この例では、時刻ｔｘにおいて画像信号ＶＩＤ１
〜ＶＩＤ６にノイズＮが重畳しているものとする。図１
２を参照して説明したように選択回路２０３は、期間Ｔ
１からＴ７までは、信号Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ
４、Ｃ５、Ｃ４といった順番で選択するので、イネーブ
ルパルスＥｐの画像信号ＶＩＤ１〜ＶＩＤ６に対する位
相は、図１３に示されるように順次変化する。換言すれ
ば、タイミング制御回路２００は、位相差信号Ｍ２にし
たがって、画像信号ＶＩＤ１〜ＶＩＤ６に対するイネー
ブルパルスＥｐの位相を、目標値を基準として定められ
た範囲内で変化させる。なお、ここでいう目標値とは、
基準データＲＤとしてセットされる値に相当する。

【００８５】画像信号ＶＩＤ１〜ＶＩＤ６に重畳したノ
イズＮは、例えば、タイミング制御回路２００の内部で
生成される各種タイミング信号のレベル遷移に起因して
発生する。本実施形態において、サンプリング信号Ｓ
１、Ｓ２、Ｓ３、…、Ｓｍのパルス幅は、イネーブルパ
ルスＥｐのパルス幅に制限されるが、イネーブルパルス
Ｅｐの位相は、画像信号ＶＩＤ１〜ＶＩＤ６を基準とし
て常に調整される。このため、ノイズＮがサンプリング
されることもあれば、サンプリングされないこともあ
る。図１３に示す例においては、期間Ｔ１、Ｔ２、Ｔ
３、Ｔ５、Ｔ７ではノイズＮがサンプリングされるが、
期間Ｔ４、Ｔ６ではノイズＮがサンプリングされない。
ノイズＮは、連続してサンプリングされると画面上で目
立つが、サンプリングされたりサンプリングされなった
りすると、分散して目立たない。

【００８６】ここで、ノイズＮの発生タイミングが既知
であれば、イネーブルパルスＥｐの位相を固定してノイ
ズＮをサンプリングしないようにすることも可能であ
る。しかしながら、ノイズＮは、Ｘクロック信号ＣＬＸ
に同期して発生するとは言えるが、画像信号ＶＩＤ１〜
ＶＩＤ６に対してどのようなタイミングにて発生するか
については、配線の引き回しや、各回路基板、液晶パネ
ルの配置などの様々な要因によって定まるため、設計段
階で予測することは困難である。これに対し本実施形態
では、画像信号ＶＩＤ１〜ＶＩＤ６に対しイネーブルパ
ルスＥｐの位相を固定せずに、目標値を基準として予め
定められた範囲内で変化させているので、発生タイミン
グが不明であるノイズＮがサンプリングされたり、され
なかったりする場合がある。このため、本実施形態によ
れば、温度や経時変化などによってＴＦＴ特性が変動し
ても、画像信号ＶＩＤ１〜ＶＩＤ６を正確にサンプリン
グすることができるとともに、ノイズＮによる表示品位
の低下を抑えることも可能となる。

【００８７】＜応用例・変形例＞上述した液晶表示装置
は、上述したものに限定されることはなく、例えば、以
下の応用・変形が可能である。

【００８８】＜位相調整の実行期間＞上述した液晶表示
装置にあっては、１水平走査期間毎に、カウントデータ
ＣＤと基準データＲＤとを比較し、この比較結果を示す
位相比較信号ＰＤにしたがって選択回路２０３が選択を
して、イネーブルパルスＥｐの位相を調整する構成とし
たが、本発明はこれに限定されるものではなく、位相を
調整する期間を特定の期間に限定しても良い。例えば、
電源投入直後から一定の時間が経過するまでの期間で
は、液晶パネル１００の温度は徐々に高くなるので、Ｔ
ＦＴの応答速度も変化する結果、その期間では、イネー
ブルパルスＥｐの位相を調整する必要があるが、液晶パ
ネル１００の温度が飽和すると、ＴＦＴの応答速度も安
定するので、以降、イネーブルパルスＥｐの位相を調整
する必要性が乏しくなる。そこで、電源投入されてから
一定の時間が経過するまでに限って、イネーブルパルス
Ｅｐの位相を調整する構成としても良い。このために
は、図１４に示されるようなタイミング制御回路２００
ｂを用いる。この図に示されるタイミング制御回路２０
０ｂと図８に示したタイミング制御回路２００とが相違
する点は、タイミング制御回路２００ｂが、さらに、タ
イマ２３２と、判別回路２３４と、ラッチ回路（Ｌ）２
３６とを備える点である。このうち、タイマ２３２は、
電源投入してからの時間を計時するものであり、判別回
路２３４は、タイマ２３２による計時結果が一定時間経
過したこと意味するか否かを判別するものであり、ラッ
チ回路２３６は、判別回路２３４の判別結果が肯定的に
なったときに、選択信号ＣＴＬをラッチするものであ
る。この構成によれば、電源投入してから一定時間経過
するまでは、選択信号生成回路２０７による選択信号Ｃ
ＴＬがそのまま選択回路２０３に供給されるので、イネ
ーブルパルスＥｒの位相が調整される。しかし、電源投
入してから一定時間経過したとき、選択信号生成回路２
０７の動作にかかわらず、選択信号ＣＴＬがラッチされ
るので、選択回路２０３においては、ラッチ直前におけ
る選択状態に固定される。したがって、この構成では、
一定時間経過すると、イネーブルパルスＥｒの位相は調
整されないことになる。

【００８９】また、液晶パネル１００の温度を直接検出
するように構成しても良い。詳細には、図１５に示され
るように、温度センサ２４２と、判別回路２４４と、ラ
ッチ回路（Ｌ）２４６とを有するタイミング制御回路２
００ｃを用いる。このうち、温度センサ２４２は、液晶
パネル１００の温度を検出するものである。この温度セ
ンサ２４２としては、液晶パネル１００においてＴＦＴ
を別途形成し、この抵抗変化によって温度を検出すると
しても良い。判別回路２４４は、温度センサ２４２によ
って検出された温度の変化率が一定値以内に収まったか
否かによって、液晶パネル１００の温度飽和を判別する
ものである。ラッチ回路２４６は、判別回路２４４によ
る判別結果が肯定的になったとき、選択信号ＣＴＬをラ
ッチするものである。この構成によれば、液晶パネル１
００の温度変化率が一定値以内となって、温度が飽和し
たと判別されたとき、選択回路２０３においては、直前
における選択状態に固定されるので、以降、イネーブル
パルスＥｒの位相が調整されないことになる。

【００９０】＜位相調整の実行間隔＞また、位相調整の
実行間隔を、１水平走査期間毎ではなく、予め定められ
た期間毎としても良い。具体的には以下の態様が考えら
れる。

【００９１】第１に、モニタ信号Ｍ１を複数の水平走査
期間毎（例えば４Ｈ毎）に生成する構成としても良い。
具体的には、タイミング信号生成回路２０１の内部に、
例えば２ビットのリングカウンタを設けるとともに、そ
のリングカウンタが開始パルスＤＸをカウントして、そ
のカウント値が「０」の場合にだけ、タイミング信号生
成回路２０１がモニタ信号Ｍ１を生成する構成とすれば
良い。

【００９２】第２に、基準パルスＥｒを複数の水平走査
期間毎（例えば４Ｈ毎）に生成する構成としても良い。
具体的には、タイミング信号生成回路２０１の内部に、
例えば２ビットのリングカウンタを設けるとともに、そ
のリングカウンタが開始パルスＤＸをカウントして、そ
のカウント値が「０」の場合にだけ、当該開始パルスＤ
Ｘをイネーブル信号生成回路２０４に供給する構成とす
れば良い。この構成によれば、開始パルスＤＸが供給さ
れない場合、フリップフロック２０４４は、クロック信
号ＣＬＸによってリセットされ続けるので、信号ＱがＬ
レベルに維持されて、帰線期間において基準パルスＥｒ
が生成されないこになる。

【００９３】＜外乱を加えて位相調整＞上述した液晶表
示装置にあっては、基準パルスＥｒとモニタ信号Ｍ１と
の位相差を示す位相差信号Ｍ２にしたがって、イネーブ
ルパルスＥｐの位相を調整するようにしたが、イネーブ
ルクロック信号ＣＬＫｅの位相を変化させて、イネーブ
ルパルスＥｐの位相を強制的に変化させてもよい。この
ために、図１６に示すタイミング制御回路２００ｄを用
いれば良い。タイミング制御回路２００ｄと図８に示す
タイミング制御回路２００との相違点は、タイミング制
御回路２００ｄがカウンタ２０８と加算回路２０９とを
さらに備える点である。このうち、カウンタ２０８は２
ビットのリングカウンタであって、開始パルスＤＸをカ
ウントする。加算回路２０９は、カウンタ２０８による
カウント結果と選択信号ＣＴＬの値（本来的には、信号
Ｃ１〜Ｃ６のうちのいずれかを示す３ビットの値）とを
加算する。この構成において選択回路２０３は、加算回
路２０９による加算結果にしたがって、実際に信号Ｃ１
〜Ｃ６のいずれかを選択する。この例によれば、カウン
タ２０８によるカウント結果は、イネーブルクロック信
号ＣＬＫｅの位相、すなわち、最終的にはイネーブルパ
ルスＥｐの位相を画像信号ＶＩＤ１〜ＶＩＤ６に対して
変化させる外乱として作用することになる。これによ
り、ノイズＮに対し、イネーブルパルスＥｐの位相は、
ある程度の範囲をもって調整されることになるので、ノ
イズＮが画面上に分散して目立たなくさせることが可能
となる。なお、外乱としては、カウンタ２０８のほか、
正負の数をランダムに発生させる生成回路を用いても良
い。

【００９４】＜遅延段数＞上述した液晶表示装置におい
て、イネーブルクロック信号ＣＬＫｅは、信号Ｃ１〜Ｃ
６のうちから選択されたが、遅延段数を増やすととも
に、１段における遅延時間を短くして、より細かく位相
を調整しても良い。例えば、遅延回路群２０２を６４個
の遅延回路を縦続接続して、６４個の信号Ｃ１〜Ｃ６４
のうち１つを選択信号ＣＴＬにしたがって選択するよう
にしてもよい。なお、以降においても、信号Ｃ１〜Ｃ６
４は、図示は省略されているが、基準クロック信号ＣＬ
Ｋを、その半周期遅延させた信号までの間にて、６４段
階で遅延させた信号であることは、いままでの説明によ
り明らかであろう。

【００９５】＜ヒステリシス特性を有する選択＞上述し
た液晶表示装置において、イネーブルクロック信号ＣＬ
Ｋｅは、信号Ｃ１〜Ｃ６の中から、選択信号ＣＴＬにし
たがって１つ選択されたが、この選択特性にヒシテリシ
スを持たせてもよい。このようにヒステリシス特性を持
たせるには、図８における選択信号生成回路２０７を、
図１７に示される選択信号生成回路２０７ｅとした構成
とする。この図において、選択信号生成回路２０７は、
第１メモリ２０７１、不一致検出回路２０７２、第２メ
モリ２０７３および加減算回路２０７４を備える。この
例では、遅延回路群２０２を６４個の遅延回路を縦続接
続して構成し、選択回路２０３は６ビットの選択信号Ｃ
ＴＬに基づいて、６４個の信号Ｃ１〜Ｃ６４の中から一
つ選択するようにしている。

【００９６】第１メモリ２０７１は、位相比較信号ＰＤ
を記憶し、１つ前（１水平走査期間前）の位相比較信号
ＰＤを直前位相比較信号ＰＤ’として出力する。不一致
検出回路（検出回路）２０７２は、位相比較信号ＰＤと
直前位相比較信号ＰＤ’との論理レベルを比較して、不
一致である場合にアクティブレベル（Ｈレベル）となる
不一致信号ＳＲを出力する。これにより、位相比較信号
ＰＤの論理レベルが１水平走査期間前から変化したこと
を検出する。位相比較信号ＰＤの論理レベルの遷移は、
ＣＤ≧ＲＤの状態からＣＤ＜ＲＤの状態へ変化したと
き、または、ＣＤ＜ＲＤの状態からＣＤ≧ＲＤの状態へ
変化したときに起こる。また、フィードバック制御の目
標値は基準データＲＤである。したがって、不一致信号
ＳＲがアクティブレベルであるということは、計測値で
あるカウントデータＣＤが目標値に近いことを意味す
る。

【００９７】第２メモリ２０７３は、選択信号ＣＴＬを
記憶し、一つ前（１水平走査期間前）の選択信号ＣＴ
Ｌ’を加減算回路２０７４に供給する。なお、第２メモ
リ２０７３には、初期値として信号Ｃ３２（遅延段数の
ほぼ中間点）の選択を指示する選択信号ＣＴＬが記憶さ
れており、液晶表示装置の電源がオン状態になった直後
は、この選択信号ＣＴＬが読み出されるようになってい
る。

【００９８】加減算回路２０７４は、位相比較信号ＰＤ
と不一致信号ＳＲに基づいて、第２メモリ２０７３から
読み出した選択信号ＣＴＬ’に予め定められた値を加減
して選択信号ＣＴＬを生成する。図１８は、加減算回路
２０７４における加減算処理の真理値表である。まず、
ＰＤ＝ＨかつＳＲ＝Ｌの場合には、選択信号ＣＴＬ’の
値に「１」を加算して選択信号ＣＴＬを生成する一方、
ＰＤ＝ＬかつＳＲ＝Ｌの場合には、選択信号ＣＴＬ’の
値に「１」を減算して選択信号ＣＴＬを生成する。この
点は図８における選択信号生成回路と同様である。

【００９９】次に、ＰＤ＝ＨかつＳＲ＝Ｈの場合には、
選択信号ＣＴＬ’の値に「１０」を加算して選択信号Ｃ
ＴＬを生成する一方、ＰＤ＝ＬかつＳＲ＝Ｈの場合に
は、選択信号ＣＴＬ’の値から「１０」を減算して選択
信号ＣＴＬを生成する。すなわち、位相比較信号ＰＤの
論理レベルが変化して、計測値が目標値に近づいたこと
が検知されると、わざと目標値から遠ざかるように操作
する。これにより、イネーブル信号ＥＮの位相を、目標
値を中心にしたある範囲内で常に変化させることができ
る。この結果、ノイズＮを画面上に分散させて目立たな
くすることができ、かつ、温度や経時変化に応じて画像
信号ＶＩＤ１〜ＶＩＤ６とサンプリング信号Ｓ１、Ｓ
２、Ｓ３、…、Ｓｍの位相を調整することが可能とな
る。

【０１００】＜開始パルスＤＸ、Ｘクロック信号ＣＬＸ
の位相調整＞上述した液晶表示装置では、画像信号ＶＩ
Ｄ１〜ＶＩＤ６に対するイネーブルパルスＥｐの位相の
みを調整する構成であったが、さらに、開始パルスＤＸ
やクロック信号ＣＬＸ（および反転クロック信号ＣＬＸ
INV）についても、イネーブルパルスＥｐと同じ量だけ
位相調整する構成としても良い。図１９は、開始パルス
ＤＸおよびクロック信号ＣＬＸについても、位相調整す
るタイミング制御回路２００ｆの主要構成を示すブロッ
ク図である。なお、この構成には、画像信号処理回路３
００を制御するための構成は含まれていない。

【０１０１】この図において、開始パルスｐＤＸは、タ
イミング信号生成回路２０１により生成された直後の信
号であって、位相調整される前の信号であり、図８にお
ける開始パルスＤＸに相当する。同様に、Ｘクロック信
号ＣＬＸは、タイミング信号生成回路２０１により生成
された直後の信号であって、位相調整される前の信号で
あり、図８におけるＸクロック信号ＣＬＸに相当する。
図１９において、タイミング信号生成回路２０１により
生成された開始パルスｐＤＸは、遅延回路群２２２に供
給される。この遅延回路群２２２は、遅延回路群２０２
と同様な遅延時間を有する遅延回路を、同じ段数だけ縦
続接続したものである。そして、これらの各遅延回路か
ら出力される信号は、選択回路２２３に供給される。選
択回路２２３は、遅延回路群２２２の各遅延回路から出
力された信号のうち１つを、選択信号生成回路２０７に
よる選択信号ＣＴＬにしたがって選択して、該選択信号
を実際に液晶パネル１００に開始パルスＤＸとして供給
する。

【０１０２】一方、タイミング信号生成回路２０１によ
り生成されたＸクロック信号ｐＣＬＸは、遅延回路群２
１２に供給される。この遅延回路群２１２も、遅延回路
群２０２と同様な遅延時間を有する遅延回路を、同じ段
数だけ縦続接続したものであり。そして、これらの各遅
延回路から出力される信号は、選択回路２１３に供給さ
れる。選択回路２１３は、遅延回路群２１２の各遅延回
路から出力された信号のうち１つを、選択信号生成回路
２０７による選択信号ＣＴＬにしたがって選択して、該
選択信号を実際に液晶パネル１００にＸクロック信号Ｃ
ＬＸとして供給する。なお、ここでは反転Ｘクロック信
号ＣＬＸINVを位相調整するための構成については言及
していないが、クロック信号ＣＬＸを位相調整するため
の構成と同一である。

【０１０３】開始パルスｐＤＸおよびＸクロック信号ｐ
ＣＬＸは、タイミング信号生成回路２０１によって基準
クロック信号ＣＬＫに同期して生成され、この基準クロ
ック信号ＣＬＫは、上述したように外部からの画像信号
ＶＩＤに同期して生成されている。また、画像信号ＶＩ
Ｄ１〜ＶＩＤ６も上述したように画像信号ＶＩＤに同期
してシリアル−パラレル変換されている。このため、図
１９に示される構成では、開始パルスＤＸおよびＸクロ
ック信号ＣＬＸ（反転Ｘクロック信号ＣＬＸINV）は、
それぞれ画像信号ＶＩＤ１〜ＶＩＤ６に対して調整され
たイネーブルパルスＥｒと同じ量だけ位相調整されて、
実際に液晶パネル１００に供給されることになる。

【０１０４】Ｘクロック信号ＣＬＸ（反転Ｘクロック信
号ＣＬＸINV）は、データ線駆動回路１３０にあって
は、イネーブル信号が供給される信号線１３２６と同様
な信号線１３２２（１３２４）を介して供給されるため
に遅延が発生する。開始パルスＤＸも、シフトレジスタ
１３５０内における転送経路が同様な配線であることか
ら、遅延が発生する。ここで、図１９に示される構成で
は、開始パルスＤＸおよびＸクロック信号ＣＬＸ（反転
Ｘクロック信号ＣＬＸINV）は、それぞれイネーブルパ
ルスＥｒと同じ量だけ位相調整されて、実際に液晶パネ
ル１００に供給されるので、イネーブルパルスＥｒの位
相調整とあいまって画像信号ＶＩＤ１〜ＶＩＤ６に対し
てより正確にサンプリングすることができるサンプリン
グ信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｍを生成することが可
能となる。

【０１０５】＜開始パルスＤＸをモニタ信号の代用とす
る＞ここで、開始パルスＤＸについても位相調整する場
合、画像信号ＶＩＤ１〜ＶＩＤ６に対する位相差を検出
するための基準信号として、モニタ信号Ｍ１ではなく、
開始パルスＤＸそれ自体を用いる構成としても良い。詳
細には、この構成では、液晶パネル１００に供給される
開始パルスＤＸは、データ線駆動回路１３０においてシ
フトされるとともに、モニタ信号Ｍ１の替わりとして、
信号線１６７を介して図２０に示されるようなダミー回
路１２２に供給される。このダミー回路１２２は、ＡＮ
Ｄ回路１２６とＴＦＴ１２７とからなり、それぞれデー
タ線駆動回路１３０におけるＡＮＤ回路１３７９とサン
プリング回路１４０におけるサンプリングスイッチ１４
１と同一素子である。

【０１０６】このうち、ＡＮＤ回路１２６は、その入力
端の一方に供給される開始パルスＤＸと、その入力端の
他方には供給されるＨレベルの信号との論理積信号を、
ＴＦＴ１２７のゲートに供給する。ＴＦＴ１２７のドレ
インは電位ＧＮＤに接地される一方、そのソースは、抵
抗Ｒを介してＨレベルの供給線に接続されてプルアップ
されている。そして、ＴＦＴ１２７のソースに現れる信
号ＭＯＮが、タイミング制御回路２００にフィードされ
る。ここで、ある１水平走査期間の帰線期間において、
タイミング制御回路２００から出力される開始パルスＤ
Ｘが図２１に示されるように出力される場合を想定す
る。この開始パルスＤＸは、当該水平走査期間にサンプ
リングされる画像信号ＶＩＤ１〜ＶＩＤ６よりも前に供
給されるが、その画像信号に対して予め定められた時間
だけ先行して供給されるので、画像信号ＶＩＤ１〜ＶＩ
Ｄ６と同期して供給されるといえる。

【０１０７】信号線１６７およびダミー回路１２２を介
してフィードバックされる信号ＭＯＮは、タイミング制
御回路２００からの出力された直後の開始パルスＤＸに
対して遅延する。この遅延時間をΔＴ４であるとしたと
き、タイミング制御回路２００は、次の水平走査期間の
帰線期間において、先の水平走査期間の帰線期間におけ
る出力タイミングよりも、時間ΔＴ４だけ先行させたタ
イミングにて開始パルスＤＸを出力する。具体的には、
開始パルスＤＸの出力タイミングを調整するためには、
上述したように開始パルスｐＤＸを遅延回路群によって
遅延させたものを１つ選択して開始パルスＤＸとして出
力した後、その遅延時間だけ先行させたものを選択し直
して、開始パルスＤＸとして出力すれば良い。イネーブ
ルパルスＥｐおよびクロック信号ＣＬＸ（反転クロック
信号ＣＬＸINV）についても同様に、時間ΔＴ４だけ先
行するように選択し直す構成とすれば良い。なお、開始
パルスＤＸ、クロック信号ＣＬＸおよびイネーブルパル
スＥｐの各位相を、上述した実施形態のように、目標値
を基準として定められた範囲内で変化させるようにして
も良い。また、ある水平走査期間の帰線期間に出力され
た開始パルスＤＸのモニタ結果を、次の水平走査期間で
はなく、次々の水平走査期間の帰線期間に出力させる開
始パルスＤＸの位相調整に反映させても良い。

【０１０８】＜電気光学装置としての例＞上述した液晶
表示装置は、電気光学装置の一例である。電気光学装置
としては、液晶表示装置のほかに、電気光学物質とし
て、エレクトロルミネッセンス（ＥＬ）や、プラズマ、
蛍光などを用いて、その電気光学効果により表示を行う
装置が挙げられる。なお、電気光学物質としてＥＬを用
いる場合、素子基板１０１において、画素電極１１８、
発光（ＥＬ）層、共通電極が積層されるので、液晶表示
装置では必要であった対向基板１０２は不要となる。こ
のように、本発明は、上述した液晶表示装置と類似の構
成を有する電気光学装置のすべてに適用可能である。

【０１０９】＜電子機器＞次に、上述した液晶表示装置
を、電子機器に適用した場合の例について、いくつか説
明する。

【０１１０】＜プロジェクタ＞まず、この液晶表示装置
の液晶パネルをライトバルブとして用いたプロジェクタ
について説明する。図２２は、プロジェクタの構成例を
示す平面図である。この図に示されるように、プロジェ
クタ１１００内部には、ハロゲンランプ等の白色光源か
らなるランプユニット１１０２が設けられている。この
ランプユニット１１０２から射出された投射光は、ライ
トガイド１１０４内に配置された４枚のミラー１１０６
および２枚のダイクロイックミラー１１０８によってＲ
ＧＢの３原色に分離され、各原色に対応するライトバル
ブとしての液晶パネル１１１０Ｒ、１１１０Ｂおよび１
１１０Ｇに入射される。

【０１１１】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶パネル１００と同等
であり、画像信号処理回路（図示省略）から供給される
Ｒ、Ｇ、Ｂの原色信号でそれぞれ駆動される。そして、
これらの液晶パネルによって変調された光は、ダイクロ
イックプリズム１１１２に３方向から入射される。この
ダイクロイックプリズム１１１２においては、Ｒおよび
Ｂの光が９０度に屈折する一方、Ｇの光が直進する。し
たがって、各色の画像が合成される結果、投射レンズ１
１１４を介して、スクリーン等にカラー画像が投写され
ることとなる。なお、液晶パネル１１１０Ｒ、１１１０
Ｂおよび１１１０Ｇには、ダイクロイックミラー１１０
８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射す
るので、カラーフィルタを設ける必要はない。

【０１１２】＜モバイル型コンピュータ＞次に、この液
晶表示装置を、モバイル型のパーソナルコンピュータに
適用した例について説明する。図２３は、このパーソナ
ルコンピュータの構成を示す斜視図である。図におい
て、コンピュータ１２００は、キーボード１２０２を備
えた本体部１２０４と、液晶表示ユニット１２０６とか
ら構成されている。この液晶表示ユニット１２０６は、
先に述べた液晶パネル１００の背面にバックライトを付
加することにより構成されている。

【０１１３】＜携帯電話＞さらに、この液晶表示装置
を、携帯電話に適用した例について説明する。図２４
は、この携帯電話の構成を示す斜視図である。図におい
て、携帯電話１３０２は、複数の操作ボタン１３０２と
ともに、反射型の液晶パネル１００を備えるものであ
る。この反射型の液晶パネル１００にあっては、必要に
応じてその前面にフロントライトが設けられる。なお、
図２２、図２３および図２４を参照して説明した電子機
器の他にも、液晶テレビや、ビューファインダ型、モニ
タ直視型のビデオテープレコーダ、カーナビゲーション
装置、ページャ、電子手帳、電卓、ワードプロセッサ、
ワークステーション、テレビ電話、POS端末、タッチパ
ネルを備えた装置等などが挙げられる。そして、これら
の各種電子機器に適用可能なのは言うまでもない。

【０１１４】

【発明の効果】以上説明したように本発明によれば、画
像信号に対してイネーブルパルスの位相ズレや、ノイズ
が画像信号に重畳しても、適切にサンプリング信号を生
成して、表示品位の低下を防止することが可能となる。

【図面の簡単な説明】

【図１】 本発明の実施形態に係る液晶表示装置の全体
構成を示すブロック図である。

【図２】 同液晶表示装置における液晶パネルの構造を
示す斜視図である。

【図３】 同液晶パネルを一部破断した断面図である。

【図４】 同液晶表示装置におけるデータ線駆動回路の
構成を示す回路図である。

【図５】 同データ線駆動回路の動作を説明するためタ
イミングチャートである。

【図６】 同液晶表示装置におけるダミー回路の構成を
示すブロック図である。

【図７】 同ダミー回路の動作を説明するためタイミン
グチャートである。

【図８】 同液晶表示装置におけるタイミング制御回路
の構成を示すブロック図である。

【図９】 同タイミング制御回路における遅延回路の遅
延動作を説明するためのタイミングチャートである。

【図１０】 同タイミング制御回路におけるイネーブル
信号生成回路の構成を示すブロック図である。

【図１１】 同イネーブル信号生成回路の各部の波形を
示すタイミングチャートである。

【図１２】 同タイミング制御回路におけるイネーブル
パルスの位相調整動作を説明するためのタイミングチャ
ートある。

【図１３】 画像信号ＶＩＤ１〜ＶＩＤ６と位相調整さ
れたイネーブルパルスとの関係を示す図である。

【図１４】 第１応用例に係るタイミング制御回路の構
成を示すブロック図である。

【図１５】 第２応用例に係るタイミング制御回路の構
成を示すブロック図である。

【図１６】 第３応用例に係るタイミング制御回路の構
成を示すブロック図である。

【図１７】 第４応用例に係るタイミング制御回路にお
ける選択信号生成回路の構成を示すブロック図である。

【図１８】 同選択信号生成回路における加減算処理を
示す真理値表である。

【図１９】 第５応用例に係るタイミング制御回路の構
成を示すブロック図である。

【図２０】 第５応用例に係るダミー回路の構成を示す
ブロック図である。

【図２１】 第５応用例に係る開始パルスＤＸの位相調
整動作を説明するためのタイミングチャートである。

【図２２】 同液晶表示装置を適用した電子機器の一例
たるプロジェクタの構成を示す断面図である。

【図２３】 同液晶表示装置を適用した電子機器の一例
たるパーソナルコンピュータの構成を示す斜視図であ
る。

【図２４】 同液晶表示装置を適用した電子機器の一例
たる携帯電話の構成を示す斜視図である。

【符号の説明】

１００……液晶パネル １１２……走査線 １１４……データ線 １１６……ＴＦＴ（トランジスタ） １２０……ダミー回路 １３０……データ線駆動回路 １４０……サンプリング回路 １５０……走査線駆動回路 ２００……タイミング制御回路 ２０２……遅延回路群 ２０３……選択回路 ２０４……イネーブル信号生成回路 ２０５……カウンタ ２０６……比較回路 ２０７……選択信号生成回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６２３Ｖ ６４２ ６４２Ａ ６４２Ｐ ６７０ ６７０Ｄ ６８０ ６８０Ｇ // Ｇ０２Ｆ 1/133 ５５０ Ｇ０２Ｆ 1/133 ５５０ Ｆターム(参考） 2H093 NA06 NA41 NA43 NC09 NC11 NC16 NC23 NC41 ND10 ND20 ND34 ND37 ND40 ND43 ND52 ND60 5C006 AA16 AA22 AC11 AC27 AC28 AF06 AF13 AF25 AF42 AF43 AF46 AF50 AF52 AF53 AF54 AF59 AF62 AF67 AF72 AF73 AF78 BA19 BB16 BB27 BC03 BC13 BC20 BC23 BF04 BF06 BF07 BF11 BF14 BF22 BF24 BF26 BF27 BF28 BF29 BF34 BF38 EB05 EC09 EC11 FA12 FA16 FA19 FA22 FA37 FA41 5C080 AA10 BB05 CC03 DD05 DD08 DD20 DD22 DD25 EE29 FF11 GG12 JJ02 JJ03 JJ04 JJ05 JJ06 KK04 KK07 KK23 KK43

Claims (25)

【特許請求の範囲】
1. 【請求項１】 複数の走査線と複数のデータ線との各交
   差部に、トランジスタと画素電極とを有する電気光学パ
   ネルの駆動回路であって、 前記走査線を選択して、選択した走査線に対応するトラ
   ンジスタをオン状態にさせる信号を供給する走査線駆動
   回路と、 前記走査線が選択された期間に、前記データ線を選択す
   るためのシフトパルスを生成するとともに、前記シフト
   パルスのパルス幅を、それよりも狭いイネーブルパルス
   のパルス幅に制限してサンプリング信号として出力する
   データ線駆動回路と、 前記画像信号を前記サンプリング信号のパルス期間にて
   サンプリングして、１本以上のデータ線に供給するサン
   プリング回路と、 前記サンプリング回路および前記データ線駆動回路に隣
   接して設けられ、前記画像信号に同期して供給されたモ
   ニタ信号と前記イネーブルパルスに同期して供給された
   基準パルスとの位相差を示す位相差信号を出力するダミ
   ー回路と、 前記基準パルスの位相が前記モニタ信号の位相よりも遅
   れている旨を前記位相差信号が示す場合には、前記画像
   信号に対するイネーブルパルスの位相を進ませるよう
   に、一方、前記基準パルスの位相が前記モニタ信号の位
   相よりも進んでいる旨を示す場合には、前記画像信号に
   対するイネーブルパルスの位相を遅らせるように、前記
   イネーブルパルスの位相を調整するイネーブルパルス調
   整回路とを具備することを特徴とする電気光学パネルの
   駆動回路。
2. 【請求項２】 前記ダミー回路は、 前記サンプリング回路の一部および前記データ線駆動回
   路の一部と同一の素子を含むことを特徴とする請求項１
   に記載の電気光学パネルの駆動回路。
3. 【請求項３】 前記イネーブルパルス調整回路は、 目標値を基準として予め定められた範囲内で、イネーブ
   ルパルスの位相を遅らせること、および、進めることを
   交互に繰り返すことを特徴とする請求項１に記載の電気
   光学パネルの駆動回路。
4. 【請求項４】 前記走査線駆動回路と、前記データ線駆
   動回路と、前記サンプリング回路と、前記ダミー回路と
   を、同一基板に形成したことを特徴とする請求項１に記
   載の電気光学パネルの駆動回路。
5. 【請求項５】 電源投入から一定時間経過したこと、ま
   たは、電気光学パネルの温度変化が一定値以下となった
   ことを判別する判別回路を備え、前記イネーブルパルス
   調整回路は、 前記判別回路による判別結果が肯定的となるまで、前記
   イネーブルパルスの位相を調整する一方、前記判別回路
   による判別結果が肯定的になったとき、その肯定的な判
   別結果となる直前の位相に、前記イネーブルパルスの位
   相を固定することを特徴とする請求項１に記載の電気光
   学パネルの駆動回路。
6. 【請求項６】 前記イネーブルパルス調整回路は、 前記画像信号に同期する基準クロック信号を遅延させ
   て、遅延量が互いに異なる信号を複数出力する遅延回路
   群と、 前記遅延回路群から出力される複数信号のうち１つを選
   択するように指示する選択信号を、前記位相差信号で示
   される位相差に応じて生成する選択信号生成回路と、 前記遅延回路群から出力される複数信号のうち、前記選
   択信号で指示される信号の１つをイネーブルクロック信
   号として選択する選択回路と、 前記イネーブルクロック信号の一部を、前記イネーブル
   パルスとして生成するイネーブル信号生成回路とを含む
   ことを特徴とする請求項１に記載の電気光学パネルの駆
   動回路。
7. 【請求項７】 前記選択信号生成回路は、 前記位相差信号により示される位相差であって前記モニ
   タ信号に対する前記基準パルスの位相遅れと予め設定さ
   れた目標時間との比較結果にしたがって前記選択信号を
   生成することを特徴とする請求項６に記載の電気光学パ
   ネルの駆動回路。
8. 【請求項８】 前記選択信号生成回路は、１または複数
   の水平走査期間毎に、前記選択信号を生成することを特
   徴とする請求項６に記載の電気光学パネルの駆動回路。
9. 【請求項９】 前記位相差信号は、前記モニタ信号に対
   する前記基準パルスの遅延が大なるほどに、そのパルス
   幅が短くなるパルス信号であり、前記イネーブルパルス
   調整回路は、さらに、 前記位相差信号のパルス幅が予め定められた目標時間以
   上長いか否かを比較する比較回路を備え、 前記選択信号生成回路は、前記比較回路による比較結果
   にしたがって前記選択信号を生成することを特徴とする
   請求項６に記載の電気光学パネルの駆動回路。
10. 【請求項１０】 前記位相差信号は、 前記モニタ信号に対する前記基準パルスの遅延が大なる
    ほどに、そのパルス幅が短くなるパルス信号であり、 前記遅延回路群は、ある遅延量を有する遅延回路を複数
    個、縦続接続したものであり、 前記イネーブルパルス調整回路は、さらに、 前記位相差信号のパルス幅が予め定められた目標時間以
    上長いか否かを比較する比較回路を備え、 前記選択信号生成回路は、 前記比較回路による比較結果が肯定的である場合に、前
    記遅延回路群から出力される複数信号のうち、前記遅延
    量を１段大きくする信号の選択を指示する一方、 前記比較結果が否定的である場合に、前記遅延回路群か
    ら出力される複数信号のうち、前記遅延量を１段小さく
    する信号の選択を指示する選択信号を生成することを特
    徴とする請求項６に記載の電気光学パネルの駆動回路。
11. 【請求項１１】 前記イネーブルパルス調整回路は、さ
    らに、前記選択信号生成回路によって生成された選択信
    号に外乱を加える加算器を備え、 前記選択回路は、前記遅延回路群から出力される複数信
    号のうち、前記加算器によって外乱が加えられた選択信
    号で指示される信号を選択することを特徴とする請求項
    ６に記載の電気光学パネルの駆動回路。
12. 【請求項１２】 前記選択信号生成回路は、 前記位相差信号により示される位相差であって前記モニ
    タ信号に対する前記基準パルスの位相遅れが一定値以内
    になると、前記遅延回路群から出力される複数信号のう
    ち、前記位相遅れが大きくなるような信号の選択を指示
    する選択信号を生成することを特徴とする請求項６に記
    載の電気光学パネルの駆動回路。
13. 【請求項１３】 前記位相差信号は、 前記モニタ信号に対する前記基準パルスの遅延が大なる
    ほどに、そのパルス幅が短くなるパルス信号であり、 前記遅延回路群は、ある遅延量を有する遅延回路を複数
    個、縦続接続したものであり、 前記イネーブルパルス調整回路は、さらに、 前記位相差信号のパルス幅が予め定められた目標時間以
    上長いか否かを比較する比較回路を備え、 前記選択信号生成回路は、 前記比較回路による前回の比較結果と今回の比較結果が
    一致しているか不一致であるか検出する検出回路を備
    え、 前記検出回路の検出結果が一致の場合に、 今回の比較結果が肯定的であるとき、前記遅延回路群か
    ら出力される複数信号のうち、前記遅延量を１段大きく
    する信号の選択を指示し、今回の比較結果が否定的であ
    るとき、前記遅延量を１段小さくする信号の選択を指示
    する選択信号を生成する一方、 前記検出回路の検出結果が不一致の場合に、 今回の比較結果が肯定的であるとき、前記遅延回路群か
    ら出力される複数信号のうち、前記遅延量を複数段大き
    くする信号の選択を指示し、今回の比較結果が否定的で
    あるとき、前記遅延量を複数段小さくする信号の選択を
    指示する選択信号を生成することを特徴とする請求項６
    に記載の電気光学パネルの駆動回路。
14. 【請求項１４】 前記データ線駆動回路は、水平走査期
    間の帰線期間に供給される開始パルスを、シフト動作を
    規定するクロック信号にしたがってシフトすることによ
    って、前記シフトパルスを生成するものであり、さら
    に、 前記開始パルスの位相を、前記イネーブルパルス調整回
    路によってイネーブルパルスの位相が調整された方向に
    略同一量、調整する開始パルス調整回路と、 前記クロック信号の位相を、前記方向に略同一量、調整
    するクロック信号調整回路とを備えることを特徴とする
    請求項１に記載の電気光学パネルの駆動回路。
15. 【請求項１５】 前記開始パルスを前記基準パルスとし
    て用いることを特徴とする請求項１４に記載の電気光学
    パネルの駆動回路。
16. 【請求項１６】 ある水平走査帰線期間に供給された開
    始パルスと前記モニタ信号との位相差を示す位相差信号
    が前記ダミー回路によって出力された場合に、 前記開始パルス調整回路は、当該位相差信号に基づく前
    記開始パルスの位相調整を、当該水平走査期間より後の
    水平走査期間にて実行することを特徴とする請求項１５
    に記載の電気光学パネルの駆動回路。
17. 【請求項１７】 電気光学パネルとタイミング制御回路
    とを備えた電気光学装置であって、 前記電気光学パネルは、 複数の走査線と複数のデータ線との各交差部に設けられ
    たトランジスタと、 前記トランジスタに対応して設けられた画素電極と、 前記走査線を選択して、選択した走査線に対応するトラ
    ンジスタをオン状態にさせる信号を供給する走査線駆動
    回路と、 前記データ線を選択するためのシフトパルスを生成する
    とともに、前記シフトパルスのパルス幅を、それよりも
    狭いイネーブルパルスのパルス幅に制限してサンプリン
    グ信号として出力するデータ線駆動回路と、 前記走査線が選択された期間において、前記画像信号を
    前記サンプリング信号のパルス期間にてサンプリングし
    て、一のデータ線に供給するサンプリング回路と、 前記サンプリング回路および前記データ線駆動回路に隣
    接して設けられ、前記画像信号に同期して供給されたモ
    ニタ信号と前記イネーブルパルスに同期して供給された
    基準パルスとの位相差を示す位相差信号を出力するダミ
    ー回路と含み、前記タイミング制御回路は、 前記基準パルスの位相が前記モニタ信号の位相よりも遅
    れている旨を前記位相差信号が示す場合には、前記画像
    信号に対するイネーブルパルスの位相を進ませるよう
    に、一方、前記基準パルスの位相が前記モニタ信号の位
    相よりも進んでいる旨を示す場合には、前記画像信号に
    対するイネーブルパルスの位相を遅らせるように、前記
    イネーブルパルスの位相を調整するイネーブルパルス調
    整回路を含むことを特徴とする電気光学装置。
18. 【請求項１８】 前記電気光学パネルにおいて、 前記データ線は、ｎ（ｎは２以上の整数）本数毎にまと
    められてブロック化され、 前記画像信号は、ｎ系統に分配されてそれぞれｎ本の画
    像信号線に並列に供給され、 前記サンプリング回路は、１つのサンプリング信号によ
    ってｎ本の画像信号線に並列に供給された画像信号の各
    系統をサンプリングし、ｎ本のデータ線の各々に１対１
    に供給することを特徴とする請求項１７に記載の電気光
    学装置。
19. 【請求項１９】 請求項１７に記載の電気光学装置を備
    えて、画像を表示することを特徴とする電子機器。
20. 【請求項２０】 複数の走査線と複数のデータ線との各
    交差部に、トランジスタと画素電極とを有する電気光学
    パネルの駆動方法であって、 前記走査線を選択して、選択した走査線に対応するトラ
    ンジスタをオン状態にさせる信号を供給し、 前記走査線が選択された期間に、前記データ線を選択す
    るためのシフトパルスを生成するとともに、前記シフト
    パルスのパルス幅を、それよりも狭い供給されるイネー
    ブルパルスのパルス幅に制限してサンプリング信号とし
    て出力し、 前記画像信号を前記サンプリング信号のパルス期間にて
    サンプリングして、１本以上のデータ線に供給し、 前記画像信号に同期して供給されたモニタ信号と前記イ
    ネーブルパルスに同期して供給された基準パルスとの位
    相差を示す位相差信号を出力し、 前記基準パルスの位相が前記モニタ信号の位相よりも遅
    れている旨を前記位相差信号が示す場合には、前記画像
    信号に対するイネーブルパルスの位相を進ませるよう
    に、一方、前記基準パルスの位相が前記モニタ信号の位
    相よりも進んでいる旨を示す場合には、前記画像信号に
    対するイネーブルパルスの位相を遅らせるように、前記
    イネーブルパルスの位相を調整することを特徴とする電
    気光学パネルの駆動方法。
21. 【請求項２１】 前記画像信号に同期する基準クロック
    信号を遅延させて、 遅延量の異なる信号を複数出力する一方、 これらの複数信号のうち１つを選択するように指示する
    選択信号を、前記位相差信号で示される位相差に応じて
    生成し、 出力される複数信号のうち、前記選択信号で指示される
    信号をイネーブルクロック信号として選択し、 前記イネーブルクロック信号の一部を、前記イネーブル
    パルスとして生成することによって、 前記イネーブルパルスを調整することを特徴とする請求
    項２０に記載の電気光学パネルの駆動方法。
22. 【請求項２２】 前記位相差信号は、 前記モニタ信号に対する前記基準パルスの遅延が大なる
    ほどに、そのパルス幅が短くなるパルス信号であり、 前記位相差信号のパルス幅が予め定められた目標時間以
    上長いか否かを比較し、 前記比較回路による比較結果が肯定的である場合に、前
    記遅延回路群から出力される複数信号のうち、前記遅延
    量を１段大きくする信号の選択を指示する一方、 前記比較結果が否定的である場合に、前記遅延回路群か
    ら出力される複数信号のうち、前記遅延量を１段小さく
    する信号の選択を指示する選択信号を生成することを特
    徴とする請求項２１に記載の電気光学パネルの駆動方
    法。
23. 【請求項２３】 生成された選択信号に外乱を加え、 前記遅延回路群から出力される複数信号のうち、前記外
    乱が加えられた選択信号で指示される信号を選択するこ
    とによって、 前記イネーブルパルスを調整することを特徴とする請求
    項２１に記載の電気光学パネルの駆動方法。
24. 【請求項２４】 前記位相差信号により示される位相差
    であって前記モニタ信号に対する前記基準パルスの位相
    遅れが一定値以内になると、前記遅延回路群から出力さ
    れる複数信号のうち、前記位相遅れが大きくなるような
    信号の選択を指示する選択信号を生成することを特徴と
    する請求項２１に記載の電気光学パネルの駆動方法。
25. 【請求項２５】 前記位相差信号は、 前記モニタ信号に対する前記基準パルスの遅延が大なる
    ほどに、そのパルス幅が短くなるパルス信号であり、 前記位相差信号のパルス幅が予め定められた目標時間以
    上長いか否かを比較し、 前回の比較結果と今回の比較結果が一致しているか不一
    致であるか検出し、この検出結果が一致の場合に、 今回の比較結果が肯定的であるとき、出力される複数信
    号のうち、前記遅延量を１段大きくする信号の選択を指
    示し、今回の比較結果が否定的であるとき、前記遅延量
    を１段小さくする信号の選択を指示する選択信号を生成
    する一方、 前記検出結果が不一致の場合に、 今回の比較結果が肯定的であるとき、出力される複数信
    号のうち、前記遅延量を複数段大きくする信号の選択を
    指示し、今回の比較結果が否定的であるとき、前記遅延
    量を複数段小さくする信号の選択を指示する選択信号を
    生成することを特徴とする請求項２１に記載の電気光学
    パネルの駆動方法。