JP2000111947A - 液晶表示パネル、液晶表示装置の温度補償方法、液晶表示装置、および電子機器 - Google Patents

Abstract

(57)【要約】 【課題】 液晶表示装置において、高精度の温度補償を
行う。 【解決手段】 液晶表示パネル１０の表示エリアＡの外
にはダミー走査線Yj+1とモニタ線MLが設けられている。
液晶駆動電圧調整回路１４０はモニタ線MLと接続されて
おり、液晶層の電圧を検出する。検出された電圧は所定
期間積分される。これにより、平均電圧が算出される
と、これを基準電圧と比較して、誤差信号を生成する。
そして、誤差信号に基づいて、チャージ電圧V0Cを制御
するためのチャージ電圧制御信号CTLcを生成するととも
に、ディスチャージ電圧V0Dを制御するためのディスチ
ャージ電圧制御信号CTLdを生成し、これを電源回路１３
０にフェードバックする。電源回路１３０はチャージ電
圧V0Cとディスチャージ電圧V0Dのレベルを調整し、これ
を走査信号駆動回路１００に供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、液晶の温
度特性を高精度に補償することが可能な液晶表示装置、
特に、２端子型非線形素子を用いて液晶画素を駆動する
アクティブマトリクス駆動方式の液晶表示パネル、液晶
表示装置の温度補償方法、液晶表示装置、およびその液
晶表示装置を用いた電子機器に関する。

【０００２】

【従来の技術】一般に、アクティブ・マトリクス方式の
液晶表示装置は、主に、マトリクス状に配列された画素
電極の各々にスイッチング素子が設けられた素子アレイ
基板と、カラーフィルタなどが形成された対向基板と、
両基板の間に充填された液晶とから構成される。そし
て、画素電極と対向基板とその間に充填された液晶とに
より液晶層が構成される。

【０００３】このような構成において、スイッチング素
子にオン（選択状態）の信号電圧を印加すると、当該ス
イッチング素子が導通状態となる。このため、当該スイ
ッチング素子に接続された液晶層に所定の電荷が蓄積さ
れる。そして、電荷蓄積後、オフ（非選択状態）の信号
電圧を印加してスイッチング素子をオフ状態としても、
液晶層の抵抗が十分に高ければ、当該液晶層における電
荷の蓄積が維持される。このように、各スイッチング素
子を駆動して、蓄積させる電荷の量を制御すると、画素
毎に液晶の配向状態が変化して、所定の情報を表示する
ことが可能となる。この際、各画素毎の液晶層にオン状
態となる信号電圧を印加して電荷を蓄積させるのは、一
部の期間で良いため、各走査線を時分割に選択すること
により、走査線およびデータ線を複数の画素について共
通化したマルチプレックス駆動が可能となっている。

【０００４】なお、スイッチング素子としては、主に、
薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）な
どの３端子型ＴＦＴ素子と、薄膜ダイオード（ＴＦＤ：
ThinFilm Diode）などの２端子型非線形素子とに大別さ
れるが、後者の２端子型非線形素子の方が、配線の交差
部分がないために配線間の短絡不良が原理的に発生しな
い点、および、成膜工程およびフォトリソグラフィ工程
を短縮できる点において有利である。

【０００５】ところで、ＴＦＤ素子を用いたアクティブ
液晶パネルの温度係数は、駆動電圧に換算して約１２０
ｍＶ／度であるのが通常である。このため、従来の液晶
表示装置においては、ダイオードやサーミスタといった
感温素子を用いて温度を検出し、検出温度に応じて駆動
電圧を調整していた。これにより、周囲温度が変化して
も、液晶に印加される正電圧と負電圧のバランスをと
り、直流電圧の印加を防止するとともに、最大コントラ
ストが得られるようにしていた。

【０００６】

【発明が解決しようとする課題】しかしながら、従来の
液晶表示装置では、温度検出回路を構成する感温素子等
の各部品のバラツキが大きく、正確に温度を検出するこ
とができなかった。一方、バラツキを無くすために部品
を選別すると、液晶表示装置のコストが上昇するといっ
た問題があった。また、感温素子は液晶表示装置の内部
基板に配置されるので、液晶パネルと感温素子との間に
は温度差がある。このため、温度検出回路として高精度
のものを用いたとしても、液晶パネルの温度を正確に検
出できないといった問題があった。特に、液晶表示装置
の電源を入れてから、装置全体の温度が平衡状態に達す
るまでの期間は、液晶パネルと感温素子との温度差が大
きいといった問題がある。

【０００７】このため、正確な温度補償が難しく、最大
コントラストを得ることができなかったり、直流電圧が
液晶に印加され表示特性が劣化するといった問題があっ
た。

【０００８】本発明は、このような事情に鑑みてなされ
たものであり、その目的とするとことは、液晶層に印加
される電圧を直接検出することにより、温度特性を補償
することが可能な液晶表示パネル、液晶表示装置の温度
補償方法、液晶表示装置、および、その液晶表示装置を
用いた電子機器を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示パネルは、複数のデータ線と、複
数の走査線と、ダミー走査線と、前記データ線と前記走
査線の間、及び前記データ線と前記ダミー走査線の間に
夫々電気的直列接続されたスイッチング素子及び液晶層
とを有する液晶表示パネルであって、前記ダミー走査線
に電気的に接続された前記スイッチング素子と前記液晶
層の直列接続点に接続されるとともに当該前記スイッチ
ング素子と前記液晶層の直列接続点から前記液晶層の電
位をモニタするモニタ線とを備えることを特徴とする。

【００１０】この液晶表示パネルによれば、モニタ線を
介して液晶層に印加される電圧を直接検出することがで
きるから、環境の温度が変化しても検出電圧に基づい
て、液晶層に印加する電圧を調整することが可能とな
る。

【００１１】また、ダミー走査線とデータ線との間に設
けるスイッチング素子および液晶層は、各１個であって
もよい。この場合には、液晶層の電圧を検出するための
構成部分の面積を小さくすることができる。

【００１２】また、本発明の液晶表示パネルは、前記ダ
ミー走査線は、複数のスイッチング素子を介して複数の
画素電極に接続されており、前記モニタ線は当該複数の
画素電極に接続されていることを特徴とする。

【００１３】この場合には、複数の画素電極に接続され
る各液晶層の電圧が、モニタ線によって平均化され検出
されることになる。したがって、検出精度を高めること
ができる。

【００１４】またモニタ線は、複数の画素電極を一帯と
して形成された共通画素電極に接続されていてもよく、
さらにモニタ線は、画素電極、或いは共通画素電極を延
在形成したものであってもよい。

【００１５】この場合は、隣り合う複数の画素電極同士
を互いに電気的接続させて一帯として連結され、モニタ
線と各画素電極との接続個所が少なくなるので製造が容
易になる。また、モニタ線を画素電極と共通（兼用）さ
せて延在形成させたものであるので、モニタ線の形成の
ために新たに製造工程を追加すること無く、液晶表示パ
ネルの既存の製造工程をそのまま利用して形成すること
ができる。

【００１６】ここで、モニタ線は、一本の走査線に接続
される複数のスイッチング素子に各々付加される容量の
総容量と前記モニタ線に接続される複数のスイッチング
素子に各々付加される容量の総容量とが略等しくなるよ
うに、前記モニタ線を構成する共通画素電極の幅を設定
してもよい。例えば、モニタ線やダミー走査線をブラッ
クマトリックスで覆い表示画面に表れないようにする場
合にあっては、ブラックマトリックスとダミー走査線、
あるいは、ブラックマトリックスとモニタ線との間に浮
遊容量が発生するが、通常の走査線とダミー走査線の容
量を等価にできるので、電気的特性を揃えることが可能
となる。

【００１７】また、本発明の液晶表示パネルを用いた液
晶表示装置の温度補償方法は、前記ダミー走査線の選択
期間において、予め定められたデータ信号をデータ線に
供給するステップと、前記ダミー走査線の非選択期間に
おける前記モニタ線の平均電圧を検出するステップと、
前記平均電圧を予め定められた基準電圧と比較するステ
ップと、前記平均電圧と前記基準電圧との比較結果に基
づいて、前記液晶層に印加する実効電圧を調整するステ
ップとを備えることを特徴とする。

【００１８】この温度補償方法を用いれば、液晶層に印
加される電圧をモニタ線を介して直接検出し、これに基
づいて液晶層に印加する実効電圧を調整するから、温度
検出回路を用いることなく温度補償を行う。これによ
り、温度検出回路の素子のバラツキによる誤差が原理的
になくなり、正確な温度補償を行うことが可能となる。

【００１９】また、本発明の液晶表示装置の温度補償方
法は、平均電圧と前記基準電圧との比較結果に基づい
て、前記液晶層に印加する実効電圧を調整するステップ
は、前記走査線および前記ダミー走査線の選択期間にお
ける走査信号の選択電圧を調整することを特徴とする。

【００２０】これによれば、走査線およびダミー走査線
の選択期間における走査信号の選択電圧が調整されるこ
とになるから、調整結果が通常の走査線およびダミー走
査線に接続される各液晶層に反映されることになる。し
たがって、フィードバック制御を行うことができ、環境
温度が変化しても最大コントラストを維持できるよう
に、高精度の温度補償を行うことが可能となる。

【００２１】また、本発明による液晶表示装置は、液晶
表示パネルと、前記ダミー走査線の選択期間において、
予め定められたデータ信号をデータ線に供給するデータ
信号駆動手段と、前記ダミー走査線の非選択期間におけ
る前記モニタ線の平均電圧を検出する平均電圧検出手段
と、前記平均電圧検出手段によって検出された平均電圧
を予め定められた基準電圧と比較する比較手段と、前記
比較手段の比較結果に基づいて、前記液晶層に印加する
実効電圧を調整する調整手段とを備えることを特徴とす
る。

【００２２】この発明によれば、温度検出回路を用いる
ことなく温度補償を行うことができるので、温度検出回
路の素子のバラツキによる誤差が原理的になくなり、正
確な温度補償を行うことが可能となる。

【００２３】この場合、調整手段は、走査信号の選択電
圧を調整するものであってもよいし、データ信号の選択
電圧を調整するものであってもよく、要は、液晶層に印
加される実効電圧を調整できるのであれば、その手段を
問わない。

【００２４】また、本発明の液晶表示装置は、液晶表示
パネルと、前記ダミー走査線の選択期間において予め定
められたデータ信号をデータ線に供給するとともに、他
の期間においては画像信号に応じたデータ信号をデータ
線に供給するデータ信号駆動手段と、前記液晶層に電荷
を前記データ信号に応じて蓄積させる充電モードと前記
液晶層に過充電された電荷を前記データ信号に応じて放
電させる放電モードとに分けて、前記走査線および前記
ダミー走査線に走査信号を供給する走査信号駆動手段
と、前記モニタ線の電圧をモニタ電圧として検出する電
圧検出手段と、前記ダミー走査線の充電モードにおける
選択期間終了から放電モードにおける選択期間開始まで
の期間における前記モニタ電圧の平均値を第１電圧とし
て生成する第１電圧生成手段と、前記ダミー走査線の放
電モードにおける選択期間終了から充電モードにおける
選択期間開始までの期間における前記モニタ電圧の平均
値を第２電圧として生成する第２電圧生成手段と、前記
第１電圧を予め定められた第１基準電圧と比較する第１
比較手段と、前記第２電圧を予め定められた第２基準電
圧と比較する第２比較手段と、前記第１比較手段の比較
結果に基づいて、前記走査線およびダミー走査線の充電
モードの選択期間における走査信号の第１選択電圧を調
整する第１調整手段と、前記第２比較手段の比較結果に
基づいて、前記走査線およびダミー走査線の放電モード
の選択期間における走査信号の第２選択電圧を調整する
第２調整手段とを備えることを特徴とする。

【００２５】これによれば、液晶表示パネルを充電モー
ドと放電モードで駆動する場合にも、正確な温度補償を
行うことができ、特に、液晶層に直流電圧が印加される
のを防ぐことができる。

【００２６】次に、本発明の液晶表示装置において、前
記スイッチング素子は、２端子型非線形素子であること
を特徴としている。２端子型非線形素子を用いると、配
線の交差部分がないために配線間の短絡不良が原理的に
発生しない点、および、成膜工程およびフォトリソグラ
フィ工程を短縮できる点において有利となる。このよう
な２端子型非線形素子としては、第１導電体−絶縁体−
第２導電体からなるＴＦＤ素子が望ましい。

【００２７】さらに、本発明の電子機器にあっては、上
記のいずれかに記載の発明の液晶表示装置を備えたこと
を特徴としている。このような液晶表示装置を適用した
電子機器としては、例えば、カーナビゲーションシステ
ム、携帯情報端末機器、その他各種の電子機器が考えら
れる。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００２９】＜１．ＴＦＤ素子＞まず、本実施形態にか
かる液晶表示装置のうち、各液晶画素を駆動するスイッ
チング素子の構成について、ＴＦＤ素子を例にとって簡
単に説明する。

【００３０】図１（ａ）は、ＴＦＤ素子を適用した液晶
パネル基板における１画素分のレイアウトを示す平面図
であり、図１（ｂ）は、そのＴＦＤ素子の構造を図１
（ａ）におけるＡ−Ａ線に沿って示す断面図である。

【００３１】これらの図に示すように、ＴＦＤ素子２０
は、基板３０上に形成された絶縁膜３１を下地として、
その上面に形成されたものであり、絶縁膜３１の側から
順番に第１金属膜２２、絶縁体たる酸化膜２４、およ
び、第２金属膜２６から構成されて、金属−絶縁体−金
属のサンドイッチ構造を採る。そして、かかる構造によ
りＴＦＤ素子２０は、正負双方向のダイオードスイッチ
ング特性を有することになる。

【００３２】また、ＴＦＤ素子２０を構成する第１金属
膜２２は、そのまま一方の端子として走査線１２となる
一方、第２金属膜２６は、他方の端子として画素電極３
４に接続される。尚、走査線１２に代えてＴＦＤ素子２
０を構成する第１金属膜２２を、そのまま一方の端子と
してデータ線としても良い。

【００３３】基板３０は、絶縁性および透明性を有する
ものであり、例えば、ガラス、プラスチックなどから構
成される。ここで、絶縁膜３１が設けられる理由は、第
２金属膜２６の堆積後における熱処理により、第１金属
膜２２が下地から剥離しないようにするため、および、
第１金属膜２２に不純物が拡散しないようにするためで
ある。したがって、これが問題とならない場合には、絶
縁膜３１は省略可能である。

【００３４】さて、第１金属膜２２は、導電性の金属薄
膜であり、例えば、タンタル単体あるいはタンタル合金
からなる。若しくは、タンタル単体又はタンタル合金を
主成分として、これに例えば、タングステン、クロム、
モリブデン、レニウム、イットリウム、ランタン、ディ
スプロリウムなどの周期率表で第６、第７又は第８族に
属する元素を添加しても良い。この場合、添加する元素
としては、タングステンが好ましく、その含有割合は、
例えば０．１〜６原子％が好ましい。酸化膜２４は、例
えば、第１金属膜２２の表面を、化成液中により陽極酸
化することによって形成される絶縁膜である。第２金属
膜２６は、導電性の金属薄膜であり、例えば、クロム単
体あるいはクロム合金からなる。

【００３５】また、画素電極３４は、透過型の液晶表示
パネルに利用する場合にはＩＴＯ（Indium Tin Oxide)
などの透明導電膜から構成され、反射型の液晶表示パネ
ルに適用する場合にはアルミニウムや銀などの反射率の
大きな金属膜から構成される。

【００３６】＜１−１：ＴＦＤ素子における他の例＞次
に、ＴＦＤ素子における他の例について説明する。

【００３７】＜１−１−１：第２金属膜と画素電極との
共通化＞図１（ａ）および（ｂ）に示したＴＦＤ素子２
０にあっては、第２金属膜２６および画素電極３４を異
なる金属膜により構成したが、図２の断面図に示すよう
に、第２金属膜および画素電極を、同一のＩＴＯ膜等か
らなる透明導電膜３６から構成しても良い。このような
構成を有するＴＦＤ素子２０は、第２金属膜２６および
画素電極３４を同一の工程により形成できる利点があ
る。なお、図２において図１と同様の構成要素には同一
参照符号を付し、その説明を省略するものとする。

【００３８】＜１−１−２：バック・トゥ・バック構造
＞次に、ＴＦＤ素子の他の例として、バック・トゥ・バ
ック（back-to-back）構造のＴＦＤ素子について説明す
る。図３（ａ）は、このＴＦＤ素子を適用した液晶パネ
ル基板における１画素分のレイアウトを示す平面図であ
り、図３（ｂ）は、そのＴＦＤ素子の構造をＢ−Ｂ線に
沿って示す断面図である。

【００３９】バック・トゥ・バック構造とは、非線形特
性を正負双方向にわたって対称化するため、２つのダイ
オードを逆向きに直列接続した構造をいう。このため、
ＴＦＤ素子４０は、同図に示すように、第１のＴＦＤ素
子４０ａと第２のＴＦＤ４０ｂとが極性を互いに反対に
して直列接続した構造となっている。具体的には、基板
３０と、この表面に形成された絶縁膜３１と、第１金属
膜４２と、この表面に陽極酸化によって形成された酸化
膜４４と、この表面に形成されて相互に離間した第２金
属膜４６ａ、４６ｂとから構成されている。

【００４０】そして、第１のＴＦＤ素子４０ａにおける
第２金属膜４６ａはそのまま走査線４８となる一方、第
２のＴＦＤ素子４０ｂにおける第２金属膜４６ｂは画素
電極４５に接続されている。なお、酸化膜４４は、図１
（ｂ）に示したＴＦＤ素子２０における酸化膜２４に比
べて膜厚が小さく設定され、例えば、約半分程度に形成
される。また、第１金属膜４２や、酸化膜４４、第２金
属膜４６ａ、４６ｂなどの各構成要素の具体的な構成な
どは、前述したＴＦＤ素子２０と同様であるので、その
説明を省略することとする。

【００４１】なお、このほかに、ＺｎＯ（酸化亜鉛）バ
リスタ、ＭＳＩ(Metal Semi-Insulator)駆動素子、ＲＤ
(Ring Diode)などの２つのダイオードを逆向きに並列接
続したリング状素子によっても非線形特性の対称性を確
保することが可能である。

【００４２】＜２．液晶表示装置＞次に、上述したＴＦ
Ｄ素子２０を適用した本発明の実施形態にかかる液晶表
示装置の構成及び動作について説明する。図４は、本実
施形態にかかる液晶表示装置の要部概略構成を示すブロ
ック図である。

【００４３】同図に示すように、液晶表示パネル１０で
は、ｉ本のデータ線X1〜Xiとｊ＋１本の走査線Y1〜Yj+1
との各交点において画素領域１６が形成されており、各
画素領域１６は、液晶表示要素（液晶層）１８とＴＦＤ
素子２０とが直列に接続された構成となっている。同図
における走査線Y1〜Yjの１本は、図１（ａ）における走
査線１２と同一である。

【００４４】ここで、走査線Yj+1は、温度補償用のダミ
ー走査線として機能するものであり、他の走査線Y1〜Yj
と同一の電気的特性を有するように形成されている。ま
た、ダミー走査線Yj+1とデータ線X1〜Xiの間にはＴＦＤ
素子２０と液晶層１８が直列接続され、ＴＦＤ素子２０
と液晶層１８との各接続点はそれぞれモニタ線MLに接続
されている。モニタ線MLは、液晶表示パネルの端部まで
引き出されてパターン配線されている。したがって、モ
ニタ線MLから、直接、或いは配線基板（図示せず）や電
子部品（図示せず）を介して液晶層１８に印加される電
圧を取り出し、液晶表示パネル１０外部の液晶駆動電圧
調整回路１４０において直接検出することができる。ま
た、ダミー走査線Yj+1とモニタ線MLとは、環境温度の変
化に伴って変動する液晶表示パネル１０の特性変化を検
知するためのみに用いられ、画像表示には寄与しない。
このため、ダミー走査線Yj+1とモニタ線MLとは、表示エ
リアＡの外に形成される。

【００４５】各走査線Y1〜Yj+1は走査信号駆動回路１０
０によって、また、各データ線X1〜Xiはデータ信号駆動
回路１１０によって、それぞれ駆動される。さらに、走
査信号駆動回路１００およびデータ信号駆動回路１１０
は、駆動制御回路１２０によって制御される。

【００４６】なお、図４では、ＴＦＤ素子２０が走査線
の側に接続され、液晶層１８がデータ線の側に接続され
ているが、これとは逆に、ＴＦＤ素子２０をデータ線の
側に、液晶層１８を走査線の側に設ける構成でもよい。

【００４７】さて、電源回路１３０は、電源電圧Vccを
変換して、液晶表示装置に用いられる電圧V0C,V0D,V1,V
4,V5や、駆動制御回路１２０に用いられる電圧などを生
成して出力するものである。また、液晶駆動電圧調整回
路１４０は、電源回路１３０に対してチャージ電圧V0C
のレベルを制御するチャージ電圧制御信号CTLcと、ディ
スチャージ電圧V0Dのレベルを制御するディスチャージ
電圧制御信号CTLdを供給して、液晶表示の温度特性を補
正するとともに、チャージ電圧V0Cとディスチャージ電
圧V0Dのバランスを調整するものである。

【００４８】以下、液晶表示パネル１０、データ信号駆
動回路１１０、駆動制御回路１２０、電源回路１３０、
および液晶駆動電圧調整回路１４０の詳細について順番
に説明する。

【００４９】＜３．液晶表示パネル＞まず、液晶表示パ
ネル１０の詳細について説明する。図５は、その一例を
摸式的に示す部分破断斜視図である。

【００５０】この図に示すように、液晶表示パネル１０
は、素子アレイ基板３０と、これに対向配置される対向
基板３２とを備えている。対向基板３２は、例えば、ガ
ラス基板からなる。

【００５１】素子アレイ基板３０において、画素電極３
４は、それぞれマトリクス状に複数配列する。ここで、
同一行に配列する画素電極３４は、行方向に短冊状に延
在する走査線Y1〜Yj+1の１本に、ＴＦＤ素子２０を介し
て接続されている。

【００５２】一方、対向基板３２において、ｉ本のデー
タ線X1〜Xiは、それぞれ走査線Y1〜Yj+1の延在方向と直
交する列方向へ短冊状に延在して、かつ、素子アレイ基
板３０の画素電極３４と交差するように形成されてい
る。

【００５３】さて、このように構成された素子アレイ基
板３０と対向基板３２とは、基板周辺に沿って塗布され
るシール剤と、適切に散布されたスペーサとによって、
一定のギャップ（間隙）を保っており、この閉空間に例
えば、ＴＮ（Twisted Nematic）型の液晶が封入され
て、これにより、図４における液晶層１８が形成されて
いる。

【００５４】ほかに、対向基板３２には、液晶表示パネ
ル１０の用途に応じて、例えば、ストライプ状モザイク
状や、トライアングル状等に配列されたカラーフィルタ
が設けられ、さらに、例えば、クロムやニッケルなどの
金属材料や、カーボンやチタンなどをフォトレジストに
分散した樹脂ブラックなどのブラックマトリクスが設け
られる。

【００５５】また、液晶表示パネル１０の対応基板３２
には、有効表示領域Ａの最外周に見切りと呼ばれる１ｍ
ｍ以上の幅を持つ遮光枠が設けられている。見切りは、
カラーフィルタのブラックマトリックス、液晶表示パネ
ル１０の電極を構成する金属（ＴＦＤ素子を用いる場合
は、素子側のクロム）の一方または両方によって構成さ
れる。また、見切りは、一般的にシール領域の内側に形
成されるが、平面的にシール領域と部分的（縦辺または
横辺）に重なる場合もある。さらに縦辺と横辺の双方が
重なる場合もあり得る。

【００５６】ここで、上述したダミー走査線Yj+1および
モニタ線MLと見切りとの関係を説明する。図６（ａ）は
両者の関係の一例を模式的に示す平面図であり、同図
（ｂ）は他の例を示す平面図である。この場合、点線で
囲まれた部分が見切りに該当する。図６（ａ）に示すも
のは、見切りの中にダミー走査線Yj+1とモニタ線MLとを
設けている。見切りは、上述したように遮光枠として機
能するので、ダミー走査線Yj+1とモニタ線MLとは、有効
表示領域Ａの中に位置しない。このため、ダミー走査線
Yj+1に沿って形成される画素によって表示画面の品質が
損なわれることがない。一方、図６（ｂ）に示すもの
は、見切りの外にダミー走査線Yj+1とモニタ線MLとを設
けている。見切りは、有効表示領域Ａの最外周に設けら
れるので、見切りの中に設けた場合と同様に、ダミー走
査線Yj+1が表示画面の品質を損なうことがない。

【００５７】また、素子アレイ基板３０および対向基板
３２の対向面には、例えばポリイミド薄膜などの有機薄
膜からなり、それぞれ所定の方向にラビング処理された
配向膜などが設けられる一方、その各背面には配向方向
に応じた偏光板がそれぞれ設けられる（いずれも図示省
略）。

【００５８】ただし、液晶表示パネル１０においては、
液晶を高分子中に微小粒として分散させた高分子分散型
液晶を用いれば、前述の配向膜、偏光板等が不要となる
ため、光利用効率が高まり、このため液晶表示パネル１
０の高輝度化や低消費電力化などの点において有利であ
る。さらに、液晶表示パネル１０を反射型とする場合、
画素電極３４をアルミニウムなどの反射率の高い金属膜
から構成し、電圧無印加状態で液晶分子がほぼ垂直配向
されるＳＨ（スーパーホメオトロピック）型液晶などを
用いても良い。

【００５９】さてここで、ダミー走査線Yj+1およびモニ
タ線MLの構造について詳細に説明する。液晶表示パネル
１０の端部の構造は、ドライバＩＣを液晶表示パネル１
０に直付けするＣＯＧ(chip on glass)方式と、ＴＣＰ
(tape carrier package)タイプのドライバＩＣを搭載す
るＴＡＢ(tape automated bonding)方式とで異なる。図
７は、ＣＯＧ方式を採用した液晶表示パネル１０の平面
図である。この図に示すようにＣＯＧ方式においては、
素子アレイ基板３０上に走査信号駆動回路１００を構成
するＹドライバ１００ａ,１００ｂが設けられるととも
に、モニタ線ＭＬが素子アレイ基板３０の端部Ｅまで引
き回されている。また、対向基板３２上にはデータ信号
駆動回路１１０を構成するＸドライバ１１０ａが設けら
れている。そして、各Ｙドライバ１００ａ,１００ｂと
Ｘドライバ１１０ａとは、ＦＰＣ基板を介して他の回路
と接続されている。

【００６０】一方、図８はＴＡＢ方式を採用した液晶表
示パネル１０の平面図である。この図に示すようにＴＡ
Ｂ方式においては、素子アレイ基板３０の端部まで走査
線Y1〜Yj+1が引き回され、モニタ線MLが端部Ｅまで引き
回されている。また、データ線X1〜Xiが対向基板３２の
端部まで引き回されている。そして、Ｙドライバ１００
ａ,１００ｂおよびＸドライバ１１０ａは、ＦＰＣ基板
上に設けられている。このようにモニタ線MLは基板の端
部Ｅまで引き回されており、そこから電圧を検出するこ
とが可能である。

【００６１】次に、ダミー走査線Yj+1およびモニタ線ML
の立体的な構造についてモニタ線の形成方法で場合を分
かち説明する。

【００６２】まず、第１の態様は、画素電極３４をモニ
タ線MLとしてそのまま引き回して延在形成したものであ
る。図９は、第１の態様に係るモニタ線MLとダミー走査
線Yj+1を摸式的に示す部分破断斜視図である。なお、モ
ニタ線MLは素子アレイ基板３０の端部まで引き回され、
そこから電圧の検出ができるようになっている。図に示
すように、モニタ線MLは、各画素に対応する画素電極３
４を各々接続して、一体とされた共通画素電極として構
成されており、ダミー走査線Yj+1に沿って行方向に短冊
状に延在している。すなわち、共通画素電極は図５に示
す斜線部分Ｚを画素電極３４と同一の材料で埋めた構成
となっている。

【００６３】ところで、上述したようにダミー走査線Yj
+1とモニタ線MLに対応する画素領域には、ブラックマト
リックスが施されるので、このブラックマトリックスと
モニタ線MLの間、およびブラックマトリックスとダミー
走査線Yj+1との間には、浮遊容量が発生する。このた
め、ダミー走査線Yj+1に対応する画素領域を、画面表示
に用いられる走査線Y1〜Yjに対応する画素領域と同じよ
うに形成したとしても、電気的特性は一致しない。そこ
で、この例にあっては、両者の電気的特性が一致するよ
うにモニタ線MLの幅Ｗを設定している。具体的には、走
査線Ym(Y1≦Ym≦Yj)にスイッチング素子及び画素電極を
介して接続される各液晶層１８の総容量と、ダミー走査
線Yj+1にスイッチング素子及び画素電極を介して接続さ
れる各液晶層１８の総容量、即ち前記モニタ線MLに接続
される各液晶層１８の総容量とが等しくなるように、共
通画素電極の幅Ｗを設定している。

【００６４】次に、第２の態様は、モニタ線MLを第２金
属膜２６の形成工程と同時に同金属（クロム単体あるい
はクロム合金）で形成したものである。図１０は第２の
態様に係るモニタ線MLとダミー走査線Yj+1を摸式的に示
す部分破断斜視図である。なお、モニタ線MLは、第１の
態様と同様に、素子アレイ基板３０の端部まで引き回さ
れ、そこから電圧の検出ができるようになっている。図
に示すように、この例のモニタ線MLは、画素電極３４の
下側で少なくとも一部が重なるように形成されている。
したがって、モニタ線MLを介して一体とされた共通画素
電極の電圧を検出することができる。また、モニタ線ML
が接続される共通画素電極の幅Ｗは、走査線Ymにスイッ
チング素子及び画素電極を介して接続される各液晶層１
８の総容量と、ダミー走査線Yj+1にスイッチング素子及
び画素電極を介して接続される各液晶層１８の総容量、
即ち前記モニタ線MLに接続される各液晶層１８の総容量
とが等しくなるように、設定されている。

【００６５】次に、第３の態様は、モニタ線MLを走査線
Y1〜Yjおよびダミー走査線Yj+1（第１金属膜２２）と同
時に同金属で形成するものである。このように第１〜第
３の態様にあっては、液晶表示パネル１０を製造する工
程に新たな工程を追加することなくモニタ線MLを形成す
ることができる。

【００６６】次に、第４の態様は、画素電極３４を形成
した後にモニタ線MLを形成したものである。図１１は第
４の態様に係るモニタ線MLとダミー走査線Yj+1を摸式的
に示す部分破断斜視図である。なお、モニタ線MLは、第
１の態様と同様に、素子アレイ基板３０の端部まで引き
回され、そこから電圧の検出ができるようになってい
る。図に示すように、この例のモニタ線MLは、画素電極
３４の上側で少なくとも一部が重なるように形成されて
いる。したがって、モニタ線MLを介して一体とされた共
通画素電極の電圧を検出することができる。また、モニ
タ線MLが接続される共通画素電極の幅Ｗは、走査線Ymに
スイッチング素子及び画素電極を介して接続される各液
晶層１８の総容量と、ダミー走査線Yj+1にスイッチング
素子及び画素電極を介して接続される各液晶層１８の総
容量、即ち前記モニタ線MLに接続される各液晶層１８の
総容量とが等しくなるように、設定されている。

【００６７】＜４．走査信号駆動回路＞次に、液晶表示
パネル１０に走査信号を供給する走査信号駆動回路１０
０の詳細について説明する。

【００６８】図１２に示すように、走査信号駆動回路１
００は、主に、クロック・コントロール回路１０１、シ
フトレジスタ１０３、ラッチ１０４、デコーダ１０５、
レベル・シフタ１０６およびＬＣＤドライバ１０７から
構成される。

【００６９】このうち、クロック・コントロール回路１
０１は、駆動制御回路１２０から出力される走査側クロ
ック信号YCLKに基づいて、図１３に示すようなデータシ
フト用のシフトクロックYSCLを生成して、シフトレジス
タ１０３に供給するものである。

【００７０】シフトレジスタ１０３は、走査線Y1〜Yj+1
の本数に対応して、ｊ＋１ビットの並列出力を有するシ
フトレジスタを、入力データD0、D1、D2の各々に対応し
て３列独立して設けた構成となっている。このため、シ
フトレジスタ１０３から各走査線Y1〜Yj+1毎に３ビット
ずつの出力が行われる。ここで、入力データD0、D1、D2
は、各走査線Y1〜Yj+1の電圧を選択するためのデータで
あり、駆動制御回路１２０からシリアルデータとして出
力されたものである。また、シフトクロックYSCLは、シ
フトレジスタ１０３を構成する各シフトレジスタに供給
されて、これらの各シフトレジスタが、図１３に示すよ
うに、シフトクロックYSCLの立ち上がりタイミングと立
ち下がりタイミングとにおいてそれぞれデータを取り込
むとともに、取り込んだデータを順次シフトするように
なっている。

【００７１】次に、ラッチ１０４は、ｊ＋１ビット分の
データを取り込むラッチを３列並列に備えるものであ
り、シフトレジスタ１０３による３列×ｊビットの並列
出力データを、ラッチストローブ信号LSの立ち上がりの
タイミングにおいて、３列×ｊビット分のラッチにその
まま取り込むように構成されている。ここで、ラッチス
トローブ信号LSは、駆動制御回路１２０から供給される
信号であって、シフトレジスタ１０３を構成する各シフ
トレジスタがｊビット分のデータを取り込んだ後の所定
のタイミングにおいて立ち上がる信号である。

【００７２】したがって、ラッチ１０４からは、ラッチ
ストロープ信号LSの立ち上がりタイミングにおいて、駆
動制御回路１２０から出力されたシリアルデータD0、D
1、D2が、各走査線Y1〜Yj+1毎に、３ビットのパラレル
データに変換されて出力されることになる。

【００７３】次に、デコーダ１０５は、ラッチ１０４か
ら供給される３ビットのパラレルデータをデコードし
て、選択信号の電圧としてV0C,V0D,V1,V4,V7のいずれか
を選択するための信号に変換するものである。また、レ
ベル・シフタ１０６は、デコーダ１０５によりデコード
された信号を順次シフトするものである。

【００７４】ＬＣＤドライバ１０７は、図４における電
源回路１３０から供給される５種類の電圧V0C,V0D,V1,V
4,V5のいずれかを、レベル・シフタ１０７によってシフ
トされた信号にしたがって、各走査Y1〜Yj+1毎に選択接
続して出力するものである。これにより、各走査線Y1〜
Yj+1には、５種類の電圧V0C,V0D,V1,V4,V5のいずれかが
走査信号として供給されることとなる。

【００７５】ここで、ラッチ１０４から出力される３ビ
ットのパラレルデータD0、D1、D2の値の組み合わせと選
択信号の電圧V0C,V0D,V1,V4,V5との対応関係が図１４に
示される関係にある場合、第１に、３ビットのパラレル
データをデコーダ１０５により電圧電圧V0C,V0D,V1,V4,
V5のいずれかを選択する信号にデコードし、第２に、レ
ベル・シフタ１０６を介してシフトすることにより、Ｌ
ＣＤドライバ１０７から、走査信号として図１５に示す
ような大小関係を有する電圧を、各走査線Y1〜Yj+1毎に
順次出力することが可能になる。

【００７６】例えば、走査線Y1に対応するラッチ１０４
の出力を、データD0、D1、D2に対応させてDL10、DL11、
DL12と表し、同様に、走査線Y2に対応するラッチ１０４
の出力を、データD0、D1、D2に対応させてDL20、DL21、
DL22と表す場合にあって、図１６に示すように、（DL1
0、DL11、DL12）および（DL20、DL21、DL22）の値が、
ラッチストローブ信号LSの立ち上がりタイミングt1にお
いて、それぞれ（0、0、0）および（0、0、1）であった
とすると、期間T1において、走査線Y1の電圧はV1とな
り、走査線Y2の電圧はV4となる。

【００７７】また、同様に、（DL10、DL11、DL12）およ
び（DL20、DL21、DL22）の値が、ラッチストローブ信号
LSの立ち上がりタイミングt2において、それぞれ（1、
1、1）および（0、0、1）であったとすると、期間T2に
おいて、走査線Y1の電圧はV0Cとなり、走査線Y2の電圧
はV4のままとなる。

【００７８】このような走査信号駆動回路１００によ
り、走査信号を充電モードと放電モードとの２つのモー
ドで分けて駆動することが可能となる。

【００７９】＜５．データ信号駆動回路＞次に、液晶表
示パネル１０にデータ信号を供給するデータ信号駆動回
路１１０の詳細について説明する。

【００８０】図１７に示すように、データ信号駆動回路
１１０は、主に、シフトレジスタ１１１、ラッチ１１
２、階調制御部１１３および出力回路１１４から構成さ
れる。

【００８１】このうち、シフトレジスタ１１１は、クロ
ック信号XCLKに同期するラッチ信号であって、かつ、各
データ信号出力端子X1〜Xiに対応するラッチ信号を、順
次シフトして出力するものである。

【００８２】ラッチ１１２は、各データ信号出力端子X1
〜Xiに対応するｉビットのラッチ領域を備えるものであ
る。各ラッチ領域は、データ線の順番でｎビット毎に供
給されるｎビットのパラレル階調データGD0〜GDnを、シ
フトレジスタ１１１によるラッチ信号でそれぞれラッチ
して、水平同期信号に同期するラッチパルス信号LPの立
ち上がりのタイミングで出力する。

【００８３】ここで、階調データGD0〜GDn、クロック信
号XCLKおよびラッチパルス信号LPは、それぞれ駆動制御
回路１２０によって互いに関連付けられて供給されるの
で、ラッチ１１２の各ラッチ領域は、パラレルで供給さ
れる階調データのうち、それぞれ対応するデータ線への
階調データGD0〜GDnを取り込んで、ラッチパルス信号LP
の立ち上がりのタイミングで各データ線に対応して出力
するようになっている。

【００８４】階調制御部１１３は、各データ線に対応す
る各階調データをＲＥＳ信号、ＧＣＰ信号に基づき、パ
ルス幅変調データに変換して、出力回路１１４に供給す
るものである。

【００８５】出力回路１１４は、階調制御部１１３によ
り出力された信号をパネル駆動のための適正電圧レベル
に変換し出力するものである。

【００８６】したがって、各データ信号出力端子X1〜Xi
からは、それぞれ階調に応じてパルス幅変調されたデー
タ信号が出力されることになる。

【００８７】ここで、ラッチ１１２からの階調データ
は、水平同期信号に同期するラッチパルス信号LPの立ち
上がりタイミングで行われるため、出力回路１１４によ
りデータ信号は、１水平走査期間毎にデータ線に出力さ
れることになる。

【００８８】ただし、上述したように、ダミー走査線Yj
+1の選択期間にあっては、予め定められた階調データGD
0〜GDnが駆動制御回路１２０から供給されるようになっ
ている。この場合、階調データGD0〜GDnの指示する階調
値は、全て同一の固定値であってもよいし（例えば５０
％階調）、異なる値であってもよい。要は、その平均値
が予め定められた基準値であればよい。階調値として異
なる値を設定する場合には、例えば、０％階調から１０
０％階調が均等の割合で含まれるように設定してもよ
い。この場合には、各階調に対する応答を平均して検知
できるので、より精度の高い温度補償を行うことができ
る。

【００８９】＜６．電源回路＞次に、電源回路１３０
は、走査信号やデータ信号を生成するための電圧V0C,V0
D,V1,V4,V5を生成し、上述した走査信号駆動回路１００
に電圧V0C,V0D,V1,V4,V5をデータ信号駆動回路１１０に
電圧V1,V4を供給する。なお、電圧V4は、グランドレベ
ルとして供給している。ここで、チャージ電圧V0Cのレ
ベルはチャージ電圧制御信号CTLcに基づいて、ディスチ
ャージ電圧V0Dのレベルはディスチャージ電圧制御信号C
TLdに基づいて調整される。なお、電圧V4のレベルは、
グランドレベルとして供給している。

【００９０】＜７．駆動制御回路＞次に、駆動制御回路
１２０の詳細について説明する。

【００９１】図１８に示すように、駆動制御回路１２０
は、主に、基本タイミング作成部１２１、ドライバコン
トロール部１２２、データ出力部１２３、Ａ／Ｄ変換部
１２４、選択部１２５および基準データメモリ１２６か
ら構成される。

【００９２】このうち、基本タイミング作成部１２１
は、コンポジット信号等から分離された垂直同期信号や
水平同期信号などの同期信号に基づいて、各回路に供給
するクロック信号およびタイミング信号を生成し、ドラ
イバコントロール部１２２、データ出力部１２３、Ａ／
Ｄ変換部１２４、選択部１２５に供給する。

【００９３】Ａ／Ｄ変換部１２４は、コンポジット信号
等から分離されたアナログ信号たる画像信号をデジタル
データに変換して、選択部１２５の一方の入力に供給す
る。選択部１２５の他方の入力には基準データメモリ１
２６から、基準データが供給されるようになっている。
ここで、基準データは予め定められた階調を指示するデ
ジタルデータである。選択部１２５は基本タイミング作
成部１２１から供給されるタイミング信号に従って、ダ
ミー走査線Yj+1の選択期間にあっては基準データを、他
の期間にあってはＡ／Ｄ変換部１２４からのデジタルデ
ータを選択出力する。なお、ダミー走査線Yj+1の表示階
調に０％階調から１００％階調が均等の割合で含まれる
ように設定する場合にあっては、基準データメモリ１２
６に各階調に対応するデータを格納しておき、クロック
信号に従ってこれを読み出すようにすればよい。一方、
ダミー走査線Yj+1の表示階調に固定値を用いる場合に
は、常に固定値に対応する基準データを基準データメモ
リ１２６から出力するようにすればよい。

【００９４】データ出力部１２３は、選択部１２５によ
って選択されたデジタルデータを階調データGD0〜GDnに
変換するとともに、基本タイミング作成部１２１による
クロック信号に基づいて、所定のタイミングでパラレル
データとして、データ信号駆動回路１１０に供給する。

【００９５】また、コントロール部１２２は、上述した
クロック信号YCLK、ラッチストローブ信号LSおよびデー
タD0,D1,D2を走査信号駆動回路１００に供給する一方、
クロック信号XCLKおよびラッチパルス信号LPをデータ信
号駆動回路１１０に供給する。さらに、タイミング信号
P1,P2を液晶駆動電圧調整回路１４０に供給する。

【００９６】これらの各信号は、基本タイミング作成部
１２１のクロック信号およびタイミング信号に基づいて
生成され、さらに、基本タイミング作成部１２１は、垂
直同期信号や水平同期信号などの同期信号に基づいて、
クロック信号およびタイミング信号を生成するので、走
査信号駆動回路１００から出力される走査信号およびデ
ータ信号駆動回路１１０から出力されるデータ信号につ
いても、水平同期信号および垂直同期信号に同期したも
のとなる。

【００９７】＜７−１：駆動動作＞さて、このように走
査信号駆動回路１００、データ信号駆動回路１１０およ
び駆動制御回路１２０により、液晶表示装置において通
常の表示を行う場合の動作を図１９（ａ）〜（ｄ）を参
照して説明する。

【００９８】図１９（ａ）は、あるデータ線Xn（X1≦Xn
≦Xi）を介するデータ信号の一例を示すタイミングチャ
ートである。図に示すように、データ信号は、１水平走
査期間Ｈの後半の１／２の期間において供給される。

【００９９】同図（ｂ）は、ある走査線Ym（Y1≦Ym＜Y
j）を介する走査信号を示すタイミングチャートであ
り、同図（ｃ）は、次の走査線Ym+1を介する走査信号を
示すタイミングチャートである。これらの図に示すよう
に、走査信号は、１水平走査期間Ｈ毎に充電モード波形
と放電モード波形とを交互に出力するように設定されて
おり、一つの走査線についても、１垂直走査期間ＴＶ毎
に充電モード波形と放電モード波形とを交互に出力する
ように設定されている。

【０１００】そして、同図（ｄ）は、データ線Xnと走査
線Ym+1との交点に位置する画素領域１６に印加される電
圧、すなわち、ＴＦＤ素子２０と液晶層１８との両端に
印加される電圧を示すタイミングチャートである。ここ
で、当該液晶層１８に印加される電圧VLCを斜線で示
す。

【０１０１】この例では、放電モードでの過充電期間Tp
reにおいて、（V5-V4）の電圧が印加されることによ
り、ＴＦＤ素子２０がオン状態となり、当該液晶層１８
は過充電される。

【０１０２】次に、放電期間Tdcにおいて、（V0D-V4）
の電圧が印加されると、当該データ信号により放電量が
抑えられるため、当該液晶層１８の充電状態は維持され
る。したがって、ノーマリーホワイトモードの場合には
黒が表示され、ノーマリーブラックモードの場合には白
が表示されることになる。

【０１０３】さらに、１垂直走査期間ＴＶ後、充電モー
ドでの充電期間Tcにおいて、（V0C-V1）の電圧が印加さ
れると、ＴＦＤ素子２０がオン状態となり、当該液晶層
１８はデータ信号に応じて充電される。このため、ノー
マリーホワイトモードの場合には継続的に黒が表示さ
れ、ノーマリーブラックモードの場合には継続的に白が
表示されることになる。

【０１０４】反対に、放電モードの放電期間Tdcにおい
て、（V0D-V4)の電圧が印加されると、過充電期間Tpre
において液晶層１８に充電された電荷は、多数放電す
る。このため、ノーマリーホワイトモードの場合には白
が表示され、ノーマリブラックモードの場合には黒が表
示されることになる。

【０１０５】このように、充電モードにおいて、チャー
ジ電圧V0Cを供給することで液晶層１８をデータ信号に
応じて充電する一方、放電モードにおいて、チャージ電
圧V0Cとは逆極性のプリチャージ電圧V5を供給すること
で液晶層１８をデータ信号にかかわりなく過充電し、そ
の後、プリチャージ電圧V5とは逆極性のディスチャージ
電圧V0Dを供給するとともに、液晶層１８の放電量をデ
ータ信号で制御することで、当該液晶画素の表示状態を
制御することが可能となる。この場合、各水平走査期間
（1H）において、データ線Xnに供給されるデータ信号
は、常に、ハイレベル(V4)期間とローレベル(V1)期間と
が等しくなるように設定されており、その位相が画像信
号のレベルに応じて制御されるようになっている。

【０１０６】＜８．液晶駆動電圧調整回路＞次に、液晶
駆動電圧調整回路１４０の詳細について、図面を参照し
つつ説明する。

【０１０７】図２０に示すように液晶駆動電圧調整回路
１４０は、充電モードおよび放電モードの所定期間にお
いて、モニタ線MLのモニタ電圧Vmを各々積分して充電モ
ード平均電圧Vcと放電モード平均電圧Vdを各々生成する
積分回路１４１、充電モード平均電圧Vcと放電モード平
均電圧Vdとを各基準電圧Vref1,Vref2と各々比較して、
充電モード誤差信号Scと放電モード誤差信号Sdとを各々
生成する比較回路１４２、充電モード誤差信号Scに基づ
いて、チャージ電圧V0Cのレベルを制御するチャージ電
圧制御信号CTLcを生成するV0C制御信号生成回路１４
３、放電モード誤差信号Sdに基づいてディスチャージ電
圧V0Dのレベルを制御するディスチャージ電圧制御信号C
TLdを生成するV0D制御信号生成回路１４４から構成され
ている。

【０１０８】まず、積分回路１４１において、オペアン
プ1411,1413,1415はボルテージフォロアを構成してい
る。このうち、オペアンプ1411の正入力端子はモニタ線
MLに接続されている。一般に、ボルテージフォロアの入
力インピーダンスは非常に高いので、オペアンプ1411は
モニタ線MLの電圧を検出する電圧検出手段として作用す
る。

【０１０９】次に、スイッチSW1,SW2は、制御入力端子
の電圧がハイレベルでオン状態となりローレベルでオフ
状態となるように構成されており、制御パルスP1がスイ
ッチSW1に、制御パルスP2がスイッチSW2に各々供給され
るようになっている。また、スイッチSW1の後段には、
オペアンプ1413およびローパスフィルタ1416から構成さ
れる第１積分器が設けられており、一方、スイッチSW2
の後段にはオペアンプ1415およびローパスフィルタ1417
から構成される第２積分器が設けられている。したがっ
て、第１積分器は制御パルスP1がハイレベルの期間中に
おけるモニタ電圧Vmの平均値を算出し、一方、第２積分
器は制御パルスP1がハイレベルの期間中におけるモニタ
電圧Vmの平均値を算出する。これらの平均値は、充電モ
ード平均電圧Vcおよび放電モード平均電圧Vdとして出力
される。

【０１１０】ここで、積分回路１４１の動作を図２１を
参照しつつ説明する。

【０１１１】図２１（ａ）は、ダミー走査線Yj+1に供給
される走査信号を示したものである。また、同図（ｂ）
は、あるデータ線Xn（X1≦Xn≦Xi）を介するデータ信号
の一例を示したものである。この例では、ダミー走査線
Yj+1のチャージ選択期間ＴAおよびディスチャージ選択
期間ＴBにおいて、データ線Xnのデータ信号は５０％階
調を指示する階調データに基づいて生成されるものとす
る。このため、図に示すように、走査信号がチャージ電
圧V0Cあるいはディスチャージ電圧V0Dとなる期間に対し
て、データ信号が電圧V4となる期間は、各々の期間で１
／２となっている。また、ダミー走査線Yj+1の各選択期
間ＴA,ＴBにおいて、他のデータ線に係るデータ信号
は、同図（ｂ）に示すデータ信号と同様に、５０％階調
を指示する階調データに基づいて生成されるものとす
る。

【０１１２】なお、チャージ選択期間ＴAが終了してか
らディスチャージ選択期間ＴBが開始するまでの期間Ｔ
a、ディスチャージ選択期間ＴB終了してからチャージ選
択期間ＴAが開始するまでの期間Ｔbにおいて、データ線
Xnに供給されるデータ信号の波形は、画像信号のレベル
に応じたものとなるが、そのデューティ比は５０％とな
っている。

【０１１３】次に、同図（ｃ）は、ダミー走査線Yj+1と
データ線Xnとの交点に位置する画素領域１６に印加され
る電圧、すなわち、ＴＦＤ素子２０と液晶層１８との両
端に印加される電圧の合成波形を示すタイミングチャー
トであり、また、この図に示す合成波形は、データ信号
の電圧を基準にして、走査信号からデータ信号を差し引
いたものである。この場合、期間Ｔaおよび期間Ｔbにお
いて、合成波形のデューティ比は、データ信号と同様
に、５０％となっている。また、同図に示す斜線部は液
晶層１８に印加される電圧VLCである。

【０１１４】期間Ｔa,Ｔbにおいては、ＴＦＤ素子２０
がオフ状態となるので液晶層１８の両端に印加される電
圧VLCは変化せず、また、ダミー走査線Yj+1を介して電
荷のやり取りが行われることはない。したがって、各液
晶層１８の容量をＣで表せば、期間Ｔa,Ｔbにおけるモ
ニタ線MLに接続される各画素１６の電気的な等価回路は
図２２（ａ）で表すことができる。ここで、期間Ｔa,Ｔ
b中のある１水平走査期間に着目すると、各データ線X1,
X2…Xiに印加されるデータ信号波形は、当該１水平走査
期間に選択される走査線に対応する画素領域に表示すべ
き絵柄に応じて異なるものとなるが、各データ信号の信
号電圧がV4となる期間と信号電圧がV1となる期間とは等
しくなる。このことは、期間Ｔa,Ｔb中の他の１水平走
査期間についても同様である。したがって、モニタ線ML
に接続される各液晶層１８の総容量をｉ・Ｃで表せば、
期間Ｔa,Ｔbにおいてモニタ線MLに接続される各画素領
域１６の電気的な等価回路は図２２（ｂ）で表すことが
できる。すなわち、容量ｉ・Ｃのデータ線側に給電され
る電圧は、データ信号の平均電圧値である(V1+V4)／2と
なる。

【０１１５】したがって、グランド電位（電圧V1）を基
準とするモニタ線MLの電圧をVmとすれば、モニタ電圧Vm
は、図２１（ｄ）に示すものとなる。すなわち、(V1+V
4)／2を中心として、期間Ｔaにおいては正方向、期間Ｔ
bにおいては負方向に振れるものとなる。ここで、期間
Ｔaにおけるモニタ電圧Vｍの平均電圧（チャージ平均電
圧Vc）は、ダミー走査線Yj+1のチャージ選択期間ＴAが
終了時点において液晶層１８に蓄積される電荷量に応じ
て定まり、一方、期間Ｔbにおける電圧Vｍの平均電圧
（ディスチャージ平均電圧Vd）は、ダミー走査線Yj+1の
ディスチャージ選択期間ＴBが終了時点において液晶層
１８に蓄積される電荷量に応じて定まる。

【０１１６】ところで、ＴＦＤ素子２０のオン抵抗など
の液晶表示パネル特性は温度に応じて変化する。したが
って、温度が変化すると、チャージ選択期間ＴAにおい
て液晶層１８に蓄積される電荷量、およびディスチャー
ジ選択期間ＴBにおいて液晶層１８から放電される電荷
量が変化する。一般にＴＦＤ素子２０には、温度が上昇
すると、オン抵抗が減少する傾向がある。このため、環
境温度が上昇すると、チャージ選択期間ＴAにおいては
液晶層１８へ充電される電荷量が増加し、ディスチャー
ジ選択期間ＴBにおいては液晶層１８から放電される電
荷量が増加する。したがって、温度上昇に拘わらずチャ
ージ電圧V0Cのレベルとディスチャージ電圧V0Dのレベル
が常に一定であるとすれば、図２１（ｃ）に示す電圧VL
Cは、矢印Ｔupの方向に変化するため、液晶層１８に直
流電圧が印加されることになる。

【０１１７】ここで、チャージ平均電圧Vcは、ダミー走
査線Yj+1のチャージ選択期間ＴAが終了する時点におい
て液晶層１８に蓄積さる電荷量に応じて定まるものであ
り、ディスチャージ平均電圧Vdは、ダミー走査線Yj+1の
チャージ選択期間ＴBが終了する時点において液晶層１
８に蓄積さる電荷量に応じて定まるものであるから、こ
れらの電圧を検出することによってある環境温度におけ
る液晶層１８の印加電圧を等価的に検出することができ
る。

【０１１８】そこで、本実施形態にあっては、図２１
（ｅ）に示すように期間Ｔaでハイレベルとなり他の期
間でローレベルとなる制御パルスP1を第１積分器のスイ
ッチSW1に供給し、図２１（ｆ）に示すように期間Ｔbで
ハイレベルとなり他の期間でローレベルとなる制御パル
スP2を第２積分器のスイッチSW2に供給している。これ
により、第１積分器は期間Ｔaにおけるモニタ電圧Vmの
平均値をチャージ平均電圧Vcとして算出し、一方、第２
積分器は期間Ｔbにおけるモニタ電圧Vmの平均値をディ
スチャージ平均電圧Vdとして算出する。

【０１１９】こうして生成された充電モード平均電圧Vc
と放電モード平均電圧Vdとが、図２０に示す比較回路１
４２を構成するオペアンプ1421,1422とに供給される
と、基準電圧Vref1,Vref2と各々比較され、オペアンプ1
421の出力信号が充電モード誤差信号Scとして出力さ
れ、オペアンプ1422の出力信号が放電モード誤差信号Sd
として出力される。ここで、Vref1とVref2とは、以下の
式で与えられる。

【０１２０】Vref1＝（V1＋V4）／２＋ΔＶ Vref2＝（V1＋V4）／２−ΔＶ 但し、ΔＶは、最大コントラストが得られるようにダミ
ー走査線Yj+1の選択期間において表示すべき階調データ
に応じて予め設定されている。この例にあっては、当該
選択期間のデータ信号は、５０％階調を指示する階調デ
ータに基づいて生成されるので、ΔＶは５０％階調のデ
ータ信号が供給された場合、最大コントラストを得るこ
とができるように設定されている。

【０１２１】V0C制御信号生成回路１４３は充電モード
誤差信号Scが「０」となるようにチャージ電圧制御信号
CTLcを生成し、V0D制御信号生成回路１４４は放電モー
ド誤差信号Sdが「０」となるようにディスチャージ電圧
制御信号CTLdを生成し、これを電源回路１３０にフィー
ドバックしている。

【０１２２】したがって、本実施形態によれば、液晶表
示パネル１０に設けたモニタ線MLの電圧Vmを直接検出し
てフィードバック制御を行うことができる。この結果、
温度検出のための特別な回路を用いなくとも、液晶表示
パネル１０の温度特性を補償することが可能となる。

【０１２３】また、検出の対象が、液晶表示パネル１０
に液晶層１８の電圧そのものであるため、感温素子を用
いて制御する場合のように、液晶表示パネル１０と感温
素子の温度差により、正確な温度補償ができないといっ
たことが原理的なくなる。

【０１２４】さらに、チャージ平均電圧Vcとディスチャ
ージ平均電圧Vdとのバランスがとれるように制御したの
で、液晶層に直流電圧が印加されることがなくなるとと
もに、最大コントラストを常に維持することが可能とな
る。

【０１２５】＜９．電子機器：その１＞次に、上述した
液晶表示装置を電子機器に用いた例のいくつかについて
説明する。

【０１２６】まず、この液晶表示装置をライトバルブと
して用いたビデオプロジェクタについて説明する。図２
３は、ビデオプロジェクタの構成例を示す平面図であ
る。

【０１２７】この図に示すように、ビデオプロジェクタ
１１００内部には、ハロゲンランプ等の白色光源からな
るランプユニット１１０２が設けられている。このラン
プユニット１１０２から射出された投射光は、ライトガ
イド１１０４内に配置された複数のミラー１１０６、１
１０６、……および２枚のダイクロイックミラー１１０
８によってＲＧＢの３原色に分離され、各原色に対応す
るライトバルブとしての液晶パネル１１１０Ｒ、１１１
０Ｂおよび１１１０Ｇに入射される。

【０１２８】液晶パネル１１１０Ｒ、１１１０Ｂおよび
１１１０Ｇの構成は、上述した液晶表示パネル１０であ
り、図示しない回路から供給されるＲ、Ｇ、Ｂの原色信
号でそれぞれ駆動される。さて、これらの液晶パネルに
よって変調された光は、ダイクロイックプリズム１１１
２に３方向から入射される。このダイクロイックプリズ
ム１１１２においては、ＲおよびＢの光が９０度に屈折
する一方、Ｇの光が直進する。したがって、各色の画像
が合成される結果、投射レンズ１１１４を介して、スク
リーン等にカラー画像が投写されることとなる。

【０１２９】なお、液晶パネル１１１０Ｒ、１１１０Ｂ
および１１１０Ｇには、ダイクロイックミラー１１０８
によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射する
ので、対向基板３２にカラーフィルタを設ける必要はな
い。

【０１３０】＜１０．電子機器：その２＞さらに、液晶
表示装置をパーソナルコンピュータに適用した例につい
て説明する。図２４は、このパーソナルコンピュータの
構成を示す正面図である。図において、パーソナルコン
ピュータ１２００は、キーボード１２０２を備えた本体
部１２０４と、液晶ディスプレイ１２０６とから構成さ
れている。この液晶ディスプレイ１２０６は、先に述べ
た液晶表示パネル１０にカラーフィルタとバックライト
とを付加することにより構成される。

【０１３１】＜１１．電子機器：その３＞次に、液晶表
示パネルをページャに適用した例について説明する。図
２５は、このページャの構造を示す分解斜視図である。
この図に示すように、ページャ１３００は、金属フレー
ム１３０２において、液晶表示パネル１０を、バックラ
イト１３０６ａを含むライトガイド１３０６、回路基板
１３０８、第１、第２のシールド板１３１０、１３１２
とともに収容する構成となっている。そして、液晶表示
パネル１０と回路基板１０との導通は、対向基板３２に
対しては２つの弾性導電体１３１４、１３１６によっ
て、素子アレイ基板３０に対してはフィルムテープ１３
１８によって、それぞれ図られている。

【０１３２】なお、図２３〜図２５を参照して説明した
電子機器の他にも、液晶テレビや、ビューファインダ
型、モニタ直視型のビデオテープレコーダ、カーナビゲ
ーション装置、電子手帳、電卓、ワードプロセッサ、ワ
ークステーション、携帯電話、テレビ電話、POS端末、
タッチパネルを備えた装置等などが電子機器の例として
挙げられる。そして、これらの各種電子機器に適用可能
なのは言うまでもない。

【０１３３】＜１２．変形例＞本発明は、上述した実施
形態に限定されるものではなく、以下に述べる各種の変
形が可能である。

【０１３４】（１）上述した実施形態にあっては、モニ
タ線MLの一例として、図９〜図１１に示すように共通画
素電極を備えたものを説明したが、図２６あるいは図２
７に示すように、各画素電極３４を行方向に接続するも
のであってもよい。ここで、図２６に示すモニタ線ML
は、上述した第２の態様と同様に、第２金属膜の形成工
程において同金属で形成されたものであり、各画素電極
３４の下側でこれらを行方向に接続するものである。一
方、図２７に示すモニタ線MLは、上述した第４の態様と
同様に、各画素電極３４を形成した後に、各画素電極３
４の上側に行方向に延在して形成される。なお、図２
６，２７においてモニタ線MLは、上述した実施形態と同
様に、液晶表示パネル１０の端部まで引き回されている
ことは勿論である。

【０１３５】また、図２８〜図３０に示すように、ダミ
ー走査線Yj+1とデータ線との間に１個のＴＦＤ素子２０
および１個の液晶層が設け、モニタ線MLはＴＦＤ素子２
０と当該液晶層との接続点である画素電極３４と接続さ
れるものであってもよい。この場合には、液晶層の電圧
を検出するための構成部分の面積を小さくすることがで
きるという利点がある。

【０１３６】ここで、図２８に示すモニタ線MLは、上述
した第１に態様に対応するものであって、画素電極３４
そのものとモニタ線MLとを兼用（共通化）して、液晶表
示パネル１０の端部まで延在形成したものである。ま
た、図２９に示すモニタ線MLは、上述した第２の態様に
対応するものであって、第２金属膜の形成工程と同時に
同金属によって、液晶表示パネル１０の端部まで延在形
成されたものである。さらに、図３０に示すモニタ線ML
は、上述した第４の態様に対応するものであって、画素
電極３４を形成した後に、液晶表示パネル１０の端部ま
で延在形成したものである。

【０１３７】要は、ダミー走査線に接続されるスイッチ
ング素子および液晶層の中点を接続したモニタ線を備え
るものであれば、どのような液晶表示パネルであっても
よい。また、モニタ線に接続される画素電極を含めて、
モニタ線として捉えてもよいことは勿論である。

【０１３８】（２）上述した実施形態にあっては、チャ
ージ電圧V0Cとディスチャージ電圧V0Dを同時に調整する
ようにしたが、液晶層１８に印加される電圧は、走査信
号とデータ信号との電位差によって定まるものであるか
ら、充電モード誤差信号Scと放電モード誤差信号Sdに基
づいて、電圧V1,V4を制御するための制御信号を生成
し、これを電源回路１３０にフィードバックし、電圧V
1,V4のレベルを調整するようにしてもよい。

【０１３９】また、チャージ電圧V0Cとディスチャージ
電圧V0Dのうちいずれか一方のレベルを調整して、チャ
ージ平均電圧Vcとディスチャージ平均電圧Vdのバランス
をとるようにしてもよい。この場合は、最大コントラス
トが得られるとは限らないが、液晶層１８に直流電圧が
印加されるのを防止することができる。

【０１４０】（４）上述した実施形態にあっては、液晶
表示装置の駆動方式として、５値の電圧を用いたものを
一例として説明したが、本発明はこれに限定されるもの
ではなく、４値あるいは８値の駆動方式に適用してもよ
いことは勿論である。

【０１４１】（５）上述した実施形態においては、液晶
の閾値電圧Vthの温度特性が、0.4％／度と小さいため、
これを無視したが、電源回路１３０で発生する電圧V0,V
5に0.4％／度の温度特性を持たせるようにしてもよい。
また、液晶層１８の材料として閾値電圧Vthの温度特性
が殆どないものを用いてもよい。これらの場合には、よ
り良好な結果を得ることができる。

【０１４２】

【発明の効果】以上説明したように、本発明によれば、
液晶層の電圧を直接検出し、検出された電圧に基づい
て、液晶層に印加される実効電圧を調整するようにした
ので、液晶表示パネルの特性変化に追随した温度補償制
御を行うことができ、液晶層に直流電圧が印加されるこ
とを防止し、常に最大コントラストを維持することが可
能となる。

【図面の簡単な説明】

【図１】 （ａ）は、ＴＦＤ素子を適用した液晶パネル
用基板の１画素分についてのレイアウトを示す平面図で
あり、（ｂ）は、そのＡ−Ａ線の断面図である。

【図２】 他のＴＦＤ素子の構造を示す断面図である。

【図３】 （ａ）は、他のＴＦＤ素子を適用した液晶パ
ネル用基板の１画素分についてのレイアウトを示す平面
図であり、（ｂ）は、そのＢ−Ｂ線の断面図である。

【図４】 本発明の実施形態にかかる液晶表示装置の要
部構成を示すブロック図である。

【図５】 液晶表示パネルの構成を示す部分破断斜視図
である。

【図６】 ダミー走査線Yj+1およびモニタ線MLと見切り
との関係の一例を模式的に示す平面図である。

【図７】 ＣＯＧ方式を採用した液晶表示パネル１０の
平面図である。

【図８】 ＴＡＢ方式を採用した液晶表示パネル１０の
平面図である。

【図９】 第１の態様に係るモニタ線MLとダミー走査線
Yj+1を摸式的に示す部分破断斜視図である。

【図１０】 第２の態様に係るモニタ線MLとダミー走査
線Yj+1を摸式的に示す部分破断斜視図である。

【図１１】 第４の態様に係るモニタ線MLとダミー走査
線Yj+1を摸式的に示す部分破断斜視図である。

【図１２】 走査信号駆動回路の詳細構成を示すブロッ
ク図である。

【図１３】 同走査信号駆動回路におけるデータ取り込
み動作を示すタイミングチャートである。

【図１４】 同走査信号駆動回路に供給されるパラレル
データと出力電圧との関係を示す図である。

【図１５】 各出力電圧の大小関係を示す図である。

【図１６】 同走査信号駆動回路の動作を示すタイミン
グチャートである。

【図１７】 データ信号駆動回路の詳細構成を示すブロ
ック図である。

【図１８】 駆動制御回路の詳細構成を示すブロック図
である。

【図１９】 液晶表示パネルの動作を示すタイミングチ
ャートである。

【図２０】 液晶駆動電圧制御回路の詳細構成を示すブ
ロック図である。

【図２１】 液晶駆動電圧制御回路の動作を示すタイミ
ングチャートである。

【図２２】 モニタ線の周辺構成の電気的な等価回路を
示す等価回路図である。

【図２３】 液晶表示パネルを適用した電子機器の一例
たる液晶プロジェクタの構成を示す断面図である。

【図２４】 液晶表示パネルを適用した電子機器の一例
たるパーソナルコンピュータの構成を示す正面図であ
る。

【図２５】 液晶表示パネルを適用した電子機器の一例
たるページャの構成を示す分解斜視図である。

【図２６】 液晶表示パネルのダミー走査線およびモニ
タ線に係る部分の他の例を示す破断斜視図である。

【図２７】 液晶表示パネルのダミー走査線およびモニ
タ線に係る部分の他の例を示す破断斜視図である。

【図２８】 １画素領域によってダミー走査線およびモ
ニタ線を構成した一例を示す破断斜視図である。

【図２９】 １画素領域によってダミー走査線およびモ
ニタ線を構成した他の例を示す破断斜視図である。

【図３０】 １画素領域によってダミー走査線およびモ
ニタ線を構成した他の例を示す破断斜視図である。

【符号の説明】

１０……液晶表示パネル、 X1〜Xi……データ線、 Y1〜Yj……走査線、 Yj+1……ダミー走査線、 ML……モニタ線、 １６……画素領域（画素） １８……液晶層、 ２０、４０……ＴＦＤ素子（非線形素子）、 ２２……第１金属膜（第１金属）、 ２４……酸化膜（絶縁体）、 ２６……第２金属膜（第２金属）、 ３０……素子アレイ基板、 ３２……対向基板、 ３６、４５……画素電極、 １００……走査信号駆動回路（走査信号駆動手段）、 １１０……データ信号駆動回路（データ信号駆動手
段）、 １２０……駆動制御回路、 １３０……電源回路、 １４０……液晶駆動電圧調整回路（調整手段）、 １４１……積分回路（平均電圧検出手段）、 １４２……比較回路（比較手段） Vref1,Vref2……基準電圧 Vc…チャージ平均電圧（第１電圧） Vd…ディスチャージ平均電圧（第２電圧） ＴA……チャージ選択期間（充電選択期間） ＴB……ディスチャージ選択期間（放電選択期間）

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H092 JA01 JB31 JB41 NA11 NA16 NA24 NA30 PA06 2H093 NA06 NC57 NC63 5C006 AA22 AC02 AF46 AF51 AF52 AF53 AF64 AF71 AF85 BB17 BB29 BC03 BC12 BF03 BF04 BF14 BF25 BF26 BF28 BF43 BF46 EA01 EC11 FA19 FA54

Claims (15)

【特許請求の範囲】
1. 【請求項１】 複数のデータ線と、複数の走査線と、ダ
   ミー走査線と、前記データ線と前記走査線の間、及び前
   記データ線と前記ダミー走査線の間に夫々電気的直列接
   続されたスイッチング素子及び液晶層とを有する液晶表
   示パネルであって、 前記ダミー走査線に電気的に接続された前記スイッチン
   グ素子と前記液晶層の直列接続点に接続されるとともに
   当該前記スイッチング素子と前記液晶層の直列接続点か
   ら前記液晶層の電位をモニタするモニタ線とを備えるこ
   とを特徴とする液晶表示パネル。
2. 【請求項２】 前記ダミー走査線には一個のスイッチン
   グ素子が電気的に接続されており、前記モニタ線は電気
   的直列接続された前記スイッチング素子と前記液晶層の
   直列接続点に接続されていることを特徴とする請求項１
   に記載の液晶表示パネル。
3. 【請求項３】 前記ダミー走査線は、複数のスイッチン
   グ素子を介して複数の画素電極に接続されており、前記
   モニタ線は当該複数の画素電極に接続されていることを
   特徴とする請求項１に記載の液晶表示パネル。
4. 【請求項４】 前記モニタ線は、前記複数の画素電極を
   一帯として形成された共通画素電極に接続されているこ
   とを特徴とする請求項３に記載の液晶表示パネル。
5. 【請求項５】 前記モニタ線は、前記画素電極、或いは
   前記共通画素電極を延在形成したものであることを特徴
   とする請求項３乃至４に記載の液晶表示パネル。
6. 【請求項６】 一本の走査線に接続される複数のスイッ
   チング素子に各々付加される容量の総容量と前記モニタ
   線に接続される複数のスイッチング素子に各々付加され
   る容量の総容量とが略等しくなるように、前記モニタ線
   を構成する共通画素電極の幅を設定したことを特徴とす
   る請求項４に記載の液晶表示パネル。
7. 【請求項７】 請求項１に記載の液晶表示パネルを用い
   た液晶表示装置の温度補償方法であって、 前記ダミー走査線の選択期間において、予め定められた
   データ信号をデータ線に供給するステップと、 前記ダミー走査線の非選択期間における前記モニタ線の
   平均電圧を検出するステップと、 前記平均電圧を予め定められた基準電圧と比較するステ
   ップと、 前記平均電圧と前記基準電圧との比較結果に基づいて、
   前記液晶層に印加する実効電圧を調整するステップとを
   備えることを特徴とする液晶表示装置の温度補償方法。
8. 【請求項８】 前記平均電圧と前記基準電圧との比較結
   果に基づいて、前記液晶層に印加する実効電圧を調整す
   るステップは、前記走査線および前記ダミー走査線の選
   択期間における走査信号の選択電圧を調整することを特
   徴とする請求項７に記載の液晶表示装置の温度補償方
   法。
9. 【請求項９】 請求項１に記載の液晶表示パネルと、 前記ダミー走査線の選択期間において、予め定められた
   データ信号をデータ線に供給するデータ信号駆動手段
   と、 前記ダミー走査線の非選択期間における前記モニタ線の
   平均電圧を検出する平均電圧検出手段と、 前記平均電圧検出手段によって検出された平均電圧を予
   め定められた基準電圧と比較する比較手段と、 前記比較手段の比較結果に基づいて、前記液晶層に印加
   する実効電圧を調整する調整手段とを備えることを特徴
   とする液晶表示装置。
10. 【請求項１０】 前記調整手段は、走査信号の選択電圧
    を調整することを特徴とする請求項９に記載の液晶表示
    装置。
11. 【請求項１１】 前記調整手段は、データ信号の選択電
    圧を調整することを特徴とする請求項９に記載の液晶表
    示装置。
12. 【請求項１２】 請求項１に記載の液晶表示パネルと、 前記ダミー走査線の選択期間において予め定められたデ
    ータ信号をデータ線に供給するとともに、他の期間にお
    いては画像信号に応じたデータ信号をデータ線に供給す
    るデータ信号駆動手段と、 前記液晶層に電荷を前記データ信号に応じて蓄積させる
    充電モードと前記液晶層に過充電された電荷を前記デー
    タ信号に応じて放電させる放電モードとに分けて、前記
    走査線および前記ダミー走査線に走査信号を供給する走
    査信号駆動手段と、 前記モニタ線の電圧をモニタ電圧として検出する電圧検
    出手段と、 前記ダミー走査線の充電モードにおける選択期間終了か
    ら放電モードにおける選択期間開始までの期間における
    前記モニタ電圧の平均値を第１電圧として生成する第１
    電圧生成手段と、 前記ダミー走査線の放電モードにお
    ける選択期間終了から充電モードにおける選択期間開始
    までの期間における前記モニタ電圧の平均値を第２電圧
    として生成する第２電圧生成手段と、 前記第１電圧を予め定められた第１基準電圧と比較する
    第１比較手段と、 前記第２電圧を予め定められた第２基準電圧と比較する
    第２比較手段と、 前記第１比較手段の比較結果に基づいて、前記走査線お
    よびダミー走査線の充電モードの選択期間における走査
    信号の第１選択電圧を調整する第１調整手段と、 前記第２比較手段の比較結果に基づいて、前記走査線お
    よびダミー走査線の放電モードの選択期間における走査
    信号の第２選択電圧を調整する第２調整手段とを備える
    ことを特徴とする液晶表示装置。
13. 【請求項１３】 前記スイッチング素子は、２端子型非
    線形素子であることを特徴とする請求項９乃至１２いず
    れか１項に記載の液晶表示装置。
14. 【請求項１４】 前記２端子型非線形素子は、第１導電
    体−絶縁体−第２導電体からなるＴＦＤ素子であること
    を特徴とする請求項１３記載の液晶表示装置。
15. 【請求項１５】 請求項９乃至１２のいずれか１項に記
    載の液晶表示装置を備えたことを特徴とする電子機器。