JP2005242439A - マイクロコンピュータ及びエミュレーション装置 - Google Patents
マイクロコンピュータ及びエミュレーション装置 Download PDFInfo
- Publication number
- JP2005242439A JP2005242439A JP2004047803A JP2004047803A JP2005242439A JP 2005242439 A JP2005242439 A JP 2005242439A JP 2004047803 A JP2004047803 A JP 2004047803A JP 2004047803 A JP2004047803 A JP 2004047803A JP 2005242439 A JP2005242439 A JP 2005242439A
- Authority
- JP
- Japan
- Prior art keywords
- emulation
- microcomputer
- chip
- interrupt
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
【解決手段】 シングルチップマイコン11に、ロジック回路13によって発生された割り込み信号を、クロック信号により同期化してCPU12側に出力するフリップフロップ18を配置し、エミュレーション装置によりマイコン11の機能をエミュレーションする場合に、周辺エバチップのロジック回路が発生した割り込み信号がCPUエバチップにより受け付けられるまでの時間が遅延するとしても、マイコン11が実動作する場合の割り込み処理タイミングがエミュレーション時と同一のタイミングとなるように、フリップフロップ18による同期化で遅延時間分を吸収して調整する。
【選択図】 図1
Description
そして、マイクロコンピュータを用いたハードウエア,ソフトウエアの開発を行う場合には、そのマイクロコンピュータの機能をエミュレーションするエミュレーション装置が使用される。このエミュレーション装置については、マイクロコンピュータに搭載される周辺回路の増加とそのバリエーションへの対応を柔軟に行うため、CPUの機能をエミュレーションする部分と、複数の周辺回路の機能をエミュレーションする部分とを夫々異なる半導体チップで構成する場合がある。特許文献1には、そのようなエミュレーション装置の一構成例が開示されている。
従って、エミュレーション装置5における割り込み処理タイミングと、シングルチップマイコン1が実際に動作した場合の割り込み処理タイミングとの互換性が取れなくなってしまい、エミュレーションで確認していた処理タイミングが、実際のシングルチップマイコン1の動作では再現されなくなってしまうおそれがある。
従って、マイコン11は、その動作モードが、シングルチップマイコン11としての実際の動作、例えば、上述した制御対象機器に組み込まれてその制御を行なうような場合の実動作モードと、エミュレーション装置の構成要素として動作する場合のエミュレーションモードとに切換えられるようになっている。
また、セレクタ16より出力されるクロック信号は、クロック分周回路(周波数変化手段)17を介してフリップフロップ(割り込み信号同期化手段)18のクロック入力端子にも与えられている。フリップフロップ18は、セレクタ19を介して与えられる割り込み要求信号を分周されたクロック信号により同期化して、割り込み制御回路14に出力するものである。割り込み制御回路14は、複数の発生元より与えられた割り込み要求信号について、予め設定されている優先順位やCPU12によりダイナミックに設定されるマスク状況に応じて選択を行い、CPU12に割り込み要求信号INTとして出力する。
尚、割り込み要求信号INTは、周辺エバチップ25のオンチップCPU12に対しても同時に出力されるが、エミューションモードにおいて認識する必要がない割り込みは、CPU12においては無視されるようになっている。
また、クロック分周回路17によってフリップフロップ18で同期化を行なうクロック信号の周波数を変化させることができるので、エミュレーション時における割り込み処理タイミングの遅延状態に合わせて、実動作上の処理タイミングを容易に調整することができる。
クロック分周回路17に対する分周比の設定は、例えばディップスイッチ(周波数変化手段)を操作して行うように構成しても良い。
設定する分周比は「2」に限ることなく、「4」,「8」などであっても良い。
また、クロック分周回路17は、必要に応じて設ければ良い。
周波数変化手段は、例えばDPLL(Digital Phase Locked Loop)などを用いて構成される周波数シンセサイザを用いても良い。
周辺エバチップ25及び26は、必ずしもマイコン11で構成する必要はなく、エミュレーション専用に構成されたチップを用いても良い。
シングルチップマイクロコンピュータ側のみでタイミング調整が可能である場合には、エミュレーション装置側では、必ずしも割り込み要求信号を同期化する必要はない。
Claims (4)
- CPUと、複数の周辺回路とで構成されるシングルチップのマイクロコンピュータであって、
前記複数の周辺回路の何れかによって発生された割り込み信号を、クロック信号により同期化して前記CPU側に出力する割り込み信号同期化手段を備えることを特徴とするマイクロコンピュータ。 - 前記クロック信号の周波数を変化させる周波数変化手段を備えることを特徴とする請求項1記載のマイクロコンピュータ。
- 請求項1又は2記載のマイクロコンピュータを用いた開発時に使用されるエミュレーション装置であって、
夫々独立したチップにより、CPU機能部と、複数の周辺回路機能部とをなすように構成され、
前記複数の周辺回路機能部の内、少なくとも割り込み制御回路の機能をエミュレーションする1つが、自身及び/又は他の何れかによって発生された割り込み信号を、クロック信号により同期化して割り込み制御回路のエミュレーション機能部に出力することを特徴とするエミュレーション装置。 - 前記クロック信号の周波数を変化させる周波数変化手段を備えることを特徴とする請求項3記載のエミュレーション装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047803A JP4265440B2 (ja) | 2004-02-24 | 2004-02-24 | マイクロコンピュータ及びエミュレーション装置 |
US11/007,298 US7356721B2 (en) | 2004-02-24 | 2004-12-09 | Microcomputer and emulation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004047803A JP4265440B2 (ja) | 2004-02-24 | 2004-02-24 | マイクロコンピュータ及びエミュレーション装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005242439A true JP2005242439A (ja) | 2005-09-08 |
JP4265440B2 JP4265440B2 (ja) | 2009-05-20 |
Family
ID=34858183
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004047803A Expired - Fee Related JP4265440B2 (ja) | 2004-02-24 | 2004-02-24 | マイクロコンピュータ及びエミュレーション装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7356721B2 (ja) |
JP (1) | JP4265440B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9501591B2 (en) | 2013-12-09 | 2016-11-22 | International Business Machines Corporation | Dynamically modifiable component model |
CN106933535B (zh) * | 2017-02-22 | 2019-11-26 | 福建魔方电子科技有限公司 | 一种在单片机系统中实现高精度延时的方法 |
CN108536531B (zh) * | 2018-04-03 | 2021-08-06 | 广州技象科技有限公司 | 一种基于单片机的任务调度和电源管理方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH071500B2 (ja) * | 1989-10-20 | 1995-01-11 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
JPH05334460A (ja) | 1992-06-03 | 1993-12-17 | Nec Corp | シングルチップマイクロコンピュータ |
US5727217A (en) * | 1995-12-20 | 1998-03-10 | Intel Corporation | Circuit and method for emulating the functionality of an advanced programmable interrupt controller |
JP2793540B2 (ja) * | 1995-12-27 | 1998-09-03 | 日本電気アイシーマイコンシステム株式会社 | エミュレーション装置 |
US5889978A (en) * | 1997-04-18 | 1999-03-30 | Intel Corporation | Emulation of interrupt control mechanism in a multiprocessor system |
-
2004
- 2004-02-24 JP JP2004047803A patent/JP4265440B2/ja not_active Expired - Fee Related
- 2004-12-09 US US11/007,298 patent/US7356721B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20050188131A1 (en) | 2005-08-25 |
JP4265440B2 (ja) | 2009-05-20 |
US7356721B2 (en) | 2008-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20020135408A1 (en) | Method and interface for glitch-free clock switching | |
JP6242228B2 (ja) | クロック生成方法およびクロック生成回路 | |
JP2001148690A (ja) | クロック発生装置 | |
JPH11510629A (ja) | デジタルシステムにおけるクロック信号分配および同期化 | |
US7490257B2 (en) | Clock distributor for use in semiconductor logics for generating clock signals when enabled and a method therefor | |
JP4265440B2 (ja) | マイクロコンピュータ及びエミュレーション装置 | |
JPH10154021A (ja) | クロック切換装置およびクロック切換方法 | |
JPH04140812A (ja) | 情報処理システム | |
KR100580179B1 (ko) | 동시 변경 출력을 감소시키기 위한 방법 및 집적 회로 장치 | |
JPH11205293A (ja) | 内部クロック同期化方法および内部クロック同期化回路 | |
KR100777196B1 (ko) | 반도체 집적 회로 장치 | |
JP2007188213A (ja) | 半導体集積回路装置 | |
JP2009505302A (ja) | マイクロコントローラによる波形発生方法及び装置 | |
JPS63232615A (ja) | クロツク切替回路 | |
JP2011061573A (ja) | 半導体装置 | |
KR100734521B1 (ko) | 시스템 온 칩을 위한 ip 모듈 | |
JP2005010958A (ja) | 半導体装置 | |
JP3349983B2 (ja) | 半導体集積回路装置 | |
JP2954191B1 (ja) | 入出力制御装置および入出力制御方法、並びに記録媒体 | |
JP3980921B2 (ja) | クロック制御装置 | |
JP2653281B2 (ja) | 多相クロック制御回路 | |
KR100560565B1 (ko) | 전전자교환기의 ipc 블록내에서 버스점유 및 데이터송신을 제어하는 장치 및 방법 | |
JP4741632B2 (ja) | 半導体集積回路装置 | |
JP4750505B2 (ja) | クロック切り換え回路 | |
JP2005316721A (ja) | クロック発生回路及び半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060327 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080401 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080528 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080924 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081119 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081128 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090127 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090209 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4265440 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120227 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130227 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140227 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |