JP2005242310A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】ＴＦＴ基板の段差の異なる部分にそれぞれカラムスペーサーを具備して不良を改善した液晶表示装置及びその製造方法を提供する。【解決手段】本発明に係る液晶表示装置は、相対的に段差の高い第１領域と相対的に段差の低い第２領域とを有する第１基板と、前記第１基板の第１領域に相応した部分に第１カラムスペーサーを備え、前記第２領域に相応する部分に第２カラムスペーサーを備えて前記第１基板と貼り合わされる第２基板と、前記第１基板と第２基板との間に形成された液晶層とを含んでなることを特徴とする。【選択図】図７Ａ

Description

本発明は、液晶表示装置に関し、特にＴＦＴ基板の段差の異なる部分にカラムスペーサーを備えて不良を改善した液晶表示装置及びその製造方法に関する。

情報化社会の発達と共に、表示装置に対する要求も多様な形態で求められており、これに応じて最近、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ）、ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）、ＥＬＤ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）、ＶＦＤ（Ｖａｃｕｕｍ Ｆｌｕｏｒｅｓｃｅｎｔ Ｄｉｓｐｌａｙ）など様々な平板表示装置が研究され、一部は、既に各種装備の表示装置に活用されている。

その中で、現在、画質が優れており、軽量薄型、低消費電力の特徴及び長所を有することから、移動型画像表示装置の用途でＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）に替わってＬＣＤが最も多用されており、ノ−トブックコンピューターのモニターのような移動型の用途以外にも、放送信号を受信してディスプレイするテレビ及びコンピューターのモニターなどで多様に開発されている。

このような液晶表示装置が一般の画面表示装置として多様な所で使用されるには、軽量薄型、低消費電力の特長を維持しながらも、大型画面において高精細、高輝度を有する高品質な画像をどれだけ実現できるかにかかっているといっても過言ではない。

以下、添付した図面を参照して、従来の液晶表示装置及び液晶表示装置のセルギャップを維持するスペーサーについて説明する。

図１は、一般的な液晶表示装置を示す拡大斜視図である。 液晶表示装置は、図１に示したように、一定の空間を有して貼り合せられた第１基板１及び第２基板２と、前記第１基板１及び第２基板２の間に注入された液晶層３とで構成されている。

より具体的に説明すると、前記第１基板１には、画素領域Ｐを定義するために、一定の間隔を有して一方向に複数個のゲートライン４と、前記ゲートライン４と垂直方向に一定の間隔を有して複数個のデータライン５とが配列されている。そして、前記各画素領域Ｐには画素電極６が形成され、前記各ゲートライン４と各データライン５が交差する部分に薄膜トランジスターＴが形成され、前記薄膜トランジスターが前記ゲートラインの信号に従って前記データラインのデータ信号を前記各画素電極に印加する。

そして、前記第２基板２には前記画素領域Ｐを除いた部分の光を遮断するためのブラックマトリックス層７が形成され、前記各画素領域に対応する部分には色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層８が形成され、前記カラーフィルター層８上には画像を具現するための共通電極９が形成されている。

上記のような液晶表示装置は、前記画素電極６と共通電極９の間の電界によって、前記第１基板１と第２基板２との間に形成された液晶層３が配向され、前記液晶層３の配向程度によって液晶層３を透過する光の量を調節して画像を表現できる。

このような液晶表示装置をＴＮモード液晶表示装置と言い、前記ＴＮモード液晶表示装置は、視野角が狭いという短所を有しており、このようなＴＮモードの短所を克服するためにＩＰＳ（in-plane switching）モード液晶表示装置が開発された。

前記ＩＰＳモード液晶表示装置は、第１基板の画素領域に画素電極と共通電極を一定の距離を有して互いに平行に形成し、前記画素電極と共通電極との間で基板と平行に電界が発生するようにし、この電界によって液晶層が配向されるようにしたものである。

以下、従来のＩＰＳモードの液晶表示装置の製造方法について説明する。

一般的な液晶表示装置の製造方法は、第１基板と第２基板との間に液晶層を形成する方法による液晶注入方式製造方法と、液晶滴下方式製造方法とに区分できる。 まず、液晶注入方式の液晶表示装置の製造方法は次の通りである。

図２は一般的な液晶注入方式の液晶表示装置の製造方法を示したフローチャートである。 液晶表示装置は、大きく、アレイ工程、セル工程、モジュール工程などに区分される。 アレイ工程は、前述したように、前記ＴＦＴ基板に互いに垂直となる方向に形成されたゲートライン及びデータラインと、前記ゲートラインに平行に形成された共通ラインと、前記ゲートラインとデータラインが交差する部分に形成された薄膜トランジスターと、前記共通ラインから画素領域に延長される共通電極と、前記薄膜トランジスターのドレイン電極に連結され、前記共通電極の間に前記共通電極と平行に形成された画素電極などを備えているＴＦＴアレイを形成し、カラーフィルター基板にブラックマトリックス層、カラーフィルター層、及びオーバーコート層などを備えたカラーフィルターアレイを形成する工程である。

この時、前記アレイ工程は、一つの基板に一つの液晶パネルを形成するのではなく、一つの大型ガラス基板に複数個の液晶パネルを設計して、各液晶パネル領域にそれぞれＴＦＴアレイ、及びカラーフィルターアレイを形成する。このように、ＴＦＴアレイが形成されたＴＦＴ基板と、カラーフィルターアレイが形成されたカラーフィルター基板とはセル工程ラインに移動する。

次に、前記ＴＦＴ基板とカラーフィルター基板上に配向物質を塗布し、液晶分子が均一な方向性を有するようにするための配向工程（ラビング工程）(Ｓ１０)をそれぞれ進める。ここで、前記配向工程Ｓ１０は、配向膜塗布前の洗浄、配向膜印刷、配向膜塑性、配向膜検査、ラビング工程の順に進められる。

次に、前記ＴＦＴ基板及びカラーフィルター基板をそれぞれ洗浄(Ｓ２０)する。そして、前記ＴＦＴ基板又はカラーフィルター基板上にセルギャップを一定に維持するためのボールスペーサーを散布(３０)し、前記各液晶パネル領域の外郭部に両基板を貼り合わせるためのシールパターンを形成する(Ｓ４０)。この時、シールパターンは、液晶を注入するための液晶注入口パターンを有するように形成される。

ここで、ボールスペーサーは、プラスチックボールや弾性体プラスチック微粒子で形成されたものである。前記シールパターンが間に位置するように、前記ＴＦＴ基板とカラーフィルター基板とを向き合わせて両基板を貼り合わせ、前記シールパターンを硬化させる(Ｓ５０)。その後、前記貼り合せ及び硬化されたＴＦＴ基板、及びカラーフィルター基板を各単位液晶パネル領域別に切断し、加工(Ｓ６０)して、一定のサイズの単位液晶パネルを製作する。

その後、それぞれの単位液晶パネルの液晶注入口を介して液晶を注入し、注入完了後に前記液晶注入口をシーリング（Ｓ７０）して液晶層を形成する。そして、各単位液晶パネルの外観及び電気的な不良検査（Ｓ８０）を進め、液晶表示装置を製作する。

ここで、前記液晶注入工程について簡略に説明する。まず、注入する液晶物質を入れてある容器と、液晶を注入する液晶パネルとをチャンバー内部に位置させ、前記チャンバーの圧力を真空状態に維持することで、液晶物質の中や容器の内側に付いている水分を除去し、気泡を脱泡すると同時に前記液晶パネルの内部空間を真空状態にする。

そして、所望の真空状態で前記液晶パネルの液晶注入口を、液晶物質を入れてある容器に浸す、あるいは接触させた後に、前記チャンバー内部の圧力を真空状態から大気圧状態にし、前記液晶パネル内部の圧力と、チャンバーの圧力との差によって液晶注入口を介して液晶物質が前記液晶パネルの内部に注入されるようにする。

しかしながら、かかる液晶注入方式の液晶表示装置の製造方法においては次のような問題点がある。

第一に、単位パネルにカッティングした後、両基板の間を真空状態に維持して液晶注入口を液晶液に浸して液晶を注入するため、液晶注入に多くの時間が必要とされ、生産性が低下する。

第二に、大面積の液晶表示装置を製造する場合、液晶注入式で液晶を注入すると、パネル内に液晶が完全に注入されず不良の原因となる。

第三に、上記のように工程が複雑で、多くの時間を要するので、複数個の液晶注入装備が要求され、たくさんの空間が必要とされる。したがって、このような液晶注入方式の問題点を克服するために、両基板のうち一方の基板に液晶を滴下させた後、両基板を貼り合せる液晶滴下型液晶表示装置の製造方法が開発された。

図３は、液晶滴下型液晶表示装置の製造方法を示したフローチャートである。即ち、液晶滴下方式の液晶表示装置の製造方法は、両基板を貼り合わせる前に両基板のうち何れか一方の基板に適当量の液晶を滴下した後、両基板を貼り合わせる方法である。従って、液晶注入方式と同様にセルギャップ維持のためにボールスペーサーを使用する場合は、滴下した液晶が広がる時に前記ボールスペーサーが液晶の拡散方向に移動して、スペーサーが一方に片寄るので、正確なセルギャップの維持が不可能となる。それゆえ、液晶滴下方式では、ボールスペーサーを使用せず、スペーサーが基板に固定される固定スペーサー（カラムスペーサー、又はパターンドスペーサー）を使用しなければならない。

即ち、図３に示したように、アレイ工程において、カラーフィルター基板にブラックマトリックス層、カラーフィルター層、及び共通電極を形成し、前記共通電極上に感光性樹脂を形成し、選択的に除去して前記ブラックマトリックス層上にカラムスペーサーを形成する。勿論、前記カラムスペーサーは、フォト工程、又はインクジェット工程によって形成できる。そして、前記カラムスペーサーを含むＴＦＴ基板、及びカラーフィルター基板の全面に配向膜を塗布し、その配向膜をラビング処理する。

このように、配向工程が完了したＴＦＴ基板と、カラーフィルター基板をそれぞれ洗浄（Ｓ１０１）した後、前記ＴＦＴ基板とカラーフィルター基板のうち一方の基板上の一定の領域に液晶を滴下し（Ｓ１０２）、他方の基板の各液晶パネル領域の外郭部にディスペンシング装置を用いてシールパターンを形成する（Ｓ１０３）。この時、前記両基板のうち一方の基板に液晶を滴下し、且つシールパターンをも形成しても良い。

そして、前記液晶が滴下されていない基板を反転（裏返して向き合うようにする）し（Ｓ１０４）、前記ＴＦＴ基板とカラーフィルター基板とを押圧して貼り合せ、前記シールパターンを硬化させる（Ｓ１０５）。

次に、単位液晶パネル別に前記
した貼り合せ基板を切断及び加工する（Ｓ１０６）。そして、前記加工された単位液晶パネルの外観及び電気的な不良検査（Ｓ１０７）を進めることで、液晶表示素子を製作する。

かかる液晶滴下方式の製造方法においては、カラーフィルター基板上にカラムスペーサーを形成し、ＴＦＴ基板に液晶を滴下して両基板を貼り合せてパネルを形成する。この際、前記カラムスペーサーは、カラーフィルター基板に固定されており、ＴＦＴ基板と接触する。そして、前記ＴＦＴ基板と接触する部位は、ゲートライン又はデータラインの何れか一方の単一配線に対応して、カラーフィルター基板上で一定の高さを与えて形成される。

しかしながら、以下ではこのような液晶滴下方式で形成された液晶表示素子のカラムスペーサーと、貼り合せ時に前記カラムスペーサーによってパネルに生じる問題点を考察してみる。

第一に、従来の液晶滴下方式で形成された液晶表示装置の場合、カラムスペーサーは、ゲートライン又はデータラインに対応してカラーフィルター基板に形成される。この場合、カラムスペーサーは、段差のない単一の配線領域（ゲートライン又はデータライン）に同一の高さに形成する。

従来の液晶表示装置の場合、同一の高さに該当するＴＦＴ基板に対応してカラムスペーサーが貼り合せられた時、カラムスペーサーが両基板間を支持する支持力が低いため重力不良を引き起こした。一般的に、液晶表示装置を高温状態に放置し続けると、液晶が高温で膨張する性質によって膨らむ現象が発生する。特に、パネルを立てていた場合には、このような現象は、地面に近いパネルの角側でより深刻化する。このような現象を重力不良という。

図４Ａは、カラムスペーサーが形成されたカラーフィルター基板を示す構造断面図である。図４Ｂは、ＴＦＴ基板とカラーフィルター基板との貼り合せ時の形状を示す構造断面図である。

図４Ａに示したように、複数個のカラムスペーサー２０がそれぞれ所定の間隔で離隔して前記カラーフィルター基板２のブラックマトリックス層（図示せず）領域上に対応して形成される。この場合、前記それぞれのカラムスペーサー２０は、ｈの高さに形成される。このように、カラムスペーサー２０が形成されたカラーフィルター基板２を図４Ｂに示したようにＴＦＴ基板１と貼り合せると、加圧時の圧力で前記カラムスペーサー２０は、セルギャップを表す高さｈ´で収縮する。

図４Ａ及び図４Ｂに示したように、貼り合せ後に前記パネル１０内の前記カラムスペーサー２０は、セルギャップｈ´の高さに収縮するが、このように、実際カラムスペーサーの形成高さｈと、セルギャップｈ´との差に当たる厚さ（ｈ−ｈ´）だけ、カラムスペーサー２０は、高温時の液晶の膨張力に比べてＴＦＴ基板１とカラーフィルター基板２の支持力を有する。ここで、実際のカラムスペーサーの形成高さｈと、セルギャップｈ´との差に該当する厚さ（ｈ−ｈ´）は、重力マージンを意味する。

従来の液晶表示装置の場合、このような同一の段差に対応する単一の配線領域にカラムスペーサーが形成され、前記厚さ（ｈ−ｈ´）が約０．１μｍ〜０．１５μｍ以内に限定され、重量マージンが非常に低く又、パターニングで形成されるカラムスペーサー間の高さの差のため全体パネルで領域別重力不良の不均一も観察された。

第二に、カラムスペーサーは、一方の基板には固定され、他方の基板と接触する面が球状でないため、前記ボールスペーサーに比べて基板に接触する面積が広く、基板との摩擦力が大きい。従って、カラムスペーサーが形成された液晶表示装置の画面を擦る場合、長時間染みが発生する。

図５Ａ及び図５Ｂは、タッチスポットが生じる部位の状態を示した平面図及び断面図である。図５Ａに示したように、液晶パネル１０を所定の方向に指でタッチした状態でずらすと、図５Ｂに示したように、液晶パネル１０の上部基板２は、指のずれた方向に所定の間隔でシフトする。この時、円柱状のカラムスペーサー２０が上下部の基板１、２に触れ、その接触面積が大きくなるため、カラムスペーサー２０と対向基板（下部基板１）との間に発生する摩擦力が大きい。よって、カラムスペーサー２０の間の液晶３は、元の状態に戻り難くそのまま残っているため、不透明に見える染みが継続的に観察される。

また、所定の方向に指がタッチされた時、図５Ｂに示したように、最後の接触部位に液晶３が集まり、その部位が膨らむような形状となる。この場合、前記液晶が集まり、膨らんでいる部位は、カラムスペーサー２０の高さに定義される他の部位のセルギャップ（ｈ２）よりセルギャップ（ｈ１）が高くなり、液晶３の配列が不均一となるので光の漏れが生じる。

また、パネル１０面上に指がずれながらタッチされた部位では液晶が散らばるため、その部位に液晶が残らず、ブラック状態で薄っすらとした染みが生じるので、このような染みは、パネル面の輝度が落ちる要因となる。

第三に、液晶注入方式に用いられるボールスペーサーは、多くの量が散布され、又球状になっており、パネルの所定の領域を押した時、該当部位のボールスペーサーが横に滑り、押圧に対する耐性があるに対し、カラムスペーサーは、画素領域を除いた部分に選択的に形成されるため、カラムスペーサーが形成されない部分を押した場合、基板の撓みが生じ易く、又押した部位のセルギャップが維持されずに崩れる現象である押圧不良も観察される。

本発明は上記の問題点を解決するために案出されたもので、ＴＦＴ基板の段差の異なる部分にそれぞれカラムスペーサーを具備して不良を改善した液晶表示装置及びその製造方法を提供することにその目的がある。

上記目的を達成するための本発明に係る液晶表示装置は、相対的に段差の高い第１領域と相対的に段差の低い第２領域とを有する第１基板と、前記第１基板の前記第１領域に相応した部分に第１カラムスペーサーを備え、前記第２領域に相応する部分に第２カラムスペーサーを備えて前記第１基板と貼り合わされる第２基板と、前記第１基板と前記第２基板との間に形成された液晶層とを含んでなることを特徴とする。

前記第１カラムスペーサー及び第２カラムスペーサーの高さは、同一に形成される。

前記第１カラムスペーサーは、前記第１基板上の対応する表面を押して前記液晶層のセルギャップを維持する。

前記第１カラムスペーサーの高さは、前記第１基板の前記第１領域と前記第２領域との高さの差分だけ収縮する。

前記第１カラムスペーサーが収縮する厚さは、２０００Å乃至６０００Åである。

前記第２カラムスペーサーは、前記第１基板に接触する。

前記第２カラムスペーサーは、前記第１基板と所定の間隔で離隔している。

前記第２カラムスペーサーの第１高さは、前記第２基板に圧力が加えられる時に第２高さに減る。

前記第１基板上にはＴＦＴアレイが形成され、前記第２基板上にはカラーフィルターアレイが形成される。

前記ＴＦＴアレイは、第１基板上に画素領域を定義し、互いに垂直に交差する複数個のゲートライン及びデータラインと、前記各ゲートライン及びデータラインの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域内に交互に形成された複数個の共通電極及び画素電極とを含んでなる。

前記カラーフィルターアレイは、ＴＦＴアレイの金属配線及び薄膜トランジスターに対応する第２基板に形成されたブラックマトリックス層と、前記ブラックマトリックス層を含む前記第２基板上に形成されたカラーフィルター層と、前記カラーフィルター層の上部に形成されたオーバーコート層とを含んでなる。

前記第１カラムスペーサーは、前記薄膜トランジスターのソース電極に対応して形成される。

前記第１カラムスペーサーは、前記薄膜トランジスターのドレイン電極に対応して形成される。

前記第１カラムスペーサーは、前記薄膜トランジスターのゲート電極の上部に対応して形成される。

前記第１カラムスペーサーは、前記薄膜トランジスターと画素電極とのコンタクト領域に対応して形成される。

前記第１基板の背面全面にＩＴＯ膜を更に含む。

前記複数個のカラムスペーサーは、前記カラーフィルターアレイ上に形成される。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、前記ブラックマトリック層上に形成される。

前記ＴＦＴアレイは、画素領域を定義し、互いに垂直に交差する複数個のゲートライン及びデータラインと、前記各ゲートライン及び前記各データラインの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域内に形成された複数個の画素電極とを含んで構成される。

前記カラーフィルターアレイは、前記ＴＦＴアレイの金属配線及び薄膜トランジスター形成部に対応して形成されたブラックマトリックス層と、前記ブラックマトリックス層を含む第２基板上に形成されたカラーフィルター層と、前記カラーフィルター層上に形成された共通電極とを含んで構成される。

前記第１カラムスペーサーは、前記薄膜トランジスターのソース電極に対応して形成される。

前記第１カラムスペーサーは、前記薄膜トランジスターのドレイン電極に対応して形成される。

前記第１カラムスペーサーは、前記薄膜トランジスターのゲート電極の上部に対応して形成される。

前記第１カラムスペーサーは、前記一つの薄膜トランジスターと前記一つの画素電極とのコンタクトする領域に対応して形成される。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、前記ブラックマトリックス層形成部位に対応して形成される。

前記第１基板と前記第２基板の互いに対向する表面に形成される複数個の配向膜を更に含む。

また、上記目的を達成するための本発明に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域に形成された複数個の画素電極及び共通電極と、前記一つの薄膜トランジスターに相応して前記第２基板上に形成される第１カラムスペーサーと、前記一つのゲートライン又は前記一つのデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、前記第１基板と前記第２基板との間に形成された液晶層とを含んでなることを特徴とする。

前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは前記第１基板に接触する。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成される。

また、上記目的を達成するための本発明に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、前記各ゲートラインと前記各データラインとの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域に形成された複数個の画素電極と、前記一つの薄膜トランジスターに相応して前記第２基板上に形成される第１カラムスペーサーと、前記一つのゲートライン又は前記一つのデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、前記第１基板と前記第２基板との間に形成された液晶層とを含んでなることを特徴とする。

前記第１カラムスペーサーの第１厚さは、前記第１基板に圧
力が加えられると第２厚さに減り、前記第２カラムスペーサーは前記第１基板に接触する。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成される。

また、上記目的を達成するための本発明に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域に形成された複数個の画素電極及び共通電極と、前記ゲートラインと前記データラインの交差部に相応して前記第２基板上に形成される第１カラムスペーサーと、前記ゲートラインと前記データラインの交差部を除いたゲートライン又はデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、前記第１基板と前記第２基板との間に形成された液晶層とを含んでなることを特徴とする。

前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは前記第１基板に接触する。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成される。

また、上記目的を達成するための本発明に係る液晶表示装置は、互いに対向する第１基板及び第２基板と、画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、前記各画素領域に形成された複数個の画素電極と、前記ゲートラインと前記データラインの交差部に相応して前記第２基板上に形成される第１カラムスペーサーと、前記ゲートラインと前記データラインの交差部を除いたゲートライン又はデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、前記第１基板と前記第２基板との間に形成された液晶層とを含んでなることを特徴とする。

前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは前記第１基板に接触する。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成される。

上記目的を達成するための本発明に係る液晶表示装置の製造方法は、ＴＦＴアレイが形成された第１基板を準備する段階と、前記第１基板と対向するようにカラーフィルターアレイが形成された第２基板を準備する段階と、相対的に段差の高い第１領域と、相対的に段差の低い第２領域とに相応する前記第２基板上に第１カラムスペーサー及び第２カラムスペーサーを形成する段階と、前記第１基板と前記第２基板との間に液晶層を形成する段階と、前記第１基板と前記第２基板とを貼り合せる段階とを含んでなることを特徴とする。

前記第１カラムスペーサーは、前記第１基板の薄膜トランジスターアレイの第１領域に相応する第２基板上に形成され、前記第２カラムスペーサーは、前記第１基板の第１領域を除いたゲートライン又はデータライン領域に相応して形成される。

前記第１基板の前記第１領域は、前記薄膜トランジスターアレイの薄膜トランジスター領域に相応する。

前記第１基板上に形成された薄膜トランジスターアレイの第１領域は、前記ゲートラインと前記データラインの交差部に相応する。

前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成される。

本発明の液晶表示装置及びその製造方法には次のような効果がある。

第一に、カラムスペーサーを押圧不良が発生しない程度の適切な密度で形成して、パネルのセルギャップが崩れる押圧不良を防止できる。即ち、一つの画素にセルギャップ維持用カラムスペーサーの外に別途のカラムスペーサーを更に形成して、押圧不良による押圧むらを解決する。

第二に、ＴＦＴ基板の互いに異なる段差を有する部位に対応して、同一の高さにカラムスペーサーを形成することで、一部のカラムスペーサーは、ＴＦＴ基板と触れるようにし、一部のカラムスペーサーは、貼り合せ時の圧力でＴＦＴ基板に対応して接して押され、前記ＴＦＴ基板に接して押された高さだけカラムスペーサーが収縮して、その高さだけ重力マージンとして作用できる。

第三に、段差の低いＴＦＴ基板の部位に対応するカラムスペーサーは、実際には、アレイ形成後、貼り合せ時にのみＴＦＴ基板と押されずちょうど接触するか、或いは２０００Å範囲以内で離隔されたり押されたりするように形成される。即ち、前記カラムスペーサーと対向基板との間の互いに押される力を減らして、ＴＦＴ基板とカラムスペーサーとの間の摩擦力を低め、これによってパネルタッチ時に発生するタッチむらを改善できる。

第四に、ＴＦＴ設計に従いＴＦＴ基板の段差によって、段差の相対的に高い部分と相対的に低い部分とが定められ、その部位に対応するようにそれぞれ第１カラムスペーサー及び第２カラムスペーサーを同一の高さに形成するもので、別途のスペーサー形成工程の変更なしにＴＦＴ基板の設計構造が有する特性を用いて重力不良が改善される。

第五に、セルギャップを維持するためのカラムスペーサーを段差の高い部位に所定の厚さ以上が押されるように形成することにより、カラーフィルター基板上に形成されるカラムスペーサーのパターニング時にカラムスペーサー間の段差によってパネルに領域別に発生する重力不良の不均一を十分に補うことができる。

以下、本発明に係る液晶表示装置及びその製造方法について、添付の図面に基づいて詳細に説明する。

図６は、液晶滴下量及びカラムスペーサーの密度変化に伴うタッチむら及び重力不良を示したグラフである。大面積の液晶表示装置の製造において、工程時間短縮などの利点から液晶滴下方式で製造し、又上下部基板間の支持体でカラムスペーサーを用いるが、図６に示したように、このようなカラムスペーサーの密度は、液晶の滴下量と共に、パネルの不良程度を左右する大きな要因となる。

大面積液晶表示装置で主に発生する不良として、重力不良、タッチむら、押圧不良などがある。まず、重力不良は、パネルを立てた時に、地面に近い方に液晶が片寄り、その部位が液晶の高温上昇に伴い膨張する性質によって、地面に近いパネルの角側が高温状態で膨らむ現象をいう。

タッチむらは、液晶パネル面が手やペンで所定の方向に触れた時、前記手やペンが触れた部分が摩擦力によって復元されず、その触れた部分に液晶が散らばる現状をいう。この時、復元されていない部分は、液晶が集まらず、ブラック状態で光漏れ不良が現れる。これは、触れた時に上下部基板間の所定の方向にシフト現象が起こるが、カラムスペーサーに触れる基板間の摩擦力が大きいために元の状態に戻らないためである。

押圧不良は、カラムスペーサーが上下部基板の間で小密度に分布されている場合、前記カラムスペーサーが形成されていない部位を所定の力を加えて押した時、回復されずにセルギャップが崩れる状態をいう。

以上で説明したような不良は、互いに独立的な要素によって存在するものではなく、互いに相間関係をもって発生する。特に、重力不良とタッチむらは、液晶滴下量に対して互いにトレードオフの関係にあって、ある不良だけを改善させる方向に液晶滴下量を合わせるべきではなく、両方の不良が適切な水準に合わせられるように液晶滴下量を決定すべきである。

このように適正量に液晶滴下量が決定された時に、パネル不良を左右するものはカラムスペーサーの密度である。即ち、カラムスペーサーの密度が相対的に低い時には、重力不良やタッチむらが共に改善され得るものの、低密度で分布されているために、カラムスペーサーが形成されていない部位のパネルが押された時に、外圧に対する耐性が弱く、崩れたセルギャップを回復できない押圧不良が発生しやすい。従って、適正水準のカラムスペーサーを上下部基板の間に分布させることが、押圧不良の改善のための重要なポイントである。

本発明の液晶表示装置及びその製造方法は、段差のあるＴＦＴ基板の互いに異なる段差を有する部位別に相応させ、カラーフィルター基板上にカラムスペーサーを形成することにその特徴があるもので、セルギャップを維持する他に画素内に別途のカラムスペーサーを更に形成して、外圧によってセルギャップが崩れる押圧不良を防止する。

また、前記セルギャップの外に形成された別途のカラムスペーサーは、所定の範囲内で対向基板と触れたり、離隔されたり押されたりするように形成することで、前記別途のカラムスペーサーと対向基板との間の接触力を最小化してタッチむらを改善する。

また、液晶が高温で膨張する特性から発生する重力不良の場合には、カラムスペーサーの形成時の厚さと、貼り合せ時の厚さとの差の分に当たる厚さに対して、重力マージンがあることに勘案して、一方のカラムスペーサーを貼り合せる時に段差の高い部分に対応して所定の厚さ以上更に押されるように形成して、前記所定の厚さだけの重力マージンを有するように形成する。また、このように一方のカラムスペーサーによって対向基板が所定の厚さ以上更に押された分だけ画素別に十分重力マージンを有することで、パターニングで形成されるカラムスペーサーの高さの差で発生するパネルの領域別重力不良の不均一を改善できる。

図７Ａ乃至図７Ｃは、本発明の液晶表示装置を概略的に示す構造断面図である。図７Ａにおいて、本発明の液晶表示装置は、段差が互いに異なる領域を具備した第１基板１００と、これに対向する第２基板２００と、前記第１基板１００の段差の高い部分８０に形成される第１カラムスペーサー３０１と、前記第１基板１００の段差の低い部分８５に形成される第２カラムスペーサー３０２とを含んでなる。

ここで、前記第カラムスペーサー３０１及び第２カラムスペーサー３０２は、ブラックマトリックス層２０１領域の上部に形成され、その高さは同一にする。

前記第１基板１００は、ＴＦＴアレイが形成される下部基板で、ゲートラインとデータラインとの交差部、或いは薄膜トランジスター（ＴＦＴ）形成部が段差の高い部分８０に該当し、ゲートラインあるいはデータラインの単一配線領域が相対的に段差の低い部分８５に該当する。

本発明の液晶表示装置は、それぞれ第１カラムスペーサー３０１及び第２カラムスペーサー３０２の位置が前記第１基板１００（ＴＦＴ基板）の設計によって変更可能である。この時、前記第１カラムスペーサー３０１は、ゲートラインとデータラインとの交差部、或いは薄膜トランジスター形成部のように相対的に段差の高い部分８０に形成することで、単一のゲートラインやデータラインのように、段差の低い部分８５に対応して形成される第２カラムスペーサー３０２に比べて、その下部に一層の金属ライン及び、又は半導体層などが更に含まれるので、第１基板１００を押しながら収縮する厚さの程度が大きい。この時、収縮する厚さは、重力マージンに作用する。

実験の結果、第１カラムスペーサー３０１が対応する第１基板１００の相対的に段差の高い部分８０の段差がおよそ２０００Å〜６０００Åの範囲にある時、従来に比べて重力不良を改善できる効果があることが分かる。この時、前記第２カラムスペーサー３０２は、図７Ａに示したように、第１基板１００と単に接するように形成されるか、図７Ｂに示したように、所定の範囲以内で離隔して形成されるか、図７Ｃに示したように、所定の範囲以内に押されるように形成される。

ここで、前記第２カラムスペーサー３０２が第１基板１００を押して離隔した程度は、約±２０００Å以内に限
定する。これは、前記第２カラムスペーサー３０２が２０００Å以上で前記第１基板１００を更に押した場合にはタッチむらをもたらし、前記第２カラムスペーサー３０２が２０００Å以上第１基板１００と離隔した場合には、外圧加圧時にセルギャップが崩れて押圧不良をもたらすためである。

この場合、前記第１カラムスペーサー３０１及び前記第２カラムスペーサー３０２の配置程度は、要求される重力不良補償量によって相対的に段差の差が小さいか大きい部位に変更できる。

即ち、パネルが置かれる環境が安定していれば、図７Ｂに示したように、第１カラムスペーサー３０１のみ約２０００Å乃至４０００Åの厚さで第１基板１００を押すように形成し、第２カラムスペーサー３０２を離隔させて形成しても充分に重力不良に対する耐性を有する。この場合、第２カラムスペーサー３０２の離隔程度は、２０００Å以内にして、外圧に対する耐性を充分に持たせる。

反面、パネルが置かれる環境が高低温の激しい変化など劣悪であれば、図７Ｃに示したように、第１カラムスペーサー３０１を４０００Å乃至６０００Åの範囲に重力マージンを有するように形成して、液晶の膨張力に対して十分な重力マージンを有するように形成しなければならない。この場合、第２カラムスペーサー３０２の第１基板の押圧程度は、２０００Å以内にして、前記第２カラムスペーサー３０２と第１基板１００との間の摩擦力の増加を防止しなければならない。これは、タッチむらが発生しないようにするためである。

前記第１カラムスペーサー３０１及び前記第２カラムスペーサー３０２は、前記第２基板２００に形成され、開口率の低下を防ぐために、第１基板１００に対しては、ゲートラインやデータラインの配線領域、或いは薄膜トランジスター形成部に対応させ、第２基板２００に対しては、ブラックマトリックス層２０１に対応させて形成される。

前記第１カラムスペーサー３０１及び前記第２カラムスペーサー３０２は、前記第２基板２００上に同一の高さに形成されたとしても、貼り合せ時に第１カラムスペーサー３０１が相対的に段差の高い領域８０に対応するので、第１カラムスペーサー３０１は、第１カラムスペーサー３０１及び第２カラムスペーサー３０２とが対応する部位間の段差の差の分だけ収縮し、貼り合せ後には相対的に、より低い高さに形成されたものとして見える。

以上で、それぞれ第２カラムスペーサー３０２が単に接していたり、所定の間隔で離隔したり、所定の間隔で押されている場合について説明したが、その全てに対して、本発明の液晶表示装置は、重力マージンの改善効果を有する。

前記第２カラムスペーサー３０２の対応程度は、第１基板１００に発生する段差の低い部分８５の段差によっても決定されるが、その他にカラムスペーサー形成のためのパターニング時に各カラムスペーサー間の高さの差によっても発生する。

本発明は、このようなパターニング時に高さの差が発生したそれぞれの場合に対応したもので、前記カラムスペーサーのパターニング時に高さの差によって発生するパネル内の重力不良の不均一を補える。

以下では、上述した本発明の具体的な実施形態について説明する。一方、段差を有するＴＦＴ基板は、使用されるマスク数によってその構成及び製造工程が変わるので、以下では５マスク、４マスク工程の順に順次に説明する。

第１実施形態 図８は、本発明の第１実施形態を具体的にＩＰＳモードで具現した液晶表示装置を示す平面図である。図９は、本発明の第１実施形態に係る液晶表示装置を示す図８のＩ−Ｉ´線上の構造断面図である。図８及び図９に示したように、本発明の第１実施形態に係る液晶表示装置は、一定の空間を有して貼り合せられた第１基板１００及び第２基板２００と、前記第１基板１００と前記第２基板２００との間に注入された液晶層２５０とで構成されている。

前記第１基板１００上には、垂直に交差して画素領域を定義する複数個のゲートライン１０１及びデータライン１０２と、前記ゲートライン１０１とデータライン１０２が交差する各画素領域に交互に形成された画素電極１０３及び共通電極１０８と、前記各ゲートライン１０１とデータライン１０２が交差する部分に形成された薄膜トランジスターとを含んでなる。そして、前記ゲートライン１０１と平行するように画素内に配置された共通ライン１１８と、前記画素電極１０３から延長され、共通ライン１１８の上部にオーバーラップしたキャパシター電極１１３とが更に具備されている。

具体的に、前記共通ライン１１８及び共通電極１０８は、一体型で形成され、前記ゲートライン１０１と同時に形成され、Ｃｕ、Ａｌ、Ｃｒ、Ｍｏ、Ｔｉなどの低抵抗金属で形成される。

そして、前記画素電極１０３は、前記共通電極１０８と交互に形成されるが、これらの電極を前記データライン１０２と同時に形成することもでき、或いは互いに異なる層に形成することもできる（図面には互いに異なる層に形成された場合を図示している）。この時、前記共通電極１０８及び前記画素電極１０３を、交互に一直線状に形成する、あるいは図８の図示したように、ジグザグ状に形成しても構わない。

前記共通電極１０８と前記画素電極１０３との間には、両パターンを分離するために絶縁膜が更に具備されるが、ゲート絶縁膜又は保護膜と同一の成分のシリコン窒化物、又はシリコン酸化物からなる絶縁膜である。

前記薄膜トランジスターは、ゲート電極１０１ａと、所定の幅で前記ゲート電極１０１ａの上部を覆う半導体層１０４と、前記ゲート電極１０１ａの両側に対応して形成されたソース／ドレイン電極１０２ａ、１０２ｂとからなる。

第１基板１００の製造を、図９に示したように５マスク工程法によって詳しく説明すると次の通りである。まず、前記第１基板１００上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、第１マスク（図示せず）を介してパターニングして、複数個のゲートライン１０１及び前記ゲートライン１０１から突出する形状にゲート電極１０１ａを形成する。これと同一の工程で、前記ゲートライン１０１と平行に共通ライン１１８を形成し、前記共通ライン１１８からジグザグパターンとして突出する共通電極１０８を形成する。

次に、前記ゲートライン１０１を含む第１基板１００上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜１０５を形成する。次に、前記ゲート絶縁膜１０５上に前記ゲート電極１０１ａを覆う形状で半導体層１０４を形成する。

ここで、前記半導体層１０４は、前記ゲート絶縁膜１０５上に非晶質シリコン層１０４ａ、及び燐（Ｐ）が高濃度でドーピングされたｎ＋層１０４ｂを連続的に蒸着した後、第２マスク（図示せず）を介して前記ｎ＋層１０４ｂ、非晶質シリコン層１０４ａを同時にパターニングして形成する。

次に、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着し、第３マスク（図示せず）を用いてパターニングして、データライン１０２及び前記ゲート電極１０１ａの両側にソース電極１０２ａ、ドレイン電極１０２ｂを形成する。ここで、前記ソース電極１０２ａは、前記データライン１０２から突出して形成される。

このような金属パターニング工程で、前記ソース電極１０２ａ、ドレイン電極１０２ｂの下部にｎ＋層１０４ｂまでオーバーエッチングが行われるようにして、前記ｎ＋層１０４ｂが前記ゲート電極１０１ａの上部から除去されるようにする。従って、前記非晶質シリコン層が前記ゲート電極１０１ａの上部から露出されるが、この露出部位が薄膜トランジスター（ＴＦＴ）のチャンネル領域に定義される領域である。ここで、前記非晶質シリコン層と、ｎ＋層とからなる層が半導体層１０４である。

次に、前記半導体層１０４を含んでソース電極１０２ａと、ドレイン電極１０２ｂなどが形成されたゲート絶縁膜１０５上に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜１０６を全面蒸着する。このような保護膜１０６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ(Benzo Cyclo Butene）、ＳＯＧ(Spin On Glass）、又はアクリルなどの誘電率の低い有機物質が使用されている。

次に、第４マスク（図示せず）を介して前記ドレイン電極１０２ｂ上の保護膜１０６の一部を選択的にエッチングして、ドレイン電極１０２ｂの一部を露出させるコンタクトホールを形成する。

次に、前記保護膜１０６上に前記コンタクトホールを十分に埋め込むように透明な電極物質をスパッタリングして蒸着した後、第５マスク（図示せず）を介してパターニングして、前記画素領域内に前記共通電極１０８と前記画素電極１０３を交互にジグザグパターンとして形成する。ここで、前記共通ライン１１８上の前記画素電極１０３には、キャパシター電極１１３が接続される。

このように第１基板１００が形成される場合、薄膜トランジスターが形成された部位、及びゲートライン１０１とデータライン１０２とがオーバーラップした部分が、ゲートライン１０１又はデータライン１０２が形成された部分よりも相対的に高い段差を有する。

前記第１基板１００と対向する前記第２基板２００上には、画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層２０１を形成し、前記画素領域に対応して色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層２０２を形成し、前記ブラックマトリックス層２０１と、カラーフィルター層２０２の上部の全面にオーバーコート層２０３を形成する。

次に、前記共通電極２０３の上部の所定の部分、つまり第１基板１００上の互いに異なる段差に相応する部位に、同一の高さの複数個のカラムスペーサー３０１、３０２を形成する。

本発明の第１実施形態では、第１カラムスペーサー３０１を前記第１基板１００の薄膜トランジスターが形成された部分に相応する位置に形成し、第２カラムスペーサー３０２を、第１基板１００のデータライン１０２が形成された部分に相応する位置に形成する。この時、前記第１カラムスペーサー３０１及び第２カラムスペーサー３０２は、同一の高さで形成される。

段差の高い第１基板１００に対応して形成された前記第１カラムスペーサー３０１は、液晶層２５０のセルギャップを維持する工程後、貼り合せ時の加圧によって第１基板１００に対して約２０００Å乃至６０００Åの厚さに押される。このような第１カラムスペーサー３０１は、スペーサー固有のセルギャップ維持の機能を担当し、又、前記第１基板１００に押された厚さだけの重力マージンを有する。

そして、同一の高さに形成される第２カラムスペーサー３０２は、貼り合せ後に相対的に段差の低い部分の第１基板１００に対応するので、第１カラムスペーサー３０１に比べて第１基板１００に対する押圧程度が弱い。図９では、第１基板１００と単に接するように図示したが、場合によって２０００Å以内の範囲で第１基板１００と離隔する（図７Ｂに相当）、あるいは第１基板１００に押されるように（図７Ｃに相当）形成され得る。

前記第２カラムスペーサー３０２は、セルギャップ維持機能の外に、外部でパネル面を押す外圧に対して耐性を有する用途で形成されたもので、前記第２カラムスペーサー３０２が対応する第１基板１００上の部位は、前記第１カラムスペーサー３０１に対応する部分と一定の段差以上を確保して、前記第１基板１００が２０００Å以上の厚さにならないように形成する。これは、セルギャップ維持機能の外に、別途に形成された第２カラムスペーサー３０２が２０００Å以上の厚さで第１基板１００に押される場合、前記第２カラムスペーサー３０２と第
１基板１００との間の摩擦力が大きくなり、タッチむらが生じ得るからである。

ここで、前記第１カラムスペーサー３０１及び前記第２カラムスペーサー３０２が対応する第１基板１００の段差の差によって、相対的に第１カラムスペーサー３０１が第２カラムスペーサー３０２に比べ更に凹むように押圧の厚さが決定される。

一方、第１基板１００及び第２基板２００のアレイをそれぞれ形成して、これを貼り合せた後、前記第１カラムスペーサー３０１は、スペーサー固有の機能であるセルギャップを維持し、貼り合せ時の加圧によって前記ドレイン電極１０２ｂ部位と、前記データライン１０２の単一の形成部位との段差の差に該当するだけの高さが低まり、その高さだけ第１基板１００及び第２基板２００を支持するようになり、重力マージンを有する。また、前記第２カラムスペーサー３０２は、カラムスペーサーの密度を高め、押圧不良によって第２基板２００の構造物が変性しないように押圧に対する耐性を向上させる。

前記第１カラムスペーサー３０１及び前記第２カラムスペーサー３０２は、有機絶縁膜、感光性有機樹脂を形成した後、これを選択的に除去して形成できる。このような第１カラムスペーサー３０１及び第２カラムスペーサー３０２は、第１基板１００に対応するゲートライン又はデータラインなどの金属物質に比べて硬度の低い有機性物質からなり、第１基板１００及び第２基板２００を貼り合せた後には、段差の高い部分に対応した第１カラムスペーサー３０１は、先に第１基板１００と触れ合い、その部位が弾性体のように押されて高さの変化が生じる。

ここで、貼り合せ時の加圧力は、前記第２カラムスペーサー３０２が第１基板１００に約±２０００Å以内に接する程度である。この時、貼り合せ後に相対的に収縮した前記第１カラムスペーサー３０１の厚さは、重力マージンに作用する。図面によれば、前記第１カラムスペーサー３０１は、前記単一のデータライン１０２上に対応して形成された第２カラムスペーサー３０２に比べて相対的に半導体層（１０４＝１０４ａ＋１０４ｂ）とゲート絶縁膜１０５が更に形成された部位に対応して形成されるので、第１カラムスペーサー３０１の押圧程度は、半導体層（１０４＝１０４ａ＋１０４ｂ）とゲート絶縁膜１０５の厚さに該当する（図９において、第２カラムスペーサー３０２は、第１基板１００の構造物と押されず接する程度に図示している）。

このように、それぞれＴＦＴアレイが形成された第１基板１００と、第１カラムスペーサー３０１及び第２カラムスペーサー３０２を含むカラーフィルターアレイが形成された第２基板２００との表面には、それぞれ第１配向膜１０７及び第２配向膜２０４を形成した後、ラビング処理をする。ここで、ラビング処理とは、布を均一の圧力や速度で第１配向膜１０７及び第２配向膜２０４の表面と摩擦させることで、第１配向膜１０７及び第２配向膜２０４の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。

この際、前記第２カラムスペーサー３０２の上部に形成された第２配向膜２０４部位は、貼り合せ後に対向する第１配向膜１０７と触れる部位で、接触時相対的に第２カラムスペーサー３０２に比べて配向膜の成分が柔らかい特性によって押される。

前記第１カラムスペーサー３０１及び第２カラムスペーサー３０２の数は、押圧不良が発生しないように適正な水準に設定する。この時、過度な数のカラムスペーサーがパネル内に分布すると、高温状態時に、地面に近いパネルの角部分が膨らむ重力不良が発生する、あるいは、パネル面を指でタッチした時、カラムスペーサーと対応する第１基板１００が触れる面積が大きくなり、摩擦力の上昇によってそのタッチした部分に液晶が再び回復されず、ブラック状態で光漏れを起こすタッチむらが発生する。従って、カラムスペーサーの数を適切に効率よく分布することが重要なポイントである。

前記第２カラムスペーサー３０２は、第１カラムスペーサー３０１と共に一つの画素内に形成されることで、パネル内に分布される全体カラムスペーサーの密度を高めることができ、押圧不良を予防することができる。又、貼り合せ後に対向する第１基板１００を押さずに単に隣接した程度に触れ合っているか、２０００Å範囲以内に第１基板１００に離隔又は押されるように形成され、第２カラムスペーサー３０２と、第１基板１００との間の摩擦力を減らすことで、タッチむらを緩和することができる。

又、第１カラムスペーサー３０１及び第２カラムスペーサー３０２が単一の画素内に共存することでカラムスペーサーの密度を適正な水準に維持させ、又第１カラムスペーサー３０１を相対的に段差の高い部分に対応させ貼り合せた後、第１基板１００に対して押された厚さだけ高さの変化を起こし、その分だけ第１基板１００及び第２基板２００間の支持力を高めて重力不良を改善させることができる。

本発明は、このように第１基板１００の表面が有する段差を用いて、前記段差を有する部位に対応させ、第１カラムスペーサー３０１及び第２カラムスペーサー３０２を形成するものであって、第１カラムスペーサー３０１は、セルギャップを維持し、且つ重力不良を改善する用途として用いられ、第２カラムスペーサー３０２は、押圧不良、タッチむらなどの不良を改善する用途として用いられる。

ここで、相対的に段差の高い部分に対応して形成される第１カラムスペーサー３０１は、セルギャップ維持として機能し、相対的に段差の低い部分に対応して形成される第２カラムスペーサー３０２と共に構成された液晶表示装置は、第１カラムスペーサー３０１のみ単独に分布した形態の液晶表示装置に比べて、前記第２カラムスペーサー３０２が前記第１基板１００と触れ合ったり、所定の範囲以内に離隔又は押されたりするように形成され、タッチ時にも両基板の間に摩擦力の発生を緩和させ、元の状態に復元するのに無理がなくなる。

前述した第１基板１００の段差の最高地点は、ＴＦＴアレイ設計によって変更され得るし、ここでは薄膜トランジスターのドレイン電極１０２ｂ部位に図示して説明した。その他に、ドレイン電極１０２ｂと画素電極とのコンタクト領域、又は薄膜トランジスターのソース電極１０２ａなどの部位も設計によって最高地点に用いられ得る。

そして、前記第２基板２００の背面には、パネルで発生する静電気を防止するために全面にＩＴＯ膜を更に含んでなることができる。

第２実施形態 図１０は、本発明の第２実施形態に係る液晶表示装置を示す図８のＩ−Ｉ´線上の構造断面図である。図１０に示したように、本発明の第２実施形態に係る液晶表示装置は、第１カラムスペーサー３０１が前記第１基板１００の薄膜トランジスターが形成された部分に相応する位置に形成される。そして、第２カラムスペーサー３０２は、前記第１基板１００に形成されたゲートライン１０１の相応する部位に形成されるもので、残りの構造は、第１実施形態の構造と一致し、又、このような第１カラムスペーサー３０３及び第２カラムスペーサー３０４の機能は、同一である。

第３実施形態 図１１は、本発明の第３実施形態に係る液晶表示装置を示す図８のＩＩ−ＩＩ´線上の構造断面図である。図１１に示したように、本発明の第３実施形態に係る液晶表示装置は、第１基板１００の段差の高い部位をゲートライン１０１とデータライン１０２の交差部として、第１カラムスペーサー３０５をゲートライン１０１とデータライン１０２の交差領域に形成し、前記第２カラムスペーサー３０６を相対的に段差の低いデータライン１０２上に形成する。

第１実施形態及び第２実施形態と同様に、前記第１カラムスペーサー３０５及び第２カラムスペーサー３０６は、第１基板１００の互いに異なる段差を有する部位にそれぞれ対応して形成され、押圧不良、タッチむら、重力不良を最小化する機能を果たす。

図示してはいないが、他の実施形態で前記第１カラムスペーサー３０５は、第３実施形態と同様にゲートライン１０１とデータライン１０２の交差部に対応して形成し、前記第２カラムスペーサー３０６のみゲートライン１０１に対応するように若干の構造変更をしても、前記ゲートライン１０１とデータ１０２の高さが同一であるという仮定下に前述した第３実施形態と同一の効果が得られる。

第４実施形態 図１２は、本発明の第４実施形態に係る液晶表示装置を示した図８のＩ−Ｉ´線上の構造断面図である。図１２に示したように、４マスク製造法で示した第４実施形態に係る本発明の液晶表示装置の製造方法を説明すると次の通りである。

図１２において、まず、前記第１基板１００上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、第１マスク（図示せず）を介してパターニングして、複数個のゲートライン１０１及び前記ゲートライン１０１から突出する形状にゲート電極１０１ａを形成する。これと同一の工程で、前記ゲートライン１０１と平行に共通ライン１１８を形成し、前記共通ライン１１８からジグザグパターンとして突出する共通電極１０８を形成する。

次に、前記ゲートライン１０１を含む第１基板１００の全面にゲート絶縁膜１０５、非晶質シリコン層１０４ａ、ｎ＋層１０４ｂ、ソース／ドレイン電極層（１０２と同一層）を順に蒸着して形成する。

次に、第２マスク（図示せず）を用いて、まず始めに、前記ソース／ドレイン電極層、ｎ＋層１０４ｂ、非晶質シリコン層１０４ａを選択的に除去して、データライン１０２と、前記データライン１０２からドレイン電極形成部まで突出したパターンを形成する。この時、前記パターニングしたソース／ドレイン電極層の下部には、ｎ＋層１０４ｂ、非晶質シリコン層１０４ａが同一の幅で形成されている。

そして、前記第２マスクを用いて、次に、半導体層のチャンネルの上部に対応する部位のソース／ドレイン金属層及びｎ＋層１０４を同一の幅で除去して、互いに離隔したソース／ドレイン電極１０２ａ、１０２ｂ及びチャンネルが定義された半導体層１０４ａ、１０４ｂを形成する。

前記第２マスクは、回折マスクで、透過部については、前記感光膜が全部除去されており、前記半透過部については、前記感光膜が所定の厚さに除去されている。この時、前記遮断部は、前記感光膜の初期コーティングの厚さをそのまま維持する。ここで、前記遮断部は、ソース／ドレイン電極１０５ａ、１０５ｂ部位と、データライン形成部位に対応して定義され、前記半透過部は、前記ソース電極１０５ａとドレイン電極１０５ｂとの間のチャンネル部位に対応して定義される。

次に、前記半導体層１０４を含んでソース電極１０２ａと、ドレイン電極１０２ｂなどが形成されたゲート絶縁膜１０５上に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜１０６を全面蒸着する。このような保護膜１０６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ(Benzo Cyclo Butene）、ＳＯＧ(Spin On Glass）、又はアクリルなどの誘電率の低い有機物質が使用されている。

次に、第３マスク（図示せず）を介して前記ドレイン電極１０２ｂ上の保護膜１０６の一部を選択的にエッチングして、ドレイン電極１０２ｂの一部を露出させるコンタクトホールを形成する。

次に、前記保護膜１０６上に前記コンタクトホールを十分に埋め込むように透明な電極物質をスパッタリングして蒸着した後、第４マスク（図示せず）を介してパターニングして、前記画素領域内に前記共通電極１０８と交互に画素電極１０３を形成する。

前記第１基板１００と対向する前記第２基板２００上には、画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマト
リックス層２０１を形成し、前記画素領域に対応して色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層２０２を形成し、前記ブラックマトリックス層２０１と、カラーフィルター層２０２の上部の全面にオーバーコート層２０３を形成する。

次に、前記オーバーコート層２０３の上部の所定の部分、つまり第１基板１００上の互いに異なる段差に相応する部位に同一の高さの複数個の第１カラムスペーサー３０７及び第２カラムスペーサー３０８を形成する。従って、前記第１カラムスペーサー３０７は、前記第１基板１００上の高い段差を有する薄膜トランジスターと画素電極との接触領域に対応して、第２基板２００上に形成される。そして、前記第２カラムスペーサー３０８は、前記第１基板１００上の低い段差を有するゲートライン配線領域に対応して、第２基板２００上に形成される。ここで、前記第１カラムスペーサー３０７は、スペーサー固有の機能のセルギャップ維持の機能をし、前記第２カラムスペーサー３０８は、カラムスペーサーの密度を高めて押圧不良に対する補償の機能を果たす。

この時、前記第１カラムスペーサー３０７及び第２カラムスペーサー３０８は、薄膜トランジスターのドレイン電極１０２ｂと、画素電極１０３とが接触する部位に相応する第１カラムスペーサー３０７が前記第１基板１００及び第２基板２００を支持する程度の高さに同一に形成される。このような高さに第１カラムスペーサー３０７及び第２カラムスペーサー３０８が形成されると、貼り合せ後に前記第１カラムスペーサー３０７は、第１基板１００を押し、第１カラムスペーサー３０７及び第２カラムスペーサー３０８が対応する第１基板１００の段差の差に該当する厚さだけ高さが収縮し、前記第２カラムスペーサー３０８は、前記第１基板１００と触れ合う。

図示した図面で第１カラムスペーサー３０７及び第２カラムスペーサー３０８を、特にそれぞれ薄膜トランジスター形成部位とゲートライン領域に対応して形成した理由は、開口率の損傷を与えないブラックマトリックス層２０１がこれを遮るためである。

このように、前記第１カラムスペーサー３０７及び第２カラムスペーサー３０８は、前述したカラムスペーサー製造工程で形成される。又、第１カラムスペーサー３０７及び第２カラムスペーサー３０８を、第２基板２００のブラックマトリックス層２０１の部位内に形成することで、カラムスペーサーの形成によって開口率が落ちないようにする。

このようにしてＴＦＴアレイが形成された第１基板１００と、カラーフィルターアレイが形成された第２基板２００との表面に、それぞれ第１配向膜１０７及び第２配向膜２０４を形成した後ラビング処理をする。ここで、ラビング処理とは、布を均一の圧力や速度で第１配向膜１０７及び第２配向膜２０４の表面と摩擦させることで、第１配向膜１０７及び第２配向膜２０４の表面の高分子チェーンが一定の方向に整列されるようにして液晶の初期配向方向を決定する工程をいう。

第５実施形態 図１３は、本発明の第５実施形態に係る液晶表示装置を示す図８のＩＩ−ＩＩ´線上の構造断面図である。図１３に示したように、本発明の第５実施形態に係る液晶表示装置は、第１カラムスペーサー３０９がゲートライン１０１とデータライン１０２の交差領域に、第２カラムスペーサー３１０がゲートライン３０８の上部に対応して形成される点を除いては前記第４実施形態と同一の方法で形成され、同一の効果を持つ。

この場合、第５実施形態に係る液晶表示装置は、４マスクで製造されるため、データライン１０２のパターニングと、ｎ＋層１０２ｂ及び非晶質シリコン層１０４ａのパターニングとが同一のマスクを用いて行われ、前記チャンネルに対応する部位を除いてはデータライン１０２の金属が残った部位は、前記半導体層１０４ａ、１０４ｂが共に積層される。

従って、ゲートライン１０１とデータライン１０２の交差部は、単一のゲートライン１０１が形成される部位に比べて非晶質シリコン層１０４ａ、ｎ＋層、データライン１０２が更に形成されており、相対的にゲートライン１０１の部位に比べて前述した非晶質シリコン層１０４ａ、ｎ＋層、データライン１０２を積層した厚さだけ更に高い段差を有している。

従って、第１カラムスペーサー３０９を前記ゲートライン１０１とデータライン１０２の交差部に対応させ形成し、第２カラムスペーサー３１０を単一のゲートライン１０１の部位に形成すると、第１カラムスペーサー３０９は、第２カラムスペーサー３１０に比べて非晶質シリコン層１０４ａ、ｎ＋層、データライン１０２を積層した厚さ分だけ多く押される。

第６実施形態 図１４は、本発明の液晶表示装置をＴＮモードで具現する時にこれを示す平面図である。図１５は、本発明の第６実施形態に係る図９のＩＩＩ〜ＩＩＩ´線上の構造断面図である。図１４及び図１５において、第６実施形態に係る液晶表示装置は、一定の空間を有して貼り合せられた第１基板１００及び第２基板２００と、前記第１基板１００と第２基板２００との間に注入された液晶層２５０とで構成されている。

前記第１基板１００上には垂直に交差して画素領域を定義する複数個のゲートライン１０１及びデータライン１０２と、前記ゲートライン１０１とデータライン１０２が交差する各画素領域に形成された画素電極１０３と、前記各ゲートライン１０１とデータライン１０２が交差する部分に形成された薄膜トランジスターとを含んでなる。

前記薄膜トランジスターは、ゲート電極１０１ａと、所定の幅で前記ゲート電極１０１ａの上部を覆う半導体層１０４と、前記ゲート電極１０１ａの両側に対応して形成されたソース／ドレイン電極１０２ａ、１０２ｂとからなる。

このようなＴＮモードの液晶表示装置が前述したＩＰＳモードの液晶表示と異なる点は、第１基板１００内の画素領域内に画素電極が一つのパターンで形成されることや、前記第２基板１００上にオーバーコート層（図９の２０３参照）の代わりに、共通電極２０５が全面に形成されることで、その他の構造及び製造方法は、前述した第１実施形態乃至第５実施形態で説明したものと同様である。

以下、第６実施形態に係る液晶表示装置の製造方法について説明する。

まず、前記第１基板１００上にＭｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、第１マスク（図示せず）を介してパターニングして、複数個のゲートライン１０１及び前記ゲートライン１０１から突出する形状にゲート電極１０１ａを形成する。

次に、前記ゲートライン１０１を含む第１基板１００上にＳｉＮｘなどの絶縁物質を全面蒸着してゲート絶縁膜１０５を形成する。次に、前記ゲート絶縁膜１０５上に前記ゲート電極１０１ａを覆う形状で半導体層１０４を形成する。ここで、前記半導体層１０４は、前記ゲート絶縁膜１０５上に非晶質シリコン層１０４ａ、及び燐（Ｐ）が高濃度でドーピングされたｎ＋層１０４ｂを連続的に蒸着した後、第２マスク（図示せず）を介して前記ｎ＋層１０４ｂ、非晶質シリコン層１０４ａを同時にパターニングして形成する。

次に、Ｍｏ、Ａｌ、又はＣｒなどのような金属物質をスパッタリング方法で全面蒸着した後、第３マスク（図示せず）を用いてパターニングして、データライン１０２及び前記ゲート電極１０１ａの両側にソース電極１０２ａ、ドレイン電極１０２ｂを形成する。ここで、前記ソース電極１０２ａは、前記データライン１０２から突出して形成される。

このような金属パターニング工程で、前記ソース電極１０２ａ、ドレイン電極１０２ｂの下部にｎ＋層１０４ｂまでオーバーエッチングが行われるようにして、前記ｎ＋層１０４ｂが前記ゲート電極１０１ａの上部から除去されるようにする。従って、前記非晶質シリコン層が前記ゲート電極１０１ａの上部から露出されるが、その露出部位が薄膜トランジスター（ＴＦＴ）のチャンネル領域に定義される領域である。ここで、前記非晶質シリコン層と、ｎ＋層とからなるのが半導体層１０４である。

次に、前記半導体層１０４を含んでソース電極１０２ａと、ドレイン電極１０２ｂなどが形成されたゲート絶縁膜１０５上に化学気相蒸着（ＣＶＤ）方式によってＳｉＮｘ材質の保護膜１０６を全面蒸着する。このような保護膜１０６の材料としては、主にＳｉＮｘなどの無機物質が適用されており、最近、液晶セルの開口率を向上させるために、ＢＣＢ(Benzo Cyclo Butene）、ＳＯＧ(Spin On Glass）、又はアクリルなどの誘電率の低い有機物質が使用されている。

次に、第４マスク（図示せず）を介して前記ドレイン電極１０２ｂ上の保護膜１０６の一部を選択的にエッチングして、ドレイン電極１０２ｂの一部を露出させるコンタクトホールを形成する。

次に、前記保護膜１０６上に前記コンタクトホールを十分に埋め込むように透明電極物質をスパッタリングして蒸着した後、第５マスク（図示せず）を介してパターニングして、画素領域に画素電極１０３を形成する。

このように、第１基板１００が形成される場合、薄膜トランジスターが形成された部位と、ゲートライン１０１とデータライン１０２とがオーバーラップした部分がゲートライン１０１又はデータライン１０２が形成された部分より相対的に高い段差を有する。

前記第１基板１００と対向する前記第２基板２００上には、画素領域を除いた部分（ゲートライン及びデータライン領域、薄膜トランジスター領域）の光を遮断するためのブラックマトリックス層（図９の２０１参照）を形成し、前記画素領域に対応して色相を表現するためのＲ、Ｇ、Ｂカラーフィルター層（図９の２０２参照）を形成し、前記ブラックマトリックス層２０１と、カラーフィルター層２０２の上部の全面に共通電極（図９の２０３位置に準じる）を形成する。

次に、前記共通電極２０３の上部の所定の部位、つまり第１基板１００上の互いに異なる段差に相応する部位に同一の高さの複数個の第１カラムスペーサー３１１及び第２カラムスペーサー３１２を形成する。

本発明の第６実施形態では、第１カラムスペーサー３１１を前記第１基板１００の薄膜トランジスターが形成された部分に相応する位置に形成し、第２カラムスペーサー３１２を、第１基板１００のデータライン１０２が形成された部分に相応する位置に形成する。

以上では、ＩＰＳモードの第１実施形態をＴＮモードに適用した第６実施形態に係る液晶表示装置の製造方法についてのみ記述したが、同一の方式でＩＰＳモードの第２乃至第５実施形態に係る方法もＴＮモードに適用できる。

以上、これまで説明した本発明の液晶表示装置及びその製造方法は、それぞれ互いに異なる段差を有する第１基板（ＴＦＴ基板）の地点に相応して同一の高さのカラムスペーサーを形成する点を特徴としており、ここで、互いに異なる段差は、それぞれ第１基板のアレイ形成工程に用いられる製法によって変更されることもある。

上述した実施形態では、前記互いに異なる段差は、前記第２基板（カラーフィルター基板）のブラックマトリックス層上に第１基板の部位で最も高い地点と、最も低い地点とにそれぞれ相応して第１カラムスペーサー及び第２カラムスペーサーを形成した。このような高さの最高、最低地点は、製造工程法によって変更可能なもので、前記第１カラムスペーサーは、第１基板と接触し、第２カラムスペーサーは、第１基板と所定の間隔で離隔していることを満たせば同一の効果を達成できる。

一般的な液晶表示装置を示す拡大斜視図である。 液晶注入型液晶表示装置の製造方法のフローチャートである。 液晶滴下型液晶表示装置の製造方法のフローチャートである。 カラムスペーサーが形成されたカラーフィルター基板を示す構造断面図である。 ＴＦＴ基板とカラーフィルター基板との貼り合せ時の形状を示す構造断面図である。 タッチむらが生じる部位の形状を示す平面図である。 タッチむらが生じる部位の形状を示す断面図である。 液晶滴下量及びカラムスペーサーの密度変化に伴うタッチむら及び重力不良を示すグラフである。 本発明の液晶表示装置を概略的に示す構造断面図である。 本発明の液晶表示装置を概略的に示す構造断面図である。 本発明の液晶表示装置を概略的に示す構造断面図である。 本発明の第１実施形態を具体的にＩＰＳモードで具現した液晶表示装置を示す平面図である。 本発明の第１実施形態に係る液晶表示装置を示す図８のＩ−Ｉ´線上の構造断面図である。 本発明の第２実施形態に係る液晶表示装置を示す図８のＩ−Ｉ´線上の構造断面図である。 本発明の第３実施形態に係る液晶表示装置を示す図８のＩＩ−ＩＩ´線上の構造断面図である。 本発明の第４実施形態に係る液晶表示装置を示す図８のＩ−Ｉ´線上の構造断面図である。 本発明の第５実施形態に係る液晶表示装置を示す図８のＩＩ−ＩＩ´線上の構造断面図である。 本発明の液晶表示装置をＴＮモードで具現する時にこれを示す平面図である。 本発明の第６実施形態に係る図９のＩＩＩ−ＩＩＩ´線上の構造断面図である。

符号の説明

１００ 第１基板、１０１ ゲートライン、１０１ａ ゲート電極、１０２ データライン、１０２ａ ソース電極、１０２ｂ ドレイン電極、１０３ 画素電極、１０４ａ 非晶質シリコン層、１０４ｂ ｎ＋層、１０５ ゲート絶縁膜、１０６ 保護膜、１０７ 第１配向膜、２００ 第２基板、２０１ ブラックマトリックス層、２０２ カラーフィルター層、２０３ 共通電極、２０４ 第２配向膜、２５０ 液晶層、３０１〜３１２ カラムスペーサー。

Claims (43)

1. 相対的に段差の高い第１領域と相対的に段差の低い第２領域とを有する第１基板と、 前記第１基板の前記第１領域に相応した部分に第１カラムスペーサーを備え、前記第２領域に相応する部分に第２カラムスペーサーを備えて前記第１基板と貼り合わされる第２基板と、 前記第１基板と前記第２基板との間に形成された液晶層と を含んでなることを特徴とする液晶表示装置。
2. 前記第１カラムスペーサー及び前記第２カラムスペーサーの高さは、同一に形成されることを特徴とする請求項１に記載の液晶表示装置。
3. 前記第１カラムスペーサーは、前記第１基板上の対応する表面を押して前記液晶層のセルギャップを維持することを特徴とする請求項１に記載の液晶表示装置。
4. 前記第１カラムスペーサーの高さは、前記第１基板の前記第１領域と前記第２領域との高さの差分だけ収縮することを特徴とする請求項３に記載の液晶表示装置。
5. 前記第１カラムスペーサーが収縮する厚さは、２０００Å乃至６０００Åであることを特徴とする請求項４に記載の液晶表示装置。
6. 前記第２カラムスペーサーは、前記第１基板に接触することを特徴とする請求項１に記載の液晶表示装置。
7. 前記第２カラムスペーサーは、前記第１基板と所定の間隔で離隔していることを特徴とする請求項１に記載の液晶表示装置。
8. 前記第２カラムスペーサーの第１高さは、前記第２基板に圧力が加えられる時に第２高さに減ることを特徴とする請求項１に記載の液晶表示装置。
9. 前記第１基板上にはＴＦＴアレイが形成され、前記第２基板上にはカラーフィルターアレイが形成されることを特徴とする請求項１に記載の液晶表示装置。
10. 前記ＴＦＴアレイは、 第１基板上に画素領域を定義し、互いに垂直に交差する複数個のゲートライン及びデータラインと、 前記各ゲートライン及びデータラインの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域内に交互に形成された複数個の共通電極及び画素電極と を含んでなることを特徴とする請求項９に記載の液晶表示装置。
11. 前記カラーフィルターアレイは、 ＴＦＴアレイの金属配線及び薄膜トランジスターに対応する第２基板に形成されたブラックマトリックス層と、 前記ブラックマトリックス層を含む前記第２基板上に形成されたカラーフィルター層と、 前記カラーフィルター層の上部に形成されたオーバーコート層と を含んでなることを特徴とする請求項９に記載の液晶表示装置。
12. 前記第１カラムスペーサーは、前記薄膜トランジスターのソース電極に対応して形成されることを特徴とする請求項１１に記載の液晶表示装置。
13. 前記第１カラムスペーサーは、前記薄膜トランジスターのドレイン電極に対応して形成されることを特徴とする請求項１１に記載の液晶表示装置。
14. 前記第１カラムスペーサーは、前記薄膜トランジスターのゲート電極の上部に対応して形成されることを特徴とする請求項１１に記載の液晶表示装置。
15. 前記第１カラムスペーサーは、前記薄膜トランジスターと画素電極とのコンタクト領域に対応して形成されることを特徴とする請求項１１に記載の液晶表示装置。
16. 前記第１基板の背面全面にＩＴＯ膜を更に含むことを特徴とする請求項１１に記載の液晶表示装置。
17. 前記複数個のカラムスペーサーは、前記カラーフィルターアレイ上に形成されることを特徴とする請求項１１に記載の液晶表示装置。
18. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、前記ブラックマトリック層上に形成されることを特徴とする請求項１１に記載の液晶表示装置。
19. 前記ＴＦＴアレイは、 画素領域を定義し、互いに垂直に交差する複数個のゲートライン及びデータラインと、前記各ゲートライン及び前記各データラインの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域内に形成された複数個の画素電極と を含んで構成されることを特徴とする請求項９に記載の液晶表示装置。
20. 前記カラーフィルターアレイは、 前記ＴＦＴアレイの金属配線及び薄膜トランジスター形成部に対応して形成されたブラックマトリックス層と、 前記ブラックマトリックス層を含む第２基板上に形成されたカラーフィルター層と、 前記カラーフィルター層上に形成された共通電極と を含んで構成されることを特徴とする請求項１９に記載の液晶表示装置。
21. 前記第１カラムスペーサーは、前記薄膜トランジスターのソース電極に対応して形成されることを特徴とする請求項２０に記載の液晶表示装置。
22. 前記第１カラムスペーサーは、前記薄膜トランジスターのドレイン電極に対応して形成されることを特徴とする請求項２０に記載の液晶表示装置。
23. 前記第１カラムスペーサーは、前記薄膜トランジスターのゲート電極の上部に対応して形成されることを特徴とする請求項２０に記載の液晶表示装置。
24. 前記第１カラムスペーサーは、前記一つの薄膜トランジスターと前記一つの画素電極とのコンタクトする領域に対応して形成されることを特徴とする請求項２０に記載の液晶表示装置。
25. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、前記ブラックマトリックス層形成部位に対応して形成されることを特徴とする請求項２０に記載の液晶表示装置。
26. 前記第１基板及び前記第２基板の互いに対向する表面に形成される複数個の配向膜を更に含むことを特徴とする請求項１に記載の液晶表示装置。
27. 互いに対向する第１基板及び第２基板と、 画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、 前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域に形成された複数個の画素電極及び共通電極と、 前記一つの薄膜トランジスターに相応して前記第２基板上に形成される第１カラムスペーサーと、 前記一つのゲートライン又は前記一つのデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、 前記第１基板と前記第２基板との間に形成された液晶層と を含んでなることを特徴とする液晶表示装置。
28. 前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは、前記第１基板に接触することを特徴とする請求項２７に記載の液晶表示装置。
29. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成されることを特徴とする請求項２７に記載の液晶表示装置。
30. 互いに対向する第１基板及び第２基板と、 画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、 前記各ゲートラインと前記各データラインとの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域に形成された複数個の画素電極と、 前記一つの薄膜トランジスターに相応して前記第２基板上に形成される第１カラムスペーサーと、 前記一つのゲートライン又は前記一つのデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、 前記第１基板と前記第２基板との間に形成された液晶層と を含んでなることを特徴とする液晶表示装置。
31. 前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは、前記第１基板に接触することを特徴とする請求項３０に記載の液晶表示装置。
32. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成されることを特徴とする請求項３０に記載の液晶表示装置。
33. 互いに対向する第１基板及び第２基板と、 画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、 前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域に形成された複数個の画素電極及び共通電極と、 前記ゲートラインと前記データラインの交差部に相応して前記第２基板上に形成される第１カラムスペーサーと、 前記ゲートラインと前記データラインの交差部を除いたゲートライン又はデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、 前記第１基板と前記第２基板との間に形成された液晶層と を含んでなることを特徴とする液晶表示装置。
34. 前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは、前記第１基板に接触することを特徴とする請求項３３に記載の液晶表示装置。
35. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成されることを特徴とする請求項３３に記載の液晶表示装置。
36. 互いに対向する第１基板及び第２基板と、 画素領域を定義するために前記第１基板上に互いに交差して形成される複数個のゲートライン及びデータラインと、 前記各ゲートラインと前記各データラインの交差部に形成された複数個の薄膜トランジスターと、 前記各画素領域に形成された複数個の画素電極と、 前記ゲートラインと前記データラインの交差部に相応して前記第２基板上に形成される第１カラムスペーサーと、 前記ゲートラインと前記データラインの交差部を除いたゲートライン又はデータラインに相応して前記第２基板上に形成される第２カラムスペーサーと、 前記第１基板と前記第２基板との間に形成された液晶層と を含んでなることを特徴とする液晶表示装置。
37. 前記第１カラムスペーサーの第１厚さは、前記第１基板に圧力が加えられると第２厚さに減り、前記第２カラムスペーサーは、前記第１基板に接触することを特徴とする請求項３６に記載の液晶表示装置。
38. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成されることを特徴とする請求項３６に記載の液晶表示装置。
39. ＴＦＴアレイが形成された第１基板を準備する段階と、
    前記第１基板と対向するようにカラーフィルターアレイが形成された第２基板を準備する段階と、 相対的に段差の高い第１領域と、相対的に段差の低い第２領域とに相応する前記第２基板上に第１カラムスペーサー及び第２カラムスペーサーを形成する段階と、 前記第１基板と前記第２基板との間に液晶層を形成する段階と、 前記第１基板と前記第２基板とを貼り合せる段階と を含んでなることを特徴とする液晶表示装置の製造方法。
40. 前記第１カラムスペーサーは、前記第１基板の薄膜トランジスターアレイの第１領域に相応する第２基板上に形成され、前記第２カラムスペーサーは、前記第１基板の第１領域を除いたゲートライン又はデータライン領域に相応して形成されることを特徴とする請求項３９に記載の液晶表示装置の製造方法。
41. 前記第１基板の前記第１領域は、前記薄膜トランジスターアレイの薄膜トランジスター領域に相応することを特徴とする請求項３９に記載の液晶表示装置の製造方法。
42. 前記第１基板上に形成された薄膜トランジスターアレイの第１領域は、前記ゲートラインと前記データラインの交差部に相応することを特徴とする請求項３９に記載の液晶表示装置の製造方法。
43. 前記第１カラムスペーサー及び前記第２カラムスペーサーは、同一の高さに形成されることを特徴とする請求項３９に記載の液晶表示装置の製造方法。

Images