KR100617041B1 - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR100617041B1
KR100617041B1 KR1020040030532A KR20040030532A KR100617041B1 KR 100617041 B1 KR100617041 B1 KR 100617041B1 KR 1020040030532 A KR1020040030532 A KR 1020040030532A KR 20040030532 A KR20040030532 A KR 20040030532A KR 100617041 B1 KR100617041 B1 KR 100617041B1
Authority
KR
South Korea
Prior art keywords
substrate
layer
liquid crystal
column spacer
pixel
Prior art date
Application number
KR1020040030532A
Other languages
English (en)
Other versions
KR20050105530A (ko
Inventor
이수웅
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040030532A priority Critical patent/KR100617041B1/ko
Publication of KR20050105530A publication Critical patent/KR20050105530A/ko
Application granted granted Critical
Publication of KR100617041B1 publication Critical patent/KR100617041B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells

Abstract

본 발명은 터치 불량 및 눌림 불량의 개선이 가능하고, TFT 검사가 가능한 액정 표시 장치에 관한 것으로, 서로 대향된 제 1, 제 2 기판과, 상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인과, 상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터와, 각 서브픽셀(sub-pixel)마다 상기 게이트 라인 상에 형성된 돌기와, 3개의 서브픽셀마다 상기 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 1 칼럼 스페이서가 형성되지 않는 나머지 서브픽셀들에, 해당 서브픽셀의 돌기를 제외한 상기 게이트 라인에 대응하도록 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 한다.
터치 불량, 칼럼 스페이서, 돌기, 눌림 불량, TFT 패턴 검사

Description

액정 표시 장치{Liquid Crystal Display Device}
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도
도 2는 액정 주입형 액정 표시 장치의 제조 방법의 흐름도
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도
도 4는 종래의 액정 표시 장치를 나타낸 평면도
도 5는 도 4의 I~I' 선상의 구조 단면도
도 6a 및 도 6b는 종래의 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도
도 7은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 TFT 어레이 기판 상의 구조물을 나타낸 평면도
도 8은 도 7의 TFT 어레이 기판에 제 1, 제 2 칼럼 스페이서가 대응되는 모습을 나타낸 평면도
도 9는 도 7 및 도 8의 Ⅲ~Ⅲ' 선상의 구조 단면도
도 10은 도 7 및 도 8의 Ⅳ~Ⅳ' 선상의 TFT 어레이 기판에서의 구조 단면도
도 11a 내지 도 11f는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 TFT 어레이 기판 상에 이루어지는 공정 순서를 나타낸 공정 단면도
도 12는 본 발명의 액정 표시 장치의 검사 방법을 나타낸 도면
도 13은 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 평면도
도 14는 도 13의 Ⅴ~Ⅴ' 선상의 구조 단면도
도 15는 도 13의 Ⅵ~Ⅵ' 선상의 TFT 어레이 기판에서의 구조 단면도
*도면의 주요 부분을 나타낸 부호 설명*
30 : 제 1 기판 31 : 블랙 매트릭스층
32 : 컬러 필터층 33 : 오버코트층
34 : 공통 전극 40 : 제 2 기판
41 : 게이트 라인 41a : 게이트 전극
42 : 데이터 라인 42a : 소오스 전극
42b : 드레인 전극 42c : 금속 패턴
43 : 화소 전극 43a : 스토리지 전극
44 : 반도체층 44a : 비정질 실리콘층
44b : n+층 45 : 게이트 절연막
46 : 보호막 47 : 공통 라인
47a : 공통 전극 50a : 제 1 칼럼 스페이서
50b : 제 2 칼럼 스페이서 51 : 돌기
53 : 화소 전극 55 : 액정층
100 : 컬러 필터 어레이 기판 200 : TFT 어레이 기판
본 발명은 액정 표시 장치에 관한 것으로 특히, 전 화소에 대응하여 고정된 위치에 돌기를 형성하고, 3화소마다 돌기에 대응하여 셉 갭 유지용 칼럼 스페이서를 형성하고, 상기 셀 갭 유지용 칼럼 스페이서가 형성되지 않은 화소에 돌기에 대응되지 않도록 눌림 방지용 칼럼 스페이서를 형성함으로써, 터치 불량 및 눌림 불량을 방지하는 한편, TFT 패턴 검사가 가능한 액정 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 액정 표시 장치와, 액정 표시 장치의 셀 갭(cell gap)을 유지하는 스페이서에 대하여 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.
액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층(8)이 형성되고, 상기 컬러 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이에 형성되는 전계에 의해 상기 제 1, 제 2 기판(1, 2) 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하 여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS(In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 IPS 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡전계(수평전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하, 종래의 액정 표시 장치의 제조방법을 설명하면 다음과 같다.
일반적인 액정 표시 장치의 제조 방법은 제 1, 제 2 기판 사이에 액정층을 형성하는 방법에 따라 액정 주입 방식 제조 방법과 액정 적하 방식 제조 방법으로 구분할 수 있다.
먼저, 액정 주입 방식의 액정 표시 장치 제조 방법을 설명하면 다음과 같다.
도 2는 일반적인 액정 주입 방식의 액정 표시 장치의 제조방법의 흐름도이다.
액정 표시 장치는 크게 어레이 공정, 셀 공정, 모듈 공정 등으로 구분된다.
어레이 공정은, 상술한 바와 같이, 상기 제 1 기판에 게이트 라인 및 데이터 라인과, 화소 전극과, 박막트랜지스터를 구비한 TFT 어레이를 형성하고, 제 2 기판에 블랙매트릭스층과 컬러 필터층과 공통 전극 등을 구비한 컬러 필터 어레이를 형 성하는 공정이다.
이 때, 상기 어레이 공정은 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 하나의 대형 유리 기판에 액정 패널을 다수개 설계하여 각 액정 패널 영역에 각각 TFT 어레이 및 컬러 필터 어레이를 형성한다.
이와 같이 TFT 어레이가 형성된 TFT 기판과 컬러 필터 어레이가 형성된 컬러 필터 기판은 셀 공정 라인으로 이동된다.
이어, 상기 TFT 기판과 컬러 필터 기판상에 배향 물질을 도포하고 액정분자가 균일한 방향성을 갖도록 하기 위한 배향 공정(러빙 공정)(S10)을 각각 진행한다.
여기서, 상기 배향 공정(S10)은 배향막 도포 전 세정, 배향막 인쇄, 배향막 소성, 배향막 검사, 러빙 공정 순으로 진행된다.
이어, 상기 TFT 기판 및 컬러 필터 기판을 각각 세정(S20)한다.
그리고, 상기 TFT 기판 또는 컬러 필터 기판 상에 셀 갭(Cell Gap)을 일정하게 유지하기 위한 볼 스페이서(Ball spacer)를 산포(S30)하고, 상기 각 액정 패널 영역의 외곽부에 두 기판을 합착하기 위한 실 패턴(seal pattern)을 형성한다(S40). 이 때, 실 패턴은 액정을 주입하기 위한 액정 주입구 패턴을 갖도록 형성된다.
여기서, 볼 스페이서는 플라스틱 볼(plastic ball)이나 탄성체 플라스틱 미립자로 형성된 것이다.
상기 실 패턴이 대향되도록 TFT 기판과 컬러 필터 기판을 마주보도록 하여 두 기판을 합착하고 상기 실 패턴을 경화시킨다(S50).
그 후, 상기 합착 및 경화된 TFT 기판 및 컬러 필터 기판을 각 단위 액정 패널 영역 별로 절단하고 가공하여(S60)하여 일정 사이즈의 단위 액정 패널을 제작한다.
이후, 각각의 단위 액정 패널의 액정 주입구를 통해 액정을 주입하고, 주입 완료 후 상기 액정 주입구를 봉지(S70)하여 액정층을 형성한다. 그리고, 각 단위 액정 패널의 외관 및 전기적 불량 검사(S80)를 진행함으로써 액정 표시 장치를 제작하게 된다.
여기서, 상기 액정주입공정을 간략히 살펴보면 다음과 같다.
먼저, 주입하고자 하는 액정 물질이 담겨져 있는 용기와 액정을 주입할 액정 패널을 챔버(Chamber) 내부에 위치시키고, 상기 챔버의 압력을 진공 상태로 유지함으로써 액정 물질 속이나 용기 안벽에 붙어 있는 수분을 제거하고 기포를 탈포함과 동시에 상기 액정 패널의 내부 공간을 진공 상태로 만든다.
그리고, 원하는 진공 상태에서 상기 액정 패널의 액정 주입구를 액정 물질이 담아져 있는 용기에 담그거나 접촉시킨 다음, 상기 챔버 내부의 압력을 진공 상태로부터 대기압 상태로 만들어 상기 액정 패널 내부의 압력과 챔버의 압력 차이에 의해 액정 주입구를 통해 액정 물질이 상기 액정 패널 내부로 주입되도록 한다.
이러한 액정 주입 방식의 액정 표시 장치 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 단위 패널로 컷팅한 후, 두 기판 사이를 진공 상태로 유지하여 액정 주입구를 액정액에 담가 액정을 주입하므로 액정 주입에 많은 시간이 소요되므로 생산성이 저하된다.
둘째, 대면적의 액정 표시 장치를 제조할 경우, 액정 주입식으로 액정을 주입하면 패널 내에 액정이 완전히 주입되지 않아 불량의 원인이 된다.
셋째, 상기와 같이 공정이 복잡하고 시간이 많이 소요되므로 여러개의 액정 주입 장비가 요구되어 많은 공간을 요구하게 된다.
따라서, 이러한 액정 주입 방식의 문제점을 극복하기 위해 두 기판 중 하나의 기판에 액정을 적하시킨 후, 두 기판을 합착시키는 액정 적하형 액정 표시 장치의 제조 방법이 개발되었다.
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도이다.
즉, 액정 적하 방식의 액정 표시 장치 제조 방법은, 두 기판을 합착하기 전에, 두 기판 중 어느 하나의 기판에 적당량의 액정을 적하한 후, 두 기판을 합착하는 방법이다.
따라서, 액정 주입 방식과 같이 셀갭(cell gap)을 유지하기 위해 볼 스페이서를 사용하게 되면, 적하된 액정이 퍼질 때 상기 볼 스페이서가 액정 퍼짐 방향으로 이동되어 스페이서가 한쪽으로 몰리게 되므로 정확한 셀갭 유지가 불가능하게 된다.
그러므로, 액정 적하 방식에서는 볼 스페이서를 사용하지 않고 스페이서가 기판에 고정되는 고정 스페이서(칼럼 스페이서(column spacer) 또는 패턴드 스페이서(patterned spacer))를 사용해야 한다.
즉, 도 3과 같이, 어레이 공정에서, 컬러 필터 기판에 블랙매트릭스층 및 컬러 필터층 및 공통 전극을 형성하고, 상기 공통 전극 위에 감광성 수지를 형성하고 선택적으로 제거하여 상기 블랙 매트릭스층상에 칼럼 스페이서를 형성한다. 또한, 상기 칼럼 스페이서 형성은 포토 공정 또는 잉크젯(ink-jet) 공정에 의해 형성할 수 있다.
그리고, 상기 칼럼 스페이서를 포함한 TFT 기판 및 컬러 필터 기판 전면에 배향막을 도포하고 상기 배향막을 러빙 처리한다.
이와 같이, 배향 공정이 완료된 TFT 기판과 컬러필터 기판을 각각 세정(S101)한 다음, 상기 TFT 기판과 컬러 필터 기판 중 하나의 기판 상의 일정 영역에 액정을 적하하고(S102), 나머지 기판의 각 액정 패널 영역의 외곽부에 디스펜싱 장치를 이용하여 실 패턴을 형성한다(S103).
이 때, 상기 두 기판 중 하나의 기판에 액정도 적하하고 실 패턴도 형성하여도 된다.
그리고 상기 액정이 적하되지 않은 기판을 반전(뒤집어서 마주보게 함)시키고(S104), 상기 TFT 기판과 컬러필터 기판을 압력하여 합착하고 상기 실 패턴을 경화시킨다(S105).
이어, 단위 액정 패널별로 상기 합착된 기판을 절단 및 가공한다(S106).
그리고 상기 가공된 단위 액정 패널의 외관 및 전기적 불량 검사(S107)를 진행함으로써 액정표시소자를 제작하게 된다.
이러한 액정 적하 방식의 제조 방법에 있어서는, 컬러 필터 기판 상에 칼럼 스페이서를 형성하고, TFT 기판에 액정을 적하하여 두 기판을 합착하여 패널을 형성한다.
이 때, 상기 칼럼 스페이서는 컬러 필터 기판에 고정시켜 형성하고, TFT 기판에 접촉된다. 그리고 상기 TFT 기판의 접촉되는 부위는 게이트 라인 또는 데이터 라인의 어느 하나의 단일 배선에 대응하여, 컬러 필터 기판 상에서 일정한 높이를 주어 형성한다.
도 4는 종래의 액정 표시 장치를 나타낸 평면도이며, 도 5는 도 4의 I~I' 선상의 구조 단면도이다.
도 4 및 도 5와 같이, 종래의 액정 표시 장치의 어레이 영역은, 화소 영역을 정의하기 위해 게이트 라인(4) 및 데이터 라인(5)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(6)이 형성된다. 그리고, 일정 간격을 갖고 셀갭(cell gap)을 유지하기 위한 칼럼 스페이서(20)가 형성된다. 도 4에서는 3개의 서브픽셀(sub-pixel)마다, 즉, 하나의 픽셀(one pixel, R, G, B 서브픽셀이 하나의 화소를 이룸)마다 하나의 칼럼 스페이서(20)가 배치됨을 도시하였다.
여기서, 상기 칼럼 스페이서(20)는, 도 5에 도시한 바와 같이, 게이트 라인(4) 상측에 상응한 부분에 형성된다. 즉, 제 1 기판(1) 상에 게이트 라인(4)이 형성되고, 상기 게이트 라인(4)을 포함한 기판 전면에 게이트 절연막(15)이 형성되며, 상기 게이트 절연막(15)위에 보호막(16)이 형성된다.
그리고 제 2 기판(2)에는 상기 화소 영역을 제외한 비화소 영역(게이트 라 인, 데이터 라인 및 박막 트랜지스터 영역)을 가리기 위한 블랙 매트릭스층(7)과, 상기 블랙 매트릭스층(7)을 포함한 컬러 필터 기판(2) 상에 각 화소 영역별로 차례로 R, G, B 안료가 대응되어 형성된 컬러 필터층(8) 및 상기 컬러 필터층(8)을 포함한 상기 제 2 기판(2) 전면에 형성된 공통 전극(14)이 형성된다.
상기 게이트 라인(4)에 상응하는 부분의 공통 전극(14)위에 칼럼 스페이서(20)가 형성되어 상기 칼럼 스페이서(20)가 상기 게이트 라인(4)상에 위치되도록 두 기판(1, 2)이 합착된다.
상기와 같이 칼럼 스페이서가 형성된 적하 방식으로 제조되는 액정 표시 장치에 있어서는 다음과 같은 문제점이 있었다.
첫째, 칼럼 스페이서가 형성된 액정표시장치의 패널면을 소정 방향으로 힘을 가하여 훑어낼 경우, 뿌옇게 발생한 터치 얼룩이 복원되지 않고, 한참동안 머무는 현상이 관찰된다.
이하에서는, 도면을 통해 터치 얼룩의 현상과 원인을 살펴본다.
도 6a 및 도 6b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도이다.
도 6a와 같이, 액정 패널(10)면을 손가락 또는 펜 등으로 터치한 상태에서 소정의 방향으로 훑어 지나가게 되면, 도 6b와 같이, 액정 패널(10)의 상부 기판(2)은 손가락이 지나간 방향으로 소정 간격 쉬프트하게 된다.
이 때, 원기둥 형상의 칼럼 스페이서(20)가 상하부 기판(1, 2)에 닿아있으 며, 이 접촉 면적이 커, 칼럼 스페이서(20)와 대향 기판(하부 기판, 1) 사이에 발생하는 마찰력이 크기 때문에, 터치 방향으로 쉬프팅(shifting)한 후, 상기 상부 기판(2)은 한참동안 원 상태로 복원되지 못하고 있다. 이 경우, 상기 손가락 또는 펜 등이 지나간 자리의 액정은 흩어지며, 지나간 자리의 주변 영역에 액정이 모이는 현상이 일어난다. 이 경우, 상기 액정(3)이 모인 부위는, 칼럼 스페이서(20)의 높이로 정의되는 타 부위의 셀 갭(h2)보다 셀 갭(h1)이 높아지며, 손가락 또는 펜 등이 지나간 자리는 액정이 흩어져, 터치 부위 및 터치 주변 영역에는 액정의 과잉 및 부족으로 정상적인 액정의 구동이 이루어지지 않아 얼룩으로 관찰되는 터치 불량이 발생한다.
이러한 터치 불량이 종래의 볼 스페이서가 형성된 액정 표시 장치에 비해 칼럼 스페이서가 형성된 액정 표시 장치에서 관찰된 이유는, 칼럼 스페이서는 한쪽 기판에는 고정되고 대향 기판과는 면 형상으로 접촉되어, 구 형상의 볼 스페이서에 비해 기판에 접촉되는 면적이 넓기 때문으로 판단된다.
둘째, 상술한 터치 얼룩은 적하되는 액정 량을 늘리면 해결될 수 있으나, 터치 얼룩이 해소되는 반면 상대적으로 중력 불량이라는 또 다른 문제를 초래하게 될 것이다.
일반적으로 액정 표시 장치는 모니터, 노트 북, TV 등의 표시장치에 이용된 것으로, 사용 시에 패널이 수직으로 서 있는 상태가 많다. 이 때 중력 방향으로 액정이 쏠리게 된다. 특히, 상기 패널이 고온 상태에 있을 때, 액정의 열 팽창성이 커지기 때문에 그 정도는 심해진다. 따라서, 액정 패널 내에 적하되는 액정량도 중 력 불량이 발생하지 않는 수준 이하여야 하므로, 액정 패널에 충진되는 액정량도 제한을 받아(잉여분의 액정을 충진하기 곤란함), 현실적으로 완전히 터치 불량이 제거되기는 힘들다.
셋째, 액정 적하 방식에 이용되는 칼럼 스페이서는 선택적으로 고정된 위치에 형성되므로, 액정 패널면을 소정의 힘 이상으로 가압할 경우, 해당 부위에 칼럼 스페이서가 위치하지 않게 되면, 가압받은 위치의 액정 패널이 내려앉아 해당 부위의 상부 기판 상의 구조물들이 무너지는 현상이 발생한다. 이와 같이, 구조물들이 무너지는 현상은 누름에 의해 발생되는 불량이라 하여, 누름 불량 또는 도장 불량이라 하며, 표시(display)시 검은 얼룩으로 관찰된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 전 화소에 대응하여 고정된 위치에 돌기를 형성하고, 3화소마다 돌기에 대응하여 셉 갭 유지용 칼럼 스페이서를 형성하고, 상기 셀 갭 유지용 칼럼 스페이서가 형성되지 않은 화소에 돌기에 대응되지 않도록 눌림 방지용 칼럼 스페이서를 형성함으로써, 터치 불량 및 눌림 불량을 방지하는 한편, TFT 패턴 검사가 가능한 액정 표시 장치를 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인과, 상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터와, 각 서브픽셀(sub- pixel)마다 상기 게이트 라인 상에 형성된 돌기와, 3개의 서브픽셀마다 상기 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 1 칼럼 스페이서가 형성되지 않는 나머지 서브픽셀들에, 해당 서브픽셀의 돌기를 제외한 상기 게이트 라인에 대응하도록 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 그 특징이 있다.
상기 제 1, 제 2 칼럼 스페이서는 동일한 높이로 형성된다.
상기 돌기는 반도체층 및 금속층이 증착되어 형성된다.
상기 돌기는 상기 제 2 기판의 형성된 상기 제 1 칼럼 스페이서 상부의 일부분과 접촉한다.
상기 제 2 기판 상에 상기 게이트 라인과, 데이터 라인 및 박막 트랜지스터 형성 부위에 대응하여 블랙 매트릭스층이 더 구비된다.
상기 제 1 기판 상의 각 화소 영역에 서로 교번하여 위치하는 제 1, 제 2 전극이 더 형성된다.
상기 제 2 기판 상에 오버코트층을 더 포함한다.
상기 제 1 기판 상의 각 화소 영역에 화소 전극과, 상기 제 2 기판 전면에 공통 전극을 더 포함한다.
상기 제 1, 제 2 기판의 서로 대향되는 표면에 배향막을 더 포함한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향 된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인과, 상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 서로 교번하여 형성된 제 1 전극 및 제 2 전극과, 각 서브픽셀마다 상기 게이트 라인 상에 형성된 돌기와, 3개의 서브픽셀마다 해당 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 1 칼럼 스페이서가 형성되지 않는 나머지 서브픽셀들에, 해당 서브픽셀의 돌기를 제외한 상기 게이트 라인에 대응하여 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서와, 상기 제 2 기판 상에 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층과, 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 컬러 필터층과, 상기 컬러 필터층 상부에 형성된 오버코트층 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.
상기 제 1, 제 2 칼럼 스페이서는 동일한 높이로 형성된다.
상기 돌기는 반도체층 및 금속층이 증착되어 형성된다.
상기 돌기는 상기 제 2 기판의 형성된 상기 제 1 칼럼 스페이서 상부의 일부분과 접촉한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인과, 상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영 역에 형성된 화소 전극과, 각 서브픽셀마다 상기 게이트 라인 상에 형성된 돌기와, 3개의 서브픽셀마다 해당 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 3 화소 중 제 1 칼럼 스페이서가 대응되지 않는 나머지 서브픽셀들에 해당 서브픽셀의 돌기를 제외한 게이트 라인에 대응하도록 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서와, 상기 제 2 기판 상에 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층과, 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 컬러 필터층과, 상기 컬러 필터층 상부를 포함한 제 2 기판 전면에 형성된 공통 전극 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨에 또 다른 특징이 있다.
상기 제 1, 제 2 칼럼 스페이서는 동일한 높이로 형성된다.
상기 돌기는 반도체층 및 금속층이 증착되어 형성된다.
상기 돌기는 상기 제 2 기판의 형성된 상기 제 1 칼럼 스페이서 상부의 일부분과 접촉한다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치를 상세히 설명하면 다음과 같다.
도 7은 본 발명의 제 1 실시예에 따른 액정 표시 장치의 TFT 어레이 기판 상의 구조물을 나타낸 평면도이며, 도 8은 도 7의 TFT 어레이 기판에 제 1, 제 2 칼럼 스페이서가 대응되는 모습을 나타낸 평면도이고, 도 9는 도 7 및 도 8의 Ⅲ~Ⅲ' 선상의 구조 단면도이고, 도 10은 도 7 및 도 8의 Ⅳ~Ⅳ' 선상의 TFT 어레이 기판에서의 구조 단면도이다.
도 7 내지 도 10과 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 횡전계형(In-Plane Switching mode) 액정 표시 장치로, 크게 서로 대향된 칼라 필터 어레이 기판(100)과, 구비된 모든 서브 픽셀에 동일한 위치에 돌기가 형성된 TFT 어레이 기판(200)과, 상기 칼라 필터 어레이(100) 상에 3 서브 픽셀마다 상기 돌기에 대응되어 형성된 제 1 칼럼 스페이서(50a)와, 상기 나머지 서브픽셀들에 돌기를 제외한 영역에 대응되어 형성된 제 2 칼럼 스페이서(50b) 및 상기 두 어레이 기판(100, 200) 사이에 충진된 액정층(55)을 포함하여 이루어진다.
여기서, 상기 칼라 필터 어레이 기판(100)은 제 1 기판(30)과, 상기 제 1 기판(30) 상부에 형성되어 비화소 영역(게이트 라인 및 데이터 라인 영역, 박막트랜지스터 형성 영역)을 가리는 블랙 매트릭스층(31)과, 상기 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 각 서브픽셀(sub-pixel)에 대응되어 형성된 R, G, B 칼라 필터층(32) 및 상기 칼라 필터층(32)을 포함한 제 1 기판(30) 전면에 평탄화하기 위한 오버코트층(33)으로 이루어진다.
그리고, 상기 TFT 어레이 기판(200)은 제 2 기판(40)과, 서로 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(41) 및 데이터 라인(42)과, 상기 게이트 라인(41)과 데이터 라인(42)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 게이트 라인(41) 상에 서브픽셀마다 동일한 위치에 형성된 돌기(51)와, 상기 화소 영역 내에 서로 교번되어 지그재그(zigzag) 패턴으로 형성된 공통 전극(47a) 및 화소 전극(43)과, 상기 게이트 라인(41)과 평행하게 상기 화소 영역을 가로질러 형성되며 상기 공통 전극(47a)과 연결되는 공통 라인(47)과, 상기 공통 라인(47)과 화소 영역 내에서 소정 부분 오버랩되며 상기 화소 전극(43)을 분기시키는 스토리지 전극(43)을 포함하여 이루어진다.
한편, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(41)으로부터 돌출된 게이트 전극(41a)과, 서로 소정 간격 이격되어 게이트 전극(41a) 상부의 양쪽을 덮는 소오스 전극(42a) 및 드레인 전극(42b), 상기 소오스 전극(42a)과 드레인 전극(42b)이 이격된 부위에 채널(channel)을 형성하며, 데이터 라인(42), 소오스 전극, 드레인 전극 등을 이루는 금속층 하부에 형성된 반도체층(44)을 포함하여 이루어진다. 여기서, 상기 반도체층(44)은 하부에 비정질 실리콘층(44a), 상부에 n+층(44b)이 적층되어 이루어지며, 채널 부위에서 상기 n+층(44b)이 제거되어 있다.
도면상에서는, 상기 데이터 라인(42)이 상기 게이트 라인(41)과 수직으로 교차된 형상으로 도시되어 있지만, 경우에 따라 상기 공통 전극(47a) 및 화소 전극(43)과 평행하는 형상의 지그재그 패턴으로 형성할 수도 있다. 이 경우, 횡전계는 더욱 보강된다.
그리고, 상기 반도체층(44) 하부의 제 2 기판(40) 전면에는 게이트 라인(41) 및 게이트 전극(41a)을 덮는 게이트 절연막(45)이 형성되며, 상기 드레인 전극(42b)과 화소 전극(43)의 층간 사이에는 보호막(46)이 개재되어 보호막 홀을 구비하여 상기 보호막 홀을 통해 드레인 전극(42b)과 화소 전극(43)이 콘택된다.
여기서, 상기 공통 라인(47) 및 공통 라인(47)에서 분기된 공통 전극(47a)은 상기 게이트 라인(41) 형성 단계에서 동시에 증착되며, 상기 화소 전극(43)은 상기 보호막 홀을 포함한 보호막(46) 상에 형성된다.
이하, 도면을 참조하여 상기 제 1, 제 2 칼럼 스페이서(50a, 50b)와 돌기(51)에 상세히 설명한다.
상기 돌기(51)는 도 7과 같이, 상기 제 2 기판(도 9의 40참조) 상의 각 서브픽셀(sub-pixel)마다 동일한 위치에 돌기(51)가 형성된다. 이러한 돌기(51)는 상기 게이트 라인(41) 상부에 형성되며, 하부에는 반도체층(도 9의 44 참조) 상부에는 소오스/드레인 금속층(42c)이 차례로 증착된 형상이다. 상기 돌기(51)는 데이터 라인(42)을 형성하는 공정에서 함께 정의되어 형성되며, 상기 게이트 라인(41)은 상기 돌기(51)와의 사이에 게이트 절연막(45)을 개재하여 상기 돌기(51)로부터 절연되어 있다.
여기서, 제 1, 제 2 칼럼 스페이서(50a, 50b)가 형성된 상기 칼라 필터 어레이 기판(100)과 돌기(51)가 구비된 TFT 어레이 기판(200)은 각각 서로 대향되는 최상면에 배향막(미도시)을 구비할 수 있다.
그리고, 도 8 및 도 9와 같이, 3개의 서브픽셀(sub-pixel)마다, 즉, 한 개의 픽셀마다, 상기 돌기(51)에 대응되는 제 1 기판(30) 상에 부위에 제 1 칼럼 스페이서(50a)를 형성하고, 상기 제 1 칼럼 스페이서(50a)가 형성되지 않는 나머지 서브픽셀들에 상기 돌기(51)에 대응하지 않도록 상기 게이트 라인 상에 제 2 칼럼 스페이서(50b)를 형성한다. 이 경우, 게이트 라인(41)에 수직한 방향으로 각각 R, G, B의 해당 컬러 필터가 대응되도록 스트라이프 타입(stripe type)으로 컬러 필터를 배치한다면, 소정의 컬러(R 또는 G 또는 B)에 해당하는 컬러 필터 라인에만 제 1 칼럼 스페이서(50a)가 형성될 것이다.
상기 제 1 칼럼 스페이서(50a)와 제 2 칼럼 스페이서(50b)는 동일한 높이로 형성한다. 따라서, 게이트 라인(41) 상의 돌기에 대응되어 형성되는 제 1 칼럼 스페이서(50a)는 상대적으로 제 2 칼럼 스페이서(50b)에 비해 상기 돌기(51)의 높이에 대응되는 만큼 단차가 높은 영역에 형성되어 상기 돌기(51) 상부에 형성된 보호막(46) 등과 접촉하여 셀 갭을 유지하는 기능을 한다. 이 때, 상기 돌기(51)는 상대적으로 제 1 칼럼 스페이서(50a)에 비해 표면적이 작도록 형성하므로, 실제로 상기 제 1 칼럼 스페이서(50a)와 상기 돌기(51)가 형성된 부분의 보호막(46)이 접촉하는 부분은 상기 제 1 칼럼 스페이서(50a)의 상부의 소정 부분이다.
상기 제 2 칼럼 스페이서(50b)는 상기 제 1 칼럼 스페이서(50a)가 형성되지 않은 나머지 서브픽셀들에 상기 제 2 기판(40)에 형성된 돌기와는 대응되지 않도록 제 1 기판(30) 상에 형성되어 액정 패널면에 소정 크기 이상의 압력이 가해질 때, 상기 제 2 칼럼 스페이서(50b)가 상기 TFT 어레이 기판(200)과 접촉하게 되어, 상기 제 2 칼럼 스페이서(50b)가 압력이 가해진 부위의 패널면이 더 이상 내려앉지 않고, 일정의 셀 갭을 유지하는 기능을 한다.
이와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 제 2 칼럼 스페이서(50b)를 구비함으로써, 상기 TFT 어레이 기판(200)과 제 2 칼럼 스페이서(50b)가 소정 간격 이격되어 형성되어, 셀 갭 유지용의 칼럼 스페이서만 구비된 종래 구조에 비해, 상기 제 2 칼럼 스페이서(50b)가 TFT 어레이 기판(200)과의 이격 공간을 갖고 더 형성되어, 상기 이격 공간이 가압 압력에 대한 완충 작용을 하여 눌림 불량 개선 효과를 가질 수 있다.
이하, 도 11a 내지 도 11f를 참조하여 본 발명의 제 1 실시예에 따른 액정 표시 장치의 TFT 어레이 기판 상에 이루어지는 제조 공정에 대해 살펴본다.
도 11a 내지 도 11f는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 TFT 기판 상에 이루어지는 공정 순서를 나타낸 공정 단면도이다.
도 11a와 같이, TFT 어레이 공정이 이루어질 제 2 기판(40)을 준비한다.
이어, 제 2 기판(40) 상에 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속 물질을 증착하고 이를 선택적으로 제거하여 게이트 라인(41) 및 상기 게이트 라인(41)에서 각 서브픽셀별로 돌출된 게이트 전극(41a), 상기 게이트 라인(41)과 평행한 공통 라인(47) 및 상기 공통 라인(47)에서 분기된 공통 전극(47a)을 형성한다.
이어, 상기 게이트 라인(41), 게이트 전극(41a), 공통 전극(47a) 및 공통 전극(47a)을 포함한 제 2 기판(40) 전면에 게이트 절연막(45), 비정질 실리콘층(44a), n+층(44b), 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 이루어진 소오스/드레인 금속층(52)을 형성한다.
그리고, 상기 소오스/드레인 금속층(52) 상부에 감광막(미도시)을 도포한다.
도 11b와 같이, 비투과부, 투과부, 반투과부가 정의된 회절 노광 마스크(80)를 준비한 후, 상기 회절 노광 마스크(80)를 이용하여 상기 감광막에 대해 노광 및 현상 공정을 진행한다. 이러한 노광 및 현상 공정 후, 투과부에 대응되어서는 감광막이 모두 제거되고, 반투과부에 대응되어서는 감광막이 소정 두께 제거되고, 비투과부에 대응되어서는 감광막이 모두 남도록 하여 감광막 패턴(53)을 형성한다.
여기서, 상기 회절 노광 마스크(80)는 반투과부에 복수개의 슬릿이 구비되어 투과되는 광량을 선택적으로 조절하여 상대적으로 상기 투과부에 비해 적은 광량이 감광막에 노광되어 해당 노광 영역의 감광막을 현상 처리시에 모두 제거되지 않고, 소정 두께를 남길 수 있게 한다. 여기서, 반투과부는 반도체층에 정의되는 채널 부위에 대응될 것이다.
상기 회절 노광 마스크(80)와 같이, 감광막을 영역별로 두께를 달리하여 패터닝할 수 있는 동일한 기능을 하프 톤 마스크(half tone mask)를 통해 구현할 수 있다. 이러한 하프 톤 마스크는 투광성의 기판에, 비투과부 영역에 차광 성분이 증착되고, 반투과부 영역이 광량이 선택적으로 투과 가능한 하프톤 물질이 증착되어 이루어진다.
이와 같이, 상기 회절 노광 마스크(80) 또는 하프 톤 마스크를 이용하여 감광막을 패터닝하여 감광막 패턴(53)을 형성한 후, 도 11c와 같이, 이를 마스크로 이용하여 상기 소오스/드레인 금속층(52), n+층(44b), 비정질 실리콘층(44a)을 제거하여 상기 감광막 패턴(53)과 동일 폭의 소오스/드레인 금속층(52a), n+층(44b), 비정질 실리콘층(44a)을 형성한다. 이 때, 데이터 라인(42)이 형성되며, 상기 데이터 라인(42)에서 드레인 전극이 형성되는 부분까지 돌출되어 소오스/드레인 금속층(52a)이 남아 있다. 이 경우, 상기 반도체층(44)은 소오스/드레인 금속층(52a)과 동일한 마스크로 패터닝되었기 때문에, 마찬가지로 소오스/드레인 금속층(52a)은 동일 폭을 유지한다. 동일한 공정에서, 상기 게이트 라인(41) 상부에 소정 영역에 대응되도록 매 서브픽셀마다 반도체층(도 9의 44참조)과 소오스/드 레인 금속층(도 9의 42c참조)으로 이루어진 돌기(도 9의 51)를 형성한다.
이어, 상기 반투과부에 대응되어 남아있는 감광막 물질이 제거될 정도로 애슁하여 감광막 패턴(53a)을 형성한다.
이어, 2차로 남아있는 감광막 패턴(53a)을 마스크로 이용하여 도 11d와 같이, 채널 부위에 대응되는 소오스/드레인 전극층(52a) 및 n+층(44b)을 제거하여 소오스 전극(42a) 및 드레인 전극(42b)을 형성하고, 상기 소오스 전극(42a)/드레인 전극(42b) 하부의 상기 반도체층(44)에 채널이 정의되도록 한다. 여기서, 상기 반도체층(44)은 비정질 실리콘층(44a)과 n+층(44b)이 채널 부위를 제외한 영역에 동일 폭으로 증착되어 있는 형상으로 이루어져 있다.
이어, 상기 감광막 패턴(53a)을 제거한다.
도 11e와 같이, 상기 데이터 라인(42)과, 소오스 전극(42a) 및 드레인 전극(42b)을 포함한 제 2 기판(40) 전면에 보호막(46)을 전면 형성한다.
도 11f와 같이, 상기 드레인 전극(42b)의 소정 부분이 노출되도록 보호막 홀을 형성한다.
이어, 상기 보호막 홀을 매립하도록 상기 보호막(46) 전면에 투명 전극을 증착하고 이를 선택적으로 제거하여 상기 공통 전극과 교번되는 복수개의 화소 전극(43)을 형성하고, 상기 공통 라인(47) 상에 상기 복수개의 화소 전극(43)들과 이어져 상기 복수개의 화소 전극(43)들을 연결하는 형상으로 스토리지 전극(43a)을 형성한다.
이 때, 하부에 위치한 공통 라인(47)이 제 1 스토리지 전극으로 기능하고, 상기 스토리지 전극(43a)이 제 2 스토리지 전극, 두 스토리지 전극 사이에 개재된 게이트 절연막(45) 및 보호막(46)이 유전체로 기능하여, 도 8의 스토리지 캐패시터로 작용한다.
이와 같이, TFT 어레이 공정을 완료한다.
상기 TFT 어레이 기판(200)에 대향되는 칼라 필터 어레이 기판(100)에서는 다음과 같이 공정이 진행된다.
도 9와 같이, 상기 제 1 기판(30) 상에 블랙 레진(black resin)을 전면 증착하고 이를 선택적으로 제거하여 상기 제 2 기판(40) 상의 게이트 라인(41), 데이터 라인(42) 및 상기 박막 트랜지스터(TFT)를 가리기 위한 블랙 매트릭스층(31)을 형성한다.
이어, 상기 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 차례로 R, G, B 안료를 도포한 후, 이를 선택적으로 제거하여 해당 화소 영역에 각각, R, G, B 칼라 필터로 이루어진 칼라 필터층(32)을 형성한다.
이어, 상기 칼라 필터층(32) 및 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 오버코트층(33)을 증착한다.
이어, 상기 오버코트층(33) 상에, 감광성 수지 또는 유기 절연막 물질을 도포하고 이를 선택적으로 제거하여 3개의 서브픽셀마다 해당 서브픽셀에 형성된 돌기(51)에 대응되어 제 1 칼럼 스페이서(50a)를 형성하고, 나머지 서브픽셀들에 돌기(51)에 대응되지 않는 게이트 라인(41) 상부의 영역에 대응되어 제 2 칼럼 스페이서(50b)를 형성한다.
이와 같이, 칼라 필터 어레이 공정을 완료한다.
이러한 TFT 어레이 공정과 칼라 필터 어레이 공정에서, 상기 제 1, 제 2 칼럼 스페이서(50a, 50b)를 포함한 칼라 필터 어레이(100)의 상부와 TFT 어레이 기판(100)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다.
이상에서 TFT 어레이 공정은 4 마스크 공정으로 이루어졌으나, 5 마스크 공정으로도 이루어질 수 있다. 후자의 경우에도 상기 돌기(51)는 하부에는 반도체층(도 9의 44 참조) 상부에는 소오스/드레인 금속층(42c)이 차례로 증착된 형상으로 구성한다. 이는 상기 돌기(51)가 타 영역에 비해 일정한 높이의 단차를 갖기 위함이다.
도 12는 본 발명의 제 1 실시예에 따른 액정 표시 장치의 검사 방법을 나타낸 도면이다.
여기서, 상기 돌기(51)는 TFT 어레이 형성 공정에 형성되는 것이다.
이러한 돌기(51)가 각 서브픽셀마다 형성되는 이유는 제 1 기판 상에 TFT 어레이를 형성한 후, 각 서브픽셀에 정상 구동하는 박막 트랜지스터(TFT)가 형성됨을 판단하는 TFT 패턴 검사에서, 상기 돌기(51)가 이물로 판단됨을 막기 위해서이다.
예를 들어, 돌기(51)가 제 1 칼럼 스페이서(50a)와 대응하여서만 형성되어 있다 가정하면, 제 1 칼럼 스페이서(50a)는 3개의 서브픽셀마다 형성되어 있으므로, 돌기(51) 또한, 3개의 서브픽셀마다 형성되어 있다. 즉, 세로 방향의 라인으로는 돌기(51)가 형성되어 있으나, 가로 방향의 라인에서는 돌기(51)가 3개의 서브 픽셀마다 형성되게 되어, 하나의 돌기(51)가 형성된 서브 픽셀의 주변에는 돌기(51)가 형성된 서브 픽셀, 형성되지 않는 서브 픽셀이 모두 다 공존한다.
일반적으로, TFT 패턴 검사는 가로 3개, 세로 3개의 서브 픽셀로 이루어진 정방형의 영역에서, 중심의 서브 픽셀과 주변의 서브 픽셀을 검사 장치의 CCD 등에 의해 검사하여 동일한지 판단하여, 동일하면 GOOD, 동일하지 않으면 NG으로 판단한다. 그런데, 상기 예를 든 바와 같이, 돌기(51)가 3개의 서브 픽셀마다 형성되게 되면 중심의 서브 픽셀과 주변의 서브 픽셀은 서로 같지 않다고 판단되게 되어, 이와 같이 서브 픽셀들 중 선택적으로 돌기(51)가 형성된 TFT 어레이 기판(100)은 NG 상태로 판단될 것이다.
따라서, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 상기 돌기(51)를 매 서브픽셀마다 형성시켜 TFT 어레이 공정 완료 후, TFT 어레이 기판(200) 상의 어느 영역을 검사하더라도 중심의 서브픽셀과 주변의 서브픽셀의 구조를 동일하게 판단함으로써, 돌기(51)로 인해 NG 상태로 판단되는 현상을 방지하였다.
도 13은 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 평면도이며, 도 14는 도 13의 Ⅴ~Ⅴ' 선상의 구조 단면도이고, 도 15는 도 13의 Ⅵ~Ⅵ' 선상의 TFT 어레이 기판에서의 구조 단면도이다.
도 13 내지 도 15와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 TN형(Twisted Nematic mode) 액정 표시 장치로, 크게 서로 대향된 칼라 필터 어레이 기판(100)과, 구비된 모든 서브 픽셀에 동일한 위치에 돌기가 형성된 TFT 어레이 기판(200)과, 상기 칼라 필터 어레이(100) 상에 3 서브 픽셀마다 상기 돌기에 대응되어 형성된 제 1 칼럼 스페이서(50a)와, 상기 나머지 서브픽셀들에 돌기를 제 외한 영역에 대응되어 형성된 제 2 칼럼 스페이서(50b) 및 상기 두 어레이 기판(100, 200) 사이에 충진된 액정층(55)을 포함하여 이루어진다.
여기서, 상기 칼라 필터 어레이 기판(100)은 제 1 기판(30)과, 상기 제 1 기판(30) 상부에 형성되어 비화소 영역(게이트 라인 및 데이터 라인 영역, 박막트랜지스터 형성 영역)을 가리는 블랙 매트릭스층(31)과, 상기 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 각 서브픽셀(sub-pixel)에 대응되어 형성된 R, G, B 칼라 필터층(32) 및 상기 칼라 필터층(32)을 포함한 제 1 기판(30) 전면에 형성된 공통 전극(34)으로 이루어진다.
그리고, 상기 TFT 어레이 기판(200)은 제 2 기판(40)과, 서로 수직으로 교차하여 화소 영역을 정의하는 게이트 라인(41) 및 데이터 라인(42)과, 상기 게이트 라인(41)과 데이터 라인(42)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 게이트 라인(41) 상에 서브픽셀마다 동일한 위치에 형성된 돌기(51)와, 상기 화소 영역 내에 형성된 화소 전극(43)을 포함하여 이루어진다. 도 13에서는 편의상 별도의 스토리지 캐패시터가 생략되어 도시되어 있는데, 상기 화소 전극(43)은 전(前)단 게이트 라인 또는 현단 게이트 라인과 오버랩시켜, 화소 전극과 게이트 라인 각각을 제 1, 제 2 스토리지 전극으로 하고, 두 스토리지 전극 사이에 게이트 절연막(45) 및 보호막(46)을 유전체로 하여 스토리지 캐패시터를 구성할 수 있다. 혹은 상기 게이트 라인(41)과 평행하도록 화소 영역을 가로지르는 스토리지 라인을 형성함으로써, 상기 스토리지 라인과 화소 전극(43)을 각각 스토리지 전극으로 하고, 두 전극 사이에 개재되는 게이트 절연막(45) 및 보호막(46) 등의 절연막을 유 전체로 하여 스토리지 캐패시터를 형성할 수도 있다.
한편, 상기 박막 트랜지스터(TFT)는 상기 게이트 라인(41)으로부터 돌출된 게이트 전극(41a)과, 서로 소정 간격 이격되어 게이트 전극(41a) 상부의 양쪽을 덮는 소오스 전극(42a) 및 드레인 전극(42b), 상기 소오스 전극(42a)과 드레인 전극(42b)이 이격된 부위에 채널(channel)을 형성하며, 데이터 라인(42), 소오스 전극, 드레인 전극 등을 이루는 금속층 하부에 형성된 반도체층(44)을 포함하여 이루어진다. 여기서, 상기 반도체층(44)은 하부에 비정질 실리콘층(44a), 상부에 n+층(44b)이 적층되어 이루어지며, 채널 부위에서 상기 n+층(44b)이 제거되어 있다.
그리고, 상기 반도체층(44) 하부의 제 2 기판(40) 전면에는 게이트 라인(41) 및 게이트 전극(41a)을 덮는 게이트 절연막(45)이 형성되며, 상기 드레인 전극(42b)과 화소 전극(43)의 층간 사이에는 보호막(46)이 개재되어 보호막 홀을 구비하여 상기 보호막 홀을 통해 드레인 전극(42b)과 화소 전극(43)이 콘택된다.
이하, 도면을 참조하여 상기 제 1, 제 2 칼럼 스페이서(50a, 50b)와 돌기(51)에 상세히 설명한다.
상기 돌기(51)는 도 13 및 도 14와 같이, 상기 제 2 기판(도 9의 40참조) 상의 각 서브픽셀(sub-pixel)마다 동일한 위치에 돌기(51)가 형성된다. 이러한 돌기(51)는 상기 게이트 라인(41) 상부에 형성되며, 하부에는 반도체층(44) 상부에는 소오스/드레인 금속층(42c)이 차례로 증착된 형상이다. 상기 돌기(51)는 데이터 라인(42)을 형성하는 공정에서 함께 정의되어 형성되며, 상기 게이트 라인(41)은 상기 돌기(51)와의 사이에 게이트 절연막(45)을 개재하여 상기 돌기(51)로부터 절 연되어 있다.
여기서, 제 1, 제 2 칼럼 스페이서(50a, 50b)가 형성된 상기 칼라 필터 어레이 기판(100)과 돌기(51)가 구비된 TFT 어레이 기판(200)은 각각 서로 대향되는 최상면에 배향막(미도시)을 구비할 수 있다.
그리고, 3개의 서브픽셀(sub-pixel)마다, 즉, 한 개의 픽셀마다, 상기 돌기(51)에 대응되는 제 1 기판(30) 상의 공통 전극(34) 상부에 제 1 칼럼 스페이서(50a)를 형성하고, 상기 제 1 칼럼 스페이서(50a)가 형성되지 않는 나머지 서브픽셀들에 상기 돌기(51)에 대응하지 않도록 상기 게이트 라인 상에 제 2 칼럼 스페이서(50b)를 형성한다. 이 경우, 게이트 라인(41)에 수직한 방향으로 각각 R, G, B의 해당 컬러 필터가 대응되도록 스트라이프 타입(stripe type)으로 컬러 필터를 배치한다면, 소정의 컬러(R 또는 G 또는 B)에 해당하는 컬러 필터 라인에만 제 1 칼럼 스페이서(50a)가 형성될 것이다.
상기 제 1 칼럼 스페이서(50a)와 제 2 칼럼 스페이서(50b)는 동일한 높이로 형성한다. 따라서, 게이트 라인(41) 상의 돌기에 대응되어 형성되는 제 1 칼럼 스페이서(50a)는 상대적으로 제 2 칼럼 스페이서(50b)에 비해 상기 돌기(51)의 높이에 대응되는 만큼 단차가 높은 영역에 형성되어 상기 돌기(51) 상부에 형성된 보호막(46) 등과 접촉하여 셀 갭을 유지하는 기능을 한다. 이 때, 상기 돌기(51)는 상대적으로 제 1 칼럼 스페이서(50a)에 비해 표면적이 작도록 형성하므로, 실제로 상기 제 1 칼럼 스페이서(50a)와 상기 돌기(51)가 형성된 부분의 보호막(46)이 접촉하는 부분은 상기 제 1 칼럼 스페이서(50a)의 상부의 소정 부분이다.
상기 제 2 칼럼 스페이서(50b)는 상기 제 1 칼럼 스페이서(50a)가 형성되지 않은 나머지 서브픽셀들에 상기 제 2 기판(40)에 형성된 돌기와는 대응되지 않도록 제 1 기판(30) 상에 형성되어 액정 패널면에 소정 크기 이상의 압력이 가해질 때, 상기 제 2 칼럼 스페이서(50b)가 상기 TFT 어레이 기판(200)과 접촉하게 되어, 상기 제 2 칼럼 스페이서(50b)가 압력이 가해진 부위의 패널면이 더 이상 내려앉지 않고, 일정의 셀 갭을 유지하는 기능을 한다.
이와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 제 2 칼럼 스페이서(50b)를 구비함으로써, 상기 TFT 어레이 기판(200)과 제 2 칼럼 스페이서(50b)가 소정 간격 이격되어 형성되어, 셀 갭 유지용의 칼럼 스페이서만 구비된 종래 구조에 비해, 상기 제 2 칼럼 스페이서(50b)가 TFT 어레이 기판(200)과의 이격 공간을 갖고 더 형성되어, 상기 이격 공간이 가압 압력에 대한 완충 작용을 하여 눌림 불량 개선 효과를 가질 수 있다.
이하, 도면을 참조하여 본 발명의 제 2 실시예에 따른 액정 표시 장치의 제조 방법에 대해 살펴본다.
먼저, TFT 어레이 공정이 이루어질 제 2 기판(40)을 준비한다.
이어, 제 2 기판(40) 상에 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속 물질을 증착하고 이를 선택적으로 제거하여 게이트 라인(41) 및 상기 게이트 라인(41)에서 각 서브픽셀별로 돌출된 게이트 전극(41a)을 형성한다.
이어, 상기 게이트 라인(41), 게이트 전극(41a)을 포함한 제 2 기판(40) 전 면에 게이트 절연막(45), 비정질 실리콘층(44a), n+층(44b), 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 이루어진 소오스/드레인 금속층을 형성한다.
그리고, 상기 소오스/드레인 금속층 상부에 감광막(미도시)을 도포한다.
비투과부, 투과부, 반투과부가 정의된 회절 노광 마스크 또는 하프 톤 마스크를 준비한 후, 상기 회절 노광 마스크를 이용하여 상기 감광막에 대해 노광 및 현상 공정을 진행한다. 이러한 노광 및 현상 공정 후, 투과부에 대응되어서는 감광막이 모두 제거되고, 반투과부에 대응되어서는 감광막이 소정 두께 제거되고, 비투과부에 대응되어서는 감광막이 모두 남도록 하여 감광막 패턴을 형성한다.
여기서, 상기 회절 노광 마스크는 반투과부에 복수개의 슬릿이 구비되어 투과되는 광량을 선택적으로 조절하여 상대적으로 상기 투과부에 비해 적은 광량이 감광막에 노광되어 해당 노광 영역의 감광막을 현상 처리시에 모두 제거되지 않고, 소정 두께를 남길 수 있게 한다. 여기서, 반투과부는 반도체층에 정의되는 채널 부위에 대응될 것이다.
이와 같이, 상기 회절 노광 마스크 또는 하프 톤 마스크를 이용하여 감광막을 패터닝하여 감광막 패턴을 형성한 후, 이를 마스크로 이용하여 상기 소오스/드레인 금속층, n+층(44b), 비정질 실리콘층(44a)을 제거하여 상기 감광막 패턴과 동일 폭의 소오스/드레인 금속층, n+층(44b), 비정질 실리콘층(44a)을 형성한다. 이 때, 데이터 라인(42)이 형성되며, 상기 데이터 라인(42)에서 드레인 전극이 형성되는 부분까지 돌출되어 소오스/드레인 금속층이 남아 있다. 이 경우, 상기 반도체층(44)은 소오스/드레인 금속층과 동일한 마스크로 패터닝되었기 때문에, 마찬가지로 소오스/드레인 금속층은 동일 폭을 유지한다. 동일한 공정에서, 상기 게이트 라인(41) 상부에 소정 영역에 대응되도록 매 서브픽셀마다 반도체층(44)과 소오스/드레인 금속층(42c) 로 이루어진 돌기(51)를 형성한다.
이어, 상기 반투과부에 대응되어 남아있는 감광막 물질이 제거될 정도로 애슁하여 감광막 패턴을 형성한다.
이어, 2차로 남아있는 감광막 패턴을 마스크로 이용하여, 채널 부위에 대응되는 소오스/드레인 전극층 및 n+층(44b)을 제거하여 소오스 전극(42a) 및 드레인 전극(42b)을 형성하고, 상기 소오스 전극(42a)/드레인 전극(42b) 하부의 상기 반도체층(44)에 채널이 정의되도록 한다. 여기서, 상기 반도체층(44)은 비정질 실리콘층(44a)과 n+층(44b)이 채널 부위를 제외한 영역에 동일 폭으로 증착되어 있는 형상으로 이루어져 있다.
이어, 남아있는 감광막 패턴을 제거한다.
이어, 상기 데이터 라인(42) 및 소오스/드레인 전극(42a, 42b)을 포함한 제 2 기판(40) 전면에 보호막(46)을 전면 형성한다.
이어, 상기 드레인 전극(42b)의 소정 부분이 노출되도록 보호막 홀을 형성한다.
이어, 상기 보호막 홀을 매립하도록 상기 보호막(46) 전면에 투명 전극을 증착하고 이를 선택적으로 제거하여 화소 전극(43)을 형성한다.
이와 같이, TFT 어레이 공정을 완료한다.
상기 TFT 어레이 기판(200)에 대향되는 칼라 필터 어레이 기판(100)에서는 다음과 같은 공정이 진행된다.
도 14와 같이, 상기 제 1 기판(30) 상에 블랙 레진(black resin)을 전면 증착하고 이를 선택적으로 제거하여 상기 제 2 기판(40) 상의 게이트 라인(41), 데이터 라인(42) 및 상기 박막 트랜지스터(TFT)를 가리기 위한 블랙 매트릭스층(31)을 형성한다.
이어, 상기 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 차례로 R, G, B 안료를 도포한 후, 이를 선택적으로 제거하여 해당 화소 영역에 각각, R, G, B 칼라 필터로 이루어진 칼라 필터층(32)을 형성한다.
이어, 상기 칼라 필터층(32) 및 블랙 매트릭스층(31)을 포함한 제 1 기판(30) 전면에 공통 전극(34)을 증착한다.
이어, 상기 오버코트층(34) 상에, 감광성 수지 또는 유기 절연막 물질을 도포하고 이를 선택적으로 제거하여 3개의 서브픽셀마다 해당 서브픽셀에 형성된 돌기(51)에 대응되어 제 1 칼럼 스페이서(50a)를 형성하고, 나머지 서브픽셀들에 돌기(51)에 대응되지 않는 게이트 라인(41) 상부에 영역에 대응되어 제 2 칼럼 스페이서(50b)를 형성한다.
이와 같이, 칼라 필터 어레이 공정을 완료한다.
이러한 TFT 어레이 공정과 칼라 필터 어레이 공정에서, 상기 제 1, 제 2 칼럼 스페이서(50a, 50b)를 포함한 칼라 필터 어레이(100)의 상부와 TFT 어레이 기판(100)의 상부에는 각각 배향막을 형성하는 공정을 더 포함할 수 있다.
한편, 이와 같이, TN형으로 제조되는 본 발명의 제 2 실시예에 따른 액정 표시 장치도 도 12와 같이, 중심 영역의 서브픽셀과 주변의 서브픽셀의 동일 여부를 조사하는 바와 같이, TFT 패턴 검사를 진행한다. 도시된 바와 같이, 본 발명의 제 2 실시예는, 모든 서브픽셀에 대향되어 돌기가 형성되어 돌기를 이물로 보는 이상 판단을 내리지 않고, 검사가 진행될 수 있다. 따라서, 터치 불량을 줄이기 위해, 터치 불량의 원인이 접촉 면적을 개선시키는 용도로, 제 1 칼럼 스페이서(50a)와 대향되는 TFT 기판(100) 상에 돌기(51)를 더 형성하여도, 매 서브픽셀마다 돌기(51)가 형성되기에, 3 서브픽셀마다 돌기가 형성된 구조와 비교하여, 돌기로 인한 이상 판단이 발생되지 않게 되어, TFT 패턴 검사의 정확성을 기할 수 있게 된다.
상기와 같은 본 발명의 액정 표시 장치는 다음과 같은 효과가 있다.
첫째, 돌기를 매 서브픽셀마다 형성하고, 상기 돌기에 대향되어 3개의 서브픽셀마다 대향되어 제 1 칼럼 스페이서를 형성하고, 나머지 서브픽셀들에 대향되어서는 돌기에 대향되지 않고 제 2 칼럼 스페이서를 형성함으로써, 상기 칼럼 스페이서와 대향 기판과의 접촉면적을 최소화하여 터치 불량을 방지할 수 있다.
둘째, 칼럼 스페이서와 대향 기판과의 접촉 면적을 줄이기 위해 형성하는 돌기를 매 서브픽셀마다 형성하여 TFT 패턴 검사에서 돌기를 이물로 판단하는 이상 판단이 발생하지 않게 되어 검사가 정확하게 진행될 수 있다.
셋째, 제 1 칼럼 스페이서와 동일 높이로 제 2 칼럼 스페이서를 형성하고, 상기 제 2 칼럼 스페이서가 돌기에 대향되지 않도록 함으로써, 직접적으로 셀 갭 기능을 갖지 않으나, 외압에 의해 셀 갭이 무너지는 현상을 방지하도록 하여 눌림 불량(도장 불량)이 개선되는 효과를 가질 수 있다.
넷째, 상술한 제 1, 제 2 칼럼 스페이서의 배치와, 매서브픽셀마다 돌기를 형성함으로써, 별도로 액정량을 패널 내에 더 충진하지 않은 상태로 불량들을 개선하게 되어 액정량 잉여로 인한 중력 불량을 초래하지 않게 된다.

Claims (17)

  1. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인;
    상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터;
    각 서브픽셀(sub-pixel)마다 상기 게이트 라인 상에 형성되며, 반도체층 및 상기 데이터 라인과 동일층의 금속층이 적층되어 형성된 돌기;
    3개의 서브픽셀마다 해당 서브픽셀의 돌기에 대응되어 상기 제 2 기판 상에 형성되며, 그 일부분이 상기 돌기와 접촉하는 제 1 칼럼 스페이서;
    상기 제 1 칼럼 스페이서가 형성되지 않는 나머지 서브픽셀들에, 해당 서브픽셀의 돌기를 제외한 영역의 상기 게이트 라인에 대응하도록 상기 제 2 기판 상에 상기 제 1 칼럼 스페이서와 동일한 높이로 형성된 제 2 칼럼 스페이서; 및
    상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제 1항에 있어서,
    상기 제 2 기판 상에 상기 게이트 라인과, 데이터 라인 및 박막 트랜지스터 형성 부위에 대응하여 블랙 매트릭스층이 더 구비된 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 제 1 기판 상의 각 화소 영역에 서로 교번하여 위치하는 제 1, 제 2 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  7. 제 6항에 있어서,
    상기 제 2 기판 상에 오버코트층을 더 포함한 것을 특징으로 하는 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 제 1 기판 상의 각 화소 영역에 화소 전극과, 상기 제 2 기판 전면에 공통 전극을 더 포함한 것을 특징으로 하는 액정 표시 장치.
  9. 제 1항에 있어서,
    상기 제 1, 제 2 기판의 서로 대향되는 표면에 배향막을 더 포함한 것을 특징으로 하는 액정 표시 장치.
  10. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인;
    상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 서로 교번하여 형성된 제 1 전극 및 제 2 전극;
    각 서브픽셀마다 상기 게이트 라인 상에 형성되며, 반도체층 및 상기 데이터 라인과 동일층의 금속층이 적층되어 형성된 돌기;
    3개의 서브픽셀마다 해당 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성되며, 그 일부분이 상기 돌기와 접촉하는 제 1 칼럼 스페이서;
    상기 제 1 칼럼 스페이서가 형성되지 않는 나머지 서브픽셀들에, 해당 서브픽셀의 돌기를 제외한 상기 게이트 라인에 대응하도록 상기 제 2 기판 상에 상기 제 1 칼럼 스페이서와 동일한 높이로 형성된 제 2 칼럼 스페이서;
    상기 제 2 기판 상에 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층;
    상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 컬러 필터층;
    상기 컬러 필터층 상부에 형성된 오버코트층; 및
    상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 복수개의 화소 영역을 정의하며 형성된 복수개의 게이트 라인 및 데이터 라인;
    상기 복수개의 게이트 라인과 데이터 라인의 각 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 형성된 화소 전극;
    각 서브픽셀마다 상기 게이트 라인 상에 형성되며, 반도체층 및 상기 데이터 라인과 동일층의 금속층이 적층되어 형성된 돌기;
    3개의 서브픽셀마다 해당 서브픽셀의 돌기에 대응되어 제 2 기판 상에 형성되며, 그 일부분이 상기 돌기와 접촉하는 제 1 칼럼 스페이서;
    상기 3 화소 중 제 1 칼럼 스페이서가 대응되지 않는 나머지 서브픽셀들에 해당 서브픽셀의 돌기를 제외한 게이트 라인에 대응하도록 상기 제 2 기판 상에 상기 제 1 칼럼 스페이서와 동일한 높이로 형성된 제 2 칼럼 스페이서;
    상기 제 2 기판 상에 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층;
    상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 컬러 필터층;
    상기 컬러 필터층 상부를 포함한 제 2 기판 전면에 형성된 공통 전극; 및
    상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 구성됨을 특징으로 하는 액정 표시 장치.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020040030532A 2004-04-30 2004-04-30 액정 표시 장치 KR100617041B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040030532A KR100617041B1 (ko) 2004-04-30 2004-04-30 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030532A KR100617041B1 (ko) 2004-04-30 2004-04-30 액정 표시 장치

Publications (2)

Publication Number Publication Date
KR20050105530A KR20050105530A (ko) 2005-11-04
KR100617041B1 true KR100617041B1 (ko) 2006-08-30

Family

ID=37282698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030532A KR100617041B1 (ko) 2004-04-30 2004-04-30 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR100617041B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101244666B1 (ko) * 2006-04-03 2013-03-18 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973093A (ja) * 1995-09-06 1997-03-18 Toshiba Electron Eng Corp 液晶表示装置、及びその製造方法
JP2002169160A (ja) 1999-10-05 2002-06-14 Matsushita Electric Ind Co Ltd 液晶表示素子、液晶表示素子用基板、液晶表示装置、液晶表示素子の製造方法、及び液晶表示素子の駆動方法
JP2002341354A (ja) * 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子
KR20040009377A (ko) * 2002-07-23 2004-01-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20040029561A (ko) * 2002-10-01 2004-04-08 엘지.필립스 엘시디 주식회사 액정표시소자

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0973093A (ja) * 1995-09-06 1997-03-18 Toshiba Electron Eng Corp 液晶表示装置、及びその製造方法
JP2002169160A (ja) 1999-10-05 2002-06-14 Matsushita Electric Ind Co Ltd 液晶表示素子、液晶表示素子用基板、液晶表示装置、液晶表示素子の製造方法、及び液晶表示素子の駆動方法
JP2002341354A (ja) * 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子
KR20040009377A (ko) * 2002-07-23 2004-01-31 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20040029561A (ko) * 2002-10-01 2004-04-08 엘지.필립스 엘시디 주식회사 액정표시소자

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
14341354

Also Published As

Publication number Publication date
KR20050105530A (ko) 2005-11-04

Similar Documents

Publication Publication Date Title
KR100672650B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100617039B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP4030123B2 (ja) 液晶表示装置、この製造方法及び表示装置
KR100672652B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP4532231B2 (ja) 液晶表示装置及びその製造方法
KR101182314B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101192761B1 (ko) 액정표시장치 및 이의 제조방법
KR100949506B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR100672648B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070002187A (ko) 액정 표시 장치 및 이의 제조 방법
KR100685929B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101074393B1 (ko) 액정 표시 장치
KR100617041B1 (ko) 액정 표시 장치
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR100710171B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672649B1 (ko) 액정 표시 장치
KR20050095718A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060068035A (ko) 액정 표시 장치 및 이의 제조 방법
KR101085149B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20060001248A (ko) 액정 표시 장치
KR100710173B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20050087460A (ko) 액정 표시 장치 및 제조 방법
KR101182320B1 (ko) 액정표시장치 및 이의 제조방법
KR20060000254A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12