KR101244666B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents
액정 표시 장치 및 이의 제조 방법 Download PDFInfo
- Publication number
- KR101244666B1 KR101244666B1 KR1020060030108A KR20060030108A KR101244666B1 KR 101244666 B1 KR101244666 B1 KR 101244666B1 KR 1020060030108 A KR1020060030108 A KR 1020060030108A KR 20060030108 A KR20060030108 A KR 20060030108A KR 101244666 B1 KR101244666 B1 KR 101244666B1
- Authority
- KR
- South Korea
- Prior art keywords
- protrusion
- substrate
- column spacer
- layer
- wiring
- Prior art date
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 93
- 238000000034 method Methods 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 188
- 125000006850 spacer group Chemical group 0.000 claims abstract description 177
- 239000004065 semiconductor Substances 0.000 claims description 54
- 239000010408 film Substances 0.000 claims description 47
- 239000002184 metal Substances 0.000 claims description 30
- 229920002120 photoresistant polymer Polymers 0.000 claims description 26
- 239000010409 thin film Substances 0.000 claims description 22
- 238000002161 passivation Methods 0.000 claims description 19
- 230000001681 protective effect Effects 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 15
- 239000007772 electrode material Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000012360 testing method Methods 0.000 abstract description 9
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 185
- 238000003825 pressing Methods 0.000 description 18
- 238000003860 storage Methods 0.000 description 13
- 239000011159 matrix material Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 9
- 230000005684 electric field Effects 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 238000005530 etching Methods 0.000 description 5
- 239000003973 paint Substances 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000011241 protective layer Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010186 staining Methods 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000005484 gravity Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 210000004185 liver Anatomy 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
- G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136286—Wiring, e.g. gate line, drain line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
- G02F2201/50—Protective arrangements
- G02F2201/503—Arrangements improving the resistance to shock
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Optics & Photonics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Liquid Crystal (AREA)
Abstract
본 발명은 돌기 상부의 보호막을 소정 두께 제거하여, 돌기 형성부와 돌기가 형성되지 않은 부위간의 단차를 줄여, 눌림시의 도장 얼룩을 방지할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하는 제 1 방향과 제 2 방향으로 형성된 제 1 배선 및 제 2 배선과, 상기 제 1 배선 상의 소정 부위에 형성된 돌기와, 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 돌기를 포함한 상기 제 1 기판 상에 형성되며, 상기 돌기 상부에 홀을 구비한 절연막과, 상기 돌기가 형성되지 않은 부분에 대응되어 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 한다.
돌기, 칼럼 스페이서, 눌림 테스트, 터치 불량, 보상 패턴, 회절 노광 마스크, 원형 슬릿, 균일도
Description
도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도
도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도
도 3은 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도
도 4는 도 3의 돌기를 적용한 구조의 경우, 제 1, 제 2 기판의 합착시를 나타낸 액정 표시 장치를 나타낸 평면도
도 5a 및 도 5b는 도 4의 액정 표시 장치에 외력이 가해질 경우, 외력의 정도에 따른 칼럼 스페이서와 대향 기판의 접촉 정도 및 칼럼 스페이서의 변형을 나타낸 단면도
도 6은 본 발명의 액정 표시 장치의 칼럼 스페이서와 대향 기판의 접촉 정도 및 이 때의 칼럼 스페이서의 변형을 나타낸 단면도
도 7은 도 6의 구조의 돌기 및 보상 패턴을 형성하기 위한 마스크의 평면도
도 8은 본 발명의 액정 표시 장치를 나타낸 평면도
도 9는 도 8의 I~I' 선상 및 Ⅱ~Ⅱ'선상의 구조 단면도
도 10은 본 발명의 액정 표시 장치의 제 1 기판 상에 박막 트랜지스터 어레 이 형성 후 I~I' 선상의 구조 단면도
도 11a 내지 도 11h는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도
*도면의 주요 부분에 대한 부호의 설명*
400 : 제 1 기판 401 : 게이트 라인
401a : 게이트 전극 402 : 데이터 라인
402a : 소오스 전극 402b : 드레인 전극
403 : 화소 전극 403a : 제 1 스토리지 전극
404 : 공통 전극 404a : 공통 라인
404b : 제 2 스토리지 전극 405 : 게이트 절연막
406 : 보호막 420 : 돌기
420a : 소오스/드레인 금속층 420b : 반도체층 패턴
500 : 제 2 기판 501 : 블랙 매트릭스층
502 : 컬러 필터층 503 : 오버코트층
510 : 제 1 칼럼 스페이서 520 : 제 2 칼럼 스페이서
450 : 액정층
본 발명은 액정 표시 장치에 관한 것으로 특히, 돌기에 대응되어 셀 갭을 지 지하는 제 1 칼럼 스페이서를 형성하고, 돌기가 형성되지 않은 소정 부위에 상기 제 1 칼럼 스페이서와 동일 높이의 제 2 칼럼 스페이서를 형성하여, 칼럼 스페이서들과 대향 기판간의 접촉 면적을 줄임으로써, 상기 돌기 상부의 보호막을 소정 두께 제거하여, 돌기 형성부와 돌기가 형성되지 않은 부위간의 단차를 줄여, 눌림시에 대한 도장 얼룩을 방지할 수 있는 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다.
이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다.
볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다.
반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.
이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.
도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도이다.
도 1과 같이, 칼럼 스페이서를 포함하는 액정 표시 장치는 서로 대향하는 제 1 기판(30) 및 제 2 기판(40)과, 상기 제 1, 제 2 기판(30, 40) 사이에 형성된 칼 럼 스페이서(20) 및 상기 제 1, 제 2 기판(30, 40) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
상기 제 1 기판(30) 상에는 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(미도시)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(미도시)이 형성된다.
상기 제 2 기판(40) 상에는 상기 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(41)이 형성되고, 상기 데이터 라인에 평행한 세로선상의 화소 영역들에 대응되는 스트라이프 상의 컬러 필터층(42)이 형성되고, 전면에 공통 전극 또는 오버코트층(43)이 형성된다.
여기서, 상기 칼럼 스페이서(20)는 상기 게이트 라인(31) 상부의 소정 위치에 대응되어 형성된다.
또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다.
도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도이다.
도 2a 및 도 2b와 같이, 상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터 치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다.
이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 도 2b와 같이, 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다.
상기와 같은 종래의 칼럼 스페이서를 포함한 액정 표시 장치는 다음과 같은 문제점이 있다.
첫째, 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에, 마찰력이 커서 터치시 기판이 쉬프트되었을 때, 원 상태로 복원되는데 시간이 오래 걸려 복원시간동안 터치 불량이 관찰된다.
둘째, 칼럼 스페이서를 포함하는 액정 패널이 세워져있는 상태로, 고온 환경에 놓이게 되면 액정의 열팽창이 발생하고 심한 경우 칼럼 스페이서의 높이보다 더한 두께로 셀 갭이 늘어나 하측으로 액정이 흘러 하단부가 불룩하게 보이며, 시감적으로 불투명하게 보이는 현상이 관찰된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 돌기에 대응되어 셀 갭을 지지하는 제 1 칼럼 스페이서를 형성하고, 돌기가 형성되지 않은 소 정 부위에 상기 제 1 칼럼 스페이서와 동일 높이의 제 2 칼럼 스페이서를 형성하여, 돌기 상부의 보호막을 소정 두께 제거하여, 돌기 형성부와 돌기가 형성되지 않은 부위간의 단차를 줄여, 눌림시의 도장 얼룩을 방지할 수 있 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하는 제 1 방향과 제 2 방향으로 형성된 제 1 배선 및 제 2 배선과, 상기 제 1 배선 상의 소정 부위에 형성된 돌기와, 상기 돌기에 대응되어 형성되며, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 돌기를 포함한 상기 제 1 기판 상에 형성되며, 상기 돌기 상부에 홀을 구비한 절연막과, 상기 돌기가 형성되지 않은 부분에 대응되어 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 그 특징이 있다.
상기 제 1 배선은 게이트 라인이며, 상기 제 2 배선은 데이터 라인이다. 또는 상기 제 1 배선은 게이트 라인 및 공통 라인이며, 상기 제 2 배선은 데이터 라인이다.
상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된다. 이 때, 상기 박막 트랜지스터는 상기 게이트 라인에서 돌출된 게이트 전극과, 상기 데이터 라인에서 돌출된 소오스 전극과, 상기 소오스 전극과 이격되어 상기 소오스 전극과 동일층에 형성된 드레인 전극 및 상기 게이트 전극 상부에 상기 소 오스 전극/드레인 전극과 부분적으로 오버랩하여 형성된 반도체층을 포함하여 이루어진다. 상기 돌기는 하부에는 상기 반도체층과 동일층의 반도체층 패턴, 상부에는 상기 소오스/드레인 전극과 동일층의 금속층이 적층된 이중층으로 형성된다.
상기 제 1, 제 2 칼럼 스페이서는 동일한 높이로 형성된다.
상기 제 1 칼럼 스페이서는 상기 돌기와 콘택되며, 상기 제 2 칼럼 스페이서는 상기 제 1 기판과 소정 간격 이격된다. 이 때, 상기 제 2칼럼 스페이서는 상기 제 1 기판과 1000~4000Å 이격된다.
상기 제 1 배선과 상기 제 2 배선이 교차하는 부위에는 화소 전극이 더 형성되거나 혹은 상기 제 1 배선과 상기 제 2 배선이 교차하는 부위에는 서로 교번되는 형상의 화소 전극 및 공통 전극이 더 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 서로 대향되는 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 제 1 방향으로 제 1 배선을 형성하는 단계와, 상기 제 1 방향과 교차하는 제 2 방향으로 제 2 배선을 형성하고, 상기 제 1 배선 상의 소정 부위에 형성된 돌기를 형성하는 단계와, 상기 돌기 상부에 홀을 구비한 절연막을 형성하는 단계와, 상기 돌기에 대응되어, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 부분에 대응되는 제 2 칼럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1 칼럼 스페이서는 상기 돌기와 콘택되며, 상기 제 2 칼럼 스페이서 는 상기 제 1 기판과 소정 간격 이격된다. 이 때, 상기 제 2칼럼 스페이서는 상기 제 1 기판과 1000~4000Å 이격된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 제 1 방향의 제 1 배선을 형성하는 단계와, 상기 제 1 배선을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 전극 물질층을 차례로 증착하는 단계와, 상기 소오스/드레인 전극 물질층, 반도체층 물질층을 선택적으로 제거하여, 상기 제 1 배선과 교차하는 제 2 방향의 제 2 배선을 형성하고, 상기 제 1, 제 2 배선의 교차부에 소오스/드레인 전극 및 반도체층을 형성하고, 상기 제 1 배선 상의 소정 부위에 돌기를 형성하는 단계와, 상기 제 2 배선 및 상기 돌기를 포함한 상기 게이트 절연막 상부에 보호막을 형성하는 단계와, 상기 보호막을 선택적으로 제거하여 상기 드레인 전극 상부를 노출하는 제 1 보호막 홀 및 상기 돌기 상부를 노출하는 제 2 보호막 홀을 형성하는 단계와, 상기 제 2 기판 상에 상기 돌기에 대응되어 제 1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 제 1 배선 상의 소정 부위에 제 2 칼럼 스페이서를 형성하는 단계와, 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계 및 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 2 배선, 상기 소오스/드레인 전극, 반도체층 및 상기 돌기를 형성하는 단계는 상기 소오스/드레인 전극 물질층 상부에, 감광막을 형성하는 단계와, 상 기 감광막 상부에, 투과부, 반투과부 및 차광부가 함께 정의된 마스크를 이용하여 광을 조사하여, 제 1 높이 및 제 2 높이(<제 1 높이)를 갖는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 전극 물질층 및 반도체층 물질층을 선택적으로 제거하여, 돌기를 형성하고, 상기 제 1, 제 2 배선의 교차부에 소오스/드레인 금속층 패턴 및 반도체층을 형성하는 단계와, 상기 제 1 높이가 제거될 정도로 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계 및 상기 제 2 감광막을 마스크로 이용하여 상기 소오스/드레인 금속층 패턴을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 3은 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도이다.
도 3과 같이, 돌기 구조를 포함한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(60) 및 제 2 기판(70)과, 상기 제 2 기판(70) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)의 상부면(돌기 대응면)에 비해 상대적으로 작은 체적을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 1 기판(60) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이, 상기 칼럼 스페이서(80)의 상부면(칼럼 스페이서가 형성되는 제 2 기판(70)을 기준으로 명명, 이 경우, 제 2 기판(70) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 2 기판(70)과의 마찰력이 줄게 된다. 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다.
이러한 돌기(85)를 포함하는 구조에 있어서, 제 1, 제 2 기판(60, 70)을 서로 합착시 상기 돌기(85)에 대응되는 칼럼 스페이서(80)의 형상의 변화를 살펴보면, 상기 칼럼 스페이서(80)는 상기 돌기(85)에 대응되는 부위에만 힘이 집중되어, 이에 따라 칼럼 스페이서(80)를 포함한 하부층인 컬러 필터층(미도시) 및 블랙 매트릭스층(미도시)이 함께 눌려지게 된다. 이와 같이, 단일 또는 복수개의 층들이 눌려진 경우에는, 액정 패널이 고온의 환경이 놓일 때, 액정의 열 팽창에 의해 셀 갭이 늘어날 경우, 상기 칼럼 스페이서(80) 및 이하의 층들이 눌려진 정도만큼 다시 원 상태로 복원하며 제 1, 제 2 기판(60, 70) 사이를 지지할 수 있어, 돌기가 없는 구조에 비해 액정이 하측으로 처져 발생하는 중력 불량을 개선할 수 있다.
그러나, 이와 같은 형상의 칼럼 스페이서의 중앙에 대응하여 단순히 체적 및 표면적이 작은 돌기를 이용하는 경우에는, 돌기에 의해 칼럼 스페이서 및 하부층들이 눌려질 때, 상기 돌기(85)가 대응되는 칼럼 스페이서(80)의 부위가 집중적으로 힘을 받아 그 접촉시 제 1, 제 2 기판(60, 70)간의 눌림 압력이 과도하게 되면(제 1 기판과 제 2 기판 중 어느 한 기판의 배면에서 누르는 힘이 과도하게 되면), 상기 칼럼 스페이서(80)가 돌기(85)에 의해 눌려져 변형한 후 원 상태로 되돌아오지 않는 현상이 발생한다.
이러한 누르는 힘은 액정 표시 장치의 출시 전 별도의 눌림 테스트에서 진행될 수도 있고, 혹은 액정 표시 모듈을 조립하는 조립 공정에서도 이루어질 수 있는 것이다.
한편, 칼럼 스페이서의 변형이 올 수 있는 외압은 눌림 테스트와 같은 인위적인 압력을 인가하여 액정 패널의 도장 불량 유무를 테스트하는 과정이나 혹은 모듈 공정에서 부분적으로 액정 패널에 눌림이 일어나는 과정에서 나타날 수 있는 바를 모두 고려한 것이다.
도 4는 도 3의 돌기를 적용한 구조의 경우, 제 1, 제 2 기판의 합착시를 나타낸 액정 표시 장치를 나타낸 평면도이며, 도 5a 및 도 5b는 도 4의 액정 표시 장치에 외력이 가해질 경우, 외력의 정도에 따른 칼럼 스페이서와 대향 기판의 접촉 정도 및 칼럼 스페이서의 변형을 나타낸 단면도이다.
도 4와 같이, 돌기 구조를 갖는 액정 표시 장치는, 합착시에 상기 돌기(85)와 상기 제 1 칼럼 스페이서(80)가 접촉된 상태를 갖고 상기 제 2 칼럼 스페이서(90)는 상기 제 1 기판(70)으로부터 이격된 상태를 유지하고 있다. 따라서, 약간의 압력으로 제 1 기판(70) 또는 제 2 기판(60)의 배면을 문지르거나 훑게 되는 터치시, 상기 돌기(85)의 상부면만 상기 제 1 칼럼 스페이서(80)와 접촉 상태를 유지하여, 작은 접촉 면적으로 인해 터치시 제 1, 제 2 기판(70, 80)간의 쉬프트 후 원 상태로의 회복이 빨라 터치 불량이 관찰되지 않게 된다.
상기 돌기(85)는 하부가 반도체층 패턴(85a), 상부가 소오스/드레인 금속층(85b)의 적층체로 이루어지거나 혹은 도 3과 같이, 단일층으로도 이루어질 수 있으며, 상기 돌기(85)는 제 1 기판(70) 상의 게이트 라인(71) 또는 공통 라인(미도시)에 형성되거나 혹은 이와 동일층의 금속 상부에 대응되어 형성된다.
이러한 돌기 구조를 갖는 액정 표시 장치는, 도 5a와 같이, 눌림 테스트나 외압으로 인해 눌림시의 압력이 심한 경우, 돌기(85)가 상기 제 1 칼럼 스페이서(80)에 찍힌 상태까지 눌려지며, 정도가 심할 경우, 도 5a와 같이, 상기 제 1 칼럼 스페이서(80) 및 제 2 칼럼 스페이서(90)까지 모두 제 1 기판(70)에 접촉되게 된다. 눌림시의 압력이 심하지 않다면, 도 5b와 같이, 상기 돌기(85)에 대해 상기 제 1 칼럼 스페이서(80)가 소정 두께 눌린 상태를 갖고, 상기 제 2 칼럼 스페이서(90)는 상기 제 1 기판(70)으로부터 소정 간격 이격된 상태를 나타낼 것이다.
한편, 눌림 정도가 도 5a보다 적으나 합착시의 제 1, 제 2 기판(70, 60)간의 압력보다는 클 경우에는 상기 제 1 칼럼 스페이서(80)가 상기 돌기(85)에 의해 찍힘 상태를 유지하고 있다.
이 경우, 특히 상기 돌기(85)에 대응되는 제 1 칼럼 스페이서(80)는 눌림 압력이 소정 압력 이상일 경우, 소성 변형(돌기에 의한 찍힘)이 진행된 후 원 상태로 회복이 불가한 지경에 이른다.
특히, 도 5a 및 도 5b와 같이, 돌기(85)는 반도체층 패턴(85a)과 소오스/드레인 금속층(85b)이 적층된 이중층으로 이루어질 경우, 상기 돌기(85)의 총 두께는 상기 물질층들(반도체층 패턴과 소오스/드레인 금속층)의 두께에 상당한다. 따라서, 상기 반도체층 패턴(85a)과 소오스/드레인 금속층(85b)의 두께가 두꺼우면 두꺼울수록 상기 제 1, 제 2 칼럼 스페이서(80, 90)와 상기 제 1 기판(70)간의 이격 거리가 커지고, 이에 따라 상기 제 1 칼럼 스페이서(80)가 상기 돌기(85)와 접촉한 후, 외압에 의해 상기 제 2 칼럼 스페이서(90)가 상기 제 1 기판(70)과 접하기까지 상기 제 1 칼럼 스페이서(80)가 상기 돌기(85)에 의해 소성 변형될 확률이 크다. 이와 같이, 칼럼 스페이서의 소성 변형이 진행되면, 해당 부위는 외압이 제거되어도 원상태로 돌아오지 않고, 찍힘 상태를 유지하고, 이 부위의 형상의 변형으로 인해 까만 얼룩으로 관찰된다. 이러한 얼룩을 도장 얼룩이라 하며, 한 번 도장 얼룩이 발생된 후에는 원 상태로 회복이 불가하다.
액정 표시 장치의 모델에 따라, 상기 반도체층 패턴(85a)과, 소오스/드레인 금속층(85b)의 두께는 변화할 수 있다. 도장 얼룩이 특히 문제되는 모델은 상기 반도체층 패턴(85a)과 소오스/드레인 금속층(85b)이 두꺼운 모델이다.
이는 합착시에 상기 제 1 칼럼 스페이서(80)는 상기 돌기(85)에 닿은 상태를 유지하나 상기 제 2 칼럼 스페이서(90)는 상기 돌기(85) 두께에 상응한 두께로 이격된 상태를 유지하고, 눌림에 의한 외압에 의해 해당 부위를 상기 돌기(85) 두께만큼 눌릴 정도로 눌러야 상기 제 2 칼럼 스페이서(90)가 상기 제 1 기판(70)에 닿을 수 있기 때문이다. 이 때, 상기 제 2 칼럼 스페이서(90)가 상기 제 1 기판(70)에 닿는 시점부터는 상기 제 1, 제 2 칼럼 스페이서(80, 90)가 접촉시의 압력을 분산하여 담당할 수 있으나, 이미 상기 제 1 칼럼 스페이서(80)가 소성 변형 된 상태에서는 상기 제 1 칼럼 스페이서(80)가 원 상태로의 복원이 불가하다.
도 6은 본 발명의 액정 표시 장치의 칼럼 스페이서와 대향 기판의 접촉 정도 및 이 때의 칼럼 스페이서의 변형을 나타낸 단면도이다.
도 6과 같이, 본 발명의 액정 표시 장치는, 서로 대향된 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1, 제 2 기판(100, 200) 사이에 충진된 액정층(도 8의 250 참조)과, 상기 제 1 기판(100) 상에 형성된 게이트 라인(101)과, 상기 제 1 기판(100) 상의 게이트 라인(101) 상부 소정 부위에 대응되어 형성된 돌기(120) 및 보상 패턴(130)과, 상기 돌기(120)에 대응되어 형성된 제 1 칼럼 스페이서(210) 및 상기 보상 패턴(130)에 대응되어 형성된 제 2 칼럼 스페이서(220)를 포함하여 이루어진다.
여기서, 상기 돌기(120)는 하부가 반도체층 패턴(120b), 상부가 소오스/드레인 금속층(120a)이 적층된 구조이며, 상기 보상 패턴(130)은 반도체층 패턴의 단일층으로 이루어진다.
이와 같은 구조에 의해 눌림시의 압력에 의해 소정 압력에서는 상기 제 1 칼럼 스페이서(210)가 상기 돌기(120)에 의해 일부 눌림이 발생한 이후, 상기 제 1 칼럼 스페이서(210)가 원 상태로 복원할 수 없는 소성 변형 전에 상기 제 2 칼럼 스페이서(220)가 상기 제 1 기판(100)과 접할 수 있게 되어, 눌림시의 압력을 상기 돌기(120) 및 보상 패턴(130)에 대응되는 제 1, 제 2 칼럼 스페이서(210, 220)가 함께 분담할 수 있게 되어, 상기 제 1 칼럼 스페이서(210)의 찍힘을 방지할 수 있다. 따라서, 도장 얼룩이 방지된다.
이러한 보상 패턴(130)을 갖는 구조에서는 합착 및 터치시에는 상기 돌기(120)에 상기 제 1 칼럼 스페이서(210)가 접촉한 상태로 있고, 상기 제 2 칼럼 스페이서(220)는 상기 제 1 기판(100)으로부터 이격한 상태를 유지하여, 터치시 작은 면적으로 칼럼 스페이서들과 대향 기판인 제 1 기판(100)이 접하여, 마찰면 감소에 의해 마찰력을 줄여 터치 불량을 방지할 수 있다.
도 7은 도 6의 구조의 돌기 및 보상 패턴을 형성하기 위한 마스크의 평면도이다.
도 6에서의 돌기 및 보상 패턴은 반도체층과 소오스/드레인 물질층을 패터닝하여 형성할 수 있다. 따라서, 박막 트랜지스터의 반도체층과 소오스/드레인 전극을 형성시에 함께 형성될 수 있다.
도 7은 이러한 반도체층 및 소오스/드레인 전극을 패터닝하기 위한 마스크(300)를 나타낸 것으로, 상기 마스크(300)는 돌기에 대응되는 부위를 차광부(320)로, 보상 패턴에 대응되는 부위에는 원형 슬릿을 포함한 반투과부(330)로, 나머지 부위는 투과부(310)로 정의하고 있다. 도시된 마스크(300)는 각각 돌기 및 보상 패턴에 대응되는 부위를 나타낸 것으로, 박막 트랜지스터에 대응되는 부위나 혹은 화소 전극이 형성되는 화소 영역의 부위는 생략되어 도시되어 있다. 한편, 상기 마스크는 반도체층 및 소오스/드레인 전극을 패터닝할 때, 상기 소오스/드레인 전극에 형성되는 감광막이 네거티브 감광성 물질로 이루어진 것을 고려하여 도시된 것으로, 상기 감광막이 파지티브 감광성일 때는 마스크(300)의 형상은 도시된 바와 역상이 된다.
그러나, 이러한 마스크(300)를 이용하여 패터닝을 진행할 때, 반도체층의 채널 부위 또한 반투과부로 정의되게 되는데, 상기 마스크(300)를 이용한 노광 및 식각 공정 등이 상기 반도체층의 채널을 형성하기 위한 것에 초점이 맞춰져 이루어져 상기 원형 슬릿을 포함한 반투과부(330)에 대응되는 부위에 원하는 형상의 패턴이 형성되지 못하게 된다. 또한, 보상 패턴이 형성되더라도 영역별로 크기나 높이가 일정하지 못하고 불균일한 특성을 보이게 된다.
이하에서는 제 1, 제 2 칼럼 스페이서와 대향 기판간의 이격 정도를 달리한 본 발명의 액정 표시 장치 및 이의 제조 방법에 대해 설명한다.
도 8은 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 9는 도 8의 I~I' 선상 및 Ⅱ~Ⅱ'선상의 구조 단면도이며, 도 10은 본 발명의 액정 표시 장치의 제 1 기판 상에 박막 트랜지스터 어레이 형성 후 I~I' 선상의 구조 단면도이다.
도 8 및 도 9와 같이, 본 발명의 액정 표시 장치는 서로 대향된 제 1, 제 2 기판(400, 500)과, 상기 제 1 기판(400) 상의 소정 부위에 형성된 돌기(420)와, 상기 돌기(420)를 포함한 상기 제 1 기판에 전면에 형성되며, 상기 돌기(420)의 상부면이 노출되도록 홀을 구비한 절연막 성분의 보호막(406) 및 상기 노출된 돌기(420)의 상부면과 접하는 제 1 칼럼 스페이서(510)와, 상기 제 1 칼럼 스페이서(510)와 다른 위치에 형성되며 동일한 높이로 형성되어 상기 보호막(406)의 상부면으로부터 소정 간격 이격되는 제 2 칼럼 스페이서(520) 및 상기 제 1, 제 2 기판(400, 500) 사이의 액정층(450)을 포함하여 이루어진다.
여기서, 상기 제 1 칼럼 스페이서(510)가 대응되는 제 1 기판(400) 상의 부 위는 돌기(420)에 해당되며, 상기 돌기(420) 상부에 형성되는 보호막(406)이 소정 두께 제거된 상태로 상대적으로, 상기 제 2 칼럼 스페이서(520)에 대응되는 제 1 기판(400) 상의 부위에 비해 '돌기(420)의 두께에서 보호막의 두께를 뺀 높이'에 상당하는 두께만큼 높은 높이를 갖는 부위이다.
상기 돌기(420)의 하부에 형성되는 게이트 절연막(405)의 경우, 반도체층이 형성된 부위와 형성되지 않은 부위에서 약 1000Å의 단차를 갖는 것으로, 상대적으로 돌기(420) 하측에 형성된 게이트 절연막(405)이 나머지 부위보다 약 1000Å의 두께 두껍게 형성되며, 합착시 상기 제 1 칼럼 스페이서(510)는 상기 돌기(420)와 접하면서 약 1000Å 정도 눌린 상태가 되는 것으로, 상기 게이트 절연막(405)의 형성시 영역별 단차와 상기 제 1 칼럼 스페이서(510)와 돌기(420) 접촉시의 두께차는 서로 상쇄되며, 이로 인해 제 1, 제 2 칼럼 스페이서(510, 520)간의 제 1 기판(400) 대응 정도(이격 거리 정도와 접촉 정도)의 거리차는 발생하지 않는다. 여기서, 상기 제 1, 제 2 칼럼 스페이서(510, 520)의 상기 제 1 기판(400)과의 대응 정도 차이는 앞에서 설명한 바와 같이, 상기 돌기(420)의 두께와 식각되어 제거된 상기 돌기 상부의 보호막(406) 두께에 해당한다.
이하, 본 발명의 액정 표시 장치에 대해 보다 상세하게 살펴본다.
도 8 및 도 9와 같이, 본 발명의 액정 표시 장치는 상기 제 1 기판(400) 상에는 서로 교차하여 화소 영역을 정의하는 게이트 라인(401)과 데이터 라인(402)과, 상기 게이트 라인(401)과 데이터 라인(402)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 전극(402b)과 전기적으로 연결된 제 1 스토리지 전극(403a)과, 상기 제 1 스토리지 전극(403a)으로부터 분기되어 형성된 화소 전극(403)과, 상기 화소 전극(403)과 교번되는 분기된 공통 전극(404)과, 상기 화소 영역 내에 상기 현단(現段) 게이트 라인(401) 및 전단(前段) 게이트 라인(미도시)과 인접하여 각각 평행하게 형성된 공통 라인(404a) 및 상기 공통 라인(404a)과 공통 전극(404)에 연결되며 상기 제 1 스토리지 전극(403a)과 오버랩된 제 2 스토리지 전극(404b)을 포함하여 이루어진다.
여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(402a)과 드레인 전극(402b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(402a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(401)에서 돌출된 게이트 전극(401a)과, 상기 데이터 라인(402)에서 돌출되어 형성된 'U' 자형의 소오스 전극(402a)과, 상기 'U'자형의 소오스 전극(402a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(402a) 내부로 들어오는 드레인 전극(402b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(402), 소오스 전극(402a), 드레인 전극(402b) 하부 및 상기 소오스 전극(402a)과 드레인 전극(402b) 사이의 채널 영역 하부에는 반도체층(미도시)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(402a)과 드레인 전극(402b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(402a, 402b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(402), 소오스 전극(402a) 및 드레인 전극(402b) 하측에 형성될 수도 있다. 한편, 도시된 바에 따르면, 상기 소오스 전극(402a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(402a)의 형상이 상기 데이터 라인(402)으로부터 '-'자로 돌출되어 이루어질 수도 있고, 혹은 그 외의 형상으로 이루어질 수도 있을 것이다.
여기서, 상기 게이트 라인(401), 상기 공통 라인(404a) 및 상기 공통 전극(404)들은 동일층에 동일한 금속으로 형성된다.
도 10과 같이, 상기 게이트 라인(401)과 반도체층(도 11a 내지 도 11c에서 408에 상당) 사이의 층에는 게이트 절연막(405)이 개재되며, 상기 데이터 라인(402)과 상기 화소 전극(403)의 사이의 층에는 보호막(406)이 개재된다. 여기서, 상기 보호막(406) 중 상기 박막 트랜지스터의 드레인 전극(402b)의 소정 부위를 노출하도록 제 1 보호막 홀(406a)이 형성되고, 상기 돌기(420)의 상부를 노출하도록 제 2 보호막 홀(406b)이 형성된다.
한편, 상기 화소 영역을 지나는 공통 라인(404a)과 연결된 제 2 스토리지 전극(404b)과, 그 상부에 형성되는 제 1 스토리지 전극(403a) 및 상기 두 전극 사이에 개재되는 게이트 절연막(405) 및 보호막(406)은 스토리지 캐패시터(storage capacitor)를 이룬다.
여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(402b)과 상기 제 1 스토리지 전극(403a)은, 상기 드레인 전극(402b)의 소정 부위의 상부의 상기 보호 막(406)을 제거하여 형성된 제 1 보호막 홀(406a)을 통해 접촉한다.
또한, 상기 게이트 라인(401) 또는 상기 공통 라인(404a) 상의 소정 부위에는 상기 반도체층(도 11a 내지 도 11c에서의 108)과 동일층의 반도체층 패턴(420a)과 상기 소오스/드레인 전극(402a/402b)과 동일층의 소오스/드레인 금속층(420b)이 적층된 돌기(420)가 형성된다.
여기서, 상기 반도체층 패턴(420a)의 두께는 약 0.2~0.3㎛, 상기 소오스/드레인 금속층(420b)의 두께는 약 0.2~0.4㎛이며, 상기 보호막(406)의 두께는 약 1700~2600Å 정도로, 상기 돌기(420)가 형성되지 않은 나머지 게이트 라인(401) 상의 부위에 비해 상기 돌기(420)가 형성된 부위는, 그 상부에 제 2 보호막 홀이(406b)이 위치하여, 약 0.2~0.5㎛ 정도 단차가 형성된다. 이러한 돌기(420)를 포함한 액정 표시 장치는 제 1, 제 2 기판(400, 500)의 셀 갭 조성을 위한 합착시 상기 돌기(420)와 상기 제 2 기판(500) 상에 형성된 제 1 칼럼 스페이서(510)가 대응되게 된다. 이 때, 상기 돌기(420)의 상부면은 상대적으로 상기 제 1 칼럼 스페이서(510)의 상부면(이 경우, 상기 제 2 기판(500) 상에 형성되는 제 1 칼럼 스페이서(510)의 상기 제 2 기판(500)과 대응되는 면은 하부면으로 상정)보다 작으며, 이 때, 상기 제 1 칼럼 스페이서(510)와 상기 돌기(420)의 접촉시 상기 돌기(420)의 상부면만큼 상기 제 1 칼럼 스페이서(510)와 돌기(420)가 접촉하게 된다.
그리고, 상기 제 2 칼럼 스페이서(520)에 대응되는 상기 제 1 기판(400) 상의 부위는 상기 돌기(420)가 형성된 부위에 비해 "상기 돌기의 두께에서 상기 보호막의 두께를 뺀 두께"만큼 낮은 단차를 갖기 때문에, 상기 제 1 칼럼 스페이 서(510)와 상기 돌기(420)가 접촉시에 상술한 두께(돌기의 두께에서 상기 보호막의 두께를 뺀 두께)만큼 상기 제 1 기판(400)(즉, 상기 보호막 상부)과 이격 거리를 가질 것이다. 이와 같이, 상기 제 1, 제 2 칼럼 스페이서(510, 520)간의 상기 제 1 기판(400) 대응 정도의 차이에 따라 합착시와 터치시에는 상기 제 1 칼럼 스페이서(510)만 상기 제 1 기판(400)과 접하여, 터치시의 면적을 감소함으로써, 터치 불량을 방지할 수 있고, 눌림시에는 상기 제 1 칼럼 스페이서(510)와 함께 상기 제 2 칼럼 스페이서(520)가 셀 갭 지지 기능을 분담하여, 칼럼 스페이서들의 형상 변화가 크지 않아, 소성 변형에 따른 도장 얼룩을 방지할 수 있을 것이다.
도면 상에는 이러한 돌기(420)가 게이트 라인(401)에 형성된 것으로 도시되어 있지만, 상기 공통 라인(404a)에도 형성될 수 있다. 또는 상기 게이트 라인(401) 및 공통 라인(404a)과 동일한 금속으로 이루어지는 제 2 스토리지 전극(404b)에도 형성될 수 있을 것이다.
한편, 상기 제 1 기판(400)에 대향되는 제 2 기판(500) 상에는 상기 화소 영역을 제외한 영역(게이트 라인 및 데이터 라인 부위)에 대응되어 형성되는 블랙 매트릭스층(501)과, 적어도 화소 영역을 포함한 부위에 대응되어 상기 제 2 기판(500) 상에 형성된 컬러 필터층(502)과, 상기 블랙 매트릭스층(501)과 컬러 필터층(502)을 포함한 제 2 기판(500) 상에 평탄화를 위한 오버코트층(503)이 형성된다.
그리고, 상기 돌기(420)에 대응되는 부위의 오버코트층(503) 상에는 제 1 칼럼 스페이서(510)가 형성되고, 상기 돌기(420)가 형성되지 않은 소정 부위의 게이 트 라인(401) 상에 대응되는 부위의 오버코트층(503) 상에는 제 2 칼럼 스페이서(520)가 형성된다.
여기서, 제 1 칼럼 스페이서(510) 및 제 2 칼럼 스페이서(520)는 상기 오버코트층(503) 상에 동일한 높이로 형성된다. 셀 갭 형성을 위한 합착시 상기 제 1 칼럼 스페이서(510)와 돌기(420)가 접촉할 때, 상기 제 2 칼럼 스페이서(520)는 상기 제 1 기판(400)과 일정 간격 이격한 상태를 유지하여, 전체 칼럼 스페이서와 상기 제 1 기판(400)과의 접촉 면적비를 낮추게 된다. 따라서, 터치는 상기 돌기(420)와 상기 제 1 칼럼 스페이서(510)가 접촉하는 상태로, 일 방향으로 밀거나 훑는 터치시 상기 제 1, 제 2 기판(400, 500)간의 밀림이 발생하여도 접촉 면적이 작기 때문에 원 상태로의 복원이 용이하여 터치로 인한 휘도 불균일 현상이 방지된다.
또한, 일정 압력 이상을 인가하여 눌림 테스트시 상기 제 1 칼럼 스페이서(510)가 돌기(420) 대응 부위에 접촉하여 있다가, 압력이 늘어날수록 제 2 칼럼 스페이서(520)가 상기 제 1 기판(400) 상의 대응 부위에 추가적으로 접촉하여, 접촉 부위가 늘게 되어, 눌림시의 압력을 분산시킬 수 있다.
본 발명에서는 상기 돌기(420) 부위에서 갖는 높이를 줄이기 위해 상기 돌기(420)의 상부에 대응되는 부위에 제 2 보호막 홀(406b)를 형성함으로써, 상기 돌기(420)와 주변부와의 단차를 어느 정도 줄여, 눌림 테스트시 상기 제 1 칼럼 스페이서(510)가 변형하는 동안 상기 제 2 칼럼 스페이서(520)가 상기 제 1 기판(400)의 상부가 접촉할 수 있으며, 상기 제 2 칼럼 스페이서(520)가 제 1 기판(400)과 대응시부터는 보다 넓은 면적으로 칼럼 스페이서들과 제 1 기판이 접촉할 수 있다. 따라서, 상기 제 1 칼럼 스페이서(510)와 상기 돌기(420)와 접촉하는 동안 상기 돌기(420)로 인해 상기 제 1 칼럼 스페이서(510)에 압력이 집중됨으로 인해 상기 제 1 칼럼 스페이서(510)의 변형이 발생한다 하더라도, 그 변형이 심해지기 전에(원 상태로 회복이 불가하기 전에) 상기 제 2 칼럼 스페이서(520)가 상기 제 1 기판(400)에 대응할 수 있어, 눌림 테스트 후에도 칼럼 스페이서들(510, 520)의 원 상태로 복원이 가능할 것이다.
한편, 상기 제 1, 제 2 칼럼 스페이서(510, 520)는 그 수평 단면이 원형, 사각형 등의 다각형 등 여러 가지 형상으로 형성할 수 있을 것이다. 공정시 얼라인 마진을 고려하여, 원형 또는 정다각형으로 형성하는 것이 유리할 것이다.
또한, 상기 돌기(420) 또한 그 수평 단면이 도시된 바와 같이, 원형 또는 정다각형 등을 포함한 다각형의 형상으로 형성될 수 있을 것이다. 이 경우, 상기 돌기(420)의 수평 단면은 터치시의 면적을 최소화하기 위한 패턴으로 가급적 작게 형성한다.
이하, 도면을 참조하여 본 발명의 액정 표시 장치의 제조 방법에 대하여 설명한다.
도 11a 내지 도 11h는 본 발명의 액정 표시 장치의 제조 방법을 나타낸 공정 단면도이다.
도 8 내지 도 9와 같이, 본 발명의 액정 표시 장치는 먼저 서로 대향되는 제 1 기판(400)과 제 2 기판(500)을 준비하여 이루어진다.
상기 제 1 기판(400) 상에는 박막 트랜지스터(TFT)를 포함한 박막 트랜지스터 어레이가 형성되며, 상기 제 2 기판(500) 상에는 컬러 필터 어레이가 형성된다.
박막 트랜지스터 어레이는 먼저, 도 11a와 같이, 상기 제 1 기판(400) 상에 금속 물질을 증착하고, 이를 선택적으로 제거하여 게이트 라인(401) 및 상기 게이트 라인(401)의 소정 부위에서 돌출되는 형상의 게이트 전극(401a)을 형성한다. 이러한 게이트 라인(401) 형성시 상기 게이트 라인(401)과 평행한 방향의 공통 라인(404a)과, 상기 공통 라인(404a)과 일체형으로 화소 영역 상에 형성되는 제 2 스토리지 전극(404b) 및 상기 제 2 스토리지 전극(404b)에서 분기되는 형상의 공통 전극(404)을 형성한다.
이어, 상기 게이트 라인(401)들을 포함한 상기 제 1 기판(400) 상에 게이트 절연막(405a), 반도체층 물질층(408a) 및 금속층(402c)을 차례로 증착한 후, 상기 금속층 상부에 감광막(430)을 형성한다. 여기서, 반도체층 물질층(408a)은 비정질 실리콘층(411a) 및 불순물층(n+층)(412a)이 적층되어 이루어진다.
도 11b와 같이, 이를 소정의 마스크(600)를 이용하여 패터닝하여 제 1 감광막 패턴(430a)을 형성한다. 상기 소정의 마스크(600)는 투과부(B), 반투과부(C) 및 차광부(A)가 함께 정의된 것으로, 상기 마스크(600)를 이용한 패터닝 후 상기 투과부 및 반투과부에 대응되는 부분에 감광막 패턴(430a)이 남게 되고(감광막이 네거티브 감광 물질이라고 가정), 패터닝 후 투과부(V)에 대응되는 부위보다 반투과부(C)에 대응되는 부위가 높이가 낮다. 여기서, 상기 마스크(600)와 같이, 투과부 및 반투과부로 광이 투과되는 영역이 영역에 따라 상이한 마스크를 회절 마스크라 한다.
상기 제 1 감광막 패턴(430a)을 이용하여 상기 금속층(402)을 선택적으로 제거하여 도 11c와 같이, 돌기(420)의 소오스/드레인 금속층(420b)과, 상기 게이트 라인(401)과 교차하는 방향의 데이터 라인(402)과, 상기 데이터 라인(402)으로부터 박막 트랜지스터 형성 부위(상기 게이트 라인 및 데이터 라인의 교차부위)에 돌출되는 형상의 금속층(402d)을 남긴다.
이어, 상기 제 1 감광막 패턴(430a)을 계속 마스크로 이용하여, 상기 반도체층(412a, 411a)을 식각하여, 상기 소오스/드레인 금속층(420b) 하측에는 반도체층 패턴(420a)을 형성하고, 상기 금속층(402d) 하부에 반도체층(408b)을 형성한다. 여기서, 상기 반도체층(408b)을 이루는 비정질 실리콘층(411b) 및 불순물층(412b)은 동일 폭으로 식각된다.
이어, 도 11d와 같이, 상기 제 1 감광막 패턴(430a)의 두께가 얇은 부위가 모두 제거될 정도로 감광막 패턴을 애슁하여 제 2 감광막 패턴(430b)을 형성한다.
상기 제 2 감광막 패턴(430b)을 마스크로 이용하여 상기 금속층(402d)을 선택적으로 제거하여, 소오스/드레인 전극(402a/402b)을 형성한다.
이어, 상기 제 2 감광막 패턴(430b)을 제거한다.
도 11e와 같이, 상기 소오스/드레인 전극(420a/402b)을 마스크로 이용하여 상기 반도체층(408b)의 불순물층(412b)이 제거될 정도로 식각 공정을 진행하여 반도체층(408)을 형성한다. 이 때, 상기 불순물층(412b) 제거시 이용되는 식각액에 의해, 노출되어 있는 게이트 절연막(405a)이 부위가 소정 두께 제거되고, 또한, 제 거하고자 하는 불순물층(412b)의 하측에서도 소정 두께 과식각이 발생된다. 도시된 바와 같이, 이러한 과식각 후의 돌기(420)나 반도체층(408)이 형성되지 않은 부위의 게이트 절연막(405)은 상기 돌기(420) 형성 부위나 반도체층(408) 형성 부위에 비해 이러한 구조물이 형성되지 않은 부위에 비해 상대적으로 얇다. 이와 같은, 상기 게이트 절연막(405)의 단차는 약 1000Å 내외에 해당한다. 한편, 상기 반도체층(408)에서 상기 소오스/드레인 전극(402a/402b) 사이의 부위는 채널 부위로 정의되는 것으로, 이러한 공정 중에서 상기 채널 부위에 대응되는 불순물층(412c)이 제거되어, 상기 불순물층(412c)은 상기 소오스/드레인 전극(402a/402b) 하측에 남아있으며, 이러한 과식각 과정에서 상기 채널 부위에 대응되는 비정질 실리콘층(411c)도 약간 더 식각된다.
이어, 상기 제 2 감광막 패턴(430b)을 제거한다.
도 11f와 같이, 상기 돌기(420) 및 소오스/드레인 전극(402a/402b)이 형성된 상기 제 1 기판(400) 상에 보호막(406)을 형성한다.
도 11g와 같이, 상기 보호막(406)을 선택적으로 제거하여, 상기 드레인 전극(402b)의 상부 소정 부위를 노출하는 제 1 보호막 홀(406a)을 형성하고, 상기 돌기(420)의 상부면을 노출하는 제 2 보호막 홀(406b)을 형성한다.
도 11h와 같이, 상기 제 1, 제 2 보호막 홀(406a, 406b)을 포함한 상기 보호막(406) 상부에 투명 전극을 증착하고 이를 선택적으로 제거하여 화소 전극(403)을 형성한다.
이상과 같이 상기 제 1 기판(400) 상에 박막 트랜지스터 어레이를 형성하며, 상기 제 2 기판(500) 상에는 다음과 같이 제조 공정이 이루어진다.
먼저, 상기 제 2 기판(500) 상에 블랙 매트릭스층 형성 물질을 형성한 후, 이를 선택적으로 제거하여 상기 게이트 라인(401) 및 데이터 라인(402) 및 박막 트랜지스터(TFT) 부위에 대응되는 부위에 남겨 블랙 매트릭스층(501)을 형성한다.
이어, 상기 블랙 매트릭스층(501)을 포함한 상기 제 2 기판(500) 상에 각각 R, G, B 컬러 필터층 물질을 형성한 후, 이를 각각 패터닝하여, 컬러 필터층(502)을 형성한다.
이어, 상기 블랙 매트릭스층(501) 및 컬러 필터층(502)을 포함한 제 2 기판(500) 전면에 오버코트층(503)을 형성한다.
이어, 각각 박막 트랜지스터 어레이가 형성된 제 1 기판(400)과 컬러 필터 어레이가 형성된 제 2 기판(500) 중 어느 하나의 기판 상에 액정을 적하하여 액정층(450)을 형성하고, 액정이 적하되지 않은 나머지 기판을 반전하여 상기 제 1, 제 2 기판(400, 500)을 서로 대향시켜 액정 표시 장치의 형성 공정을 완료한다.
상술한 상기 제 1 기판(400) 상의 제조 공정을 이용하는 실험을 실시하였는데, 예를 들어, 상기 게이트 절연막(405a)의 초기 증착시의 두께는 4000Å로 하고, 상기 반도체층(408a)의 초기 두께는 2200Å, 상기 소오스/드레인 금속을 형성하기 위한 금속층(402c)의 두께는 2400Å 및 상기 보호막의 두께는 2000Å 로 하여 진행하였다. 따라서, 상기 돌기(420) 형성 부위의 게이트 절연막(405) 두께는 그대로 4000Å 을 유지하고, 나머지 부위는 이 보다 1000Å 정도 작은 두께를 가질 것으로, 또한, 상기 돌기(420) 상부는 제 2 보호막 홀(406b)이 정의되어, 보호막이 제 거되어 있으며, 상기 돌기(420) 형성 부위는 돌기(420)가 형성되지 않은 부위에 비해 상대적으로, 약 3600Å (2400+2200+1000-2000)의 두께만큼 높게 된다. 여기서, 상기 제 1 칼럼 스페이서(510)는 합착시 상기 돌기(420)를 만나 약 1000Å 의 두께가 눌려진 상태로, 상기 제 2 칼럼 스페이서(520)가 상기 보호막(406) 상부면과 갖는 이격 거리는 약 2600Å 에 해당할 것이다.
이상에서 설명한 각 층의 두께는 일 예에 해당하고, 본 발명의 액정 표시 장치 및 이를 이용한 제조 방법에 있어서는 합착시의 상기 제 1 칼럼 스페이서(510)가 상기 제 1 기판(400)의 돌기(420)와 접촉시 상기 제 2 칼럼 스페이서(520)와 상기 제 1 기판(400)의 최상부면과 이격 거리를 약 1000 내지 4000Å 정도가 되도록 하여, 상기 제 1, 제 2 칼럼 스페이서(510, 520)가 눌림시 및 터치시 혹은 온도가 상승하는 조건에서 칼럼 스페이서의 변형을 방지하며, 얼룩을 방지하는 기능이 최대화되도록 한다.
이상에서 설명한 실시예들은 횡전계(IPS: In-Plane Switching) 모드에 대해 설명한 것이고, 트위스트 네마틱(TN) 모드에도 적용 가능할 것이다. 트위스트 네마틱 모드의 경우는, 제 1 기판의 화소 영역에 화소 전극이 하나의 패턴으로 형성되고, 제 2 기판 상의 전면에 공통 전극이 형성된 점을 제외하고는 상술한 횡전계 모드에서 설명한 바와 유사하게 형성된다. 트위스트 네마틱 모드의 경우, 화소 영역 내부에는 공통 라인이 형성되지 않기 때문에, 상기 제 1, 제 2 칼럼 스페이서 및 돌기는 모두 게이트 라인 상에 형성되게 된다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 셀 갭 조성시 돌기와 상기 돌기의 상부면에 비해 상대적으로 그 대응면의 면적이 넓은 제 1 칼럼 스페이서를 대응시켜, 터치시에도 전체 칼럼 스페이서와 대향 기판(제 1 기판)간의 접촉 면적이 상당히 작아 마찰력이 작기 때문에, 터치에 의한 밀림 후 원 상태로의 복원이 용이하다.
둘째, 돌기를 반도체층 패턴 및 소오스/드레인 금속층 패턴의 이중층으로 형성시, 상기 돌기의 두께가 두꺼워 눌림 테스트에서 상기 돌기가 접하는 부위의 압력이 집중되어, 돌기에 의한 칼럼 스페이서의 찍힘 현상(도장 얼룩)을 방지하기 위하여 상기 돌기 대응 부위에서 상기 돌기 상부에 형성되는 절연막의 홀을 형성하여 두어, 돌기 형성 부위와 돌기가 형성되지 않은 부위간의 단차를 최소화할 수 있다.
셋째, 고온의 환경에서 상기 돌기와 상기 제 1 칼럼 스페이서가 대응되어, 상기 제 1 칼럼 스페이서의 소정 두께가 들어간 정도만큼, 액정이 팽창할 때, 상기 제 1 칼럼 스페이서가 상기 돌기로부터 접촉된 상태를 유지하고 있어, 액정이 지면 가까운 하단부로 흘러내리는 정도를 방지할 수 있다. 이에 따라, 중력 불량을 완화시킬 수 있다.
넷째, 돌기 상부에 보호막 홀을 더 구비함으로써, 돌기가 상대적으로 주변 부와 갖는 단차를 줄임으로써, 어레이 형성 후, 배향막을 형성할 때 러빙(rubbing)에 의한 스크래치를 감소할 수 있다.
Claims (16)
- 서로 대향되는 제 1 기판 및 제 2 기판;상기 제 1 기판 상에 서로 교차하는 제 1 방향과 제 2 방향으로 형성된 제 1 배선 및 제 2 배선;상기 제 1 배선 상의 소정 부위에 형성된 돌기;상기 돌기를 포함한 상기 제 1 기판 상에 형성되며, 상기 돌기 상부에 홀을 구비한 절연막;상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 기판 상에 형성되며, 상기 절연막의 홀을 통해 노출된 상기 돌기와 접한 제 1 칼럼 스페이서;상기 돌기가 형성되지 않은 부분에 대응되어 형성된 제 2 칼럼 스페이서; 및상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 배선은 게이트 라인이며, 상기 제 2 배선은 데이터 라인인 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 배선은 게이트 라인 및 공통 라인이며, 상기 제 2 배선은 데이터 라인인 것을 특징으로 하는 액정 표시 장치.
- 제 2항 또는 제 3항에 있어서,상기 게이트 라인과 데이터 라인의 교차부에 박막 트랜지스터가 더 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 4항에 있어서,상기 박막 트랜지스터는상기 게이트 라인에서 돌출된 게이트 전극;상기 데이터 라인에서 돌출된 소오스 전극;상기 소오스 전극과 이격되어 상기 소오스 전극과 동일층에 형성된 드레인 전극; 및상기 게이트 전극 상부에 상기 소오스 전극/드레인 전극과 부분적으로 오버랩하여 형성된 반도체층을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
- 제 5항에 있어서,상기 돌기는하부에는 상기 반도체층과 동일층의 반도체층 패턴, 상부에는 상기 소오스/드레인 전극과 동일층의 금속층이 적층된 이중층으로 형성되는 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1, 제 2 칼럼 스페이서는 동일한 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 칼럼 스페이서는 상기 돌기와 콘택되며, 상기 제 2 칼럼 스페이서는 상기 제 1 기판과 소정 간격 이격된 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 2 칼럼 스페이서는 상기 제 1 기판과 1000~4000Å 이격된 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 배선과 상기 제 2 배선이 교차하는 부위에는 화소 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치.
- 제 1항에 있어서,상기 제 1 배선과 상기 제 2 배선이 교차하는 부위에는 서로 교번되는 형상의 화소 전극 및 공통 전극이 더 형성된 것을 특징으로 하는 액정 표시 장치.
- 서로 대향되는 제 1 기판 및 제 2 기판을 준비하는 단계;상기 제 1 기판 상에 제 1 방향으로 제 1 배선을 형성하는 단계;상기 제 1 방향과 교차하는 제 2 방향으로 제 2 배선을 형성하고, 상기 제 1 배선 상의 소정 부위에 형성된 돌기를 형성하는 단계;상기 돌기 상부에 홀을 구비한 절연막을 형성하는 단계;상기 제 2 기판 상에, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여, 상기 절연막의 홀을 통해 노출된 상기 돌기와 직접 접하는 제 1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 부분에 대응되는 제 2 칼럼 스페이서를 형성하는 단계; 및상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 12항에 있어서,상기 제 1 칼럼 스페이서는 상기 돌기와 콘택되며, 상기 제 2 칼럼 스페이서는 상기 제 1 기판과 소정 간격 이격된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 13항에 있어서,상기 제 2칼럼 스페이서는 상기 제 1 기판과 1000~4000Å 이격된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 1 기판 및 제 2 기판을 준비하는 단계;상기 제 1 기판 상에 제 1 방향의 제 1 배선을 형성하는 단계;상기 제 1 배선을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스/드레인 전극 물질층을 차례로 증착하는 단계;상기 소오스/드레인 전극 물질층, 반도체층 물질층을 선택적으로 제거하여, 상기 제 1 배선과 교차하는 제 2 방향의 제 2 배선을 형성하고, 상기 제 1, 제 2 배선의 교차부에 소오스/드레인 전극 및 반도체층을 형성하고, 상기 제 1 배선 상의 소정 부위에 돌기를 형성하는 단계;상기 제 2 배선 및 상기 돌기를 포함한 상기 게이트 절연막 상부에 보호막을 형성하는 단계;상기 보호막을 선택적으로 제거하여 상기 드레인 전극 상부를 노출하는 제 1 보호막 홀 및 상기 돌기 상부를 노출하는 제 2 보호막 홀을 형성하는 단계; 및상기 제 2 기판 상에, 상기 돌기에 대한 대응면이 돌기보다 큰 대응면을 구비하여 상기 제 2 보호막 홀을 통해 노출된 상기 돌기와 접하도록 제 1 칼럼 스페이서를 형성하고, 상기 돌기가 형성되지 않은 상기 제 1 배선 상의 소정 부위에 대응하여 제 2 칼럼 스페이서를 형성하는 단계;상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계; 및상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
- 제 15항에 있어서,상기 제 2 배선, 상기 소오스/드레인 전극, 반도체층 및 상기 돌기를 형성하는 단계는상기 소오스/드레인 전극 물질층 상부에, 감광막을 형성하는 단계;상기 감광막 상부에, 투과부, 반투과부 및 차광부가 함께 정의된 마스크를 이용하여 광을 조사하여, 제 1 높이 및 제 2 높이(<제 1 높이)를 갖는 제 1 감광막 패턴을 형성하는 단계;상기 제 1 감광막 패턴을 마스크로 이용하여 상기 소오스/드레인 전극 물질층 및 반도체층 물질층을 선택적으로 제거하여, 돌기를 형성하고, 상기 제 1, 제 2 배선의 교차부에 소오스/드레인 금속층 패턴 및 반도체층을 형성하는 단계;상기 제 1 높이가 제거될 정도로 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계; 및상기 제 2 감광막을 마스크로 이용하여 상기 소오스/드레인 금속층 패턴을 선택적으로 제거하여 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060030108A KR101244666B1 (ko) | 2006-04-03 | 2006-04-03 | 액정 표시 장치 및 이의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060030108A KR101244666B1 (ko) | 2006-04-03 | 2006-04-03 | 액정 표시 장치 및 이의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20070099119A KR20070099119A (ko) | 2007-10-09 |
| KR101244666B1 true KR101244666B1 (ko) | 2013-03-18 |
Family
ID=38804622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060030108A KR101244666B1 (ko) | 2006-04-03 | 2006-04-03 | 액정 표시 장치 및 이의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101244666B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101732939B1 (ko) | 2012-10-26 | 2017-05-08 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242297A (ja) * | 2004-02-25 | 2005-09-08 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| KR20050105530A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| KR20050114123A (ko) * | 2004-05-31 | 2005-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널 및 그 제조방법 |
-
2006
- 2006-04-03 KR KR1020060030108A patent/KR101244666B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005242297A (ja) * | 2004-02-25 | 2005-09-08 | Lg Phillips Lcd Co Ltd | 液晶表示装置及びその製造方法 |
| KR20050105530A (ko) * | 2004-04-30 | 2005-11-04 | 엘지.필립스 엘시디 주식회사 | 액정 표시 장치 |
| KR20050114123A (ko) * | 2004-05-31 | 2005-12-05 | 엘지.필립스 엘시디 주식회사 | 액정 표시패널 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20070099119A (ko) | 2007-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101137842B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101157954B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101182314B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR100617039B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR100949507B1 (ko) | 액정 표시 장치 | |
| KR100965572B1 (ko) | 액정 표시 장치 | |
| KR100672652B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101127832B1 (ko) | 액정 표시 장치 | |
| KR20050105529A (ko) | 액정 표시 장치 | |
| KR101192761B1 (ko) | 액정표시장치 및 이의 제조방법 | |
| KR101192772B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101182318B1 (ko) | 횡전계형 액정 표시 장치 및 이의 제조 방법 | |
| KR100672651B1 (ko) | 액정 표시 장치 및 제조 방법 | |
| KR101182316B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101244666B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101182312B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR100685929B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20070047087A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20060110665A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101085148B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101182313B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR20070059303A (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101074393B1 (ko) | 액정 표시 장치 | |
| KR101264699B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| KR101244663B1 (ko) | 액정 표시 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160226 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180213 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20200219 Year of fee payment: 8 |