KR101264699B1 - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR101264699B1
KR101264699B1 KR1020060097912A KR20060097912A KR101264699B1 KR 101264699 B1 KR101264699 B1 KR 101264699B1 KR 1020060097912 A KR1020060097912 A KR 1020060097912A KR 20060097912 A KR20060097912 A KR 20060097912A KR 101264699 B1 KR101264699 B1 KR 101264699B1
Authority
KR
South Korea
Prior art keywords
substrate
protrusion
gate line
layer
forming
Prior art date
Application number
KR1020060097912A
Other languages
English (en)
Other versions
KR20080032323A (ko
Inventor
강동진
고정무
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060097912A priority Critical patent/KR101264699B1/ko
Publication of KR20080032323A publication Critical patent/KR20080032323A/ko
Application granted granted Critical
Publication of KR101264699B1 publication Critical patent/KR101264699B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133371—Cells with varying thickness of the liquid crystal layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 게이트 라인의 두께가 작을 경우에도 표시 불량을 방지할 수 있도록, 칼럼 스페이서와 대향 기판 대응 관계를 다양하게 한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터와, 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기와, 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기와, 상기 제 1 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 2 돌기가 그 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것을 특징으로 한다.
칼럼 스페이서, 회절 노광 마스크, 돌기, 구리 배선, 3중 단차

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and Method for Manufacturing the Same}
도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도
도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도
도 3은 본 발명의 액정 표시 장치의 돌기 구조를 나타낸 단면도
도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 단면도
도 5는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 단면도
도 6은 본 발명의 액정 표시 장치를 나타낸 평면도
도 7은 도 6의 I~I', Ⅱ~Ⅱ' 및 Ⅲ~Ⅲ' 선상의 단면도
도 8a 내지 도 8e는 도 6의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 및 Ⅳ~Ⅳ' 선상의 공정 단면도
*도면의 주요 부분에 대한 설명*
100 : 제 1 기판 101 : 게이트 라인
101a : 게이트 전극 102 : 데이터 라인
102a : 소오스 전극 102b : 드레인 전극
103 : 화소 전극 104 : 반도체층
105 : 게이트 절연막 106 : 보호막
106a : 콘택홀 107 : 공통 라인
107a : 공통 전극 110a : 제 1 반도체층 패턴
110b : 제 2 반도체층 패턴, 제 2 돌기 130 : 제 1 돌기
135 : 제 1 돌기 140 : 제 2 돌기
200 : 제 2 기판
201 : 블랙 매트릭스층 202 : 컬러 필터층
203 : 오버코트층 211 : 반도체층 물질층
212 : 소오스/드레인 금속층 210 : 제 1 칼럼 스페이서
220 : 제 2 칼럼 스페이서 230 : 제 3 칼럼 스페이서
300 : 마스크 301 : 차광부
302 : 반투과부 303 : 투과부
본 발명은 액정 표시 장치에 관한 것으로 특히, 게이트 라인의 두께가 작을 경우에도 표시 불량을 방지할 수 있도록, 칼럼 스페이서와 대향 기판 대응 관계를 다양하게 한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.
상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다.
이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다.
볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다.
반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.
이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.
도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도이다.
도 1과 같이, 칼럼 스페이서를 포함하는 액정 표시 장치는 서로 대향하는 제 1 기판(30) 및 제 2 기판(40)과, 상기 제 1, 제 2 기판(30, 40) 사이에 형성된 칼럼 스페이서(20) 및 상기 제 1, 제 2 기판(30, 40) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
상기 제 1 기판(30) 상에는 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(미도시)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(미도시)이 형성된다.
상기 제 2 기판(40) 상에는 상기 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(41)이 형성되고, 상기 데이터 라인에 평행한 세로선상의 화소 영역들에 대응되는 스트라이프 상의 컬러 필터층(42)이 형성되고, 전면에 공통 전극 또는 오버코트층(43)이 형성된다.
여기서, 상기 칼럼 스페이서(20)는 상기 게이트 라인(31) 상부의 소정 위치에 대응되어 형성된다.
또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다.
도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도이다.
도 2a 및 도 2b와 같이, 상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다.
이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 도 2b와 같이, 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다. 이 경우, 터치시 상기 터치로 인해 밀린 끝 부위에서 액정(3)은 모이게 되고, 터치시 지나간 자리는 복원되기 전까지는 액정이 부족하기 때문에, 원 상태로의 복원 전까지는 터치부위에서 적정량의 액정이 존재하지 않기 때문에 정상 구동이 힘들고, 또한, 터치시의 기판간의 쉬프트에서 블랙 매트릭스 층이 가려줘야 할 부위가 노출되어 빛샘 불량이 나타날 수 있다.
그러나, 상기와 같은 종래의 액정 표시 장치는 다음과 같은 문제점이 있다.
첫째, 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에, 마찰력이 커서 터치시 기판이 쉬프트되었을 때, 원 상태로 복원되는데 시간이 오래 걸려 복원시간동안, 블랙 매트릭스층이 가려줘야 할 부위가 노출되기도 하여 빛샘 불량이 관찰되는 등, 그 밖에 터치된 부분의 액정 양불량에 따른 광학적인 이상이 발생하는 터치 불량이 관찰된다.
둘째, 칼럼 스페이서를 포함하는 액정 패널은 국부적인 영역을 소정의 힘으로 가하여 가압하였을 때, 해당 부위에서 눌림에 의한 얼룩이 발생한다. 이를 도장 얼룩이라 하며, 이러한 도장 얼룩은 상기 터치 불량을 보상하기 위한 구조를 채용하였을 경우 더욱 심하게 나타난다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 게이트 라인의 두께가 작을 경우에도 표시 불량을 방지할 수 있도록, 칼럼 스페이서와 대향 기판 대응 관계를 다양하게 한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인과, 상기 화소 영역에 형성된 화소 전극과, 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터와, 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기와, 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기와, 상기 제 1 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서와, 상기 제 2 돌기가 그 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것에 그 특징이 있다.
상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서가 더 형성된다.
상기 게이트 라인과 평행한 방향으로 공통 라인이 상기 제 1 기판 상에 더 형성된다.
상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성된다.
상기 게이트 라인은 상기 반도체층에 비해 낮은 높이로 형성된다.
상기 게이트 라인은 저저항 금속으로 이루어진다.
상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나이다.
상기 제 1 돌기는 4000~7000Å의 두께로 형성된다.
상기 제 2 돌기는 2000~3000Å의 두께로 형성된다.
상기 게이트 라인이 형성된 층과, 상기 제 1 돌기 및 제 2 돌기가 형성된 층 사이에는 게이트 절연막이 더 형성된다.
상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층; 및 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 더 포함한다. 여기서, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성된다.
동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향된 제 1 기판 및 제 2 기판과, 상기 제 1 기판 상에 차례로 제 1 내지 제 3 높이(h1>h2>h3)를 갖는 제 1 단차부 내지 제 3 단차부와, 상기 제 2 기판 상에, 상기 제 1 단차부와 일부면이 대응되어 접촉하는 제 1 칼럼 스페이서와, 상기 제 2 기판 상에, 상기 제 2 단차부와 일부면이 대응되어 형성된 제 2 칼럼 스페이서와, 상기 제 2 기판 상에, 상기 제 3 단차부와 대응되어 형성된 제 3 칼럼 스페이서 및 상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것에 또 다른 특징이 있다.
상기 제 1 단차부는 제 1 배선 및 제 2 배선과 상기 제 1, 제 2 배선 사이에 개재된 반도체층을 포함하여 이루어진다.
그리고, 상기 제 2 단차부는 상기 반도체층으로 이루어진다.
상기 제 2 단차부는 상기 반도체층 상에 제 2 배선을 더 포함한다.
상기 제 3 단차부는 상기 제 1 배선으로 이루어진다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계와, 상기 화소 영역에 화소 전극을 형성하는 단계와, 상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 형성하는 단계와, 상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기를 형성하는 단계와, 상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기를 형성하는 단계와, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
여기서, 상기 제 1 및 제 2 칼럼 스페이서를 형성하는 단계에서, 상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서를 더 형성한다.
그리고, 상기 게이트 라인의 형성하는 단계에서, 상기 게이트 라인과 평행한 방향으로 공통 라인을 상기 제 1 기판 상에 더 형성한다.
상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성한다.
또한, 상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층을 형성하는 단계; 및 적어도 상기 화소 영역들에 대응되어 컬러 필터층을 형성하는 단계를 더 포함한다. 이 때, 상기 제 1 내지 제 3 칼럼 스페이서를 상기 블랙 매트릭스층 상부에 형성한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 일 방향의 게이트 라인 및 이로부터 돌출된 게이트 전극을 형성하는 단계와, 상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극을 형성하고, 상기 게이트 라인 상의 제 1 부위에 반도체층 및 금속층의 적층체의 제 1 돌기를 형성하고, 상기 게이트 라인이 형성되지 않은 상기 제 1 기판 상에 반도체층의 제 2 돌기를 형성하는 단계와, 상기 제 2 기판 상에, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것에 또 다른 특징이 있다.
상기 게이트 라인을 포함한 상기 제 1 기판 상에, 게이트 절연막을 더 형성하는 단계를 포함한다.
여기서, 상기 데이터 라인, 소오스 전극, 드레인 전극, 제 1 돌기 및 제 2 돌기를 형성하는 단계는, 상기 게이트 절연막 상에 반도체층 물질층 및 금속 물질층을 차례로 증착하는 단계와, 상기 금속 물질층 상부 전면에 감광막을 형성하는 단계와, 상기 감광막 상부에, 마스크를 이용하여 광을 조사하여, 상기 데이터 라인 및 상기 제 1 돌기 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기 형성부위 및 상기 소오스 전극과 드레인 전극 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴을 형성하는 단계와, 상기 제 1 감광막 패턴을 마스크로 이용하여 상기 금속 물질층 및 반도체층 물질층을 선택적으로 제거하여, 제 1 돌기와 제 2 돌기형성부를 형성하고, 상기 게이트 라인과 데이터 라인의 교차부에 금속층 패턴 및 반도체층을 형성하는 단계와, 상기 제 2 높이가 제거되도록 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계 및 상기 제 2 감광막 패턴을 마스크로 이용하여 노출된 상기 금속 물질층을 제거하여 제 2 돌기 및 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진다.
상기 마스크는 회절 노광 마스크이거나 혹은 하프톤 마스크이다.
상기 게이트 라인의 형성하는 단계에서, 상기 게이트 라인과 동일층에 상기 게이트 라인과 평행한 방향으로 공통 라인을 더 형성한다.
또한, 상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성한다.상기 게이트 라인은 저저항 금속으로 형성한다.
상기 저저항 금속은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나로 이루어진다.
상기 제 2 기판 상에, 적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층을 형성하는 단계 및 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 형성하는 단계를 더 포함한다. 또한, 상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성한다.
이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 상세히 설명하면 다음과 같다.
도 3은 본 발명의 액정 표시 장치의 돌기 구조를 나타낸 단면도이다.
도 3과 같이, 본 발명의 액정 표시 장치의 돌기 구조는 서로 대향되는 제 1 기판(60) 및 제 2 기판(70)과, 상기 제 2 기판(70) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)에 비해 상대적으로 작은 체적 및 대응 표면을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 1 기판(60) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이 상기 칼럼 스페이서(80)의 상부면(상기 돌기(85)와의 대응면, 칼럼 스페이서가 형성되는 제 2 기판(70)을 기준으로 명명, 이 경우, 제 2 기판(70) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비 해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 1 기판(60)과의 마찰력이 줄게 되고, 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다.
그러나, 이와 같은 형상의 칼럼 스페이서(80) 대비 단순히 체적 및 표면적이 작은 돌기(85)를 이용하는 경우에는, 외부에서 소정 부위를 국부적으로 누르는 힘이 인가되면, 힘이 인가되는 부위의 돌기에 의해 칼럼 스페이서(80)가 뭉개지는 현상이 발생한다. 이를 눌림에 의한 불량이라 하여 눌림 불량이라 하며, 이러한 눌림 불량시 뭉개진 부위가 까맣게 관찰되는 얼룩을 도장 얼룩이라 한다.
이하에서는, 터치 불량을 개선함과 동시에 상술한 돌기 구조에서 문제가 되었던 눌림 얼룩을 개선한 구조의 본 발명의 액정 표시 장치에 대하여 설명한다.
- 제 1 실시예 -
도 4는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타낸 단면도이다.
도 4와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는, 서로 대향된 제 1 기판(100)과 제 2 기판(200)과, 상기 제 2 기판(200) 상에 동일한 높이로 형성된 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)와, 상기 제 1 칼럼 스페이서(210)에 대응되는 제 1 돌기(130)와, 상기 제 2 칼럼 스페이서(220)에 대응되는 제 2 돌기(140)를 포함하여 이루어진다.
여기서, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 돌기(130)는 상기 제 1, 제 2 기판(100, 200) 사이의 셀 갭을 유지하는 기능을 갖는 제 1 칼럼 스페이서(210)와 접하도록 형성되며, 상기 제 2 돌기(140)는 상기 제 2 칼럼 스페이서(220)와 소정 간격(dt2) 이격되어 형성된다.
그리고, 상기 제 1 칼럼 스페이서(210)와 상기 제 3 칼럼 스페이서(230)는 상기 제 1 기판(100) 상의 게이트 라인(101) 상부에 대응되어 형성되며, 상기 제 2 칼럼 스페이서(220)는 게이트 라인(101)이 형성되지 않는 부위에 대응되어 형성되는 것으로, 상기 제 1 돌기(130) 형성 부위보다 상기 제 2 돌기(140) 형성 부위가 상기 게이트 라인(101)이 형성된 두께보다 높은 높이를 유지한다. 이 때, 상기 제 2 돌기(140)가 상기 제 2 칼럼 스페이서(220)와 갖는 이격 간격(dt2)은 상기 게이트 라인(101)의 두께(s)에서 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)를 뺀 값(s-α)이다.
그리고, 상기 제 3 칼럼 스페이서(200)와 상기 게이트 라인(101)이 이격된 간격(dt1)은 상기 제 1 돌기(130)의 두께로부터 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)를 뺀 값이다.
이와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 동일 높이를 갖는 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)들에 대하여, 각각 대향하는 제 1 기판(100) 상에 다른 높이의 구조물을 두어, 접촉 또는 이격 정도를 달리하고 있다. 따라서, 합착시의 조건에는 상기 제 1 칼럼 스페이서(210)만이 상기 제 1 돌기(130)와 만나 셀 갭을 유지하는 기능을 담당하고, 또한, 합착 후 일 방향으로 미는 약한 압력이 인가되는 터치의 조건에서는 제 1 칼럼 스페이서(210)만이 작은 면 적으로 상기 돌기(130)의 상부면과 접촉하게 되어, 작은 접촉면을 유지할 수 있단. 따라서, 상기 제 1 칼럼 스페이서(210)와 상기 돌기(130)와의 작은 접촉면적을 유지할 수 있어, 마찰력이 작아, 제 1 기판(100) 또는 제 2 기판(200)을 일 방향으로 민 후, 원 상태로의 복귀가 용이하기에 터치 불량을 방지할 수 있다.
상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 기판(100, 200) 중 어느 한 기판에 외압이 가해졌을 때, 각각 제 2 돌기(140) 및 게이트 라인(101)에 접할 수 있게 되어, 외압에 대해 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 각각의 대응 구조물에 대하여 접하며 압력을 분산하여 담당할 수 있다. 따라서, 특정 칼럼 스페이서, 특히 제 1 칼럼 스페이서(210)에 압력이 집중되어 상기 제 1 칼럼 스페이서(210)가 외압에 의해 눌림으로 인해 상기 제 1 돌기(130)에 찍히는 소성 변형 후 원 상태로의 복귀가 어려워 눌림 불량이 일어나는 문제를 해결할 수 있다.
여기서, 상기 제 1 돌기(130) 및 제 2 돌기(140)는 각각 제 1 기판(100) 기판 상에 박막 트랜지스터 어레이의 형성시 함께 형성되는 것으로, 하부가 반도체층 패턴(110a, 110b) 및 상부가 소오스/드레인 금속층(111a, 111b)의 적층체이며, 여기서, 반도체층 패턴(110a, 110b)은 반도체층의 형성시 함께 정의되며, 상기 소오스/드레인 금속층(111a, 111b)은 소오스/드레인 전극의 형성시 함께 정의된다.
한편, 상기 게이트 라인(101)으로 이용하는 금속으로는 근래 저저항 특성을 갖는 금속으로, 예를 들어, 구리 배선 등을 이용하는데, 이 경우, 배선의 증착 두 께를 앞서 도 1 등에서 설명한 구조보다 상대적으로 얇게 할 수 있다. 그런데, 이러한 저저항 금속을 배선으로 이용시 도 4에 도시된 본 발명의 제 1 실시예의 구조를 따르면, 상기 제 1 칼럼 스페이서(210)와 상기 제 2 칼럼 스페이서(220)의 대응되는 제 1 기판(100) 상의 구조물의 높이 차가 상기 게이트 라인(101)의 두께(s)에서 상기 제 1 돌기(130)가 상기 제 1 칼럼 스페이서(210)에 눌린 두께(α)을 뺀 값(s-α)에 해당하기 때문에, 상기 게이트 라인(101)의 두께(s)가 일반적인 구조에서보다 얇아지게 되면, 제 2 칼럼 스페이서(220)가 상기 제 2 돌기(140)에 대하여 합착시부터 접하는 상태를 유지하게 되어, 실제로 합착시에 의도하고자 한 칼럼 스페이서와 대향 기판의 구조물간의 접촉 면적(제 1 칼럼 스페이서와 제 1 돌기와의 접촉 면적)에 비해 구현된 접촉 면적이 크기 때문에, 터치 불량의 해결의 효과가 감소될 수 있다.
이하에서는 터치시에는 칼럼 스페이서와 이격된 상태를 유지하고, 외압의 인가시에만 대향 기판의 보상 패턴 또는 배선과 닿게 되는 제 2, 제 3 칼럼 스페이서를 구비한 제 2 실시예에 따른 액정 표시 장치에 관하여 설명한다.
- 제 2 실시예 -
도 5는 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타낸 단면도이다.
도 5와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 도 4에 도시된 구조에 비해 상기 제 2 칼럼 스페이서(220)에 대응되는 제 1 기판(100) 상의 구조물이 반도체층 패턴(110b)으로 이루어진 단일층의 제 2 돌기(110b)로 이루어진 점이 차이점이며, 나머지는 도 4에 도시된 구조와 동일한 구조를 유지한다. 즉, 제 1 돌기(135)는 하부가 반도체층 패턴(110a)이며, 상부가 상기 소오스/드레인 전극과 동일층의 소오스/드레인 금속층(111a)이다.
이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치는, 서로 대향된 제 1 기판(100)과 제 2 기판(200)과, 상기 제 2 기판(200) 상에 동일한 높이로 형성된 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)와, 상기 제 1 칼럼 스페이서(210)에 대응되는 제 1 돌기(135)와, 상기 제 2 칼럼 스페이서(220)에 대응되는 반도체층 패턴(110b)의 제 2 돌기(이하, 110b)를 포함하여 이루어진다.
여기서, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 돌기(135)는 상기 제 1, 제 2 기판(100, 200) 사이의 셀 갭을 유지하는 기능을 갖는 제 1 칼럼 스페이서(210)와 접하도록 형성되며, 상기 제 2 돌기(110b)는 상기 제 2 칼럼 스페이서(220)와 제 2 간격(H2) 이격되어 배치된다. 그리고, 상기 제 3 칼럼 스페이서(230)는 상기 게이트 라인(101) 상에 대응되어 제 1 간격(H1)으로 이격되어 배치된다. 이 때, 상기 게이트 라인(101)과 상기 제 1, 제 2 돌기(135, 110b) 사이의 층간에는 게이트 절연막(미도시, 도 7의 105 참조)이 개재되어 있으며, 상기 제 1, 제 2 돌기(135, 110b)를 포함한 제 1 기판(100) 전면에는 보호막(미도시, 도 7의 106 참조)이 형성되어 있다. 따라서, 도 5에는 제 1, 제 2 돌기(135, 110b) 등이 개략적으로 도시되어 있기는 하지만, 상기 제 1, 제 2 기판(100, 200)의 합착시 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)이 상기 제 1 기판(100) 사이의 구조물과 접하거나 이격된 부위는 상기 제 1, 제 2 돌기(135, 110b) 상부에 형성된 보호막(106) 표면이나 혹은 상기 게이트 라인(101) 상부에 형성된 게이트 절연막(105) 및 보호막(106)의 상부 표면이다. 즉, 제 2, 제 3 칼럼 스페이서(220, 230)와 각각 제 2 돌기(110b) 및 게이트 라인(101)의 이격 간격(H2, H1)은 상기 제 1 기판(100) 상에 게이트 절연막(105) 및 보호막(106)이 형성된 높이를 고려하여 얻어진다.
이러한 본 발명의 제 2 실시예에 따른 액정 표시 장치의 경우, 상기 제 2 돌기(110b)가 반도체층의 단일층으로 이루어져, 상기 제 1 칼럼 스페이서(210)와 상기 제 1 돌기(135)가 만나 합착 상태를 이룰 때, 제 1 기판(100) 상에서 상기 제 1 돌기(135) 형성 부위에 비해 적어도 게이트 라인(101) 및 제 1 돌기(135)의 소오스/드레인 금속층(111a)의 두께의 합만큼 단차가 낮은 부위에 대응되게 된다.
여기서, 상기 제 1 돌기(135)와 상기 제 2 돌기(110b)는 박막 트랜지스터 어레이의 형성시 반도체층 및 소오스/드레인 금속층을 식각할 때 함께 형성되는 것으로, 상기 제 1 돌기(135)의 하부층인 반도체층 패턴(110a)과 상기 제 2 돌기(110b)를 이루는 반도체층 패턴은 동일 물질이며, 동일층이다.
이 때, 상기 제 1 칼럼 스페이서(210)와 상기 제 3 칼럼 스페이서(230)는 상기 제 1 기판(100) 상의 게이트 라인(101) 상부에 대응되어 형성되며, 상기 제 2 칼럼 스페이서(220)는 게이트 라인(101)이 형성되지 않는 부위에 대응되어 형성되는 것으로 예를 들어, 상기 게이트 라인(101)과 인접하여 평행하게 형성되는 공통 라인(미도시, 도 6의 107 참조)과 상기 게이트 라인(101)과의 사이의 영역에 형성할 수 있다. 그리고, 상기 게이트 라인(101)이 예를 들어, 구리(Cu), 알루미 늄(Al), 금(Au), 은(Ag) 또는 이들의 합금층의 저저항 금속이 이용되어 2000Å의 두께 이하로 형성되었을 경우, 상기 제 2 돌기(110b) 형성 부위가 상기 게이트 라인(101)이 형성된 두께보다 높은 높이를 유지하게 되어, 이 경우, 상기 제 2 칼럼 스페이서(220)는 상기 제 3 칼럼 스페이서(230)에 비해 상대적으로 높은 높이를 갖는 부위에 제 2 돌기(110b)에 대응되어 위치하게 된다. 이 때, 상기 제 2 돌기(110b)이 상기 제 2 칼럼 스페이서(220)와 갖는 제 2 이격 간격(H2)은, 앞서 설명한 제 1 실시예(dt2)와 비교하여, 상기 소오스/드레인 금속층(111a)의 두께만큼 늘어난 값으로, 상대적으로 합착 상태에서, 상기 제 2 돌기(110b)와 상기 제 2 칼럼 스페이서(220)와의 충분한 이격 거리가 확보된다.
이 경우, 상기 제 3 칼럼 스페이서(230)에 대응되는 게이트 라인(101)의 두께는 저저항 금속 이용시 상기 반도체층 패턴으로 이루어진 제 2 돌기(110b)의 두께에 비해 낮을 것으로, 상대적으로 상기 제 3 칼럼 스페이서(230)와 상기 제 1 게이트 라인(101)의 제 1 이격 간격(H1)이 상기 제 2 이격 간격(H1)에 비해 크다. 예를 들어, 상기 게이트 라인(101)을 저저항 금속으로 형성시 약 1700~2000Å의 두께로 형성할 수 있고, 반도체층은 이보다 약간 두껍게 약 2000~3000Å의 두께로 형성할 수 있다. 그리고, 상기 제 1 돌기(135)의 상부층을 이루는 소오스/드레인 금속층은 약 2500~4000Å의 두께로 형성할 수 있다. 결과적으로 상기 제 1 돌기(135)는 4000~7000Å의 두께로 형성하며, 상기 제 2 돌기(110b)는 2000~3000Å의 두께로 형성하나, 이는 액정 표시 장치의 모델에 따라 가변될 수 있다.
실험결과 상기 제 1,제 2 기판(100, 200)간의 합착시 상기 제 1 돌기(135)와 상기 제 1칼럼 스페이서(210)간이 접촉하여 약간 눌려진 상태까지 고려하면, 상기 제 1 이격 간격(H1)은 약 5500~6000Å이며, 상기 제 2 이격 간격(H2)은 약 4500~5000Å이다.
이와 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 동일 높이를 갖는 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)들에 대하여, 각각 대향하는 제 1 기판(100) 상에 다른 높이의 구조물을 두어, 접촉 또는 이격 정도를 달리하고 있다. 따라서, 합착시의 조건에는 상기 제 1 칼럼 스페이서(210)만이 상기 제 1 돌기(135)와 만나 셀 갭을 유지하는 기능을 담당하고, 또한, 합착 후 일 방향으로 미는 약한 압력이 인가되는 터치의 조건에서는 제 1 칼럼 스페이서(210)만이 작은 면적으로 상기 제 1 돌기(135)의 상부면과 접촉하게 되어, 작은 접촉면을 유지할 수 있어, 일 방향으로 민 후, 원 상태로의 복귀가 용이하기에 터치 불량을 방지할 수 있다.
상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 기판(100, 200) 중 어느 한 기판에 외압이 가해졌을 때, 각각 제 2 돌기(110b) 및 게이트 라인(101)에 접할 수 있게 되어, 외압에 대해 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 각각의 대응물에 대하여 접하며 압력을 분산하여 담당할 수 있다. 따라서, 특정 칼럼 스페이서, 특히 제 1 칼럼 스페이서(210)에 압력이 집중되어 상기 제 1 칼럼 스페이서(210)가 외압에 의해 눌림으로 인해 상기 제 1 돌기(135)에 찍히는 소성 변형 후 원 상태로의 복귀가 어려워 눌림 불량이 일어나는 문제를 해결할 수 있다.
또한, 합착시 상기 제 2 칼럼 스페이서(220) 및 상기 제 3 칼럼 스페이서(230)가 각각 제 2 돌기(110b)와 상기 게이트 라인(101)에 대한 이격 정도가 제 2 높이(H2)와 제 1 높이(H1)로, 상기 돌기(110b) 및 상기 게이트 라인(101)이 단일층으로 형성되어, 합착시에도 상기 제 2 돌기(110b) 및 상기 게이트 라인(101)에 대하여 충분한 이격 거리를 확보할 수 있어, 합착시에는 충분히 낮은 접촉 밀도를 조성하며, 외압이 인가시에만 상기 제 2, 제 3 칼럼 스페이서(220, 230)가 상기 제 1 칼럼 스페이서(210)에 조력하여 압력을 분담시켜 눌림 방지 기능을 담당할 수 있다.
또한, 본 발명의 제 2 실시예의 액정 표시 장치는 상대적으로 제 1 실시예에 비해, 상기 제 2 돌기를 반도체층 패턴과 소오스/드레인 금속층의 적층 구조에서, 반도체층 패턴의 단일층으로 형성함으로써, 상부 소오스/드레인 금속층이 결과적으로 생략되어, 게이트 라인을 저저항 금속을 이용하는 경우에도 제 1 실시예에 비해 상기 소오스/드레인금속층의 두께만큼 이격 공간을 확보할 수 있어, 합착시에도 칼럼 스페이서와 대향 구조물간의 접촉 면적을 증가시키지 않고, 충분히 제 1 칼럼 스페이서(210)와 제 1 돌기(110)만의 대향이 가능하다.
도 6은 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 7은 도 6의 I~I', Ⅱ~Ⅱ' 및 Ⅲ~Ⅲ' 선상의 단면도이다.
도 6 및 도 7과 같이, 본 발명의 액정 표시 장치는, 서로 대향된 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1 기판 상에 서로 교차하여 화소 영역을 정 의하는 게이트 라인(101) 및 데이터 라인(102)과, 상기 화소 영역에 서로 교번하여 형성된 화소 전극(103) 및 공통 전극(107a)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에, 상기 게이트 라인(101)으로부터 돌출된 게이트 전극(101a)과, 상기 게이트 전극(101a) 상부의 반도체층(도 8e의 104 참조)과, 상기 반도체층(104) 양측의 상기 데이터 라인(102)으로부터 돌출된 소오스 전극(102a) 및 이와 이격된 드레인 전극(102b)으로 이루어진 박막 트랜지스터(TFT)와, 상기 게이트 라인(101) 상에, 상기 반도체층(104)과 동일층의 제 1 패턴(110a)과, 상기 데이터 라인(102)과 동일층의 제 2 패턴(110b)의 적층체로 이루어진 제 1 돌기(135)와, 상기 제 1 기판(100) 상에 상기 반도체층(104)과 동일층으로 이루어진 제 2 돌기(110b)와, 상기 제 1 돌기(135)가 일부분에 대응되도록, 상기 제 2 기판(200) 상에 형성된 제 1 칼럼 스페이서(210)와, 상기 제 2 돌기(110b)가 그 일부분에 대응되도록, 상기 제 2 기판(200) 상에 형성된 제 2 칼럼 스페이서(220) 및 상기 제 1, 제 2 기판 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.
여기서, 상기 화소 전극(103)은 상기 박막 트랜지스터(TFT)의 드레인 전극(102b)과 전기적으로 연결되며, 지그재그 형상으로 분기되어 형성되며, 상기 공통 전극(107a)은 상기 화소 전극(103)과 평행하며 교번하여 형성된다. 그리고, 상기 공통 전극(107a)은 상기 공통 라인(107)으로부터 분기되어 이루어지고 있다.여기서, 상기 화소 전극(103)의 일체형이며 상기 분기된 화소 전극(103)들을 연결하는 제 1 스토리지 전극(103a)은 상기 공통 라인(107)과 일부 오버랩되어, 오버랩된 부위에서 스토리지 캐패시터를 이룬다.
여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U' 자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(도 8e의 104참조)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은 상기 소오스/드레인 전극(102a, 102b) 및 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다.
여기서, 상기 게이트 라인(101), 게이트 전극(101a), 상기 공통 라인(107) 및 상기 공통 전극(107a)들은 동일층에 동일한 금속으로 형성된다.
그리고, 상기 게이트 라인(101)과 반도체층 사이의 층에는 게이트 절연막(105)이 개재되며, 상기 데이터 라인(102)과 상기 화소 전극(103)의 사이의 층에 는 보호막(106)이 개재된다.
한편, 상기 화소 영역을 지나는 공통 라인(107)과 일체형의 제 2 스토리지 전극과, 그 상부에 형성되는 제 1 스토리지 전극(103a) 및 상기 두 전극 사이에 개재되는 게이트 절연막(105) 및 보호막(106)은 스토리지 캐패시터(storage capacitor)를 이룬다.
여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(102b)과 상기 제 1 스토리지 전극(103a)은, 상기 드레인 전극(102b)의 소정 부위의 상부의 상기 보호막(106)을 제거하여 형성된 콘택홀(106a)을 통해 접촉한다.
한편, 도 6에 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 'U'자형 형상 외에 '-'자형상 혹은 그 밖의 다른 형상을 가지도록 채널이 이루어질 수 있다.
그리고, 상기 제 2 기판(200) 상에는 적어도 상기 게이트 라인(101), 데이터 라인(102) 및 박막 트랜지스터(TFT) 부위에 대응되어 블랙 매트릭스층(201)이 형성되고, 상기 블랙 매트릭스층(201)을 포함한 상기 제 2 기판(200) 상에 적어도 화소 영역에 대응되는 부위에 컬러 필터층(202)이 형성되고, 상기 블랙 매트릭스층(201) 및 상기 컬러 필터층(202)이 적층된 상부에 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)이 형성된다. 한편, 도시된 도면에서는 상기 제 2 칼럼 스페이서(220)가 상기 게이트 라인(101)과 공통 라인(107) 사이에 영역에 대응되어 형성된 경우를 나타내고 있으며, 이 때, 상기 게이트 라인(101)과 공통 라인(107) 상부에 블랙 매 트릭스층(201) 및 컬러 필터층(202)이 형성된 모습을 나타내고 있다.
그리고, 상기 제 1 칼럼 스페이서(210)는 상기 제 1 돌기(135)의 상부면이 일부에 대응되어 합착시 접촉하도록 배치하여 형성하고, 상기 제 2 칼럼 스페이서(220)는 상기 제 2 돌기(110b)의 상부면에 일부에 대응되어 배치하여 형성하고, 상기 제 3 칼럼 스페이서(230)는 상기 제 1, 제 2 돌기(135, 110b)가 형성되지 않은 나머지 게이트 라인(101) 상부에 대응하여 형성하도록 한다.
이하, 도면을 참조하여 상기 제 1, 제 2 돌기를 포함한 본 발명의 액정 표시 장치의 제조 방법에 대해 살펴본다.
도 8a 내지 도 8e는 도 6의 I~I', Ⅱ~Ⅱ', Ⅲ~Ⅲ' 및 Ⅳ~Ⅳ' 선상의 공정 단면도이다.
본 발명의 액정 표시 장치는 먼저, 도 8a와 같이, 제 1 기판(100)을 준비한 후, 상기 제 1 기판(100) 상에 제 1 금속 물질을 증착한 후 이를 선택적으로 제거하여 일 방향의 게이트 라인(101) 및 이로부터 돌출된 게이트 전극(101a)을 형성한하고, 상기 게이트 라인(101)과 평행한 방향의 공통 라인(107) 및 상기 공통 라인(107)으로부터 화소 영역으로 분기되는 공통 전극(107a)을 형성한다.
이어, 상기 게이트 라인(101) 및 게이트 전극(101a)을 포함한 제 1 기판(100) 전면에 게이트 절연막(105)을 형성한다.
이어, 상기 게이트 절연막(105) 상에 반도체층 물질층(211) 및 제 2 금속 물질(212)을 차례로 증착한다.
도 8b와 같이, 상기 제 2 금속 물질(212) 상부 전면에 감광막(160)을 형성한다.
이어, 상기 감광막(160) 상부에, 차광부(301), 반투과부(302) 및 투과부(303)가 함께 정의된 마스크(300)를 이용하여 광을 조사하여, 도 8c와 같이, 상기 데이터 라인(102) 및 상기 제 1 돌기(135) 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기(110b) 형성부위 및 상기 소오스 전극(102a)과 드레인 전극(10b) 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴(160a, 160b)을 형성한다. 여기서, 상기 마스크는 반투과부(302)가 정의될 수 있는 그레이톤마스크(GTM: Gray Tone Mask) 또는 회절 마스크를 이용하며, 이 때, 상기 감광막(160)이 파지티브 감광성일 때는 노광 및 현상 후 상기 투과부(303)에 대응되는 부위가 제거되고, 네거티브 감광성일 때는 노광 및 현상 후 상기 투과부(303)에 대응되는 부위가 남아있게 된다. 도면에서는 상기 감광막(160)이 네거티브 감광성일 때는 도시하여 나타내고 있다.
이어, 도 8d와 같이, 상기 제 1 감광막 패턴(160a, 160b)을 마스크로 이용하여, 상기 제 1 감광막 패턴(160a, 160b)이 제거된 부위의 상기 제 2 금속 물질(212) 및 반도체층 물질층(211)을 선택적으로 제거하여, 상기 반도체층 물질층(211)과 제 2 금속 물질(212)의 적층체의 제 1 돌기(도 8e의 135 참조)와 제 2 돌기형성부를 형성하고, 상기 게이트 전극(101a) 상부에 대응되는 상기 게이트 절연막(105) 상에 반도체층 물질층(211) 및 제 2 금속물질(212)을 남긴다.
이어, 도 8e와 같이, 상기 제 2 높이(t2)가 제거될 정도로 상기 제 1 감광막 패턴(160a, 160b)을 애슁하여 제 2 감광막 패턴(160c)을 형성한다. 여기서, 상기 제 2 감광막 패턴(160c)은 상기 제 1 감광막 패턴(160a, 160b)에서 t1만큼 동일 두께가 제거되어 상기 제 1 높이(t1)를 갖는 부위가 약 't1-t2'로 줄어든 두께를 나타낸다.
이어, 상기 제 2 감광막 패턴(160c)을 마스크로 이용하여 노출된 상기 제 2금속 물질(212)을 제거하여 제 2 돌기(110b) 및 소오스/드레인 전극(102a/102b)을 형성한다.
이어, 상기 제 2 감광막 패턴(160c)을 제거하고, 상기 제 1, 제 2돌기(135, 110b) 및 소오스/드레인 전극(102a/102b)을 포함한 상기 제 2 기판(200) 전면에 보호막(도 7의 106 참조)을 형성한다.
이어, 상기 보호막(106)을 포함한 전면에 투명 전극을 증착하고, 이를 선택적으로 제거하여 상기 화소 영역에 화소 전극(도 5의 103 참조)을 형성한다. 상기 화소 영역에 공통 전극(107a)이 형성되었을 경우는 상기 화소 전극(103)을 상기 공통 전극(107a)과 교번하는 형상으로 형성한다.
그리고, 도 7을 참조하여, 상기 제 2 기판(200) 상의 형성 공정을 설명하면, 다음과 같다. 상기 제 2 기판(200) 상에, 적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층(201)을 형성하고, 적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층(202)을 형성한다.
이어, 각각 상기 제 1 돌기(135)와 상기 제 2 돌기(110b)가 일부분에 대응되 도록, 제 1 칼럼 스페이서(210) 및 제 2 칼럼 스페이서(220)를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서(230)를 형성한다. 여기서, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)은 동일 높이로 형성한다. 이 때, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)가 상기 제 2 기판(200)면에 닿는 면은 원형, 혹은 사각형이나 삼각형 등을 포함하는 다각형으로 이루어질 수 있다. 그리고, 상기 제 1 내지 제 3 칼럼 스페이서(210, 220, 230)은 감광성 수지 또는 유기 절연막으로 이루어진다.
이와 같이, 상기 제 1기판(100) 상에 박막 트랜지스터 어레이를 형성하고, 상기 제 2 기판(200) 상이 컬러 필터 어레이를 형성한 후에는 상기 제 1 기판(100) 또는 제 2 기판(200) 상에 액정층을 적하한 후, 액정이 적하되지 나머지 기판의 가장 자리에 씰 패턴(미도시)를 형성하여 상기 제 1, 제 2 기판(100, 200)을 합착한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 제 1 기판 상의 구조물들 중 다른 높이를 갖는 구조물들에 대해 칼럼 스페이서들이 대응되는 구조에서, 셀 갭을 유지하는 칼럼 스페이서에 대응되는 구조물(반도체층 및 소오스/드레인 금속층의 이중층) 외에 나머지 구조물(반도체층의 단일층)의 높이를 충분히 낮게 하여, 합착 상태에서는 셀 갭 유지용 칼럼 스페이서만 작은 면적으로 대응 구조물과 접촉 상태를 갖게 되어, 마찰면 감소에 따른 터치 불량을 제거하는 효과를 안정적으로 가질 수 있다. 특히 저저항 금속으로 게이트 라인을 이용하는 경우에도, 게이트 라인 상에 형성되지 않은 제 1 눌림 방지용의 칼럼 스페이서(220 참조) 및 게이트 라인 상에 형성되는 제 2 눌림 방지용의 칼럼 스페이서(230 참조)와 대향 기판간의 사이의 간격을 일정 두께(H1, H2) 이상 유지할 수 있어, 합착 및 약간의 외압이 인가되는 터치시에도 상기 제 1, 제 2 눌림 방지용 칼럼 스페이서와 상기 대향 기판과 이격되어 있어, 터치 불량을 방지할 수 있다.
둘째, 기판면에 터치시보다 강한 국부적인 외압이 가해졌을 경우에는 셀 갭 유지용 칼럼 스페이서 외에 제 1, 제 2 눌림 방지용 칼럼 스페이서가 함께 대향 기판의 해당 구조물에 닿으면서 압력을 분담하기에 특정 칼럼 스페이서가 형상이 변경되어 외압이 풀린 후에도 원상태로 회복되지 못하는 소성 변형이 일어나는 문제점이 방지된다.

Claims (34)

  1. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인;
    상기 화소 영역에 형성된 화소 전극;
    상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터;
    상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기;
    상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기;
    상기 제 1 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 1 칼럼 스페이서;
    상기 제 2 돌기가 그 일부분에 대응되도록, 상기 제 2 기판 상에 형성된 제 2 칼럼 스페이서; 및
    상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서가 더 형성된 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 게이트 라인과 평행한 방향으로 공통 라인이 상기 제 1 기판 상에 더 형성된 것을 특징으로 하는 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성된 것을 특징으로 하는 액정 표시 장치.
  5. 제 1항에 있어서,
    상기 게이트 라인은 상기 반도체층에 비해 낮은 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
  6. 삭제
  7. 제 1항에 있어서,
    상기 게이트 라인은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나인 것을 특징으로 하는 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 제 1 돌기는 4000~7000Å의 두께로 형성되는 것을 특징으로 하는 액정 표시 장치.
  9. 제 1항에 있어서,
    상기 제 2 돌기는 2000~3000Å의 두께로 형성되는 것을 특징으로 하는 액정 표시 장치.
  10. 제 1항에 있어서,
    상기 게이트 라인이 형성된 층과, 상기 제 1 돌기 및 제 2 돌기가 형성된 층 사이에는 게이트 절연막이 더 형성된 것을 특징으로 하는 액정 표시 장치.
  11. 제 2항에 있어서,
    상기 제 2 기판 상에,
    적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가 리는 블랙 매트릭스층; 및
    적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  12. 제 11항에 있어서,
    상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성된 것을 특징으로 하는 액정 표시 장치.
  13. 서로 대향된 제 1 기판 및 제 2 기판;
    상기 제 1 기판 상에 차례로 제 1 내지 제 3 높이(h1>h2>h3)를 갖는 제 1 단차부 내지 제 3 단차부;
    상기 제 2 기판 상에, 상기 제 1 단차부와 일부면이 대응되어 접촉하는 제 1 칼럼 스페이서;
    상기 제 2 기판 상에, 상기 제 2 단차부와 일부면이 대응되어 형성된 제 2 칼럼 스페이서;
    상기 제 2 기판 상에, 상기 제 3 단차부와 대응되어 형성된 제 3 칼럼 스페이서; 및
    상기 제 1, 제 2 기판 사이에 충진된 액정층을 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치.
  14. 제 13항에 있어서,
    상기 제 1 단차부는 제 1 배선 및 제 2 배선과 상기 제 1, 제 2 배선 사이에 개재된 반도체층을 포함하여 이루어지는 것을 특징으로 하는 액정 표시 장치.
  15. 제 14항에 있어서,
    상기 제 2 단차부는 상기 반도체층으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  16. 제 15항에 있어서,
    상기 제 2 단차부는 상기 반도체층 상에 제 2 배선을 더 포함하는 것을 특징으로 하는 액정 표시 장치.
  17. 제 15항에 있어서,
    상기 제 3 단차부는 상기 제 1 배선으로 이루어지는 것을 특징으로 하는 액정 표시 장치.
  18. 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에 서로 교차하여 화소 영역을 정의하는 게이트 라인 및 데이터 라인을 형성하는 단계;
    상기 화소 영역에 화소 전극을 형성하는 단계;
    상기 게이트 라인과 데이터 라인의 교차부에, 상기 게이트 라인으로부터 돌출된 게이트 전극과, 상기 게이트 전극 상부의 반도체층과, 상기 반도체층 양측의 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극으로 이루어진 박막 트랜지스터를 형성하는 단계;
    상기 게이트 라인 상에, 상기 반도체층과 동일층의 제 1 패턴과, 상기 데이터 라인과 동일층의 제 2 패턴의 적층체로 이루어진 제 1 돌기를 형성하는 단계;
    상기 제 1 기판 상에 상기 반도체층과 동일층으로 이루어진 제 2 돌기를 형성하는 단계;
    각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 상기 제 2 기판 상에 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하는 단계; 및
    상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  19. 제 18항에 있어서,
    상기 제 1 및 제 2 칼럼 스페이서를 형성하는 단계에서,
    상기 제 2 기판 상에 상기 제 1 돌기가 형성되지 않은 상기 게이트 라인 상에 대응되어, 제 3 칼럼 스페이서를 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  20. 제 18항에 있어서,
    상기 게이트 라인의 형성하는 단계에서,
    상기 게이트 라인과 평행한 방향으로 공통 라인을 상기 제 1 기판 상에 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  21. 제 20항에 있어서,
    상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  22. 제 19항에 있어서,
    상기 제 2 기판 상에,
    적어도 상기 게이트 라인, 데이터 라인 및 박막 트랜지스터 형성 부위를 가리는 블랙 매트릭스층을 형성하는 단계; 및
    적어도 상기 화소 영역들에 대응되어 컬러 필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  23. 제 22항에 있어서,
    상기 제 1 내지 제 3 칼럼 스페이서를 상기 블랙 매트릭스층 상부에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  24. 제 1 기판 및 제 2 기판을 준비하는 단계;
    상기 제 1 기판 상에 일 방향의 게이트 라인 및 이로부터 돌출된 게이트 전극을 형성하는 단계;
    상기 게이트 라인과 교차하여 화소 영역을 정의하는 데이터 라인, 상기 데이터 라인으로부터 돌출된 소오스 전극 및 이와 이격된 드레인 전극을 형성하고, 상기 게이트 라인 상의 제 1 부위에 반도체층 및 금속층의 적층체의 제 1 돌기를 형성하고, 상기 게이트 라인이 형성되지 않은 상기 제 1 기판 상에 반도체층의 제 2 돌기를 형성하는 단계;
    상기 제 2 기판 상에, 각각 상기 제 1 돌기와 상기 제 2 돌기가 일부분에 대응되도록, 제 1 칼럼 스페이서 및 제 2 칼럼 스페이서를 형성하고, 상기 게이트 라인에 대응되도록 제 3 칼럼 스페이서를 형성하는 단계; 및
    상기 제 1, 제 2 기판 사이에 액정층을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  25. 제 24항에 있어서,
    상기 게이트 라인을 포함한 상기 제 1 기판 상에, 게이트 절연막을 더 형성하는 단계를 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  26. 제 25항에 있어서,
    상기 데이터 라인, 소오스 전극, 드레인 전극, 제 1 돌기 및 제 2 돌기를 형성하는 단계는,
    상기 게이트 절연막 상에 반도체층 물질층 및 금속 물질층을 차례로 증착하는 단계;
    상기 금속 물질층 상부 전면에 감광막을 형성하는 단계;
    상기 감광막 상부에, 마스크를 이용하여 광을 조사하여, 상기 데이터 라인 및 상기 제 1 돌기 형성 부위는 제 1 높이(t1)로, 상기 제 2 돌기 형성부위 및 상기 소오스 전극과 드레인 전극 사이의 부위는 제 2 높이(t2<t1)로 갖는 제 1 감광막 패턴을 형성하는 단계;
    상기 제 1 감광막 패턴을 마스크로 이용하여 상기 금속 물질층 및 반도체층 물질층을 선택적으로 제거하여, 제 1 돌기와 제 2 돌기 형성부를 형성하고, 상기 게이트 라인과 데이터 라인의 교차부에 금속층 패턴 및 반도체층을 형성하는 단계;
    상기 제 2 높이가 제거되도록 상기 제 1 감광막 패턴을 애슁하여 제 2 감광막 패턴을 형성하는 단계; 및
    상기 제 2 감광막 패턴을 마스크로 이용하여 노출된 상기 금속 물질층을 제거하여 제 2 돌기 및 소오스/드레인 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  27. 제 26항에 있어서,
    상기 마스크는 회절 노광 마스크인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  28. 제 26항에 있어서,
    상기 마스크는 하프톤 마스크인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  29. 제 24항에 있어서,
    상기 게이트 라인의 형성하는 단계에서,
    상기 게이트 라인과 동일층에 상기 게이트 라인과 평행한 방향으로 공통 라인을 더 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  30. 제 29항에 있어서,
    상기 제 2 돌기는 상기 게이트 라인과 공통 라인의 사이의 영역에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  31. 삭제
  32. 제 24항에 있어서,
    상기 게이트 라인은 구리(Cu), 알루미늄(Al), 금(Au), 은(Ag) 및 이들의 합금 중 어느 하나로 이루어지는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  33. 제 24항에 있어서,
    상기 제 2 기판 상에,
    적어도 상기 게이트 라인, 데이터 라인을 가리는 블랙 매트릭스층을 형성하는 단계; 및
    적어도 상기 화소 영역들에 대응되어 형성된 컬러 필터층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  34. 제 33항에 있어서,
    상기 제 1 내지 제 3 칼럼 스페이서는 상기 블랙 매트릭스층 상부에 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020060097912A 2006-10-09 2006-10-09 액정 표시 장치 및 이의 제조 방법 KR101264699B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060097912A KR101264699B1 (ko) 2006-10-09 2006-10-09 액정 표시 장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060097912A KR101264699B1 (ko) 2006-10-09 2006-10-09 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20080032323A KR20080032323A (ko) 2008-04-15
KR101264699B1 true KR101264699B1 (ko) 2013-05-16

Family

ID=39533096

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060097912A KR101264699B1 (ko) 2006-10-09 2006-10-09 액정 표시 장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR101264699B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101319355B1 (ko) 2010-11-04 2013-10-18 엘지디스플레이 주식회사 액정 표시 패널 및 그의 제조 방법
KR101982167B1 (ko) 2012-06-21 2019-05-27 삼성디스플레이 주식회사 액정 표시 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137842B1 (ko) 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137842B1 (ko) 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20080032323A (ko) 2008-04-15

Similar Documents

Publication Publication Date Title
KR100965572B1 (ko) 액정 표시 장치
KR101137842B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101182314B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100617039B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101127832B1 (ko) 액정 표시 장치
KR100949507B1 (ko) 액정 표시 장치
KR20070063662A (ko) 액정표시장치 및 이의 제조방법
KR20070062739A (ko) 액정 표시 장치
KR20070056318A (ko) 액정표시장치 및 이의 제조방법
KR101182318B1 (ko) 횡전계형 액정 표시 장치 및 이의 제조 방법
KR101192772B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR101264699B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101127833B1 (ko) 액정 표시 장치
KR20070062889A (ko) 액정 표시 장치 및 이의 제조 방법
KR100685929B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20080022994A (ko) 액정 표시 장치 및 이의 제조 방법
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR101085148B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070059303A (ko) 액정 표시 장치 및 이의 제조 방법
KR101182313B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070037052A (ko) 액정 표시 장치 및 이의 제조 방법
KR101244666B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101085149B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20090056641A (ko) 횡전계 방식의 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 7