KR101244663B1 - 액정 표시 장치의 제조 방법 - Google Patents

Abstract

본 발명은 터치 불량과 눌림 불량을 방지하기 위해 돌기 구조와 보상 패턴을 구비한 액정 표시 장치의 제조 방법에 관한 것으로, 제 1 배선을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스 및 드레인 금속층을 증착하는 단계, 상기 소오스 및 드레인 금속층 상부에 감광막을 제 1 두께로 도포하는 단계, 상기 감광막 상부에, 상기 제 1 배선 상부 소정 부위에 대응되어 원형 내부에 직선 슬릿이 포함된 제 1 반투과부가 정의되고, 나머지 부위에 투과부와 차광부가 정의된 마스크를 정렬시키는 단계, 상기 마스크를 이용하여 상기 감광막을 노광 및 현상하고, 현상된 감광막 패턴을 이용하여 상기 소오스 및 드레인 금속층과, 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에 보상패턴과, 상기 제 2 감광막 패턴에 대응되는 부분에 돌기를 형성하는 단계, 상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계를 포함하여 이루어짐에 특징이 있다.

돌기, 칼럼 스페이서, 눌림 테스트, 터치 불량, 보상 패턴, 원형 슬릿, 직선 슬릿

Description

액정 표시 장치의 제조 방법{Method for Manufacturing the Same}

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도

도 3은 중력 불량이 발생된 액정 표시 장치를 나타낸 단면도

도 4는 본 발명의 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도

도 6은 도 5의 돌기 및 보상 패턴 부위를 확대하여 나타낸 평면도

도 7은 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝하는 도 6의 부위에 대응되는 마스크를 나타낸 평면도

도 8은 도 7의 마스크를 이용하여 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝한 후, 제 1 기판 상에 형성된 구조물을 나타낸 사진

도 9는 본 발명의 액정 표시 장치의 제조 방법에 이용되는, 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝하는 도 6의 부위에 대응되는 마스크를 나타낸 평면도

도 10은 본 발명의 액정 표시 장치의 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상을 지 나는 단면도

도 11은 도 5의 Ⅲ~Ⅲ' 선상을 지나는 단면도

도 12a 내지 도 12e는 도 9의 마스크를 이용하여 본 발명의 액정 표시 장치의 박막 트랜지스터 및 보상 패턴 부위를 패터닝하는 과정을 나타낸 공정 단면도

*도면의 주요 부분을 나타내는 부호의 설명*

100 : 제 1 기판 101 : 게이트 라인

101a : 게이트 전극 102 : 데이터 라인

102a : 소오스 전극 102b : 드레인 전극

103 : 화소 전극 103a : 제 1 스토리지 전극

104 : 공통 전극 104a : 공통 라인

104b : 제 2 스토리지 전극 105 : 게이트 절연막

106 : 보호막 106a : 콘택홀

107 : 반도체층 물질층 112 : 소오스 및 드레인 금속층

120 : 돌기 130 : 보상 패턴

200 : 마스크 220 : 데이터 라인 대응부

221 : 드레인 전극 대응부 222 : 채널 대응부

223 : 소오스 전극 대응부 224 : 돌기 대응부

225, 235 : 보상 패턴 대응부 250 : 액정층

300 : 제 2 기판 301 : 블랙 매트릭스층

302 : 컬러 필터층 303 : 오버코트층

310 : 제 1 칼럼 스페이서 311 : 제 2 칼럼 스페이서

본 발명은 액정 표시 장치에 관한 것으로 특히, 터치 불량과 눌림 불량을 방지하기 위해 돌기 구조와 보상 패턴을 구비한 액정 표시 장치의 제조 방법에 관한 것이다.

정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.

그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.

이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.

일반적인 액정 표시 장치는, 일정 공간을 갖고 합착된 제 1 기판 및 제 2 기판과, 상기 제 1 기판과 제 2 기판 사이에 주입된 액정층으로 구성되어 있다.

보다 구체적으로 설명하면, 상기 제 1 기판에는 화소 영역을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인과, 상기 게이트 라인에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인이 배열된다. 그리고, 상기 각 화소 영역에는 화소 전극이 형성되고, 상기 각 게이트 라인과 데이터 라인이 교차하는 부분에 박막 트랜지스터가 형성되어 상기 게이트 라인에 인가되는 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.

그리고, 상기 제 2 기판에는 상기 화소 영역을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 컬러 필터층이 형성되고, 상기 컬러 필터층위에는 화상을 구현하기 위한 공통 전극이 형성되어 있다.

상기와 같은 액정 표시 장치는 상기 화소 전극과 공통 전극 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층의 액정이 배향되고, 상기 액정층의 배향 정도에 따라 액정층을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.

이와 같은 액정 표시 장치를 TN(Twisted Nematic) 모드 액정 표시 장치라 하며, 상기 TN 모드 액정 표시 장치는 시야각이 좁다는 단점을 가지고 있어 이러한 TN 모드의 단점을 극복하기 위한 횡전계(IPS: In-Plane Switching) 모드 액정 표시 장치가 개발되었다.

상기 횡전계(IPS) 모드 액정 표시 장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.

한편, 이와 같이 형성되는 액정 표시 장치의 제 1, 제 2 기판 사이에는 액정층이 형성되는 일정한 간격을 유지하기 위해 스페이서가 형성된다.

이러한 스페이서는 그 형상에 따라 볼 스페이서 또는 칼럼 스페이서로 나뉘어진다.

볼 스페이서는 구 형상이며, 제 1, 제 2 기판 상에 산포하여 제조되고, 상기 제 1, 제 2 기판의 합착 후에도 움직임이 비교적 자유롭고, 상기 제 1, 제 2 기판과의 접촉 면적이 작다.

반면, 칼럼 스페이서는 제 1 기판 또는 제 2 기판 상의 어레이 공정에서 형성되는 것으로, 소정 기판 상에 소정 높이를 갖는 기둥 형태로 고정되어 형성된다. 따라서, 제 1, 2 기판과의 접촉 면적이 볼 스페이서에 비하여 상대적으로 크다.

이하에서는 첨부된 도면을 참조하여 종래의 칼럼 스페이서를 구비한 액정 표시 장치에 대하여 설명한다.

도 1은 칼럼 스페이서를 포함하는 액정 표시 장치를 나타낸 단면도이다.

도 1과 같이, 칼럼 스페이서를 포함하는 액정 표시 장치는 서로 대향하는 제 1 기판(30) 및 제 2 기판(40)과, 상기 제 1, 제 2 기판(30, 40) 사이에 형성된 칼럼 스페이서(20) 및 상기 제 1, 제 2 기판(30, 40) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.

상기 제 1 기판(30) 상에는 화소 영역을 정의하기 위해 게이트 라인(31) 및 데이터 라인(미도시)이 서로 수직으로 교차하여 배열되고, 상기 각 게이트 라인(31)과 데이터 라인이 교차하는 부분에 박막 트랜지스터(TFT)가 형성되며, 각 화소 영역에는 화소 전극(미도시)이 형성된다.

상기 제 2 기판(40) 상에는 상기 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(41)이 형성되고, 상기 데이터 라인에 평행한 세로선상의 화소 영역들에 대응되는 스트라이프 상의 컬러 필터층(42)이 형성되고, 전면에 공통 전극 또는 오버코트층(43)이 형성된다.

여기서, 상기 칼럼 스페이서(20)는 상기 게이트 라인(31) 상부의 소정 위치에 대응되어 형성된다.

또한, 상기 제 1 기판(30) 상에는 상기 게이트 라인(31)을 포함한 기판 전면에 게이트 절연막(36)이 형성되며, 상기 게이트 절연막(36)위에 보호막(37)이 형성된다.

도 2a 및 도 2b는 칼럼 스페이서를 포함하는 액정 표시 장치의 터치 불량을 나타낸 평면도 및 단면도이다.

도 2a 및 도 2b와 같이, 상술한 종래의 칼럼 스페이서를 포함하는 액정 표시 장치는, 액정 패널(10)의 표면을 손이나 그 밖의 물건을 이용하여 소정 방향으 로 터치하여 지나가게 되면, 터치된 부위에서 얼룩이 발생한다. 이러한 얼룩은 터치시에 발생한 얼룩이라 하여 터치 얼룩이라 하며, 이와 같이 화면에서 얼룩이 관찰되기 때문에 터치 불량이라고도 한다.

이러한 터치 불량은, 이전의 볼 스페이서의 구조에 비해 상기 칼럼 스페이서(20)와 대향하는 제 1 기판(1)간의 접촉 면적이 크기 때문에, 마찰력이 커서 나타나는 것으로 파악된다. 즉, 볼 스페이서에 비해 원기둥 형태로 형성되는 칼럼 스페이서(20)는 도 2b와 같이, 제 1 기판(1)과의 접촉 면적이 크기 때문에, 터치로 인해 제 1, 제 2 기판(1, 2)간의 쉬프트된 후, 원 상태로 복원하는데 오랜 시간이 걸리기 때문에 원 상태로 복원하기 전까지 얼룩이 잔존하게 된다.

도 3은 중력 불량이 발생된 액정 표시 장치를 나타낸 단면도이다.

도 3과 같이, 서로 대향된 제 1, 제 2 기판(1, 2) 사이에 액정(3)이 충진되고, 상기 제 1, 제 2 기판 사이의 소정 부위에 칼럼 스페이서(20)가 형성되는 액정 표시 장치는 세워져 있는 상태로, 고온 환경에 있게 되면, 액정이 열 팽창이 일어나고 이에 따라 칼럼 스페이서(20)의 높이에 따라 셀 갭이 늘어날 경우 액정(3)이 하단부 흘러내려 하단부가 불룩하게 관찰되어 보이는 중력 불량이 관찰된다.

상기와 같은 종래의 칼럼 스페이서를 포함한 액정 표시 장치는 다음과 같은 문제점이 있다.

첫째, 칼럼 스페이서와 대향 기판간의 접촉 면적이 크기 때문에, 마찰력이 커서 터치시 기판이 쉬프트되었을 때, 원 상태로 복원되는데 시간이 오래 걸려 복 원시간동안 터치 불량이 관찰된다.

둘째, 칼럼 스페이서를 포함하는 액정 패널이 세워져있는 상태로, 고온 환경에 놓이게 되면 액정의 열팽창이 발생하고 심한 경우 칼럼 스페이서의 높이보다 더한 두께로 셀 갭이 늘어나 하측으로 액정이 흘러 하단부가 불룩하게 보이며, 시감적으로 불투명하게 보이는 현상이 관찰된다.

본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 터치 불량과 눌림 불량을 방지하기 위해 돌기 구조와 보상 패턴을 구비한 액정 표시 장치의 제조 방법을 제공하는 데, 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치의 제조 방법은 제 1 기판 및 제 2 기판을 준비하는 단계와, 상기 제 1 기판 상에 제 1 방향(도 5, 6의 가로 방향 참조)의 제 1 배선(도 5 내지 10의 게이트 라인(101) 또는 공통 라인(104a) 참조)을 형성하는 단계와, 상기 제 1 배선을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스 및 드레인 금속층(도 12a의 112 참조)을 차례로 증착하는 단계와, 상기 소오스 및 드레인 금속층 상부에 감광막(도 12b의 113 참조)을 제 1 두께(도 12b의 113의 두께 참조)로 도포하는 단계와, 상기 감광막 상부에, 상기 제 1 배선 상부 소정 부위에 대응되어 원형 내부에 직선 슬릿이 포함된 제 1 반투과부(도 12b의 235, 222 참조)가 정의되고, 나머지 부위에 투과부와 차광부가 정의된 마스크를 정렬시키는 단계와, 상기 마스크를 이용하여 상기 감광막을 노광 및 현상하여 상기 제 1 반투과부에 대응되어 제 1 두께보다 낮은 제 2 두께(도 12a의 113a의 낮은 두께 부분 참조)의 제 1 감광막 패턴(도 12c의 소오스 및 드레인 금속층-112a- 상의 낮은 두께 부분 113a 참조)을 형성하고, 투과부 및 차광부 중 어느 한 부분에 대응되어 제 1 두께의 제 2 감광막 패턴(도 12c의 소오스 및 드레인 금속층-112a- 상의 높은 두께 부분 113a 참조)을 형성하는 단계와, 상기 제 1, 제 2 감광막 패턴을 이용하여 상기 소오스 및 드레인 금속층과, 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에 보상패턴과, 상기 제 2 감광막 패턴에 대응되는 부분에 돌기를 형성하는 단계와, 상기 돌기(도 10의 120 참조)에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서(도 10의 310 참조)를 형성하고 상기 보상 패턴(도 10의 130 참조)에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서(도 10의 311 참조)를 형성하는 단계와, 상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계 및 상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐에 특징이 있다. 한편, 상기 제 1 배선은 도면 상에서 게이트 라인, 공통 라인 등과 같이, 가로 방향으로 형성된 예를 위의 괄호 안에 표기하였지만, 이에 한정되지 않고, 경우에 따라 제 1 배선은 데이터 라인 방향으로 형성될 수도 있다.

상기 돌기는 하부에 상기 반도체층 물질층과 상부에 상기 소오스 및 드레인 금속층의 적층체로 이루어진다.

상기 보상 패턴은 상기 마스크의 원형 상에 대응되어 수평 단면이 원형으로 형성된다.

상기 보상 패턴은 반도체층 물질층으로 이루어진다.

상기 감광막은 네거티브 감광성 물질로 이루어진다.

상기 감광막을 파지티브 감광성 물질로 이루어진다.

상기 제 1 배선은 게이트 라인 또는 공통 라인이다.

상기 감광막을 노광 및 현상하는 단계에서, 상기 제 1, 제 2 감광막 패턴의 형성과 동시에, 상기 제 1 배선과 교차하는 방향(데이터 라인-도 5, 6의 102 참조- 방향)으로 상기 제 1 두께가 모두 남은 제 3 감광막 패턴(도 7의 220 에 대응된 도 12c의 감광막 패턴-113a- 참조)과 상기 제 3 감광막 패턴에서 돌출되어 형성된 제 4 감광막 패턴(도 7의 223 에 대응된 도 12c의 감광막 패턴-113a- 참조) 및 상기 제 4 감광막 패턴과 소정 간격 이격된 제 5 감광막 패턴(도 7의 221 에 대응된 도 12c의 감광막 패턴-113a- 참조)을 형성하고, 상기 제 4, 제 5 감광막 패턴 사이의 상기 게이트 전극 상부 소정 부분에 상기 제 1 두께보다 낮은 제 2 두께로 평탄한 제 6 감광막 패턴(도 7의 224에 대응된 도 12c의 감광막 패턴-113a- 참조)을 형성하는 단계를 더 포함한다.

상기 제 3 내지 제 6 감광막 패턴을 마스크로 이용하여 상기 소오스 및 드레인 금속층과 반도체층 물질층을 선택적으로 식각하여, 상기 제 3 감광막 패턴에 대응되는 부위에는 데이터 라인을 형성하고, 상기 제 4 감광막 패턴과 제 5 감광막 패턴에 대응되어 소오스 전극 및 드레인 전극을 형성하고, 상기 제 6 감광막 패턴에 대응되어 상기 소오스 전극 및 드레인 전극 사이에 채널 영역을 정의하는 단계를 더 포함한다.

이하, 첨부된 도면을 참조하여 본 발명의 액정 표시 장치의 제조 방법을 상세히 설명하면 다음과 같다.

도 4는 본 발명의 액정 표시 장치의 돌기 구조를 개략적으로 나타내는 단면도이다.

도 4와 같이, 돌기 구조를 포함한 본 발명의 액정 표시 장치는 서로 대향되는 제 1 기판(60) 및 제 2 기판(70)과, 상기 제 1 기판(60) 상의 소정 부위에 형성된 칼럼 스페이서(80)와, 상기 칼럼 스페이서(80)에 비해 상대적으로 작은 체적을 가지며 상기 칼럼 스페이서(80)와 부분적으로 접촉하도록 상기 제 2 기판(70) 상에 형성된 돌기(85) 및 상기 제 1, 제 2 기판(60, 70) 사이에 충진된 액정층(미도시)을 포함하여 이루어진다.

이와 같이, 돌기(85)를 포함할 경우, 상기 제 1 기판(60) 또는 제 2 기판(70)의 표면을 터치(일 방향으로 문지르거나 훑는 동작)시 상기 제 1 기판(60) 또 는 제 2 기판(70)이 대향 기판에 비해 쉬프트되었을 때, 상기 칼럼 스페이서(80)와 상기 돌기(85)와의 접촉 면적이, 상기 칼럼 스페이서(80)의 상부면(칼럼 스페이서가 형성되는 제 1 기판(60)을 기준으로 명명, 이 경우, 제 1 기판(60) 표면에 칼럼 스페이서가 대응되는 면은 하부면이라 함)에 비해 상대적으로 작은 돌기(85)의 상부 면적으로 줄게 되어 마찰면적 감소로 인해 상기 칼럼 스페이서(80)와 대향 기판인 제 2 기판(70)과의 마찰력이 줄게 된다. 따라서, 상기 터치에 의해 일 방향으로 제 1 기판(60) 또는 제 2 기판(70)이 밀릴 때, 원 상태로의 복원이 용이하다.

이러한 돌기(85)를 포함하는 구조에 있어서, 제 1, 제 2 기판(60, 70)을 서로 합착시 상기 돌기(85)에 대응되는 칼럼 스페이서(80)의 형상의 변화를 살펴보면, 상기 칼럼 스페이서(80)는 상기 돌기(85)에 대응되는 부위에만 힘이 집중되어, 이에 따라 칼럼 스페이서(80)를 포함한 하부층인 컬러 필터층(미도시) 및 블랙 매트릭스층(미도시)이 함께 눌려지게 된다. 이와 같이, 단일 또는 복수개의 층들이 눌려진 경우에는, 액정 패널이 고온의 환경이 놓일 때, 액정의 열 팽창에 의해 셀 갭이 늘어날 경우, 상기 칼럼 스페이서(80) 및 이하의 층들이 눌려진 정도만큼 다시 원 상태로 복원하며 제 1, 제 2 기판(60, 70) 사이를 지지할 수 있어, 돌기가 없는 구조에 비해 액정이 하측으로 처져 발생하는 중력 불량을 개선할 수 있다.

그러나, 이와 같은 형상의 칼럼 스페이서의 중앙에 대응하여 단순히 체적 및 표면적이 작은 돌기를 이용하는 경우에는, 돌기에 의해 칼럼 스페이서 및 하부층들이 눌려질 때, 상기 돌기(85)가 대응되는 칼럼 스페이서(80)의 부위가 집중적으로 힘을 받아 그 접촉시 제 1, 제 2 기판(60, 70)간의 눌림 압력이 과도하게 되면(제 1 기판과 제 2 기판 중 어느 한 기판의 배면에서 누르는 힘이 과도하게 되면), 상기 칼럼 스페이서(80)가 돌기(85)에 의해 눌려져 변형한 후 원 상태로 되돌아오지 않는 현상이 발생한다.

이러한 누르는 동작은 액정 표시 장치의 출시 전 별도의 눌림 테스트에서 진행될 수도 있고, 혹은 액정 표시 모듈을 조립하는 조립 공정에서도 이루어질 수 있는 것이다.

도 5는 본 발명의 액정 표시 장치를 나타낸 평면도이며, 도 6은 도 5의 돌기 및 보상 패턴 부위를 확대하여 나타낸 평면도이다(도 10 및 도 11의 단면도 참조).

도 5 및 도 6과 같이, 본 발명의 액정 표시 장치는 크게, 서로 대향되는 제 1 기판(100) 및 제 2 기판(도 10 및 도 11의 300 참조)과, 상기 제 1, 제 2 기판(100, 300) 사이에 충진된 액정층(도 10 및 도 11의 250 참조)을 포함하여 이루어진다.

상기 제 1 기판(100) 상에는 서로 교차하여 화소 영역을 정의하는 제 1 방향의 게이트 라인(101)과 데이터 라인(102)과, 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 형성된 박막 트랜지스터(TFT)와, 상기 박막 트랜지스터(TFT)의 드레인 전극(102b)과 전기적으로 연결된 제 1 스토리지 전극(103a)과, 상기 제 1 스토리지 전극(103a)으로부터 분기되어 형성된 화소 전극(103)과, 상기 화소 전극(103)과 교번되는 분기된 공통 전극(104)과, 상기 화소 영역 내에 상기 게이트 라인(101)과 인접하여 각각 평행하게 형성된 공통 라인(104a) 및 상기 공통 라인(104a)과 공통 전극(104)에 연결되며 상기 제 1 스토리지 전극(103a)과 오버랩된 제 2 스토리지 전극(104b)을 포함하여 이루어진다.

여기서, 상기 박막 트랜지스터(TFT)는 채널이 'U'자형의 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 정의되는 것으로, 채널 또한, 소오스 전극(102a)의 형상의 내부를 따라 'U'자형으로 정의된다. 이러한 박막 트랜지스터(TFT)는, 상기 게이트 라인(101)에서 돌출된 게이트 전극(101a)과, 상기 데이터 라인(102)에서 돌출되어 형성된 'U' 자형의 소오스 전극(102a)과, 상기 'U'자형의 소오스 전극(102a)과 소정 간격 이격되어 상기 'U'자형의 소오스 전극(102a) 내부로 들어오는 드레인 전극(102b)을 포함하여 형성된다. 그리고, 상기 데이터 라인(102), 소오스 전극(102a), 드레인 전극(102b) 하부 및 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 채널 영역 하부에는 반도체층(미도시)이 더 형성된다. 여기서, 상기 반도체층은 하부로부터 비정질 실리콘층(미도시)과 n+층(불순물층)(미도시)의 적층체로 이루어지며, 상기 소오스 전극(102a)과 드레인 전극(102b) 사이의 영역에 대응되는 채널 영역에서는 상기 n+층(불순물층)이 제거되어 있다. 이러한 상기 반도체층은, 상기 소오스 전극(102a) 및 드레인 전극(102b)과, 그 사이의 영역 하부에만 선택적으로 형성될 수도 있고, 혹은 상기 채널 영역을 제외한 영역에서는 상기 데이터 라인(102), 소오스 전극(102a) 및 드레인 전극(102b) 하측에 형성될 수도 있다. 한편, 도시된 바에 따르면, 상기 소오스 전극(102a)의 형상이 'U'자인 것으로, 'U'자형 채널을 갖는 액정 표시 장치에 대해서 설명하였으나, 본 발명의 액정 표시 장치는 상기 소오스 전극(102a)의 형상이 상기 데이터 라인(102)으로부터'-'자로 돌출되어 이루어질 수도 있고, 혹은 그 외의 형상으로 이루어질 수도 있을 것이다.

여기서, 상기 게이트 라인(101), 상기 공통 라인(104a) 및 상기 공통 전극(104)들은 동일층에 동일한 금속으로 형성된다.

그리고, 상기 게이트 라인(101)과 반도체층 사이의 층에는 게이트 절연막(105)이 개재되며, 상기 데이터 라인(102)과 상기 화소 전극(103)의 사이의 층에는 보호막(106)이 개재된다.

한편, 상기 화소 영역을 지나는 공통 라인(104a)과 연결된 제 2 스토리지 전극(104b)과, 그 상부에 형성되는 제 1 스토리지 전극(103a) 및 상기 두 전극 사이에 개재되는 게이트 절연막(105) 및 보호막(106)은 스토리지 캐패시터(storage capacitor)를 이룬다.

여기서, 서로 다른 층간에 형성되는 상기 드레인 전극(102b)과 상기 제 1 스토리지 전극(103a)은, 상기 드레인 전극(102b)의 소정 부위의 상부의 상기 보호막(106)을 제거하여 형성된 콘택홀(106a)을 통해 접촉한다.

또한, 상기 게이트 라인(101), 상기 공통 라인(104a) 및 제 2 스토리지 전극(104b) 중 소정 부위에는 상기 반도체층(107a)과 동일층의 반도체층 패턴(120a)과, 상기 소오스 전극(102a) 및 드레인 전극(102b)과 동일층의 소오스 및 드레인 금속층(120b)이 적층된 돌기(120)가 형성된다.

여기서, 상기 반도체층 패턴(120a)의 두께는 약 0.2㎛~0.3㎛, 상기 소오스 및드레인 금속층(120b)의 두께는 약 0.2㎛~0.4㎛로, 상기 돌기(120)가 형성되지 않은 나머지 게이트 라인(101) 상의 부위에 비해 상기 돌기(120)가 형성된 부위는, 약 0.4㎛~0.7㎛ 정도 단차가 형성된다. 이러한 돌기(120)를 포함한 액정 표시 장치는 제 1, 제 2 기판(100, 200)의 셀 갭 조성을 위한 합착시 상기 돌기(120)와 상기 제 2 기판(300) 상에 형성된 제 1 칼럼 스페이서(310)가 대응되게 된다. 이 때, 상기 돌기(120)의 상부면은 상대적으로 상기 제 1 칼럼 스페이서(310)의 상부면(이 경우, 상기 제 2 기판(300) 상에 형성되는 제 1 칼럼 스페이서(310)가 상기 제 2 기판(300)과 대응되는 면은 하부면으로 상정)보다 작으며, 이 때, 상기 제 1 칼럼 스페이서(310)와 상기 돌기(120)의 접촉시 상기 돌기(120)의 상부면만큼 상기 제 1 칼럼 스페이서(310)와 돌기(120)가 접촉하게 된다.

여기서, 상기 돌기(120)의 상부에는 콘택홀(106a)을 제외한 나머지 영역에 형성되는 보호막(106)이 더 개재되어, 실제 제 2 기판(300)에 형성되는 제 1 칼럼 스페이서(310)와 접촉되는 부위는 상기 돌기(120) 상부의 보호막(106)에 해당될 것이다.

또한, 상기 돌기(120)가 형성되지 않는 게이트 라인(101)과 동일층, 예를 들어, 공통 라인(104a)이나, 제 2 스토리지 전극(104b) 및 게이트 라인(101) 등에 보상 패턴(130)이 형성된다. 이러한 보상 패턴(130)은 상기 반도체층 패턴(120a)과 동일층에 형성되는 것으로, 상기 돌기(120)에 비해 상대적으로 낮은 높이로 형성된다.

도면 상에는 이러한 돌기(120) 및 보상 패턴(130)은 모두 함께 게이트 라인(101) 상에 형성될 수도 있고, 혹은 하나는 게이트 라인(101)에 나머지 하나는 공통 라인(104) 또는 제 2 스토리지 전극(104b)에 형성될 수 있다.

한편, 상기 제 1 기판(100)에 대향되는 제 2 기판(200) 상에는 상기 화소 영 역을 제외한 영역(게이트 라인 및 데이터 라인 부위)에 대응되어 형성되는 블랙 매트릭스층(도 10 및 도 11의 301 참조)과, 상기 제 2 기판(200) 상에 형성된 컬러 필터층(도 10 및 도 11의 302 참조)과, 상기 블랙 매트릭스층과 컬러 필터층을 포함한 제 2 기판(200) 상에 평탄화를 위한 오버코트층(도 10 및 도 11의 303 참조)이 형성된다.

그리고, 상기 돌기(120)에 대응되는 부위의 오버코트층(303) 상에는 제 1 칼럼 스페이서(310)가 형성되고, 상기 돌기(120)가 형성되지 않은 소정 부위의 게이트 라인(101) 상의 상기 보상 패턴(130)에 대응되는 부위의 오버코트층(303) 상에는 제 2 칼럼 스페이서(311)가 형성된다.

여기서, 제 1 칼럼 스페이서(310) 및 제 2 칼럼 스페이서(311)는 상기 오버코트층(303) 상에 동일한 높이로 형성된다. 셀 갭 형성을 위한 합착시 상기 제 1 칼럼 스페이서(310)와 돌기(120)가 접촉할 때, 상기 제 2 칼럼 스페이서(311)는 제 1 기판(100)과 일정 간격 이격한 상태를 유지하여, 전체 칼럼 스페이서와 상기 제 1 기판(100)과의 접촉 면적비를 낮추게 된다. 따라서, 터치는 상기 돌기(120)와 상기 제 1 칼럼 스페이서(310)가 접촉하는 상태로, 일 방향으로 밀거나 훑는 터치시 상기 제 1, 제 2 기판(100, 300)간의 밀림이 발생하여도 접촉 면적이 작기 때문에 원 상태로의 복원이 용이하여 터치로 인한 휘도 불균일 현상이 방지된다.

또한, 일정 압력 이상을 인가하여 눌림 테스트시 상기 제 1 칼럼 스페이서(310)가 돌기(120) 대응 부위에 접촉하여 있다가, 압력이 늘어날수록 제 2 칼럼 스페이서(311)가 상기 제 1 기판(100) 상의 대응 부위에 추가적으로 접촉하여, 접촉 부위가 늘게 되어, 눌림시의 압력을 분산시킬 수 있다. 이 때, 상기 보상 패턴(130)은 상기 돌기(120)와의 단차를 어느 정도 줄여, 눌림 테스트시 상기 제 1 칼럼 스페이서(310)가 변형하는 동안 상기 제 2 칼럼 스페이서(311)가 상기 제 1 기판(100)의 상부가 접촉할 수 있으며, 상기 제 2 칼럼 스페이서(311)가 제 1 기판(100)과 접촉 시점부터는 보다 넓은 면적으로 칼럼 스페이서들과 제 1 기판(100)이 접촉할 수 있다. 따라서, 상기 제 1 칼럼 스페이서(310)와 상기 돌기(120)와 접촉하는 동안 상기 돌기(120)로 인해 상기 제 1 칼럼 스페이서(310)에 압력이 집중됨으로 인해 상기 제 1 칼럼 스페이서(310)의 변형이 발생한다 하더라도, 그 변형이 심해지기 전에(원 상태로 회복이 불가하기 전에) 상기 제 2 칼럼 스페이서(311)가 상기 제 1 기판(100)에 대응할 수 있어, 눌림 테스트 후에도 칼럼 스페이서들(310, 311)의 원 상태로 복원이 가능할 것이다.

한편, 상기 제 1, 제 2 칼럼 스페이서(310, 311)는 그 수평 단면이 원형, 사각형 등의 다각형 등 여러 가지 형상으로 형성할 수 있을 것이다. 공정시 얼라인 마진을 고려하여, 원형 또는 정다각형으로 형성하는 것이 유리할 것이다.

그리고, 도 6에서는 화소 전극(103)과 공통 전극(104)의 형상이 도 5의 형상과 약간 상이하나, 화소 영역 내에서 공통 전극(104)과 화소 전극(103)이 서로 교번하여 형성되는 구조는 동일하게 적용된다.

도 7은 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝하는 도 6의 부위에 대응되는 마스크를 나타낸 평면도이다.

도 7과 같이, 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝하기 위한 마스크(210)는 데이터 라인 대응부(220)와, 상기 데이터 라인 대응부(220)와 일체형으로 'U'자형 소오스 전극 대응부(223)와, 상기 소오스 전극 대응부와 소정 간격 이격된 상기 'U'자형 소오스 전극 내부에 일부 들어오는 드레인 전극 대응부(221)와, 상기 소오스 전극 대응부 및 드레인 전극 대응부 사이에 정의되는 슬릿을 포함한 반투과부의 채널 대응부(222)와 돌기 형성 부위에 대응되는 돌기 대응부(224) 및 보상 패턴 형성 부위에 대응되는 보상 패턴 대응부(225)를 포함하여 이루어진다.

여기서, 상기 보상 패턴 대응부(225)는 원형 내부에 동심원이며 서로 다른 반지름을 가진 복수개의 원형 슬릿이 형성된 상태의 반투과부로 정의된다. 이 때, 상기 채널 부위에 정의되는 채널 대응부(222)는 'U'자형 소오스 전극 대응부(223)와 드레인 전극 대응부(221) 사이에 'U'자형 형상을 따라 직선형의 슬릿 형상으로 형성된다. 상기 채널 대응부(222)는 실제 형성되는 채널영역의 크기에 따라 복수개의 직선형의 슬릿이 분리되어 형성될 수도 있다.

한편, 도시된 마스크는 상기 마스크를 이용하여 노광 및 현상될 감광막이 네거티브 감광성을 갖는 물질임을 가정하여 도시된 것이고, 감광막이 파지티브 감광성 물질일 경우 마스크는 도 7의 마스크의 투과부와 차광부를 반전시켜 정의하도록 한다. 즉, 파지티브 감광성의 감광막 상부에 마스크가 형성될 때, 상기 마스크 내의 차광부는 도시된 도 7의 마스크(210)의 데이터 라인 대응부(220), 소오스 전극 대응부(223), 드레인 전극 대응부(221) 및 돌기 대응부(224)에 해당될 것이고, 이들과, 반투과부의 채널 대응부(222) 및 보상 패턴 대응부(225)를 제외한 부위가 투 과부로 정의될 것이다.

상기 마스크(210)는 소오스 및 드레인 금속층 상부에 감광막을 영역에 따라 서로 다른 높이로 패터닝하여 감광막 패턴을 형성하고, 이와 같이 패터닝된 감광막 패턴을 이용하여 소오스 및 드레인 금속층과, 반도체층 물질층을 패터닝한다.

도 8은 도 7의 마스크를 이용하여 소오스 및 드레인 금속층과, 반도체층 물질층을 패터닝한 후, 제 1 기판 상에 형성된 구조물을 나타낸 사진이다.

도 8과 같이, 보상 패턴에 대응되어 복수개의 원형 슬릿이 정의된 마스크를 이용하여 소오스 및 드레인 금속층과, 반도체층 물질층을 패터닝하게 되면, 부분적으로 보상 패턴이 형성되지 않은 부위가 관찰된다.

상기 마스크(210)를 이용하여 소오스 및 드레인 금속층(112) 및 반도체층 물질층(107)을 패터닝하는 단계에 있어서는, 상기 박막 트랜지스터(TFT) 내의 채널 부위의 형상, 즉, 채널 부위의 반도체층이 노출이 되어있는지의 여부가 중요하기 때문에, 이러한 채널 형성에 주력하다보면, 상기 보상 패턴(130)의 형성은 균일성을 유지하기 어렵고, 영역별로 수평 단면의 크기가 상당히 차이가 있으며, 또한, 형성된 보상 패턴간의 높이차가 크게 발생될 것이다.

이하에서는 소오스 및 드레인 금속층과 반도체층 물질층을 패터닝하기 위한 마스크의 형상을 변경하여 보상 패턴의 형성을 균일성있게 하는 방법에 대해 살펴본다.

도 9는 본 발명의 액정 표시 장치의 제조 방법에 이용되는, 소오스 및 드레인 금속층과, 반도체층 물질층을 패터닝하는 도 6의 부위에 대응되는 마스크를 나타낸 평면도이다.

도 9의 마스크(200)는 보상 패턴에 수평 단면에 대응되는 원형 부위에 직선형의 슬릿을 구비하여 정의된 점을 제외하고는 도 7의 마스크와 동일한 형상이다.

이와 같이, 본 발명의 액정 표시 장치의 제조 방법은 소오스 및 드레인 금속층 상부의 감광막을 패터닝하기 위한 마스크의 영역 중 보상 패턴(130)에 대응되는 보상 패턴 대응부(235)가 쇠창살 형태의 직선 슬릿으로 형성된 것으로, 채널 영역에 형성되는 직선 슬릿과 유사한 기능을 가져 전 영역에 걸쳐, 노광 및 현상시 상기 채널 영역 대응부(222)와 보상 패턴 대응부(235)는 동일하고 균일한 높이로 감광막의 패터닝이 가능하게 된다.

도 10은 본 발명의 액정 표시 장치의 도 5의 I~I' 선상 및 Ⅱ~Ⅱ'선상을 지나는 단면도이며, 도 11은 도 5의 Ⅲ~Ⅲ' 선상을 지나는 단면도이다(도 5 참조).

도 10과 같이, 돌기(120)와 보상 패턴(130)은 상기 제 1 기판(100) 상에 게이트 라인(101) 또는 제 2 스토리지 전극(104b, 스토리지 라인과 일체형) 상의 소정 부위에 대응되어 형성된다. 이 때, 상기 돌기(120)의 상부면은 이와 대응되는 제 1 칼럼 스페이서(310)의 상부면(돌기와의 접촉면)보다 작게 형성된다.

상기 돌기(120)는 하부가 반도체층 패턴(120a) 및 상부가 소오스 및 드레인 금속층(120b)으로 이루어진 적층체이며, 상기 보상 패턴(130)은 상기 반도체층 패턴(120a)과 동일층의 단일층으로 이루어진다.

따라서, 상기 제 1, 제 2 기판(100, 300)의 합착시 상기 제 1 칼럼 스페이서 (310)는 상기 돌기(120) 형성 부위의 제 1 기판(100) 상부인 보호막(106)과 소정 두께 눌려 접촉되어 있으며, 상기 제 2 칼럼 스페이서(311)는 상기 보호막(106) 상부의 제 1 스토리지 전극(103a, 화소 전극과 일체형)과 소정 간격 이격되어 있다. 이 때, 상기 제 1 칼럼 스페이서(310)가 눌린 두께는 상기 액정 표시 장치가 고온 상에서 액정의 팽창력에 의해 부풀어오를 때, 상기 제 1, 제 2 기판(100, 300)의 합착 상태를 유지하고 있어, 중력 불량을 방지하는 중력 마진으로 작용한다.

한편, 상기 돌기(120) 및 보상 패턴(130)과, 상기 게이트 라인(101) 및 제 2 스토리지 전극(104b) 사이의 층간에는 게이트 절연막(105)이 형성되어 있으며, 상기 돌기(120) 및 보상 패턴(130)과 제 1 스토리지 전극(103a) 사이에는 보호막(106)이 형성된다.

도 11과 같이, 박막 트랜지스터는 게이트 전극(101a) 상부에 게이트 절연막(105)을 개재하여 반도체층(107a)이 형성되고, 상기 반도체층(107a) 상부에 'U'자형 소오스 전극(102a) 및 상기 소오스 전극(102a)와 소정 간격 이격되어, 'U'자형 형상 내부로 일부 들어오는 드레인 전극(102b)이 형성된다.

그리고, 상기 제 2 기판(300) 상에는 게이트 라인(101)과, 데이터 라인(102) 및 박막 트랜지스터(TFT) 형성 부위에 대응되어 블랙 매트릭스층(301)이 형성되고, 상기 블랙 매트릭스층(301)을 포함한 제 2 기판(300) 상에 R, G, B 등의 각 색상을 나타내는 컬러 필터층(302)이 형성되고, 상기 블랙 매트릭스층(301) 및 컬러 필터층(302)을 포함한 제 2 기판(300) 전면에 형성되는 오버코트층(303)이 형성된다.

한편, 상기 도 10 및 도 11에서 상기 게이트 라인(101), 게이트 전극(101a) 및 제 2 스토리지 전극(104b)은 도시되지 않은 공통 라인(104a), 공통 전극(104)들과 함께 동일층의 동일한 금속으로 형성된다. 도면은, 하부층이 Mo(몰리브덴), 상부층이 얇은 AlNd의 이중층으로 형성된 예를 나타낸 것이고, 경우에 따라 다른 금속으로 단일층 혹은 복수층을 적층하여 형성할 수 있을 것이다.

도 12a 내지 도 12e는 도 9의 마스크를 이용하여 본 발명의 액정 표시 장치의 박막 트랜지스터 및 보상 패턴 부위를 패터닝하는 과정을 나타낸 공정 단면도이다(도 5 참조).

도 12a와 같이, 상기 제 1 기판(100) 상에 금속 물질을 전면 증착하고, 이를 선택적으로 제거하여 일 방향으로 게이트 라인(101)을 형성하며, 상기 게이트 라인(101)과 소정 간격 이격하며, 평행한 방향으로 공통 라인(104a)과, 상기 공통 라인(104a)에서 일 이상으로 분기된 공통 전극(104)을 형성한다. 여기서, 상기 게이트 라인(101)의 소정 부위는 소정 부분 돌출되어 게이트 전극(101a)으로 형성된다.

이어, 상기 게이트 전극(101a), 게이트 라인(101), 공통 라인(104a) 및 공통 전극(104)을 포함한 제 1 기판(100) 전면에 게이트 절연막(105)을 형성한다.

이어, 상기 게이트 절연막(105)을 포함한 제 1 기판(100) 전면에 반도체층 물질층(107), 소오스 및 드레인 금속층(112)을 차례로 증착한다. 도시되지 않았지만, 상기 반도체층 물질층(107)은 하부에 비정질 실리콘층이 상부에 불순물층이 적층되어 있는 형상으로 형성한다. 여기서, 상기 소오스 및 드레인 금속층(112)은 제 1 두께로 형성한다.

도 12b와 같이, 투과부의 데이터 라인 대응부(220), 상기 데이터 라인 대응부(220)에서 돌출된 소오스 전극 대응부(223)와, 상기 소오스 전극 대응부(223)와 소정 간격 이격된 드레인 전극 대응부(221) 및 돌기에 대응되는 돌기 대응부(224)와, 반투과부의 채널 대응 부위의 채널 대응부(222)와 원형 내부에 직선형의 슬릿이 복수개 정의된 보상 패턴 대응부(235) 및 차광부(201)가 함께 정의된 마스크(200)를 준비한다.

그리고, 상기 소오스 및 드레인 금속층(112) 상부에 네거티브 감광막(113)을 전면 코팅한 후, 상기 마스크(200)를 상기 감광막(113)이 코팅된 제 1 기판(100) 상부에 정렬시킨다.

여기서, 상기 마스크(200)의 차광부(201)에 대응되는 부위는 패터닝 후, 상기 소오스 및 드레인 금속층(112)과 상기 반도체층 물질층(107)이 모두 제거될 부위에 대응되며, 상기 투과부들인 데이터 라인 대응부(220), 소오스 전극 대응부(223), 드레인 전극 대응부(221) 및 돌기 대응부(224)는 상기 소오스 및 드레인 금속층(112)과 상기 반도체층 물질층(107)이 모두 남아있을 부위에 대응되며, 상기 반투과부들인 채널 대응부(222) 및 보상 패턴 대응부(235)에 대응되는 부위는 상기 반도체층 물질층(107)만 남아있을 부위에 대응된다.

이어, 상기 마스크(200)를 이용하여 상기 감광막(113)을 일차로 노광 및 현상하여, 1차 감광막 패턴(113a)을 형성한다.

이러한 노광 및 현상 후, 상기 1차 감광막 패턴(130a)은 상기 투과부들(220, 223, 221, 224)에 대응되어서는 제 1 두께로, 반투과부들(222, 235)에 대응되어서는 제 2 두께로, 서로 다른 두께로 남아있게 된다.

이 때, 상기 투과부들에 비해 상기 반투과부(222, 235)에 대응되는 부위가 상대적으로 평탄하게 소정 두께 더 제거되어, 원래의 제 1 두께보다 작은 제 2 두께(단락 [0060]의 제 2 감광막 패턴 대응)가 되고, 상기 투과부(220, 223, 221, 224)에 대응되는 부위는 상기 감광막(113)의 도포 두께인 제 1 두께(단락 [0060]의 제 1 감광막 패턴 대응)로 그대로 모두 남아있게 된다.

이어, 상기 1차 감광막 패턴(113a)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 소오스 및 드레인 금속층(112)을 패터닝하여, 금속층 패턴(112a)을 형성한다(도 12c의 도시된 형태). 여기서, 상기 1차 감광막 패턴(113a)은 또한, 상기 마스크(200)의 투과부들인 데이터 라인 대응부(220), 소오스 전극 대응부(223), 드레인 전극 대응부(221)에 대응하여, 각각 상술한 제 1 두께의 제 3 감광막 패턴, 제 4 감광막 패턴, 제 5 감광막 패턴으로 형성되고, 상기 반투과부인 채널 대응부(222)에 대응하여 제 1 두께보다 작은 제 2 두께의 제 6 감광막 패턴으로 형성된다. 즉, 제 1 내지 제 6 감광막 패턴은 모두 동일한 공정에서 정의되기 때문에, 도면 부호를 동일하게 적용하여 1차 감광막 패턴(113a)으로 정의되었다. 그 영역 구분은 도 7에 개시된 마스크를 이용하여 할 수 있다.

이어, 도 12d와 같이, 상기 1차 감광막 패턴(113a)의 낮은 단차를 갖는 부위가 완전히 제거도록, 애슁(ashing) 등의 공정을 거쳐 2차 감광막 패턴(113b)을 형성한다.

이어, 상기 2차 감광막 패턴(113b)을 이용하여 금속층을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 이용하여 소오스 전극(102a) 및 드레인 전극(102b)과, 돌기(120)의 상부층이 되는 소오스 및 드레인 금속층(120b)을 형성한다.

이어, 상기 반도체층 물질층(107)을 선택적으로 식각할 수 있는 식각액 또는 식각 가스를 통해, 상기 반도체층 물질층(107)을 식각하여 박막 트랜지스터(TFT)의 반도체층(107a) 및 돌기(120)의 하부층을 이루는 반도체층 패턴(도 10의 120a 참조) 및 그 수평 단면이 원형상의 보상 패턴(130)을 형성한다.

이후, 상기 반도체층 물질층(도 12a의 107)이 비정질 실리콘층 및 n+층(불순물층)이 하부에서부터 차례로 적층된 형태일 때, 상기 소오스 전극(102a) 및 드레인 전극(102b)을 형성한 후, 상기 소오스 전극(102a) 및 드레인 전극(102b)을 마스크로 이용하여, 계속해서 상기 불순물층을 선택적으로 제거하는 식각 가스 또는 식각액을 적용하여, 채널 영역의 불순물층을 제거한다.

이러한 도 12c 및 도 12d에서 설명하는 반도체층 물질층(107), 소오스 및 드레인 금속층(112)을 패터닝하는 공정에 상기 게이트 라인(101)에 수직하는 방향으로 데이터 라인(102)이 함께 패터닝되며, 이 때, 상기 소오스 전극(102a)은 상기 데이터 라인(102)으로부터 돌출되어 형성되고, 상기 소오스 전극(102a)과 소정 간격 이격된 드레인 전극(102b)이 형성된다.

이어, 상기 2차 감광막 패턴(113b)을 제거한다.

도 12e와 같이, 상기 반도체층(107a)과 소오스 전극(102a) 및 드레인 전극(102b), 보상 패턴(130) 및 돌기(120) 등을 포함한 제 1 기판(100) 전면에 보호막(106)을 형성한다.

여기서, 상기 마스크(200)의 투과부 및 차광부의 형상은 상기 감광막의 감광성이 네거티브(negative)인지 혹은 파지티브(positive)인지에 따라 결정되며, 도시된 바는 상기 감광막(113)이 네거티브의 감광성을 가진 경우를 도시한 경우이고, 상기 감광막이 파지티브의 감광성을 가질 경우는 상기 투과부와 차광부의 형상을 서로 역으로 하여, 동일한 패터닝의 효과를 얻을 수 있을 것이다.

이어, 도시되지는 않았으나, 상기 드레인 전극(102b) 상부에 대응되는 보호막(106)을 선택적으로 제거하여 콘택홀(106a)을 형성한다.

이어, 상기 콘택홀(106a)을 포함하여 투명 전극 물질을 상기 보호막(106) 상에 전면 증착하고, 이를 선택적으로 제거하여 상기 공통 전극(104)과 교번하는 형상으로 화소 전극(103)을 형성한다.

이어, 상기 제 2 기판(300) 상에, 화소 영역을 제외한 영역에 대응되어 블랙 매트릭스층(301)을 형성하고, 화소 영역을 포함한 영역에 대응하여 컬러 필터층(302)을 형성하고, 상기 블랙 매트릭스층(301) 및 컬러 필터층(302)을 포함한 전면에 오버코트층(303)을 형성한다.

이어, 상기 제 1 기판(100) 혹은 제 2 기판(200) 상에 액정(미도시)을 적하하고, 액정이 적하되지 않은 기판(100 또는 200)을 반전시킨 후, 상기 제 1, 제 2 기판(100, 200)을 합착한다.

이상에서 설명한 본 발명의 액정 표시 장치의 제조 방법은 소오스 및 드레인 금속층과 상기 반도체층 물질층을 패터닝하기 위해 이용하는 마스크에서, 보상 패턴 대응부(235)를 채널 대응부와 같이, 직선 슬릿을 구비하여 형성하여, 상기 마스크를 이용한 노광시 투과부에 비해 보다 절감된 노광량이 상기 보상 패턴 대응부(235)를 투과하여 대응 부위에 전달되도록 하며, 또한, 노광 부위에 대응 부위에 원형 슬릿이 아닌 직선 슬릿을 형성하여, 원형 상의 대응 부위에 균일한 노광량이 조사되도록 한다. 즉, 도 7에서 사용된 원형 슬릿의 경우, 채널 부위에 패터닝에 주력하다 보면, 상기 원형 슬릿 부위에서 영역별로 균일한 노광량이 투과되지 못하거나 혹은 일부는 과잉 또는 부족하게 노광이 이루어져 패턴이 형성되지 않거나 형성 부위의 보상 패턴의 크기 차가 발생하였는데, 이를 개선하여 상기 채널 부위와 같이, 직선형의 슬릿이 보상 패턴 대응부(235)에 형성되도록 하여, 보상 패턴 대응부(235)에 균일한 노광이 이루어져 영역별로 높이가 균일한 보상 패턴이 얻어지게 한다.

이 경우, 상기 반투과부인 보상 패턴 대응부(235)와 채널 대응부(222)에서 형성되는 슬릿 폭과 슬릿간의 간격은 노광 장비와 감광막의 조합이 가질 수 있는 해상도보다 작게 하여, 슬릿을 포함한 영역에 균일한 노광이 이루어지도록 조절한다.

이와 같은 제조 방법으로 형성된 보상 패턴(130)은 돌기(120)에 비해 낮은 높이로 형성되어, 터치시에는 상기 제 2 칼럼 스페이서(311)와 비접촉 상태에 있다가, 눌림 테스트시 압력이 증가될 때, 일정 압력 이상부터 상기 제 2 칼럼 스페이서(311)와 닿기 시작하여, 상기 돌기(120)와 함께 접촉시의 압력을 분산시켜, 눌림시 칼럼 스페이서의 변형을 방지할 수 있다.

또한, 터치시에는 상기 돌기(120)만이 상기 제 1 칼럼 스페이서(310)와 상기 돌기(120)의 상부면적만큼 닿아 있어, 일 방향으로 밀거나 훑는 터치시 상기 제 1, 제 2 기판(100, 300)간의 쉬프트 후, 접촉 마찰력이 적기 때문에 원 상태로 복원이 용이하여 터치 불량이 관찰되지 않게 된다.

이상에서 설명한 실시예들은 횡전계(IPS: In-Plane Switching) 모드에 대해 설명한 것이고, 트위스트 네마틱(TN) 모드에도 적용 가능할 것이다. 트위스트 네마틱 모드의 경우는, 제 1 기판의 화소 영역에 화소 전극이 하나의 패턴으로 형성되고, 제 2 기판 상의 전면에 공통 전극이 형성된 점을 제외하고는 상술한 횡전계 모드에서 설명한 바와 유사하게 형성된다. 트위스트 네마틱 모드의 경우, 화소 영역 내부에는 공통 라인이 형성되지 않기 때문에, 상기 제 1, 제 2 칼럼 스페이서 및 돌기는 모두 게이트 라인 상에 형성되게 된다.

상기와 같은 본 발명의 액정 표시 장치의 제조 방법은 다음과 같은 효과가 있다.

첫째, 셀 갭 조성시 돌기와 상기 돌기의 상부면에 비해 상대적으로 그 대응면의 면적이 넓은 제 1 칼럼 스페이서를 대응시켜, 터치시에도 전체 칼럼 스페이서와 대향 기판(제 1 기판)간의 접촉 면적이 상당히 작아 마찰력이 작기 때문에, 터치에 의한 밀림 후 원 상태로의 복원이 용이하다.

둘째, 데이터 라인과 돌기 등을 형성할 때, 돌기에 비해 낮은 높이로 보상 패턴을 형성하여 두어, 셀 갭 조성을 위한 합착시 돌기가 제 1 칼럼 스페이서와 접촉 후, 눌림 테스트시 일정 압력 인가 후에는 제 2 칼럼 스페이서가 보상 패턴의 최고점부터 점차적으로 접촉 면적을 늘려 접촉하게 된다. 눌림 테스트시 특정 부위에 압력이 집중되지 않고, 분산되는 효과를 갖게 된다. 따라서, 눌림에 의해 칼럼 스페이서 등의 패턴이 무너지지 않게 되어, 도장 얼룩(눌림 얼룩) 등이 방지된다.

셋째, 보상 패턴을 형성함에 있어서, 상기 보상 패턴에 대응되는 마스크의 부위에 채널 부위와 같은 직선 슬릿을 구비함으로써, 영역별로 상기 보상 패턴 대응부에 균일한 노광량이 적용되어, 균일한 높이(반도체층의 높이)로 보상 패턴이 형성된다.

넷째, 고온의 환경에서 상기 돌기와 상기 제 1 칼럼 스페이서가 대응되어, 상기 제 1 칼럼 스페이서의 소정 두께가 들어간 정도만큼, 액정이 팽창할 때, 상기 제 1 칼럼 스페이서가 상기 돌기로부터 접촉된 상태를 유지하고 있어, 액정이 지면 가까운 하단부로 흘러내리는 정도를 방지할 수 있다. 이에 따라, 중력 불량을 완화시킬 수 있다.

Claims (9)

1. 제 1 기판 및 제 2 기판을 준비하는 단계;

   상기 제 1 기판 상에 제 1 방향의 제 1 배선을 형성하는 단계;

   상기 제 1 배선을 포함한 제 1 기판 상에 게이트 절연막, 반도체층 물질층, 소오스 및 드레인 금속층을 차례로 증착하는 단계;

   상기 소오스 및 드레인 금속층 상부에, 감광막을 제 1 두께로 도포하는 단계;

   상기 감광막 상부에, 상기 제 1 배선 상부 일부에 대응되어, 원형 내부에 직선 슬릿이 포함된 제 1 반투과부가 형성되고, 나머지 부위에 투과부와 차광부가 형성된 마스크를 정렬시키는 단계;

   상기 마스크를 이용하여 상기 감광막을 노광 및 현상하여 상기 제 1 반투과부에 대응되어 제 1 두께보다 낮은 제 2 두께의 제 1 감광막 패턴을 형성하고, 투과부 및 차광부 중 어느 한 부분에 대응되어 제 1 두께의 제 2 감광막 패턴을 형성하는 단계;

   상기 제 1, 제 2 감광막 패턴을 이용하여 상기 소오스 및 드레인 금속층과 반도체층 물질층을 선택적으로 식각하여 상기 제 1 감광막 패턴에 대응되는 부위에 보상패턴과, 상기 제 2 감광막 패턴에 대응되는 부분에 돌기를 형성하는 단계;

   상기 돌기에 대응되는 부위의 상기 제 2 기판 상에 제 1 칼럼 스페이서를 형성하고 상기 보상 패턴에 대응되는 부위의 상기 제 2 기판 상에 제 2 칼럼 스페이서를 형성하는 단계;

   상기 제 1 기판과 상기 제 2 기판 중 어느 한 기판 상에 액정을 적하하는 단계; 및

   상기 제 1, 제 2 기판 중 액정이 적하되지 않은 나머지 기판을 반전시켜 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
2. 제 1항에 있어서,

   상기 돌기는 하부에 상기 반도체층 물질층과, 상부에 상기 소오스 및 드레인 금속층의 적층체로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
3. 제 1항에 있어서,

   상기 보상 패턴은 상기 마스크의 원형 상에 대응되어 수평 단면이 원형으로 형성된 것을 특징으로 하는 액정 표시 장치의 제조 방법.
4. 제 1항에 있어서,

   상기 보상 패턴은 반도체층 물질층으로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
5. 제 1항에 있어서,

   상기 감광막은 네거티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
6. 제 1항에 있어서,

   상기 감광막을 파지티브 감광성 물질로 이루어진 것을 특징으로 하는 액정 표시 장치의 제조 방법.
7. 제 1항에 있어서,

   상기 제 1 배선은 게이트 라인 또는 공통 라인인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
8. 제 1항에 있어서,

   상기 감광막을 노광 및 현상하는 단계에서,

   상기 제 1, 제 2 감광막 패턴의 형성과 동시에, 상기 제 1 배선과 교차하는 방향으로 상기 제 1 두께가 모두 남은 제 3 감광막 패턴과 상기 제 3 감광막 패턴에서 돌출되어 형성된 제 4 감광막 패턴 및 상기 제 4 감광막 패턴과 이격된 제 5 감광막 패턴을 형성하고, 상기 제 4, 제 5 감광막 패턴 사이에 상기 제 1 두께보다 낮은 제 2 두께로 평탄한 제 6 감광막 패턴을 형성하는 단계를 더 포함한 것을 특징으로 하는 액정 표시 장치의 제조 방법.
9. 제 8항에 있어서,

   상기 제 3 내지 제 6 감광막 패턴을 마스크로 이용하여 상기 소오스 및 드레인 금속층과 반도체층 물질층을 선택적으로 식각하여,

   상기 제 3 감광막 패턴에 대응되는 부위에는 데이터 라인을 형성하고, 상기 제 4 감광막 패턴과 제 5 감광막 패턴에 대응되어 소오스 전극 및 드레인 전극을 형성하고, 상기 제 6 감광막 패턴에 대응되어 상기 소오스 전극 및 드레인 전극 사이에 채널 영역을 형성하는 단계를 더 포함하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.

Images