KR20050087414A - 액정 표시 장치 및 이의 제조 방법 - Google Patents

액정 표시 장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20050087414A
KR20050087414A KR1020040013194A KR20040013194A KR20050087414A KR 20050087414 A KR20050087414 A KR 20050087414A KR 1020040013194 A KR1020040013194 A KR 1020040013194A KR 20040013194 A KR20040013194 A KR 20040013194A KR 20050087414 A KR20050087414 A KR 20050087414A
Authority
KR
South Korea
Prior art keywords
substrate
column spacer
liquid crystal
pixel
column
Prior art date
Application number
KR1020040013194A
Other languages
English (en)
Other versions
KR100617039B1 (ko
Inventor
임경남
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR1020040013194A priority Critical patent/KR100617039B1/ko
Priority to US10/852,753 priority patent/US7492436B2/en
Priority to TW093128643A priority patent/TWI290644B/zh
Priority to CNB2004100868114A priority patent/CN100373238C/zh
Priority to JP2004360409A priority patent/JP4391928B2/ja
Publication of KR20050087414A publication Critical patent/KR20050087414A/ko
Application granted granted Critical
Publication of KR100617039B1 publication Critical patent/KR100617039B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 TFT 기판 상에 어레이 형성 후 발생하는 단차를 감안하여 단차가 다른 부분에 컬럼 스페이서를 구비하여 불량을 개선한 액정 표시 장치 및 이의 제조 방법에 관한 것으로, 본 발명의 액정 표시 장치는 상대적으로 단차가 높은 부분과 단차가 낮은 부분을 갖는 제 1 기판과, 상기 제 1 기판의 단차가 높은 부분과 단차가 낮은 부분에 대응하여 제 1, 제 2 컬럼 스페이서가 형성된 제 2 기판 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 한다.

Description

액정 표시 장치 및 이의 제조 방법{Liquid Crystal Display Device and method for Manufacturing the same}
본 발명은 액정 표시 장치에 관한 것으로 특히, TFT 기판의 단차가 다른 부분에 컬럼 스페이서를 구비하여 불량을 개선한 액정 표시 장치 및 이의 제조 방법에 관한 것이다.
정보화 사회가 발전함에 따라 표시 장치에 대한 요구도 다양한 형태로 점증하고 있으며, 이에 부응하여 근래에는 LCD(Liquid Crystal Display Device), PDP(Plasma Display Panel), ELD(Electro Luminescent Display), VFD(Vacuum Fluorescent Display) 등 여러 가지 평판 표시 장치가 연구되어 왔고, 일부는 이미 여러 장비에서 표시 장치로 활용되고 있다.
그 중에, 현재 화질이 우수하고 경량, 박형, 저소비 전력의 특징 및 장점으로 인하여 이동형 화상 표시 장치의 용도로 CRT(Cathode Ray Tube)를 대체하면서 LCD가 가장 많이 사용되고 있으며, 노트북 컴퓨터의 모니터와 같은 이동형의 용도 이외에도 방송 신호를 수신하여 디스플레이하는 텔레비젼 및 컴퓨터의 모니터 등으로 다양하게 개발되고 있다.
이와 같은 액정 표시 장치가 일반적인 화면 표시 장치로서 다양한 부분에 사용되기 위해서는 경량, 박형, 저 소비 전력의 특징을 유지하면서도 고정세, 고휘도, 대면적 등 고품위 화상을 얼마나 구현할 수 있는가에 관건이 걸려 있다고 할 수 있다.
이하, 첨부된 도면을 참조하여 종래의 액정표시장치와, 액정표시장치의 셀 갭(cell gap)을 유지하는 스페이서에 대하여 설명하면 다음과 같다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도이다.
액정 표시 장치는, 도 1과 같이, 일정 공간을 갖고 합착된 제 1 기판(1) 및 제 2 기판(2)과, 상기 제 1 기판(1)과 제 2 기판(2) 사이에 주입된 액정층(3)으로 구성되어 있다.
보다 구체적으로 설명하면, 상기 제 1 기판(1)에는 화소 영역(P)을 정의하기 위하여 일정한 간격을 갖고 일방향으로 복수개의 게이트 라인(4)과, 상기 게이트 라인(4)에 수직한 방향으로 일정한 간격을 갖고 복수개의 데이터 라인(5)이 배열된다. 그리고, 상기 각 화소 영역(P)에는 화소 전극(6)이 형성되고, 상기 각 게이트 라인(4)과 데이터 라인(5)이 교차하는 부분에 박막 트랜지스터(T)가 형성되어 상기 박막트랜지스터가 상기 게이트 라인에 신호에 따라 상기 데이터 라인의 데이터 신호를 상기 각 화소 전극에 인가한다.
그리고, 상기 제 2 기판(2)에는 상기 화소 영역(P)을 제외한 부분의 빛을 차단하기 위한 블랙 매트릭스층(7)이 형성되고, 상기 각 화소 영역에 대응되는 부분에는 색상을 표현하기 위한 R, G, B 칼라 필터층(8)이 형성되고, 상기 칼라 필터층(8)위에는 화상을 구현하기 위한 공통 전극(9)이 형성되어 있다.
상기와 같은 액정 표시 장치는 상기 화소 전극(6)과 공통 전극(9) 사이의 전계에 의해 상기 제 1, 제 2 기판 사이에 형성된 액정층(3)이 배향되고, 상기 액정층(3)의 배향 정도에 따라 액정층(3)을 투과하는 빛의 양을 조절하여 화상을 표현할 수 있다.
이와 같은 액정표시장치를 TN(Twisted Nematic) 모드 액정표시장치라 하며, 상기 TN 모드 액정표시장치는 시야각이 좁다는 단점을 가지고 있고 이러한 TN 모드의 단점을 극복하기 위한 IPS(In-Plane Switching) 모드 액정표시장치가 개발되었다.
상기 IPS 모드 액정표시장치는 제 1 기판의 화소 영역에 화소 전극과 공통 전극을 일정한 거리를 갖고 서로 평행하게 형성하여 상기 화소 전극과 공통 전극 사이에 횡 전계(수평 전계)가 발생하도록 하고 상기 횡 전계에 의해 액정층이 배향되도록 한 것이다.
이하, 종래의 액정 표시 장치의 제조방법을 설명하면 다음과 같다.
일반적인 액정 표시 장치의 제조 방법은 제 1, 제 2 기판 사이에 액정층을 형성하는 방법에 따라 액정 주입 방식 제조 방법과 액정 적하 방식 제조 방법으로 구분할 수 있다.
먼저, 액정 주입 방식의 액정표시장치 제조 방법을 설명하면 다음과 같다.
도 2는 일반적인 액정 주입 방식의 액정표시장치의 제조방법의 흐름도이다.
액정표시장치는 크게 어레이 공정, 셀 공정, 모듈 공정 등으로 구분된다.
어레이 공정은, 상술한 바와 같이, 상기 제 1 기판에 게이트 라인 및 데이터 라인과, 화소 전극과, 박막트랜지스터를 구비한 TFT 어레이를 형성하고, 제 2 기판에 블랙매트릭스층과 칼라 필터층과 공통 전극 등을 구비한 칼라 필터 어레이를 형성하는 공정이다.
이 때, 상기 어레이 공정은 하나의 기판에 하나의 액정 패널을 형성하는 것이 아니라, 하나의 대형 유리 기판에 액정 패널을 다수개 설계하여 각 액정 패널 영역에 각각 TFT 어레이 및 칼라 필터 어레이를 형성한다.
이와 같이 TFT 어레이가 형성된 TFT 기판과 칼라 필터 어레이가 형성된 칼라 필터 기판은 셀 공정 라인으로 이동된다.
이어, 상기 TFT 기판과 칼라 필터 기판상에 배향 물질을 도포하고 액정분자가 균일한 방향성을 갖도록 하기 위한 배향 공정(러빙 공정)(S10)을 각각 진행한다.
여기서, 상기 배향 공정(S10)은 배향막 도포 전 세정, 배향막 인쇄, 배향막 소성, 배향막 검사, 러빙 공정 순으로 진행된다.
이어, 상기 TFT 기판 및 칼라 필터 기판을 각각 세정(S20)한다.
그리고, 상기 TFT 기판 또는 칼라 필터 기판 상에 셀 갭(Cell Gap)을 일정하게 유지하기 위한 볼 스페이서(Ball spacer)를 산포(S30)하고, 상기 각 액정 패널 영역의 외곽부에 두 기판을 합착하기 위한 실 패턴(seal pattern)을 형성한다(S40). 이 때, 실 패턴은 액정을 주입하기 위한 액정 주입구 패턴을 갖도록 형성된다.
여기서, 볼 스페이서는 플라스틱 볼(plastic ball)이나 탄성체 플라스틱 미립자로 형성된 것이다.
상기 실 패턴이 대향되도록 TFT 기판과 칼라 필터 기판을 마주보도록 하여 두 기판을 합착하고 상기 실 패턴을 경화시킨다(S50).
그 후, 상기 합착 및 경화된 TFT 기판 및 칼라 필터 기판을 각 단위 액정 패널 영역 별로 절단하고 가공하여(S60)하여 일정 사이즈의 단위 액정 패널을 제작한다.
이후, 각각의 단위 액정 패널의 액정 주입구를 통해 액정을 주입하고, 주입 완료 후 상기 액정 주입구를 봉지(S70)하여 액정층을 형성한다. 그리고, 각 단위 액정 패널의 외관 및 전기적 불량 검사(S80)를 진행함으로써 액정 표시 장치를 제작하게 된다.
여기서, 상기 액정주입공정을 간략히 살펴보면 다음과 같다.
먼저, 주입하고자 하는 액정 물질이 담겨져 있는 용기와 액정을 주입할 액정 패널을 챔버(Chamber) 내부에 위치시키고, 상기 챔버의 압력을 진공 상태로 유지함으로써 액정 물질 속이나 용기 안벽에 붙어 있는 수분을 제거하고 기포를 탈포함과 동시에 상기 액정 패널의 내부 공간을 진공 상태로 만든다.
그리고, 원하는 진공 상태에서 상기 액정 패널의 액정 주입구를 액정 물질이 담아져 있는 용기에 담그거나 접촉시킨 다음, 상기 챔버 내부의 압력을 진공 상태로부터 대기압 상태로 만들어 상기 액정 패널 내부의 압력과 챔버의 압력 차이에 의해 액정 주입구를 통해 액정 물질이 상기 액정 패널 내부로 주입되도록 한다.
이러한 액정 주입 방식의 액정표시장치 제조 방법에 있어서는 다음과 같은 문제점이 있었다.
첫째, 단위 패널로 컷팅한 후, 두 기판 사이를 진공 상태로 유지하여 액정 주입구를 액정액에 담가 액정을 주입하므로 액정 주입에 많은 시간이 소요되므로 생산성이 저하된다.
둘째, 대면적의 액정표시장치를 제조할 경우, 액정 주입식으로 액정을 주입하면 패널 내에 액정이 완전히 주입되지 않아 불량의 원인이 된다.
셋째, 상기와 같이 공정이 복잡하고 시간이 많이 소요되므로 여러개의 액정 주입 장비가 요구되어 많은 공간을 요구하게 된다.
따라서, 이러한 액정 주입 방식의 문제점을 극복하기 위해 두 기판 중 하나의 기판에 액정을 적하시킨 후, 두 기판을 합착시키는 액정 적하형 액정 표시 장치의 제조 방법이 개발되었다.
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도이다.
즉, 액정 적하 방식의 액정표시장치 제조 방법은, 두 기판을 합착하기 전에, 두 기판 중 어느 하나의 기판에 적당량의 액정을 적하한 후, 두 기판을 합착하는 방법이다.
따라서, 액정 주입 방식과 같이 셀갭을 유지하기 위해 볼 스페이서를 사용하게 되면, 적하된 액정이 퍼질 때 상기 볼 스페이서가 액정 퍼짐 방향으로 이동되어 스페이서가 한쪽으로 몰리게 되므로 정확한 셀갭 유지가 불가능하게 된다.
그러므로, 액정 적하 방식에서는 볼 스페이서를 사용하지 않고 스페이서가 기판에 고정되는 고정 스페이서(컬럼 스페이서(column spacer) 또는 패턴드 스페이서(patterned spacer))를 사용해야 한다.
즉, 도 3과 같이, 어레이 공정에서, 칼라 필터 기판에 블랙매트릭스층 및 칼라 필터층 및 공통 전극을 형성하고, 상기 공통 전극 위에 감광성 수지를 형성하고 선택적으로 제거하여 상기 블랙 매트릭스층상에 컬럼 스페이서를 형성한다. 또한, 상기 컬럼 스페이서 형성은 포토 공정 또는 잉크젯(ink-jet) 공정에 의해 형성할 수 있다.
그리고, 상기 컬럼 스페이서를 포함한 TFT 기판 및 칼라 필터 기판 전면에 배향막을 도포하고 상기 배향막을 러빙 처리한다.
이와 같이, 배향 공정이 완료된 TFT 기판과 컬러필터 기판을 각각 세정(S101)한 다음, 상기 TFT 기판과 칼라 필터 기판 중 하나의 기판 상의 일정 영역에 액정을 적하하고(S102), 나머지 기판의 각 액정 패널 영역의 외곽부에 디스펜싱 장치를 이용하여 실 패턴을 형성한다(S103).
이 때, 상기 두 기판 중 하나의 기판에 액정도 적하하고 실 패턴도 형성하여도 된다.
그리고 상기 액정이 적하되지 않은 기판을 반전(뒤집어서 마주보게 함)시키고(S104), 상기 TFT 기판과 컬러필터 기판을 압력하여 합착하고 상기 실 패턴을 경화시킨다(S105).
이어, 단위 액정 패널별로 상기 합착된 기판을 절단 및 가공한다(S106).
그리고 상기 가공된 단위 액정 패널의 외관 및 전기적 불량 검사(S107)를 진행함으로써 액정표시소자를 제작하게 된다.
이러한 액정 적하 방식의 제조 방법에 있어서는, 칼라 필터 기판 상에 컬럼 스페이서를 형성하고, TFT 기판에 액정을 적하하여 두 기판을 합착하여 패널을 형성한다.
이 때, 상기 컬럼 스페이서는 칼라 필터 기판에 고정시켜 형성하고, TFT 기판에 접촉된다. 그리고 상기 TFT 기판의 접촉되는 부위는 게이트 라인 또는 데이터 라인의 어느 하나의 단일 배선에 대응하여, 칼라 필터 기판 상에서 일정한 높이를 주어 형성한다.
한편, 이하에서는 이와 같은 액정 적하 방식으로 형성된 액정표시소자의 컬럼 스페이서와, 합착시 상기 컬럼 스페이서로 인해 패널에 일어나는 문제점을 살펴본다.
첫째, 종래의 액정 적하 방식으로 형성된 액정 표시 장치의 경우 컬럼 스페이서가 게이트 라인 또는 데이터 라인에 대응되어 칼라 필터 기판에 형성된다. 이 경우, 단차를 나타내지 않는 단일 배선 영역(게이트 라인 또는 데이터 라인)에 동일한 높이로 형성한다.
종래의 액정 표시 장치의 경우, 동일한 높이에 해당되는 TFT 기판에 대응되어 컬럼 스페이서가 대응되어 합착 후, 컬럼 스페이서가 두 기판 사이를 지지하는 지지력이 낮아 중력 불량을 나타내는 문제점을 야기했다.
일반적으로 액정 표시 장치를 고온시에 놓아두게 되면, 액정이 고온에 따라 팽창하는 성질의 의해 불룩 튀어나오는 현상이 발생하는 데, 특히, 패널을 세워두웠을 때, 이러한 현상은 지면에 가까운 패널의 모서리측에서 더 심화된다. 이러한 현상을 중력 불량이라 한다.
도 4a는 컬럼 스페이서가 형성된 칼라 필터 기판을 나타낸 구조 단면도이며, 도 4b는 TFT 기판과 칼라 필터 기판의 합착시 모습을 나타낸 구조 단면도이다.
도 4a와 같이, 복수개의 컬럼 스페이서(20)가 각각 소정 간격 이격되어 상기 칼라 필터 기판(2)의 블랙 매트릭스층(미도시) 영역 상에 대응되어 형성된다. 이 경우, 상기 컬럼 스페이서(20) 각각은 h의 높이로 형성된다.
이와 같이, 컬럼 스페이서(20)가 형성된 칼라 필터 기판(2)을 도 4b와 같이, TFT 기판(1)과 합착하게 되면, 가압시에 압력으로 상기 컬럼 스페이서(20)는 셀 갭 h'를 나타내는 높이 h'로 수축하게 된다.
도 4a와 도 4b에서 살펴보면, 합착 후에 상기 패널(10) 내의 상기 컬럼 스페이서(20)는 셀 갭(h') 높이만큼 수축하게 되는데, 이와 같이, 실제 컬럼 스페이서 형성 높이(h)와 셀 갭(h')와의 차이에 해당되는 두께(h-h')만큼 컬럼 스페이서(20)가 고온시의 액정의 팽창력에 비해 TFT기판(1)과 칼라 필터 기판(2)을 지지력을 담보한다. 여기서, 상기 실제 컬럼 스페이서 형성 높이(h)와 셀 갭(h')와의 차이에 해당되는 두께(h-h')는 중력 마진을 의미한다.
종래의 액정 표시 장치의 경우, 이러한 동일한 단차에 대응되는 단일 배선 영역에 컬럼 스페이서가 형성되어 상기 두께(h-h')가 약 0.1~0.15㎛ 이내로 한정되어 중력 마진이 매우 낮고, 또한, 패터닝으로 형성되는 컬럼 스페이서들간의 높이차가 있어 전체 패널에서 영역별 중력 불량 불균일도 관찰되었다.
둘째, 컬럼 스페이서는 한쪽 기판에는 고정되고 다른 기판과 접촉되는 면이 구 형상이 아니므로, 컬럼 스페이서는 상기 볼 스페이서에 비해 기판에 접촉되는 면적이 넓어 기판과 마찰력이 크다. 따라서, 컬럼 스페이서가 형성된 액정표시장치의 화면을 문지를 경우, 한참 동안 얼룩이 발생하게 된다.
도 5a 및 도 5b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도이다.
도 5a와 같이, 액정 패널(10)을 소정 방향으로 손가락으로 터치한 상태에서 훑어 지나가게 되면, 도 5b와 같이, 액정 패널의 상부 기판은 손가락이 지나간 방향으로 소정 간격 쉬프트하게 된다.
이 때, 원기둥 형상의 컬럼 스페이서(20)가 상하부 기판(1, 2)에 닿아있으며, 이 접촉 면적이 커, 컬럼 스페이서(20)와 대향 기판(하부 기판, 1) 사이에 발생하는 마찰력이 크기 때문에, 컬럼 스페이서(20)들 사이의 액정(3)은 원 상태로 쉽게 되돌아오지 못하고 남아있어, 계속적으로 불투명하게 보이는 얼룩이 관찰된다. 또한, 소정 방향으로 손가락이 지나갔을 때, 도 5b와 같이, 마지막 접촉 부위에 액정(3)이 모이게 되고, 이 부위가 불룩 튀어나온 형상이 만들어진다. 이 경우, 상기 액정(3)이 모여 불룩 튀어난 부위는, 컬럼 스페이서(20)의 높이로 정의되는 타 부위의 셀 갭(h2)보다 셀 갭(h1)이 높아져 액정(3)의 배열이 불균일해져 빛이 새게 된다. 또한, 패널(10)면 상에 손가락이 지나가며 터치가 이루어진 부위에서는 액정이 흩어지기 때문에, 이 부위에 액정이 남지 않아, 블랙 상태에서 뿌옇게 나타나는 얼룩이 나타나며, 이러한 얼룩은 패널(10)면의 휘도가 떨어트리는 요인이 될 것이다.
셋째, 액정 주입 방식에 이용되는 볼 스페이서는 많은 양이 산포되고, 또한 구 형상으로 이루어져 패널의 소정 영역을 눌렀을 때 해당 부위의 볼 스페이서가 옆으로 미끄러져 눌림에 대한 내성이 있지만, 컬럼 스페이서는 화소 영역을 제외한 부분에 선택적으로 형성되므로 컬럼 스페이서가 형성되지 않는 부분을 눌렀을 경우 기판이 쉽게 휘게 되고 또한 누른 부위의 셀 갭이 유지되지 못하고 무너지는 현상인 눌림 불량이 관찰된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 TFT 기판의 단차가 다른 부분에 각각 컬럼 스페이서를 구비하여 불량을 개선한 액정 표시 장치 및 이의 제조 방법을 제공하는 데, 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정 표시 장치는 상대적으로 단차가 높은 부분과 단차가 낮은 부분을 갖는 제 1 기판과, 상기 제 1 기판의 단차가 높은 부분과 단차가 낮은 부분에 대응하여 제 1, 제 2 컬럼 스페이서가 형성된 제 2 기판 및 상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 그 특징이 있다.
상기 제 1, 제 2 컬럼 스페이서의 높이는 동일하게 형성된다.
상기 제 1 컬럼 스페이서는 상기 제 1 기판 상의 대응되는 표면을 눌러 상기 액정층의 셀 갭을 유지한다.
상기 제 1 컬럼 스페이서는 각각 제 1, 제 2 컬럼 스페이서가 대응되는 제 1 기판의 단차의 차에 해당되는 두께만큼 수축된다.
상기 제 1 컬럼 스페이서가 수축되는 두께는 2000내지 6000Å이다.
상기 제 2 컬럼 스페이서와 상기 제 1 기판은 눌림없이 맞닿아 있다.
상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이격되어 있다.
상기 제 2 컬럼 스페이서는 상기 제 1 기판에 대해 소정 간격 눌려진다.
상기 제 1 기판상에는 TFT 어레이가 형성되며, 상기 제 2 기판 상에는 칼라 필터 어레이가 형성된다.
상기 TFT 어레이는 제 1 기판 상에 화소 영역을 정의하며 서로 수직으로 교차하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인들의 교차부에 형성된 복수개의 박막 트랜지스터 및 상기 각 화소 영역 내에 서로 교번하여 형성된 복수개의 공통 전극 및 화소 전극을 포함하여 이루어지며, 상기 칼라 필터 어레이는 제 2 기판 상에 TFT 어레이의 금속 배선 및 박막 트랜지스터 형성부에 대응되어 형성된 블랙 매트릭스층 및 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 칼라 필터층과, 상기 칼라 필터층 상부에 형성된 오버코트층을 포함하여 이루어진다.
상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 소오스 전극에 대응되어 형성된다.
또는 상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 드레인 전극에 대응되어 형성된다.
또는 상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 게이트 전극 상부에 대응되어 형성된다.
상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터와 화소 전극의 콘택 영역에 대응되어 형성된다.
상기 제 1 기판의 배면(背面) 전면에 ITO막을 더 포함한다.
상기 복수개의 컬럼 스페이서는 상기 칼라 필터 어레이 상에 형성된다.
상기 복수개의 컬럼 스페이서는 상기 블랙 매트릭스층 형성 부위에 대응되어 형성된다.
상기 TFT 어레이는 제 1 기판 상에 화소 영역을 정의하며 서로 수직으로 교차하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인들의 교차부에 형성된 복수개의 박막 트랜지스터 및 상기 각 화소 영역 내에 형성된 복수개의 화소 전극을 포함하여 이루어지며, 상기 칼라 필터 어레이는 상기 제 2 기판 상에 상기 TFT 어레이의 금속 배선 및 박막 트랜지스터 형성부에 대응되어 형성된 블랙 매트릭스층 및 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 칼라 필터층과, 상기 칼라 필터층 상부에 형성된 공통 전극을 포함하여 이루어진다.
상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 소오스 전극에 대응되어 형성된다.
또는 상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 드레인 전극에 대응되어 형성된다.
또는 상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 게이트 전극 상부에 대응되어 형성된다.
상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터와 화소 전극의 콘택 영역에 대응되어 형성된다.
상기 복수개의 컬럼 스페이서는 상기 블랙 매트릭스층 형성 부위에 대응되어 형성된다.
상기 제 1, 제 2 기판의 서로 대향되는 표면에 배향막을 더 포함한다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향하는 제 1, 제 2 기판과, 화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극과, 상기 박막 트랜지스터의 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서 및 상기 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서와, 상기 제 1, 제 2 기판 사이의 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 접한다.
상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향하는 제 1, 제 2 기판과, 화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극과, 상기 박막 트랜지스터의 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서와, 상기 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서 및 상기 제 1, 제 2 기판 사이의 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 접한다.
상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된다.
또한, 동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향하는 제 1, 제 2 기판과, 화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극과, 상기 게이트 라인과 데이터 라인의 교차부에 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서와, 상기 게이트 라인과 데이터 라인의 교차부를 제외한 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 접한다.
상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된다.
동일한 목적을 달성하기 위한 본 발명의 액정 표시 장치는 서로 대향하는 제 1, 제 2 기판과, 화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터와, 상기 각 화소 영역에 형성된 복수개의 화소 전극과, 상기 게이트 라인과 데이터 라인의 교차부에 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서와, 상기 게이트 라인과 데이터 라인의 교차부를 제외한 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서 및 상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐에 또 다른 특징이 있다.
상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 접한다.
상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된다.
한편, 상술한 본 발명의 액정 표시 장치를 제조하는 방법은 TFT 어레이가 형성된 제 1 기판을 준비하는 단계와, 상기 제 1 기판과 대향되도록, 칼라 필터 어레이가 형성된 제 2 기판을 준비하는 단계와, 상기 TFT 어레이가 갖는 서로 다른 단차에 각각 대응되도록 상기 제 2 기판 상에 제 1, 제 2 컬럼 스페이서를 형성하는 단계 및 상기 제 1, 제 2 기판 사이에 액정층을 형성하고 이를 합착하는 단계를 포함하여 이루어짐에 그 특징이 있다.
상기 제 1 컬럼 스페이서는 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역에 상응하여 형성하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판의 각 화소별 상기 TFT 어레이의 최상 높이를 제외한 게이트 라인 또는 데이터 라인 영역에 상응하여 형성한다.
상기 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역은 박막 트랜지스터 형성부이다.
상기 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역은 상기 게이트 라인과 데이터 라인의 교차부이다.
상기 제 1, 제 2 컬럼 스페이서는 상기 제 2 기판 상에 동일 높이로 형성한다.
이하, 도면을 참조하여 본 발명의 액정 표시 장치 및 이의 제조 방법을 자세히 설명한다.
도 6은 액정 적하량 및 컬럼 스페이서 밀도 변화에 따른 터치 얼룩 및 중력 불량을 나타낸 그래프이다.
대면적의 액정 표시 장치 제조시 공정 시간 단축 등의 이점으로 액정 적하 방식으로 제조하고, 또한, 상하부 기판 사이의 지지체로 컬럼 스페이서를 이용하는데, 도 6과 같이, 이러한 컬럼 스페이서의 밀도는 액정의 적하량과 함께 패널에 불량 정도를 좌우하는 큰 요인이 된다.
대면적 액정 표시 장치에서 주로 발생하는 불량은 중력 불량, 터치 얼룩, 눌림 불량과 같은 것들이 있다.
먼저, 중력 불량은, 패널을 세웠을 때 지면에 가까운 쪽에 액정이 몰리고, 이 부위가, 액정이 고온으로 올라갈수록 팽창되는 성질에 의해, 지면에 가까운 패널의 모서리측이 고온 상태에서 불룩하게 팽창하는 현상을 말한다.
터치 얼룩은, 액정 패널면을 손이나 펜으로 소정 방향으로 훑어 내렸을 때, 상기 손이나 펜이 지나간 부분이 마찰력에 의해 복원되지 않고 터치된 부분에 액정이 흩어진 그 상태를 유지하는 현상을 말한다. 이 때, 복원되지 않은 부분은 액정이 모이지 않아 블랙 상태에서 빛샘 불량이 나타나게 된다. 이는 터치시에 상하부 기판간의 소정 방향으로 쉬프트 현상이 일어나는 데, 컬럼 스페이서와 닿는 기판간의 마찰력이 커 원 상태로 돌아오지 않기 때문이다.
눌림 불량은 컬럼 스페이서가 상하부 기판 사이에서 작은 밀도로 분포되어 있을 때, 상기 컬럼 스페이서가 형성되지 않은 부위를 소정의 힘을 가하여 눌렀을 때 회복되지 않고 셀 갭이 무너진 상태를 유지하는 것을 말한다.
이상에서 설명한 불량들은 서로 독립적인 요소에 의해 존재하는 것이 아니라 서로 상관관계를 갖고 발생되는 것이다. 특히, 중력 불량과 터치 얼룩은 액정 적하량에 대해 서로 트레이드 오프(trade-off) 관계이어서, 어느 불량만을 개선시키는 방향으로 액정 적하량을 맞추지는 못하고, 두 불량이 적절한 수준으로 맞춰지는 선상에서 액정 적하량을 결정해야 할 것이다.
이와 같이, 적정량으로 액정 적하량이 결정되었을 때, 패널의 불량을 좌우하는 것은 컬럼 스페이서의 밀도일 것이다.
즉, 컬럼 스페이서의 밀도가 상대적으로 낮을 때, 중력 불량이나 터치 얼룩 모두 개선될 수는 있지만, 낮은 밀도로 분포되었기 때문에 컬럼 스페이서가 형성되지 않은 부위의 패널이 눌러졌을 때, 외압에 대한 내성이 약해 무너진 셀 갭을 회복하지 못하는 눌림 불량이 발생하기 쉽다. 따라서, 적정 수준의 컬럼 스페이서를 상하부 기판 사이에 분포시키는 것이 눌림 불량을 개선하는 데 관건일 것이다.
본 발명의 액정 표시 장치 및 이의 제조 방법은 단차가 있는 TFT 기판의 서로 다른 단차를 갖는 부위별로 상응시켜 칼라 필터 기판 상에 컬럼 스페이서를 형성하는 데 특징이 있는 것으로, 셀 갭을 유지하는 외에 화소 내에 별도의 컬럼 스페이서를 더 형성하여 외압의 의해 셀 갭이 무너지는 눌림 불량(도장 불량)을 방지하게 하는 것이다.
또한, 상기 셀 갭 외에 형성된 별도의 컬럼 스페이서는 소정 범위 이내에서 대향 기판과 닿거나 이격 또는 눌리도록 형성함으로써, 상기 별도의 컬럼 스페이서와 대향 기판간의 접촉력을 최소화함으로써 터치 얼룩을 개선한다.
또한, 액정이 고온에 의해 팽창하는 특성에 의해 발생하는 중력 불량의 경우, 컬럼 스페이서의 형성시의 두께와 합착시의 두께의 차이만큼에 해당되는 두께에 대해 중력 마진이 있음을 감안하여, 일부 컬럼 스페이서를 합착시 단차가 높은 부분에 대응하여 소정 두께 이상 더 눌려지도록 형성하여, 상기 소정 두께만큼의 중력 마진을 갖도록 형성한다. 또한, 이와 같이, 일부 컬럼 스페이서가 대향 기판을 소정 두께 이상 더 눌려지는만큼 화소별 충분히 중력 마진을 가지게 되어, 패터닝으로 형성되는 컬럼 스페이서의 높이차로 발생하는 패널의 영역별 중력 불량 불균일을 개선할 수 있다.
도 7a 내지 도 7c는 본 발명의 액정 표시 장치를 개략적으로 나타낸 구조 단면도이다.
도 7a와 같이, 본 발명의 액정 표시 장치는 단차가 서로 다른 영역을 구비한 제 1 기판(100)과, 이에 대향되는 제 2 기판(200)과, 상기 제 1 기판(100)의 단차가 높은 부분(80)에 형성되는 제 1 컬럼 스페이서(301)와, 상기 제 1 기판(100)의 단차가 낮은 부분(85)에 형성되는 제 2 컬럼 스페이서(302)를 포함하여 이루어진다.
여기서, 상기 제 1, 제 2 컬럼 스페이서(301, 302)는 블랙 매트릭스층(201) 영역 상부에 형성되며, 그 높이는 동일하게 한다.
상기 제 1 기판(100)은 TFT 어레이가 형성되는 하부 기판으로, 게이트 라인과 데이터 라인의 교차부나, 혹은 박막 트랜지스터(TFT) 형성부가 단차가 높은 부분(80)에 해당될 것이며, 상대적으로 게이트 라인이나 데이터 라인의 단일 배선 영역이 단차가 낮은 부분(85)으로 정의될 것이다.
본 발명의 액정 표시 장치는 각각 제 1, 제 2 컬럼 스페이서(301, 302)의 위치를 상기 제 1 기판(100, TFT 기판)설계에 따라 변경 가능할 것이다. 이 때, 상기 제 1 컬럼 스페이서(301)는 상대적으로 게이트 라인과 데이터 라인의 교차부 혹은 박막 트랜지스터 형성부와 같이, 단차가 높은 부분(80)에 형성함으로써, 단일한 게이트 라인이나 데이터 라인과 같이, 단차가 낮은 부분(85)에 대응되어 형성되는 제 2 컬럼 스페이서(302)에 비해, 그 하부에 일층의 금속 라인 및/또는 반도체층 등이 더 들어가게 되므로, 제 1 기판(100)을 누르며 수축되는 두께 정도가 클 것이다. 이 때, 수축된 두께는 바로 중력 마진으로 작용한다.
실험결과 대략적으로 그 제 1 컬럼 스페이서(301)가 대응되는 제 1 기판(100)의 단차의 차이가 2000~6000Å의 범위에 있을 때, 종래에 비해 중력 불량 개선 효과가 있음을 알 수 있었다.
이 때, 상기 제 2 컬럼 스페이서(302)는 도 7a에 도시된 바와 같이, 제 1 기판(100)과 단지 접하는 수준으로 형성하거나, 도 7b와 같이, 소정 범위 이내로 이격시켜 형성하거나, 도 7c와 같이, 소정 범위 이내로 눌려지도록 형성한다.
여기서, 상기 제 2 컬럼 스페이서(302)가 제 1 기판(100)을 누르고 이격된 정도는 약 ±2000Å 이내로 한정한다. 이는 상기 제 2 컬럼 스페이서(302)가 2000Å이상 상기 제 1 기판(100)을 더 눌렀을 때는 터치 얼룩을 초래하고, 상기 제 2 컬럼 스페이서(302)가 2000Å이상 제 1 기판(100)과 이격되었을 때는 외압이 가해질 때 셀 갭이 무너져 눌림 불량을 초래하기 때문이다.
이 경우, 상기 제 1, 제 2 컬럼 스페이서(301, 302)의 배치 정도는 요구되는 중력 불량 보상량에 따라 상대적으로 단차의 차이가 작거나 큰 부위로 변경할 수 있을 것이다.
즉, 패널이 놓여지는 환경이 안정하다면 도 7b와 같이, 제 1 컬럼 스페이서(301)만 약 2000 내지 4000Å의 두께로 제 1 기판(100)을 누르도록 형성하고, 제 2 컬럼 스페이서(302)는 이격시켜 형성하여도 충분히 중력 불량에 대한 내성을 가질 것이다. 이 경우 제 2 컬럼 스페이서(302)의 이격 정도는 2000Å 이내로 하여 외압의 대한 내성을 충분히 갖도록 한다.
반면, 패널이 놓여지는 환경이 고저온이 심하게 변하는 등 열악하다면, 도 7c와 같이, 제 1 컬럼 스페이서(301)를 4000내지 6000Å의 범위로 중력 마진을 갖도록 형성하여, 액정의 팽창력에 대해 충분한 중력 마진을 갖도록 형성하여야 할 것이다. 이 경우, 제 2 컬럼 스페이서(302)의 제 1 기판(100)을 누르는 정도는 2000Å 이내로 하여 상기 제 2 컬럼 스페이서(302)와 제 1 기판(100) 사이의 마찰력의 증가를 방지하여야 할 것이다. 이는 터치 얼룩이 발생하지 않기 위함이다.
상기 제 1, 제 2 컬럼 스페이서(301, 302)는 상기 제 2 기판(200)에 형성하며, 개구율의 저하를 막기 위해 제 1 기판(100)에 대하여는 게이트 라인이나 데이터 라인의 배선 영역 혹은 박막 트랜지스터 형성부에 대응시키며, 제 2 기판(200)에 대해서는 블랙 매트릭스층(201)에 대응시켜 형성한다.
상기 제 1, 제 2 컬럼 스페이서(301, 302)는 상기 제 2 기판(200) 상에 동일 높이로 형성되었다 하더라도, 합착시 제 1 컬럼 스페이서(301)가 상대적으로 단차가 높은 영역(80)에 대응되게 되므로, 제 1 컬럼 스페이서(301)는 제 1 컬럼 스페이서(301)와 제 2 컬럼 스페이서(302)가 대응되는 부위간의 단차의 차이만큼 수축되어, 합착 후에는 상대적으로 더 작은 높이로 형성된 것으로 보여질 것이다.
이상에서 각각 제 2 컬럼 스페이서(302)가 단지 접하거나, 소정 간격 이격되거나 소정 간격 눌려진 경우에 대해 모두 설명하였는데, 모두에 대해 본 발명의 액정 표시 장치는 중력 마진의 개선 효과를 갖는다.
상기 제 2 컬럼 스페이서(302)가 대응되는 정도는 제 1 기판(100)에 발생하는 단차가 낮은 부분(85)의 단차의 의해서도 결정될 것이지만, 그 외로 컬럼 스페이서 형성을 위한 패터닝시 각 컬럼 스페이서들간의 높이 차에 의해서도 발생할 것이다. 본 발명은 이러한 패터닝시 높이 차가 발생한 각 경우를 대응한 것으로, 상기 컬럼 스페이서의 패터닝시 높이 차로 발생하는 패널 내 중력 불량 불균일을 보상한다.
이하에서는 상술한 본 발명을 구체적인 실시예에 따라 설명한다.
한편, 단차를 갖는 TFT 기판은 사용되는 마스크 수에 따라 그 구성 및 제조 공정이 달라지므로, 이하에서는 5 마스크, 4 마스크 공정의 순으로 차례로 설명한다.
-제 1 실시예-
도 8은 본 발명의 액정 표시 장치를 IPS 모드로 구현시 이를 나타낸 평면도이며, 도 9는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 8 및 도 9와 같이, 본 발명의 제 1 실시예에 따른 액정 표시 장치는 일정 공간을 갖고 합착된 제 1 기판(100) 및 제 2 기판(200)과, 상기 제 1 기판(100)과 제 2 기판(200) 사이에 주입된 액정층(250)으로 구성되어 있다.
상기 제 1 기판(100) 상에는 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)들과 데이터 라인(102)들이 교차하는 각 화소 영역에 형성된 서로 교번하여 형성된 화소 전극(103)들 및 공통 전극(108)들과, 상기 각 게이트 라인(101)과 데이터 라인(102)이 교차하는 부분에 형성된 박막 트랜지스터를 포함하여 이루어진다. 그리고, 상기 게이트 라인(101)과 평행하도록 화소 내에 배치된 공통 라인(118)과, 상기 화소 전극(103)에서 연장 형성되어 공통 라인(118) 상부에 오버랩된 캐패시터 전극(113)이 더 구비된다.
구체적으로, 상기 공통 라인(118) 및 공통전극(108)은 일체형으로 형성되며, 상기 게이트 라인(101)과 동시에 형성되는데, 구리(Cu), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti) 등의 저저항 금속으로 형성한다.
그리고, 상기 화소전극(103)은 상기 공통전극(108)과 교번하도록 형성하는데, 상기 데이터 라인(102)과 동시에 형성할 수도 있고 서로 다른층에 형성할 수도 있다(도면에는 서로 다른 층에 형성됨을 도시).
이 때, 상기 공통 전극(108) 및 화소전극(103)은 일직선 형태로 교차 형성되어도 무방하고 또는 도면과 같이, 지그재그(zigzag) 형태로 형성되어도 무방하다.
상기 공통전극(108)과 화소 전극(103) 사이에는 두 패턴을 분리하기 위해 절연막이 더 구비되는데, 게이트 절연막 또는 보호막과 동일 성분의 실리콘 질화물 또는 실리콘 산화물로 이루어진 절연막이다.
상기 박막 트랜지스터는 게이트 전극(101a), 소정의 폭으로 상기 게이트 전극(101a)의 상부를 덮는 반도체층(104)과, 상기 게이트 전극(101a)의 양측에 대응되어 형성된 소오스/드레인 전극(102a, 102b)으로 이루어진다.
제 1 기판(100)의 제조를 도 7에 도시된 바와 같이, 5 마스크 공정법에 따라 살펴보면 다음과 같이 이루어진다.
먼저, 상기 제 1 기판(100) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 제 1 마스크(미도시)를 통해 패터닝하여 복수개의 게이트 라인(101) 및 상기 게이트 라인(101)들에서 돌출되는 형상으로 게이트 전극(101a)을 형성한다. 이와 동일 공정에서 상기 게이트 라인(101)과 평행하게 공통 라인(118)을 형성하고, 상기 공통 라인(118)에서 지그재그 패턴으로 돌출되는 공통 전극(108)을 형성한다.
이어, 상기 게이트 라인(101)들을 포함한 제 1 기판(100) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(105)을 형성한다.
이어, 상기 게이트 절연막(105) 상에 상기 게이트 전극(101a)을 덮는 형상으로 반도체층(104)을 형성한다. 여기서 상기 반도체층(104)은 상기 게이트 절연막(105) 상에 비정질 실리콘(amorphous silicon)층(104a), 인(P)이 고농도로 도핑된 n+층(104b)을 연속 증착한 다음 제 2 마스크(미도시)를 통해 상기 n+층(104b), 비정질 실리콘층(104a)을 동시에 패터닝하여 형성한다.
이어, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 제 3 마스크(미도시)를 이용하여 패터닝하여 데이터 라인(102) 및 상기 게이트 전극(101a) 양측에 소오스 전극(102a), 드레인 전극(102b)을 형성한다. 여기서, 상기 소오스 전극(102a)은 상기 데이터 라인(102)에서 돌출되어 형성된 것이다. 이러한 금속 패터닝 공정에서, 상기 소오스 전극(102a), 드레인 전극(102b) 하부에 n+층(104b)까지 오버 에칭(over etching)이 이뤄지게 하여, 상기 n+층(104b)이 상기 게이트 전극(101a) 상부에서 제거되도록 한다. 따라서, 상기 비정질 실리콘층이 상기 게이트 전극(101a) 상부에서 노출되는 데, 그 노출 부위가 박막 트랜지스터(TFT)의 채널 영역으로 정의되는 영역이다. 여기서, 상기 비정질 실리콘층과, n+층으로 이루어진 것이 반도체층(104)이다.
이어, 상기 반도체층(104)을 포함하여 소스 전극(102a)과 드레인 전극(102b) 등이 형성된 게이트 절연막(105) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 106)을 전면 증착한다. 이러한 보호막(106)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
이어, 제 4 마스크(미도시)를 통해 상기 드레인 전극(102b) 상의 보호막(106) 일부를 선택적으로 식각하여 드레인 전극(102b)의 일부를 노출시키는 콘택홀을 형성한다.
이어, 상기 보호막(106) 상에 상기 콘택홀을 충분히 매립하도록 투명 전극물질을 스퍼터링하여 증착한 다음, 제 5 마스크(미도시)를 통해 패터닝하여 상기 화소 영역 내에 상기 공통 전극(108)과 서로 교번하는 지그재그 패턴의 화소 전극(103) 및 상기 화소 전극(103)과 연결되며 상기 공통 라인(118) 상부에 캐패시터 전극(113)을 형성한다.
이와 같이, 제 1 기판(100)이 형성될 경우, 박막 트랜지스터가 형성된 부위와 게이트 라인(101)과 데이터 라인(102)이 오버랩된 부분이 게이트 라인(101) 또는 데이터 라인(102)이 형성된 부분보다 상대적으로 단차가 높게 형성된다.
상기 제 1 기판(100)과 대향되는 상기 제 2 기판(200) 상에는 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(201)을 형성하고, 상기 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(202)을 형성하고, 상기 블랙 매트릭스층(201)과 칼라 필터층(202) 상부 전면에 오버코트층(203)을 형성한다.
이어, 상기 공통 전극(203) 상부의 소정 부위, 즉, 제 1 기판(100) 상의 서로 다른 단차에 상응하는 부위에 동일한 높이의 복수개의 컬럼 스페이서(301, 302)를 형성한다.
본 발명의 제 1 실시예에서는, 제 1 컬럼 스페이서(301)를 상기 제 1 기판(100)의 박막 트랜지스터가 형성된 부분에 상응하는 위치에 형성하고, 제 2 컬럼 스페이서(302)는 제 1 기판(100)의 데이터 라인(102)이 형성된 부분에 상응하는 위치에 형성한다.
이 때, 상기 제 1, 제 2 컬럼 스페이서(301, 302)는, 동일한 높이로 형성한다.
단차가 높은 제 1 기판(100)에 대응되어 형성된 상기 제 1 컬럼 스페이서(301)는 액정층(250)의 셀 갭을 유지하는 합착시의 공정 후, 합착시의 가압으로 제 1 기판(100)에 대해 약 2000 내지 6000Å의 두께로 눌려진다. 이러한 제 1 컬럼 스페이서(301)는 스페이서 고유의 셀 갭 유지 기능을 담당하며, 또한, 상기 제 1 기판(100)에 눌린 두께만큼의 중력 마진을 담보한다.
그리고, 동일 높이로 형성되는 제 2 컬럼 스페이서(302)는 합착 후, 상대적으로 단차가 낮은 부분의 제 1 기판(100)에 대응되므로, 제 1 컬럼 스페이서(301)에 비해 제 1 기판(100)에 대한 눌린 정도가 약하다. 도면에는 제 1 기판(100)과 단지 접하도록 도시되었으나, 경우에 따라 2000Å이내의 범위에서 제 1 기판(100)과 이격되거나 제 1 기판(100)에 눌려져 형성될 수 있다.
상기 제 2 컬럼 스페이서(302)는 셀 갭 유지 기능 외에 외부에서 패널면을 누르는 외압에 대해 내성을 갖는 용도로 형성된 것으로, 상기 제 2 컬럼 스페이서(302)가 대응되는 제 1 기판(100) 상의 부위는, 상기 제 1 컬럼 스페이서(301)에 대응되는 부분과 일정한 단차 이상을 확보하여 상기 1 기판(100)을 2000Å이상의 두께로 들어가지 않도록 형성한다. 이는 셀 갭 유지 기능 외에 별도로 형성된 제 2 컬럼 스페이서(302)가 2000Å 이상의 두께로 제 1 기판(100)에 눌려질 경우, 상기 제 2 컬럼 스페이서(302)와 제 1 기판(100)간의 마찰력이 커져 터치 얼룩을 일으킬 수 있기 때문이다.
여기서, 상기 제 1, 제 2 컬럼 스페이서(301, 302)가 대응되는 제 1 기판(100)의 단차의 차이에 따라 상대적으로 제 1 컬럼 스페이서(301)가 제 2 컬럼 스페이서(302)에 비해 들어간 눌림 두께가 결정될 것이다.
한편, 제 1, 제 2기판(100, 200)의 어레이를 각각 형성하여, 이를 합착한 후에, 상기 제 1 컬럼 스페이서(301)는 스페이서 고유의 기능인 셀 갭을 유지하며, 또한, 합착시의 가압으로 인해 상기 드레인 전극(102b) 부위와 상기 데이터 라인(102) 단일 형성 부위의 단차 차이에 해당하는 만큼의 높이가 줄어들고, 그 높이만큼 제 1, 제 2 기판(100, 200)을 지지하게 되어, 중력 마진을 갖게 된다. 또한, 상기 제 2 컬럼 스페이서(302)는 컬럼 스페이서의 밀도를 높여, 눌림 불량에 제 2 기판(200)의 구조물이 변성되지 않도록 하는 눌림에 대한 내성을 향상시킨다.
상기 제 1, 제 2 컬럼 스페이서(301, 302)는 유기 절연막, 감광성 유기 수지를 형성한 후, 이를 선택적으로 제거하여 형성할 수 있다. 이러한 제 1, 제 2 컬럼 스페이서(301, 302)는 제 1 기판(100)에 대응되는 게이트 라인 또는 데이터 라인 등의 금속 물질에 비해 경도가 낮은 유기성 물질로 이루어져 제 1, 제 2 기판(100, 200)을 합착한 후에는 단차가 높은 부분에 대응된 제 1 컬럼 스페이서(301)는 먼저 제 1 기판(100)과 닿게 되며, 이 부위가 탄성체처럼 눌려 높이 변화를 일으키게 된다.
여기서, 합착시의 가압력은 상기 제 2 컬럼 스페이서(302)가 제 1 기판(100)에 약 ±2000Å 이내로 접할 정도이다.
이 때, 상기 제 1 컬럼 스페이서(301)가 합착 후 상대적으로 수축한 두께는 중력 마진으로 작용하게 된다. 도면에 따르면, 상기 제 1 컬럼 스페이서(301)는, 상기 단일 데이터 라인(102) 상에 대응되어 형성된 제 2 컬럼 스페이서(302)에 비해 상대적으로 반도체층(104=104a+104b)과, 게이트 절연막(105)이 더 형성된 부위에 대응되어 형성되므로, 제 1 컬럼 스페이서(301)가 눌린 정도는 반도체층(104=104a+104b)과, 게이트 절연막(105)에 두께에 해당할 것이다(도면에서 제 2 컬럼 스페이서(302)는 제 1 기판(100)의 구조물과 눌림없이 접할 정도로 도시).
이와 같이, 각각 TFT 어레이가 형성된 제 1 기판(100)과, 제 1, 제 2 컬럼 스페이서(301, 302)를 포함한 칼라 필터 어레이가 형성된 제 2 기판(200) 표면에는 각각 제 1, 제 2 배향막(107, 204)을 형성한 후, 러빙(rubbing)을 실시한다. 여기서, 러빙은 천을 균일한 압력과 속도로 제 1, 제 2 배향막(107, 204) 표면과 마찰시킴으로써, 제 1, 제 2 배향막(107, 204) 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
이 때, 상기 제 2 컬럼 스페이서(302)의 상부에 형성된 제 2 배향막(204) 부위는 합착 후에 대향되는 제 1 배향막(107)과 닿는 부위이며, 접촉시 상대적으로 제 2 컬럼 스페이서(302)에 비해 배향막 성분이 무른 특성으로 눌려지게 된다.
상기 제 1, 제 2 컬럼 스페이서(301, 302)의 수는 눌림 불량이 발생하지 않도록 적정 수준으로 한다. 이 때, 과도한 수의 컬럼 스페이서가 패널 내에 분포하게 되면, 고온 상태에 있을 때 지면에 가까운 패널의 모서리 부분이 불룩 부풀어오르는 중력 불량이 발생하거나 패널 면을 손으로 훑어 내렸을 때, 컬럼 스페이서와 대응되는 제 1 기판(100)이 만나는 면적이 크게 되어 마찰력 상승으로 그 훑어 내린 부분에 액정이 다시 회복되지 못하고 블랙 상태(black state)에서 빛샘을 일으키는 터치 얼룩을 일으킨다. 따라서, 컬럼 스페이서의 수를 적절한 수로 효과적으로 분포시키는 점이 중요한 문제라 할 수 있다.
상기 제 2 컬럼 스페이서(302)는 제 1 컬럼 스페이서(301)와 더불어 하나의 화소 내에 형성됨으로써, 패널 내에 분포되는 전체 컬럼 스페이서의 밀도를 높일 수 있어, 눌림 불량을 예방할 수 있으며, 또한, 합착 후 대향되는 제 1 기판(100)을 누르지 않고, 단지 인접한 정도로 맞닿아 있거나 2000Å 범위 이내로 제 1 기판(100)에 이격 또는 눌려지도록 형성되어, 제 2 컬럼 스페이서(302)와 제 1 기판(100) 사이의 마찰력을 줄임으로써, 터치 얼룩을 완화시킬 수 있다.
또한, 제 1, 제 2 컬럼 스페이서(301, 302)의 단일 화소 내 공존으로 컬럼 스페이서의 밀도를 적정 수준으로 유지시키고, 또한, 제 1 컬럼 스페이서(301)를 상대적으로 단차가 높은 부분에 대응시켜 합착 후, 제 1 기판(100)에 대해 눌려진 두께만큼 높이 변화를 일으켜 그만큼 제 1, 제 2 기판(100, 200) 사이의 지지력을 높여 중력 불량을 개선시킬 수 있게 된다.
본 발명은 이와 같이 제 1 기판(100)의 표면이 갖는 단차를 이용, 상기 단차를 갖는 부위에 대응시켜 제 1, 제 2 컬럼 스페이서(301, 302)를 형성하는 것으로서, 제 1 컬럼 스페이서(301)는 셀 갭을 유지하고 및 중력 불량을 개선하는 용도로, 제 2 컬럼 스페이서(302)는 눌림 불량, 터치 얼룩 등의 불량을 개선하는 용도로 이용한 것이다.
여기서, 상대적으로 단차가 높은 부분에 대응되어 형성되는 제 1 컬럼 스페이서(301)는 셀 갭 유지 기능으로, 상대적으로 단차가 낮은 부분에 대응되어 형성되는 제 2 컬럼 스페이서(302)와 함께 구성된 액정 표시 장치는, 제 1 컬럼 스페이서(301)만 단독으로 분포한 형태의 액정 표시 장치에 비해, 상기 제 2 컬럼 스페이서(302)가 상기 제 1 기판(100)과 닿거나 소정 범위 이내로 이격 또는 눌려지도록 형성되어 터치시에도 두 기판 사이에 마찰력 발생을 완화시켜 원 상태로 복원하는데 무리가 없게 될 것이다.
상술한, 제 1 기판(100)의 단차의 최고 지점은 TFT 어레이 설계에 따라 변경될 수 있으며, 여기서는 박막 트랜지스터의 드레인 전극(102b) 부위로 도시하여 설명하였다. 그 밖에 드레인 전극(102b)과 화소 전극의 콘택 영역, 또는 박막 트랜지스터의 소오스 전극(102a) 등의 부위도 설계에 따라 최고 지점으로 이용할 수 있을 것이다.
그리고, 상기 제 2 기판(200)의 배면(背面)에는 패널에서 발생하는 정전기를 방지하기 위해 전면에 ITO막을 더 포함할 수 있다.
-제 2 실시예-
도 10은 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 10과 같이, 본 발명의 제 2 실시예에 따른 액정 표시 장치는 제 1 컬럼 스페이서(301)가 상기 제 1 기판(100)의 박막 트랜지스터가 형성된 부분에 상응하는 위치에 형성된다. 그리고, 제 2 컬럼 스페이서(302)는 상기 제 1 기판(100)에 형성된 게이트 라인(101)의 상응하는 부위에 형성되는 것으로, 나머지 구조는 제 1 실시예의 구조와 일치하며, 또한, 이러한 제 1, 제 2 컬럼 스페이서(303, 304)의 기능은 동일할 것이다.
-제 3 실시예-
도 11은 본 발명의 제 3 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
도 11과 같이, 본 발명의 제 3 실시예에 따른 액정 표시 장치는 제 1 기판(100)의 단차가 높은 부위를 게이트 라인(101)과 데이터 라인(102)의 교차부로 보고, 제 1 컬럼 스페이서(305)를 게이트 라인(101)과 데이터 라인(102)의 교차 영역에 형성하고, 상기 제 2 컬럼 스페이서(306)를 상대적으로 단차가 낮은 데이터 라인(102) 상에 형성한 것이다. 제 1, 제 2 실시예와 마찬가지로, 상기 제 1, 제 2 컬럼 스페이서(305, 306)는 제 1 기판(100)의 서로 다른 단차를 갖는 부위에 각각 대응되어 형성되어 눌림 불량, 터치 얼룩, 중력 불량을 최소화하는 기능을 할 것이다.
도시되지 않았지만, 다른 실시예로 상기 제 1 컬럼 스페이서(305)는 제 3 실시예와 동일하게 게이트 라인(101)과 데이터 라인(102)의 교차부에 대응되어 형성하고, 상기 제 2 컬럼 스페이서(306)만 게이트 라인(101)에 대응되도록 약간의 구조 변경을 하더라도, 상기 게이트 라인(101)과 데이터 라인(102)의 높이가 동일하다는 가정하에, 상술한 제 3 실시예와 동일한 효과를 얻을 것이다.
-제 4 실시예-
도 12는 본 발명의 제 4 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도이다.
도 12와 같이, 4마스크 제조법으로 도시된 제 4 실시예에 따른 본 발명의 액정 표시 장치의 제조 방법을 살펴보면 다음과 같다.
도 12와 같이, 먼저, 상기 제 1 기판(100) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 제 1 마스크(미도시)를 통해 패터닝하여 복수개의 게이트 라인(101) 및 상기 게이트 라인(101)들에서 돌출되는 형상으로 게이트 전극(101a)을 형성한다. 이와 동일 공정에서 상기 게이트 라인(101)과 평행하게 공통 라인(118)을 형성하고, 상기 공통 라인(118)에서 지그재그 패턴으로 돌출되는 공통 전극(108)을 형성한다.
이어, 상기 게이트 라인(101)들을 포함한 제 1 기판(100) 전면에 게이트 절연막(105), 비정질 실리콘층(104a), n+층(104b), 소오스/드레인 전극층(102와 동일층)을 차례로 증착하여 형성한다.
이어, 제 2 마스크(미도시)를 이용하여 1차로 상기 소오스/드레인 전극층, n+층(104b), 비정질 실리콘층(104a)을 선택적으로 제거하여 데이터 라인(102)과, 상기 데이터 라인(102)에서 드레인 전극 형성부까지 돌출된 패턴을 형성한다. 이 때, 상기 패터닝된 소오스/드레인 전극층 하부에는 n+층(104b), 비정질 실리콘층(104a)이 동일 폭으로 형성되어 있다.
이어, 상기 제 2 마스크를 2차로 이용하여 반도체층의 채널 상부에 대응되는 부위의 소오스/드레인 금속층 및 n+층(104)을 동일 폭으로 제거하여 서로 이격된 소오스/드레인 전극(102a, 102b) 및 채널이 정의된 반도체층(104a, 104b)을 형성한다.
상기 제 2 마스크는 회절 마스크로, 투과부에 대해서는 상기 감광막이 전부 제거되어 있으며, 상기 반투과부에 대해서는 상기 감광막이 소정 두께 제거되어 있다. 이 때, 상기 차단부는 상기 감광막의 초기 코팅 두께를 그대로 유지한다. 여기서, 상기 차단부는 소오스/드레인 전극(105a, 105b) 부위와 데이터 라인 형성 부위에 대응하여 정의되며, 상기 반투과부는 상기 소오스 전극(105a)과 드레인 전극(105b) 사이의 채널(channel) 부위에 대응하여 정의된다.
이어, 상기 반도체층(104)을 포함하여 소스 전극(102a)과 드레인 전극(102b) 등이 형성된 게이트 절연막(105) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 106)을 전면 증착한다. 이러한 보호막(106)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
이어, 제 3 마스크(미도시)를 통해 상기 드레인 전극(102b) 상의 보호막(106) 일부를 선택적으로 식각하여 드레인 전극(102b)의 일부를 노출시키는 콘택홀을 형성한다.
이어, 상기 보호막(106) 상에 상기 콘택홀을 충분히 매립하도록 투명 전극물질을 스퍼터링하여 증착한 다음, 제 4 마스크(미도시)를 통해 패터닝하여 화소 영역에 상기 공통 전극(108)과 교번하는 화소 전극(103)을 형성한다.
상기 제 1 기판(100)과 대향되는 상기 제 2 기판(200) 상에는 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(201)을 형성하고, 상기 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(202)을 형성하고, 상기 블랙 매트릭스층(201)과 칼라 필터층(202) 상부 전면에 오버코트층(203)을 형성한다.
이어, 상기 오버코트층(203) 상부의 소정 부위, 즉, 제 1 기판(100) 상의 서로 다른 단차에 상응하는 부위에 동일한 높이의 복수개의 컬럼 스페이서(307, 308)를 형성한다.
이 경우, 상기 컬럼 스페이서들(307, 308)은 상기 제 1 기판(100)의 최상의 단차를 갖는 박막 트랜지스터와 화소 전극의 접촉 영역에 대응되어 형성된 제 1 컬럼 스페이서(307), 이와 단차를 갖는 게이트 라인 배선 영역에 형성된 제 2 컬럼 스페이서(308)를 포함한다.
여기서, 상기 제 1 컬럼 스페이서(307)는 스페이서 고유의 기능인 셀 갭을 유지하는 기능을 하며, 상기 제 2 컬럼 스페이서(308)는 컬럼 스페이서의 밀도를 높여 눌림 불량에 대한 보상 기능을 한다.
이 때, 상기 제 1, 제 2 컬럼 스페이서(307, 308)는 박막 트랜지스터의 드레인 전극(102b)과 화소 전극(103)이 접촉하는 부위에 상응하는 제 1 컬럼 스페이서(307)가 상기 제 1, 제 2 기판(100, 200)을 지지할 정도의 높이로 동일하게 형성한다. 이와 같은 높이로 제 1, 제 2 컬럼 스페이서(307, 308)가 형성되면 합착 후 상기 제 1 컬럼 스페이서(307)는 제 1 기판(100)을 누르며 제 1, 제 2 컬럼 스페이서(307, 308)가 대응되는 제 1 기판(100)의 단차에 차에 해당되는 두께만큼 높이가 수축하게 되고, 상기 제 2 컬럼 스페이서(308)는 상기 제 1 기판(100)과 만나게 된다.
도시된 도면에서 제 1, 제 2 컬럼 스페이서(307, 308)를 특히, 각각 박막 트랜지스터 형성 부위와 게이트 라인 영역에 대응하여 형성한 이유는, 개구율의 손상을 주지 않는 블랙 매트릭스층(201)이 이를 가리기 때문이다.
이와 같이, 상기 제 1, 제 2 컬럼 스페이서(307, 308)는 상술한 컬럼 스페이서 제조 공정으로 형성하고, 또한, 제 1, 제 2 컬럼 스페이서(307, 308)는 제 2 기판(200)의 블랙 매트릭스층(201) 부위 내에 형성함으로써, 컬럼 스페이서의 형성에 의해 개구율이 떨어지지 않도록 한다.
이와 같이, 각각 TFT 어레이가 형성된 제 1 기판(100)과, 칼라 필터 어레이가 형성된 제 2 기판(200) 표면에 각각 제 1, 제 2 배향막(107, 204)을 형성한 후, 러빙(rubbing)을 실시한다. 여기서, 러빙은 천을 균일한 압력과 속도로 제 1, 제 2 배향막(107, 204) 표면과 마찰시킴으로써, 제 1, 제 2 배향막(107, 204) 표면의 고분자 사슬이 일정한 방향으로 정렬되도록 하여 액정의 초기 배향 방향을 결정하는 공정을 말한다.
-제 5 실시예-
도 13은 본 발명의 제 5 실시예에 따른 액정 표시 장치를 나타내는 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
도 13과 같이, 본 발명의 제 5 실시예에 따른 액정 표시 장치는 제 1 컬럼 스페이서(309)가 게이트 라인(101)과 데이터 라인(102)의 교차 영역에, 제 2 컬럼 스페이서(310)가 게이트 라인(308) 상부에 대응되어 형성되는 점을 제외하고는 상기 제 4 실시예와 동일한 방법으로 형성되며 동일한 효과를 갖는다.
이 경우, 제 5 실시예에 따른 액정 표시 장치는 4 마스크로 제조되기 때문에 데이터 라인(102)의 패터닝과 n+층(102b) 및 비정질 실리콘층(104a)의 패터닝이 동일한 마스크를 이용하여 이루어지기 때문에, 상기 채널에 대응되는 부위를 제외하고는 데이터 라인(102) 금속이 남는 부위는 상기 반도체층(104a, 104b)이 함께 적층되어 형성되어 있다.
따라서, 게이트 라인(101)과 데이터 라인(102)의 교차부는, 단일 게이트 라인(101)이 형성되는 부위에 비해 비정질 실리콘층(104a), n+층, 데이터 라인(102)이 더 형성되어 있어, 상대적으로 게이트 라인(101) 부위에 비해 상술한 비정질 실리콘층(104a), n+층, 데이터 라인(102)을 적층한 두께만큼 더 높은 단차를 구비하고, 있다.
따라서, 제 1 컬럼 스페이서(309)를 상기 게이트 라인(101)과 데이터 라인(102)의 교차부에 대응시켜 형성하고, 제 2 컬럼 스페이서(310)를 단일 게이트 라인(101) 부위에 형성하면, 제 1 컬럼 스페이서(309)는 제 2 컬럼 스페이서(310)에 비해 비정질 실리콘층(104a), n+층, 데이터 라인(102)을 적층한 두께만큼의 눌림을 갖는다.
-제 6 실시예-
도 14는 본 발명의 액정 표시 장치를 TN 모드로 구현시 이를 나타낸 평면도이며, 도 15는 본 발명의 제 6 실시예에 따른 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도이다.
도 14 및 도 5와 같이, 본 발명의 액정 표시 장치를 제 6 실시예에 따른 액정 표시 장치는 일정 공간을 갖고 합착된 제 1 기판(100) 및 제 2 기판(200)과 , 상기 제 1 기판(100)과 제 2 기판(200) 사이에 주입된 액정층(250)으로 구성되어 있다.
상기 제 1 기판(100) 상에는 수직으로 교차하여 화소 영역을 정의하는 복수개의 게이트 라인(101) 및 데이터 라인(102)과, 상기 게이트 라인(101)들과 데이터 라인(102)들이 교차하는 각 화소 영역에 형성된 화소 전극(103)들과, 상기 각 게이트 라인(101)과 데이터 라인(102)이 교차하는 부분에 형성된 박막 트랜지스터를 포함하여 이루어진다.
상기 박막 트랜지스터는 게이트 전극(101a), 소정의 폭으로 상기 게이트 전극(101a)의 상부를 덮는 반도체층(104)과, 상기 게이트 전극(101a)의 양측에 대응되어 형성된 소오스/드레인 전극(102a, 102b)으로 이루어진다.
이러한 TN 모드의 액정 표시 장치가 상술한 IPS 모드의 액정 표시와 다른 점은 제 1 기판(100) 내의 화소 영역 내에 화소 전극이 하나의 패턴으로 형성된 점과, 상기 제 2 기판(100) 상에 오버코트층(도 9의 203참조) 대신 공통 전극(205)이 전면 형성된 점으로, 그 밖에 구조 및 제조 방법은 상술한 제 1 실시예 내지 제 5 실시예에서 설명한 동일한 구조 및 방법을 따른다.
이하, 제 6 실시예에 기한 액정 표시 장치의 제조 방법을 설명한다.
먼저, 상기 제 1 기판(100) 상에 Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 제 1 마스크(미도시)를 통해 패터닝하여 복수개의 게이트 라인(101) 및 상기 게이트 라인(101)들에서 돌출되는 형상으로 게이트 전극(101a)을 형성한다.
이어, 상기 게이트 라인(101)들을 포함한 제 1 기판(100) 상에 SiNx 등의 절연물질을 전면 증착하여 게이트 절연막(105)을 형성한다.
이어, 상기 게이트 절연막(105) 상에 상기 게이트 전극(101a)을 덮는 형상으로 반도체층(104)을 형성한다. 여기서 상기 반도체층(104)은 상기 게이트 절연막(105) 상에 비정질 실리콘(amorphous silicon)층(104a), 인(P)이 고농도로 도핑된 n+층(104b)을 연속 증착한 다음 제 2 마스크(미도시)를 통해 상기 n+층(104b), 비정질 실리콘층(104a)을 동시에 패터닝하여 형성한다.
이어, Mo, Al 또는 Cr 등과 같은 금속물질을 스퍼터링 방법으로 전면 증착한 다음 제 3 마스크(미도시)를 이용하여 패터닝하여 데이터 라인(102) 및 상기 게이트 전극(101a) 양측에 소오스 전극(102a), 드레인 전극(102b)을 형성한다. 여기서, 상기 소오스 전극(102a)은 상기 데이터 라인(102)에서 돌출되어 형성된 것이다. 이러한 금속 패터닝 공정에서, 상기 소오스 전극(102a), 드레인 전극(102b) 하부에 n+층(104b)까지 오버 에칭(over etching)이 이뤄지게 하여, 상기 n+층(104b)이 상기 게이트 전극(101a) 상부에서 제거되도록 한다. 따라서, 상기 비정질 실리콘층이 상기 게이트 전극(101a) 상부에서 노출되는 데, 그 노출 부위가 박막 트랜지스터(TFT)의 채널 영역으로 정의되는 영역이다. 여기서, 상기 비정질 실리콘층과, n+층으로 이루어진 것이 반도체층(104)이다.
이어, 상기 반도체층(104)을 포함하여 소스 전극(102a)과 드레인 전극(102b) 등이 형성된 게이트 절연막(105) 상에 화학 기상 증착(chemical vapor deposition : CVD) 방식을 통해 SiNx 재질의 보호막(passivation film, 106)을 전면 증착한다. 이러한 보호막(106)의 재료로는 주로 SiNx 등의 무기물질이 적용되었으며, 최근 액정 셀의 개구율을 향상시키기 위하여 BCB(BenzoCycloButene), SOG(Spin On Glass) 또는 Acryl 등의 유전율이 낮은 유기물질이 사용되고 있다.
이어, 제 4 마스크(미도시)를 통해 상기 드레인 전극(102b) 상의 보호막(106) 일부를 선택적으로 식각하여 드레인 전극(102b)의 일부를 노출시키는 콘택홀을 형성한다.
이어, 상기 보호막(106) 상에 상기 콘택홀을 충분히 매립하도록 투명 전극물질을 스퍼터링하여 증착한 다음, 제 5 마스크(미도시)를 통해 패터닝하여 화소 영역에 화소 전극(103)을 형성한다.
이와 같이, 제 1 기판(100)이 형성될 경우, 박막 트랜지스터가 형성된 부위와 게이트 라인(101)과 데이터 라인(102)이 오버랩된 부분이 게이트 라인(101) 또는 데이터 라인(102)이 형성된 부분보다 상대적으로 단차가 높게 형성된다.
상기 제 1 기판(100)과 대향되는 상기 제 2 기판(200) 상에는 상에 화소 영역을 제외한 부분(게이트 라인 및 데이터 라인 영역, 박막 트랜지스터 영역)의 빛을 차단하기 위한 블랙 매트릭스층(도 9의 201참조)을 형성하고, 상기 화소 영역에 대응되어 칼라 색상을 표현하기 위한 R, G, B 칼라 필터층(도 9의 202참조)을 형성하고, 상기 블랙 매트릭스층(201)과 칼라 필터층(202) 상부 전면에 공통전극(도 9의 203 위치에 준함)을 형성한다.
이어, 상기 공통 전극 상부의 소정 부위, 즉, 제 1 기판(100) 상의 서로 다른 단차에 상응하는 부위에 동일한 높이의 복수개의 컬럼 스페이서(311, 312)를 형성한다.
본 발명의 제 6 실시예에서는, 제 1 컬럼 스페이서(311)를 상기 제 1 기판(100)의 박막 트랜지스터가 형성된 부분에 상응하는 위치에 형성하고, 제 2 컬럼 스페이서(312)는 제 1 기판(100)의 데이터 라인(102)이 형성된 부분에 상응하는 위치에 형성한다.
이상에서는 IPS 모드의 제 1 실시예를 TN 모드에 적용한 제 6 실시예에 따른 액정 표시 장치의 제조 방법에 대해서만 기술하였지만, 동일한 방식으로 IPS 모드의 2 내지 제 5 실시예에 따른 방법도 TN 모드에 적용할 수 있다.
또한, 이상에서 설명한 본 발명의 액정 표시 장치 및 이의 제조 방법은 각각 서로 다른 단차를 갖는 제 1 기판(TFT 기판)의 지점에 상응하여 동일 높이의 컬럼 스페이서를 형성하는 점을 특징으로 하는 것으로, 여기서, 서로 다른 단차는 각각 제 1 기판의 어레이 형성 공정에 이용되는 제법에 따라 변경될 수 있다.
상술한 실시예들에서는 상기 서로 다른 단차는 상기 제 2 기판(칼라 필터 기판)의 블랙 매트릭스층 상에 제 1 기판의 부위에서 최상의 높이를 갖는 지점과, 가장 낮은 지점에 각각 상응하여 제 1, 제 2 컬럼 스페이서를 형성하였다. 이러한 높이의 최고, 최저 지점은 제조 공정법에 따라 변경될 수 있는 것으로, 상기 제 1 컬럼 스페이서는 제 1 기판과 접촉하고, 제 2 컬럼 스페이서는 제 1 기판과 소정 간격 이격하였다는 수준을 만족하면, 동일한 효과를 달성할 수 있을 것이다.
상기와 같은 본 발명의 액정 표시 장치 및 이의 제조 방법은 다음과 같은 효과가 있다.
첫째, 컬럼 스페이서를 눌림 불량이 발생하지 않을 정도의 적절한 밀도로 형성하여 패널의 셀 갭이 무너지는 눌림 불량을 방지할 수 있다. 즉, 하나의 화소 외에 셀 갭 유지용 컬럼 스페이서 외에 별도의 컬럼 스페이서를 더 형성하여 눌림 불량에 의한 눌림 얼룩(도장 얼룩)을 해결한다.
둘째, TFT 기판의 서로 다른 단차를 갖는 부위에 대응되어 동일 높이로 컬럼 스페이서를 형성함으로써, 일부의 컬럼 스페이서는 TFT 기판과 닿도록 하고, 일부의 컬럼 스페이서는 합착시의 압력으로 접하며 눌려져 TFT 기판에 대응되어, 상기 TFT 기판에 접하며 눌려진 높이만큼 컬럼 스페이서가 수축되고, 그 높이만큼 중력 마진으로 작용할 수 있다.
셋째, 단차가 낮은 TFT 기판의 부위에 대응되는 컬럼 스페이서는 실제 어레이 형성 후, 합착시에만 TFT 기판과 눌림없이 저스트(just)하게 닿거나 2000Å 범위 이내에서 이격되거나 눌려지도록 형성된다. 즉, 상기 컬럼 스페이서와 대향 기판간의 서로 눌려지는 힘을 줄여 TFT 기판과 컬럼 스페이서간의 마찰력을 낮추고, 따라서, 패널의 터치시 발생하는 터치 얼룩을 개선할 수 있다.
넷째, TFT 설계에 따라 TFT 기판이 자체적으로 가진 단차에 따라, 단차가 상대적으로 높은 부분, 낮은 부분이 정해지고, 이 부위에 대응되도록 각각 제 1, 제 2 컬럼 스페이서를 동일 높이로 형성하는 것으로서, 별도의 스페이서 형성 공정의 변경없이, TFT 기판의 설계 구조가 가진 특성을 이용하여 중력 불량이 개선된다.
다섯째, 셀 갭을 유지하기 위한 컬럼 스페이서를 단차가 높은 부위에 소정 두께 이상이 눌려지도록 형성하여 칼라 필터 기판 상에 형성되는 컬럼 스페이서들의 패터닝시 컬럼 스페이서들간의 단차에 의해 패널에 영역별로 발생하는 중력 불량 불균일을 충분히 보상할 수 있다.
도 1은 일반적인 액정 표시 장치를 나타낸 분해사시도
도 2는 액정 주입형 액정 표시 장치의 제조 방법의 흐름도
도 3은 액정 적하형 액정 표시 장치의 제조 방법의 흐름도
도 4a는 컬럼 스페이서가 형성된 칼라 필터 기판을 나타낸 구조 단면도
도 4b는 TFT 기판과 칼라 필터 기판의 합착시 모습을 나타낸 구조 단면도
도 5a 및 도 5b는 터치 얼룩이 일어나는 부위의 모습을 나타낸 평면도 및 단면도
도 6은 액정 적하량 및 컬럼 스페이서 밀도 변화에 따른 터치 얼룩 및 중력 불량을 나타낸 그래프
도 7a 내지 도 7c는 본 발명의 액정 표시 장치를 개략적으로 나타낸 구조 단면도
도 8은 본 발명의 액정 표시 장치를 IPS 모드로 구현시 이를 나타낸 평면도
도 9는 본 발명의 제 1 실시예에 따른 액정 표시 장치를 나타내는 도 8의 I~I' 선상의 구조 단면도
도 10은 본 발명의 제 2 실시예에 따른 액정 표시 장치를 나타내는 도 8의 I~I' 선상의 구조 단면도
도 11은 본 발명의 제 3 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 12는 본 발명의 제 4 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅰ~Ⅰ' 선상의 구조 단면도
도 13은 본 발명의 제 5 실시예에 따른 액정 표시 장치를 나타내는 도 8의 Ⅱ~Ⅱ' 선상의 구조 단면도
도 14는 본 발명의 액정 표시 장치를 TN 모드로 구현시 이를 나타낸 평면도
도 15는 본 발명의 제 6 실시예에 따른 도 9의 Ⅲ~Ⅲ' 선상의 구조 단면도
*도면의 주요 부분에 대한 부호 설명*
100 : 제 1 기판 101 : 게이트 라인
101a : 게이트 전극 102 : 데이터 라인
102a : 소오스 전극 102b : 드레인 전극
103 : 화소 전극 104a : 비정질 실리콘층
104b : n+층 105 : 게이트 절연막
106 : 보호막 107 : 제 1 배향막
200 : 제 2 기판 201 : 블랙 매트릭스층
202 : 칼라 필터층 203 : 공통 전극
204 : 제 2 배향막 250 : 액정층
301~312 : 컬럼 스페이서

Claims (41)

  1. 상대적으로 단차가 높은 부분과 단차가 낮은 부분을 갖는 제 1 기판;
    상기 제 1 기판의 단차가 높은 부분과 단차가 낮은 부분에 대응하여 제 1, 제 2 컬럼 스페이서가 형성된 제 2 기판; 및
    상기 제 1 기판과 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서의 높이는 동일하게 형성된 것을 특징으로 하는 액정 표시 장치.
  3. 제 1항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 제 1 기판 상의 대응되는 표면을 눌러 상기 액정층의 셀 갭을 유지함을 특징으로 하는 액정 표시 장치.
  4. 제 3항에 있어서,
    상기 제 1 컬럼 스페이서는 각각 제 1, 제 2 컬럼 스페이서가 대응되는 제 1 기판의 단차의 차에 해당되는 두께만큼 수축됨을 특징으로 하는 액정 표시 장치.
  5. 제 4항에 있어서,
    상기 제 1 컬럼 스페이서가 수축되는 두께는 2000내지 6000Å인 것을 특징으로 하는 액정 표시 장치.
  6. 제 1항에 있어서,
    상기 제 2 컬럼 스페이서와 상기 제 1 기판은 눌림없이 맞닿아 있음을 특징으로 하는 액정 표시 장치.
  7. 제 1항에 있어서,
    상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이격되어 있음을 특징으로 하는 액정 표시 장치.
  8. 제 1항에 있어서,
    상기 제 2 컬럼 스페이서는 상기 제 1 기판에 대해 소정 간격 눌려짐을 특징으로 하는 액정 표시 장치.
  9. 제 1항에 있어서,
    상기 제 1 기판상에는 TFT 어레이가 형성되며, 상기 제 2 기판 상에는 칼라 필터 어레이가 형성되는 것을 특징으로 하는 액정 표시 장치.
  10. 제 9항에 있어서,
    상기 TFT 어레이는 제 1 기판 상에 화소 영역을 정의하며 서로 수직으로 교차하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인들의 교차부에 형성된 복수개의 박막 트랜지스터 및 상기 각 화소 영역 내에 서로 교번하여 형성된 복수개의 공통 전극 및 화소 전극을 포함하여 이루어지며,
    상기 칼라 필터 어레이는 제 2 기판 상에 TFT 어레이의 금속 배선 및 박막 트랜지스터 형성부에 대응되어 형성된 블랙 매트릭스층 및 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 칼라 필터층과, 상기 칼라 필터층 상부에 형성된 오버코트층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  11. 제 10항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 소오스 전극에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  12. 제 10항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 드레인 전극에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  13. 제 10항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 게이트 전극 상부에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  14. 제 10항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터와 화소 전극의 콘택 영역에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  15. 제 10항에 있어서,
    상기 제 1 기판의 배면(背面) 전면에 ITO막을 더 포함한 것을 특징으로 하는 액정 표시 장치.
  16. 제 10항에 있어서,
    상기 복수개의 컬럼 스페이서는 상기 칼라 필터 어레이 상에 형성된 것을 특징으로 하는 액정 표시 장치.
  17. 제 10항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 상기 블랙 매트릭스층 형성 부위에 대응되어 형성된 것을 특징으로 하는 액정 표시 장치.
  18. 제 9항에 있어서,
    상기 TFT 어레이는 제 1 기판 상에 화소 영역을 정의하며 서로 수직으로 교차하는 복수개의 게이트 라인 및 데이터 라인과, 상기 각 게이트 라인 및 데이터 라인들의 교차부에 형성된 복수개의 박막 트랜지스터 및 상기 각 화소 영역 내에 형성된 복수개의 화소 전극을 포함하여 이루어지며,
    상기 칼라 필터 어레이는 상기 제 2 기판 상에 상기 TFT 어레이의 금속 배선 및 박막 트랜지스터 형성부에 대응되어 형성된 블랙 매트릭스층 및 상기 블랙 매트릭스층을 포함한 제 2 기판 상에 형성된 칼라 필터층과, 상기 칼라 필터층 상부에 형성된 공통 전극을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  19. 제 18항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 소오스 전극에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  20. 제 18항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 드레인 전극에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  21. 제 18항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터의 게이트 전극 상부에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  22. 제 18항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 박막 트랜지스터와 화소 전극의 콘택 영역에 대응되어 형성되는 것을 특징으로 하는 액정 표시 장치.
  23. 제 18항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 상기 블랙 매트릭스층 형성 부위에 대응되어 형성된 것을 특징으로 하는 액정 표시 장치.
  24. 제 1항에 있어서,
    상기 제 1, 제 2 기판의 서로 대향되는 표면에 배향막을 더 포함한 것을 특징으로 하는 액정 표시 장치.
  25. 서로 대향하는 제 1, 제 2 기판;
    화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극;
    상기 박막 트랜지스터의 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서; 및
    상기 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서;
    상기 제 1, 제 2 기판 사이의 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  26. 제 25항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이내로 접함을 특징으로 하는 액정 표시 장치.
  27. 제 25항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
  28. 서로 대향하는 제 1, 제 2 기판;
    화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 형성된 복수개의 화소 전극;
    상기 박막 트랜지스터의 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서;
    상기 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서; 및
    상기 제 1, 제 2 기판 사이의 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  29. 제 28항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이내로 접함을 특징으로 하는 액정 표시 장치.
  30. 제 28항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
  31. 서로 대향하는 제 1, 제 2 기판;
    화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 형성된 복수개의 화소 전극 및 공통 전극;
    상기 게이트 라인과 데이터 라인의 교차부에 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서;
    상기 게이트 라인과 데이터 라인의 교차부를 제외한 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서; 및
    상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  32. 제 31항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이내로 접함을 특징으로 하는 액정 표시 장치.
  33. 제 31항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
  34. 서로 대향하는 제 1, 제 2 기판;
    화소 영역을 정의하기 위해 상기 제 1 기판 상에 서로 교차하여 형성되는 복수개의 게이트 라인 및 데이터 라인;
    상기 각 게이트 라인과 데이터 라인의 교차부에 형성된 복수개의 박막 트랜지스터;
    상기 각 화소 영역에 형성된 복수개의 화소 전극;
    상기 게이트 라인과 데이터 라인의 교차부에 상응하여 상기 제 2 기판 상에 형성되는 제 1 컬럼 스페이서;
    상기 게이트 라인과 데이터 라인의 교차부를 제외한 게이트 라인 또는 데이터 라인에 상응하여 상기 제 2 기판 상에 형성되는 제 2 컬럼 스페이서; 및
    상기 제 1, 제 2 기판 사이에 형성된 액정층을 포함하여 이루어짐을 특징으로 하는 액정 표시 장치.
  35. 제 34항에 있어서,
    상기 제 1 컬럼 스페이서는 상기 제 1 기판을 누르며 접촉하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판과 소정 간격 이내로 접함을 특징으로 하는 액정 표시 장치.
  36. 제 34항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 동일 높이로 형성된 것을 특징으로 하는 액정 표시 장치.
  37. TFT 어레이가 형성된 제 1 기판을 준비하는 단계;
    상기 제 1 기판과 대향되도록, 칼라 필터 어레이가 형성된 제 2 기판을 준비하는 단계;
    상기 TFT 어레이가 갖는 서로 다른 단차에 각각 대응되도록 상기 제 2 기판 상에 제 1, 제 2 컬럼 스페이서를 형성하는 단계; 및
    상기 제 1, 제 2 기판 사이에 액정층을 형성하고 이를 합착하는 단계를 포함하여 이루어짐을 특징으로 하는 액정 표시 장치의 제조 방법.
  38. 제 37항에 있어서,
    상기 제 1 컬럼 스페이서는 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역에 상응하여 형성하고, 상기 제 2 컬럼 스페이서는 상기 제 1 기판의 각 화소별 상기 TFT 어레이의 최상 높이를 제외한 게이트 라인 또는 데이터 라인 영역에 상응하여 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  39. 제 37항에 있어서,
    상기 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역은 박막 트랜지스터 형성부인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  40. 제 37항에 있어서,
    상기 각 화소별 상기 TFT 어레이의 최상의 높이를 갖는 영역은 상기 게이트 라인과 데이터 라인의 교차부인 것을 특징으로 하는 액정 표시 장치의 제조 방법.
  41. 제 37항에 있어서,
    상기 제 1, 제 2 컬럼 스페이서는 상기 제 2 기판 상에 동일 높이로 형성하는 것을 특징으로 하는 액정 표시 장치의 제조 방법.
KR1020040013194A 2004-02-26 2004-02-26 액정 표시 장치 및 이의 제조 방법 KR100617039B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020040013194A KR100617039B1 (ko) 2004-02-26 2004-02-26 액정 표시 장치 및 이의 제조 방법
US10/852,753 US7492436B2 (en) 2004-02-26 2004-05-25 Liquid crystal display device and method of fabricating the same
TW093128643A TWI290644B (en) 2004-02-26 2004-09-21 Liquid crystal display device and method of fabricating the same
CNB2004100868114A CN100373238C (zh) 2004-02-26 2004-10-28 液晶显示装置及其制造方法
JP2004360409A JP4391928B2 (ja) 2004-02-26 2004-12-13 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040013194A KR100617039B1 (ko) 2004-02-26 2004-02-26 액정 표시 장치 및 이의 제조 방법

Publications (2)

Publication Number Publication Date
KR20050087414A true KR20050087414A (ko) 2005-08-31
KR100617039B1 KR100617039B1 (ko) 2006-08-30

Family

ID=34880313

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040013194A KR100617039B1 (ko) 2004-02-26 2004-02-26 액정 표시 장치 및 이의 제조 방법

Country Status (5)

Country Link
US (1) US7492436B2 (ko)
JP (1) JP4391928B2 (ko)
KR (1) KR100617039B1 (ko)
CN (1) CN100373238C (ko)
TW (1) TWI290644B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137842B1 (ko) * 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8199116B2 (en) 2005-09-26 2012-06-12 Samsung Electronics Co., Ltd. Display panel, display device having the same and method of detecting touch position
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092309B2 (ja) * 2004-06-03 2008-05-28 シャープ株式会社 液晶表示装置
US7433004B2 (en) * 2004-06-11 2008-10-07 Sharp Kabushiki Kaisha Color filter substrate, method of making the color filter substrate and display device including the color filter substrate
TWI284754B (en) * 2004-06-11 2007-08-01 Au Optronics Corp Liquid crystal display and display panel with photo spacer
KR101064189B1 (ko) * 2004-08-03 2011-09-14 삼성전자주식회사 컬러필터 기판, 표시패널 및 이의 제조방법
KR20070002674A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 액정 표시 장치 및 이의 제조 방법
KR20070030378A (ko) * 2005-09-13 2007-03-16 삼성전자주식회사 액정 표시 패널 및 그 제조 방법
KR101157954B1 (ko) * 2005-09-28 2012-06-22 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
KR101182314B1 (ko) * 2005-10-19 2012-09-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US20070115420A1 (en) * 2005-11-21 2007-05-24 Chunghwa Picture Tubes, Ltd. Liquid crystal display device
JP2007171715A (ja) * 2005-12-26 2007-07-05 Epson Imaging Devices Corp 液晶装置および電子機器
TWI304655B (en) * 2006-04-07 2008-12-21 Innolux Display Corp Thin film transistor and method of manufacturing the same
KR100920481B1 (ko) * 2006-05-10 2009-10-08 엘지디스플레이 주식회사 횡전계 방식 액정표시장치와 그 제조방법
WO2008038686A1 (en) * 2006-09-29 2008-04-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW200827880A (en) * 2006-12-29 2008-07-01 Innolux Display Corp Liquid crystal panel
TW200837463A (en) * 2007-03-05 2008-09-16 Innolux Display Corp LCD with hybrid photoresist spacer and method of fabricating the same
TWI329221B (en) * 2007-09-04 2010-08-21 Au Optronics Corp Touch panel
JP2009069391A (ja) 2007-09-12 2009-04-02 Hitachi Displays Ltd 液晶表示装置
KR101490473B1 (ko) * 2008-07-01 2015-02-06 삼성디스플레이 주식회사 색필터를 포함하는 액정 표시 장치
JP2010165032A (ja) 2009-01-13 2010-07-29 Hitachi Displays Ltd タッチパネルディスプレイ装置
JP5425485B2 (ja) 2009-02-09 2014-02-26 株式会社ジャパンディスプレイ 液晶表示装置
JP5260428B2 (ja) * 2009-07-21 2013-08-14 株式会社ジャパンディスプレイ 液晶表示装置
KR101706242B1 (ko) * 2011-04-27 2017-02-14 엘지디스플레이 주식회사 인셀 터치 패널
CN103926749A (zh) 2013-06-28 2014-07-16 上海天马微电子有限公司 一种液晶盒及其制造方法
KR102250264B1 (ko) * 2013-12-05 2021-05-11 삼성디스플레이 주식회사 표시 패널 및 그의 제조 방법
CN103901672B (zh) * 2014-03-21 2017-08-25 京东方科技集团股份有限公司 一种阵列基板、液晶面板及显示装置
CN104460121B (zh) * 2014-12-19 2018-07-10 厦门天马微电子有限公司 液晶显示面板及其制作方法、液晶显示装置
CN105182629A (zh) * 2015-11-03 2015-12-23 京东方科技集团股份有限公司 显示面板及其制备方法和显示装置
CN105676544A (zh) * 2016-03-29 2016-06-15 南京中电熊猫液晶显示科技有限公司 一种液晶显示器
CN106708194B (zh) * 2016-12-28 2023-11-07 南昌黑鲨科技有限公司 电子设备
CN108803108A (zh) * 2018-05-30 2018-11-13 武汉华星光电技术有限公司 一种触控液晶显示面板、显示装置及终端
US20190369426A1 (en) * 2018-05-30 2019-12-05 Wuhan China Star Oploelectronics Technology Co., Ltd. Touch liquid crystal display panel, display device and terminal
CN109061956A (zh) * 2018-09-29 2018-12-21 武汉华星光电技术有限公司 显示面板、显示模组及电子装置
US10962694B2 (en) * 2018-11-02 2021-03-30 Viavi Solutions Inc. Stepped structure optical filter
US11681178B2 (en) * 2020-10-13 2023-06-20 Tcl China Star Optoelectronics Technology Co., Ltd. Liquid crystal display panel and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930003683B1 (ko) 1990-11-29 1993-05-08 주식회사 금성사 액정표시소자 및 그 제조방법
KR970048809A (ko) 1995-12-30 1997-07-29 손욱 탄성 접착성 스페이서들을 가지는 액정표시장치
JP4003842B2 (ja) 1996-12-02 2007-11-07 大日本印刷株式会社 カラーフィルタ及びその製造方法
TWI224221B (en) * 1998-01-30 2004-11-21 Seiko Epson Corp Electro-optic apparatus, electronic apparatus using the same, and its manufacturing method
JP3833844B2 (ja) 1999-04-14 2006-10-18 株式会社日立製作所 液晶表示装置
EP1048972A3 (en) * 1999-04-30 2004-03-10 Matsushita Electric Industrial Co., Ltd. Liquid crystal display element and manufacturing method thereof
JP3498020B2 (ja) 1999-09-29 2004-02-16 Ｎｅｃ液晶テクノロジー株式会社 アクティブマトリックス基板及びその製造方法
KR100685312B1 (ko) * 2000-02-25 2007-02-22 엘지.필립스 엘시디 주식회사 액정표시패널 및 그의 제조방법
JP3842529B2 (ja) * 2000-07-14 2006-11-08 株式会社日立製作所 液晶表示装置
JP3436248B2 (ja) * 2000-11-09 2003-08-11 日本電気株式会社 液晶表示装置及びその製造方法並びにｃｆ基板
JP2002169166A (ja) 2000-12-05 2002-06-14 Matsushita Electric Ind Co Ltd 液晶表示装置およびその製造方法ならびに画像表示応用機器
JP2002341354A (ja) 2001-05-16 2002-11-27 Matsushita Electric Ind Co Ltd 液晶表示素子
JP4771038B2 (ja) 2001-09-13 2011-09-14 ゲットナー・ファンデーション・エルエルシー 液晶表示装置
JP3946498B2 (ja) * 2001-11-19 2007-07-18 シャープ株式会社 液晶パネル
JP4289812B2 (ja) * 2001-12-26 2009-07-01 奇美電子股▲ふん▼有限公司 液晶表示装置及びそのカラーフィルタ基板
TWI243271B (en) * 2002-05-17 2005-11-11 Advanced Display Kk Liquid crystal display device
JP2004046123A (ja) 2002-05-17 2004-02-12 Advanced Display Inc 液晶表示装置
CN1497299A (zh) * 2002-09-26 2004-05-19 三星电子株式会社 液晶显示器、液晶显示器面板及其制造方法
KR100895306B1 (ko) * 2002-11-14 2009-05-07 삼성전자주식회사 액정 표시 장치용 기판
TWI274946B (en) * 2003-01-10 2007-03-01 Toshiba Matsushita Display Tec Liquid crystal display apparatus and method of manufacturing the same
TW594200B (en) * 2003-03-18 2004-06-21 Chi Mei Optoelectronics Corp Liquid crystal display panel and method for manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137842B1 (ko) * 2005-09-23 2012-04-20 엘지디스플레이 주식회사 액정 표시 장치 및 이의 제조 방법
US8199116B2 (en) 2005-09-26 2012-06-12 Samsung Electronics Co., Ltd. Display panel, display device having the same and method of detecting touch position
KR101226440B1 (ko) * 2005-09-26 2013-01-28 삼성디스플레이 주식회사 표시패널, 이를 구비한 표시장치 및 표시장치의 터치 위치검출방법
KR101250316B1 (ko) * 2005-10-18 2013-04-03 엘지디스플레이 주식회사 액정표시장치 및 그 제조 방법

Also Published As

Publication number Publication date
US7492436B2 (en) 2009-02-17
KR100617039B1 (ko) 2006-08-30
US20050190338A1 (en) 2005-09-01
JP4391928B2 (ja) 2009-12-24
CN1661426A (zh) 2005-08-31
TWI290644B (en) 2007-12-01
CN100373238C (zh) 2008-03-05
JP2005242310A (ja) 2005-09-08
TW200528797A (en) 2005-09-01

Similar Documents

Publication Publication Date Title
KR100617039B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672650B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101157954B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP4030123B2 (ja) 液晶表示装置、この製造方法及び表示装置
KR100965572B1 (ko) 액정 표시 장치
KR100672652B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101137842B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101182314B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101192772B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100672651B1 (ko) 액정 표시 장치 및 제조 방법
KR100685929B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20060110665A (ko) 액정 표시 장치 및 이의 제조 방법
KR20070047087A (ko) 액정 표시 장치 및 이의 제조 방법
KR101182316B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR101074393B1 (ko) 액정 표시 장치
KR101085148B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100710171B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR20070059303A (ko) 액정 표시 장치 및 이의 제조 방법
KR101182313B1 (ko) 액정 표시 장치 및 이의 제조 방법
KR100617041B1 (ko) 액정 표시 장치
KR20050095718A (ko) 액정 표시 장치 및 이의 제조 방법
KR101182315B1 (ko) 액정 표시 장치
KR20050087460A (ko) 액정 표시 장치 및 제조 방법
KR20060130385A (ko) 액정 표시 장치
KR20070037891A (ko) 액정 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130619

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150728

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 12