JP2005197266A - Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 - Google Patents
Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 Download PDFInfo
- Publication number
- JP2005197266A JP2005197266A JP2003182519A JP2003182519A JP2005197266A JP 2005197266 A JP2005197266 A JP 2005197266A JP 2003182519 A JP2003182519 A JP 2003182519A JP 2003182519 A JP2003182519 A JP 2003182519A JP 2005197266 A JP2005197266 A JP 2005197266A
- Authority
- JP
- Japan
- Prior art keywords
- silicon layer
- layer
- ground hole
- mems device
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0006—Interconnects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Abstract
【課題】ＳＯＩ(Silicon on Insulator)ウェーハを用いるＭＥＭＳ(Micro-Electro Mechanical Systems, 以下「ＭＥＭＳ」と略す)デバイスにおいて、特別な工程を追加せずとも簡単な工程によりデバイスの接地孔とハンドルウェーハ(handle wafer)とを電気的に連結させるＳＯＩウェーハを用いたＭＥＭＳデバイス, その製造及び接地方法を提供する。
【解決手段】上下のシリコン層の間に絶縁層を挟むＭＥＭＳデバイス４０において、第１シリコン層４１と、前記第１シリコン層４１上に形成される絶縁層４２と、前記絶縁層４２上に形成される第２シリコン層４３と、前記第２シリコン層４３上に形成される保護層４４と、前記保護層４４の上端部から前記第１シリコン層４１の一部まで延長され、内部に導電性物質ＣＭが形成される接地孔ＧＧＨと、を具備する。
【選択図】 図１
【解決手段】上下のシリコン層の間に絶縁層を挟むＭＥＭＳデバイス４０において、第１シリコン層４１と、前記第１シリコン層４１上に形成される絶縁層４２と、前記絶縁層４２上に形成される第２シリコン層４３と、前記第２シリコン層４３上に形成される保護層４４と、前記保護層４４の上端部から前記第１シリコン層４１の一部まで延長され、内部に導電性物質ＣＭが形成される接地孔ＧＧＨと、を具備する。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明はＳＯＩ(Silicon on Insulator)ウェーハを用いたＭＥＭＳデバイスに関するもので、とりわけＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて、特別な工程を追加せずとも簡単な工程によりデバイスの接地孔(ground hole)とハンドルウェーハ(handle wafer)とを電気的に連結させるＳＯＩウェーハを用いたＭＥＭＳデバイス、その製造及び接地方法に関するものである。
【０００２】
【従来の技術】
一般に、ＭＥＭＳ(Micro-ElectroMechanical Systems、以下「ＭＥＭＳ」と略す)とは半導体チップに埋め込まれたセンサ、ベルブ、ギヤ、反射鏡そして駆動器などの微小機械装置とコンピュータとを結合する技術のことで、インテリジェント製品（intelligent product）とも呼ばれる。基本的に、ＭＥＭＳデバイスは反射鏡やセンサのような一部機械装置が作製された微小シリコンチップ上にマイクロ回路を設ける。かかるチップは安価で多量組立られるので、様々な用途において費用効率的に作製可能である。
【０００３】
そして、ＭＥＭＳデバイスにおいて、底ウェーハとされるハンドルウェーハ(handle wafer)が電気的に浮遊(Floating)する場合、デバイス(Device)となる構造物と形成される寄生コンデンサ(Parasitic Capacitance)によって電気的干渉が起こり駆動器や感知要素に悪影響を及ぼすので、ハンドルウェーハを電気的に印刷回路基板の接地面に接地させて使用する。
【０００４】
図６は一般のＳＯＩウェーハの構造図である。図６によると、一般のＳＯＩウェーハ１０は、シリコンから成り底ウェーハとされる下部のハンドルウェーハ１１と、シリコンから成る上部のデバイスウェーハ１３と、前記両ウェーハ１１、１３の間に挟まれるシリコン酸化物製絶縁層の犠牲層１２とで成る。
【０００５】
前記ハンドルウェーハ(Handle Wafer)１１は通常数百μm厚のシリコンウェーハとして通常デバイスの基板(Substrate)に用いられ、前記デバイスウェーハ(Device Wafer)１３はデバイスが形成されるウェーハであり、その厚さは製品毎に異なるが通常数十〜数百μmで、食刻により所定の構造物形状に具現される。そして、前記犠牲層１２はシリコン酸化物から成りジャイロスコープ(GYROSCOPE)や加速度計の場合、構造物が運動できるよう、デバイス形成後弗酸などのウェットエッチング(Wet Etching)で除去され、その結果、空間(Vacant Space)ができる。
【０００６】
図７は、従来のワイヤボンディング方式によるＭＥＭＳデバイスの構造図である。図７によると、従来のワイヤボンディング方式によるＭＥＭＳデバイス２０は、ハンドルウェーハに該する第１シリコン層２１と、シリコン酸化物に該する絶縁層２２と、デバイスウェーハに該する第２シリコン層２３と、カバーガラス(cover glass)に該する保護層２４とで成る。そして、前記保護層２４は信号孔ＳＨ及び接地孔ＧＨを含み、前記接地孔ＧＨ及び信号孔ＳＨには導電性物質ＣＭが形成され、該導電性物質ＣＭは接地連結すべく前記接地孔ＧＨの上端部に形成されるメタルパッドＭＰと連結される。
【０００７】
前記ハンドルウェーハ(Handle Wafer)４１を印刷回路基板ＰＣＢの接地面に伝導性接着剤２９で付着させ、前記保護層２４の接地孔ＧＨに形成されたメタルパッドＭＰを前記印刷回路基板ＰＣＢの接地面ＧＡに接続するのにはワイヤＷでボンディングする方法を用い、かかるＭＥＭＳデバイス２０をエポキシなどの絶縁物樹脂でモールディングし１つのＭＥＭＳデバイスが具現される。
【０００８】
しかし、前記接地孔に形成されたメタルパッドＭＰと印刷回路基板ＰＣＢとを接地させるべくワイヤでボンディングする別途の工程を追加せざるを得ない不都合があり、また、シリコンは空気中に一定時間さらされると表面に自然酸化膜(Natural Oxide)が発生し、伝導性接着剤を使っても電気的接触が不良になることがしばしば起こる問題がある。
【０００９】
一方、小型化に有利で且つワイヤボンディングに比してノイズ特性に優れたゴールドフリップチップボンディング(Gold Flip Chip Bonding)方式によるＭＥＭＳデバイスが最近開発されているが、これについては図８を参照に説明する。
【００１０】
図８は従来のゴールドフリップチップボンディング(Gold Flip Chip Bonding)方式によるＭＥＭＳデバイスの構造図である。図８によると、従来のゴールドフリップチップボンディング方式によるＭＥＭＳデバイス３０は、フリップチップボンディング(Flip chip bonding)の一種であるゴールドバンプフリップチップボンディング(Gold bump flip chip bonding)を用いるが、これは基本的なデバイス構造において図７に示すデバイスと同一であるが印刷回路基板ＰＣＢに装着する方向において図７のデバイスと異なる。
【００１１】
図８のゴールドフリップチップボンディング方式によるＭＥＭＳデバイス３０は、ハンドルウェーハに該する第１シリコン層３１と、シリコン酸化物に該する絶縁層３２と、デバイスウェーハに該する第２シリコン層３３と、カバーガラス(cover glass)に該する保護層３４で成る。そして、前記保護層３４は信号孔ＳＨ及び接地孔ＧＨを含み、前記信号孔及び接地孔には図７に示すように接地連結すべく導電性物質が形成され、該導電性物質とメタルパッドＭＰとが連結され、この際前記保護層２４の信号孔ＳＨ及び接地孔ＧＨを前記印刷回路基板ＰＣＢの信号面及び接地面に夫々接続するのにはゴールドボールＧＢでボンディングする方法が用いられる。
【００１２】
かかるゴールドフリップチップボンディング方式によるＭＥＭＳデバイスにおいて、デバイスの金属パッド(Metal Pad)と印刷回路基板(ＰＣＢ)の接地面との間にゴールドボール(Gold Ball)を形成後、一定の温度と圧力下で超音波を印加し接着させる方法が用いられているが、かかる方法によると小型化に有利で且つワイヤボンディングに比してノイズ特性に優れたとの利点がある。
【００１３】
【発明が解決しようとする課題】
しかし、かかる方法においては上部側の基板(Substrate)を印刷回路基板ＰＣＢと連結する作業が必ずしも容易ではない問題点があるが、最新技術として脚光を浴びているフリップチップボンディング(Flip Chip Bonding)を適用する場合にもハンドルウェーハ(Handle Wafer)の接地問題は深刻なものとされている。
本発明は前記の諸問題点を解決すべく案出されたもので、本発明の目的は、ＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて特別な工程を追加せずとも簡単な工程によりデバイスの接地孔とハンドルウェーハ(handle wafer)とを電気的に連結させるＳＯＩウェーハを用いたＭＥＭＳデバイス、その製造及び接地方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の目的を成し遂げるための技術的な手段として、本発明の第１特徴は、上下シリコン層の間に絶縁層を挟むＭＥＭＳデバイスにおいて、第１シリコン層と、前記第１シリコン層上に形成される絶縁層と、前記絶縁層上に形成される第２シリコン層と、前記第２シリコン層上に形成される保護層と、前記保護層の上端部から前記第１シリコン層の一部まで延長され、内部に導電性物質が形成される接地孔と、を具備するＳＯＩウェーハを用いたＭＥＭＳデバイスを提供することである。
【００１５】
本発明の目的を成し遂げるための他の技術的手段として、本発明の第２特徴は、ＳＯＩウェーハを用いるＭＥＭＳデバイスの製造及び接地方法において、第１シリコン層を設ける第１段階と、前記第１シリコン層に絶縁層を形成する第２段階と、前記絶縁層に第２シリコン層を形成し、該第２シリコン層に所定の構造物形状を形成する第３段階と、前記第２シリコン層に保護層を形成する第４段階と、前記保護層に信号孔及び接地孔を形成し、前記接地孔が前記第２シリコン層及び絶縁層を通して前記第１シリコン層まで延長されるよう形成する第５段階と、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う第６段階と、を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法を提供することである。
【００１６】
本発明の目的を成し遂げるための他の技術的手段として、本発明の第３特徴は、ＳＯＩウェーハを用いるＭＥＭＳデバイスの製造及び接地方法において、第１シリコン層を設ける第１段階と、前記第１シリコン層に絶縁層を形成する第２段階と、前記絶縁層に第２シリコン層を形成し、該第２シリコン層に所定の構造物形状を形成する過程において接地孔に対応する位置にスリットを形成する第３段階と、前記第２シリコン層に保護層を形成する第４段階と、前記保護層に信号孔及び接地孔を形成し、前記接地孔が前記第２シリコン層及び絶縁層を通して前記第１シリコン層まで延長されるよう形成する第５段階と、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う第６段階と、を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法を提供することである。
【００１７】
【発明の実施の形態】
以下、本発明の第１特徴におけるＳＯＩウェーハを用いたＭＥＭＳデバイスを図１に基づき詳しく説明する。本発明に参照される図面において実質的に同一な構成や機能を有する構成要素は同一符合を用いる。
【００１８】
図１は本発明によるＳＯＩウェーハを用いたＭＥＭＳデバイスの構造図である。図１によると、本発明によるＭＥＭＳデバイスは上下シリコン層の間に絶縁層を挟むＭＥＭＳデバイス４０において、第１シリコン層４１と、前記第１シリコン層４１上に形成される絶縁層４２と、前記絶縁層４２上に形成される第２シリコン層４３と、前記第２シリコン層４３上に形成される保護層４４と、前記保護層４４の上端部から前記第１シリコン層４１の一部まで延長され、内部に導電性物質ＣＭが形成される接地孔ＧＨとを含む。
【００１９】
前記第１シリコン層４１はシリコンから成りハンドルウェーハ及び底ウェーハの役を果たし、前記絶縁層４２はシリコン酸化物から成りジャイロまたは加速度計などに適用される場合、構造物が運動できるよう空間を含む犠牲層の作用をし、前記第２シリコン層４３はシリコンから成りデバイスに該する所定の構造物形状を設けデバイスウェーハとして作用する。そして、前記保護層４４はガラスから成り前記デバイスウェーハを保護するカバーの作用をする。
【００２０】
前記本発明のＭＥＭＳデバイスにおいて、前記保護層４４に形成された接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ、以降前記接地孔ＧＨの内部に導電性物質ＣＭを形成し前記接地孔ＧＨの下端部ＧＨＴを第１シリコン層４１に電気的に接続させる。
【００２１】
かかる導電性物質ＣＭは、前記接地孔ＧＨ及び信号孔ＳＨの内部に金属物質で完全に充填されるか、または前記各孔の壁面に沿って蒸着またはメッキなどを行って形成することができ、さらに前記導電性物質は前記各孔の下端部から隣接した保護層の上部まで延長形成されることができる。このことは下記する本発明の他の実施例に対しても同様である。
【００２２】
かかる本発明によるＭＥＭＳデバイス４０の第１シリコン層４１が、印刷回路基板ＰＣＢに伝導性接着剤ＣＡで電気的に連結されるのである。
【００２３】
以下、本発明の第２特徴及び第３特徴におけるＳＯＩウェーハを用いたＭＥＭＳデバイスの接地方法を図２に基づき詳しく説明する。本発明に参照された図面において実質的に同一な構成や機能を有する構成要素は同一符合を用いる。
【００２４】
図２は本発明によるＭＥＭＳデバイスの製造及び接地方法を示すフローチャートで、図３は図２のＭＥＭＳデバイスの製造及び接地方法における各段階別工程例示図である。
【００２５】
図２及び図３によると、先ず第１段階Ｓ５１でハンドルウェーハに該する第１シリコン層４１を設け(図３（ａ）)、次に第２段階Ｓ５２で前記第１シリコン層４１上に犠牲層となる絶縁層４２を形成し(図３（ｂ）)、続いて第３段階Ｓ５３では前記絶縁層４２上にデバイスとなる第２シリコン層４３を形成する(図３（ｃ）)。この際、前記第２シリコン層４３にデバイスに該する所定の構造物形状を形成させることができる(図３（ｄ）)。
【００２６】
次いで第４段階Ｓ５４では前記第２シリコン層４３にデバイスを保護するカバーとなる保護層４４を形成し(図３（ｅ）)、続いて第５段階Ｓ５５、Ｓ５６では前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを夫々形成する(図３（ｆ）)。ここで、前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させて形成し、前記接地孔ＧＨの内部に導電性物質を形成して、前記接地孔ＧＨを前記第１シリコン層４１に電気的に連結させる(図３（ｇ）)。
【００２７】
次いで第６段階Ｓ５７、Ｓ５８では、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う。ここで後続工程とは、前記接地孔の内部に導電性物質を形成する過程を含み、導電性物質は、前記接地孔ＧＨ及び信号孔ＳＨの内部に金属物質を完全に充填させるか、または前記各孔の壁面に沿って蒸着またはメッキを行うなどの方式で形成することができる。かかる後続工程により接着力が増し、且つ信号孔の内部においたガラスとシリコン接合部位との連結状態を良好にさせることができる。
【００２８】
以下、本発明の第２特徴におけるＭＥＭＳデバイスの接地孔の接地方法を図４に基づき説明する。
図４は図２の製造及び接地方法における第１例示図である。図４に示す前記第５段階Ｓ５５、Ｓ５６の第１例を説明すれば、先ず第１過程では図４（ａ）のように、前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成し、次いで第２過程では図４（ｂ）のように、前記保護層４４の接地孔ＧＨを食刻して前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ形成する。
【００２９】
かかる第５段階Ｓ５５、Ｓ５６について具体的に説明すれば、先ず第１過程で前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成し、次いで第２過程では前記保護層４４の接地孔ＧＨに粉末を噴射しながら前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ形成する。
【００３０】
ここで、パッケージ部材に設けられるハンドルウェーハの第１シリコン４１に連結しようとする接地孔ＧＨをパッケージ後再加工してハンドルウェーハまで延長させ、前記第５段階Ｓ５５、Ｓ５６の粉末噴射はサンドブラスターノズルＳＢＮにより行うことができる。
【００３１】
前述のような本発明の第２特徴においては、ＳＯＩウェーハとガラスウェーハ(Glass Wafer)とのウェーハボンディング(Wafer bonding)が完了した状態で接地孔(Ground Hole)のみ再加工しハンドルウェーハ(Handle Wafer)までの孔の深さを延長させるが、ここで接地孔の加工はサンドブラスター(Sand Blaster)装備により加工することができる。
【００３２】
即ち、ウェーハ上に数百から数千個の孔を加工しなければならないので、サンド加工に対して防御力を有すドライフィルムレジスター(Dry Film Resister)を用いた露光作業によりパターニングした後、微細サンドで第２シリコン層及び絶縁層を食刻する。ウェーハボンディング(Wafer bonding)の完了後ＤＦＲを接地孔(Ground Hole)部分においてのみパターニングして一定時間加工すると、サンド(sand)粉末が開口された孔を通じてデバイスウェーハと犠牲層を貫通しハンドルウェーハまで接地孔が連結される。
【００３３】
以下、本発明の第３特徴におけるＭＥＭＳデバイスの接地孔の接地方法を図５に基づき説明する。
【００３４】
図５は図２の製造及び接地方法における第２例示図である。本発明の第３特徴は、前記本発明の第２特徴と、第３段階及び第５段階を除く残りの過程においては同一である。
【００３５】
図５によると、前記第３段階は、前記絶縁層４２に第２シリコン層４３を形成し、該第２シリコン層４３に所定の構造物形状を形成する過程において接地孔ＧＨの対応位置にスリットＳＴを形成し、前記第５段階Ｓ５５、Ｓ５６では、前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを形成し、図５（ａ）及び図５（ｂ）に示すように前記接地孔が前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長するよう形成する。
【００３６】
ここで、前記デバイスウェーハに形成されるスリットＳＴは溝や貫通溝から成ることができ、該スリットＳＴの形成後パッケージし、該パッケージされたウェーハを表面処理して選択的に接地孔(Ground Hole)がハンドルウェーハ(Handle Wafer)まで延長されるようにする。
【００３７】
かかる本発明の第３特徴は、本発明の第２特徴より簡単な方法でＤＦＲ再作業の必要無く、図５のようにウェーハボンディングの完了したウェーハを表面処理して接地孔(Ground Hole)を貫通する方法であり、全ての孔がサンドに露出するので接地孔(Ground Hole)が食刻において速やかに延長されるべくスリットを形成しておく等の予備作業が必要である。かかる予備作業はデバイスウェーハにデバイスを食刻する工程において、デバイスウェーハの表面に溝を彫るか、もしくは接地孔(Ground Hole)部分にデバイスウェーハを食刻するものである。
【００３８】
また、前記第５段階Ｓ５５、Ｓ５６は、前記保護層４４の接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長するよう形成するが、このように接地孔ＧＨを第１シリコン層４１まで延長させる方法は食刻や粉末噴射など様々な方法を用いることができ、ここで粉末噴射はサンドブラスターノズルＳＢＮにより行うことができる。
【００３９】
この際、デバイスウェーハの接地孔下部のデバイスウェーハは貫通溝の形成により開口されるか、もしくは溝の形成により脆弱になり、サンド再加工の際他の信号孔がハンドルウェーハまで延長される前に接地孔はハンドルウェーハまで選択的に延長される。こうして、表面処理されたガラス表面の表面積が広くなる効果により後続工程の金属蒸着において接着力が増加する利点を奏し、信号孔内部でのガラスとシリコン接合部位の連結状態を良好にさせる効果がある。
【００４０】
前述のように、本発明はカバーガラス表面とハンドルウェーハとを電気的に連結させ、以後ワイヤボンディング(Wire bonding)であろうとフリップチップボンディング(Flip chip bonding)であろうとチップレベル(Chip level)において既にカバーガラス(Cover Glass)の表面に接地が露出する方法であり、 このようにハンドルウェーハ(Handle wafer)からカバーガラス表面まで電気的な連結を成すためには接地孔(Ground Hole)からハンドルウェーハ(Handle Wafer)まで孔(Hole)を貫通させることが最も確実な方法である。
従って、ＭＥＭＳに用いるＳＯＩウェーハは、通常犠牲層の厚さが数μm以下と比較的デバイスウェーハ厚より薄いので、本発明による製造工程において無理なく接地過程を実現することができる。
以上の説明は本発明の具体的な実施例に対する説明に過ぎず、本発明はかかる具体的な実施例に限られず、また本発明に対する上述の具体的な実施例からその構成の多様な変更及び改造が可能なことは本発明の属する技術分野において通常の知識を有する者であれば容易に想到できるであろう。
【００４１】
【発明の効果】
上述のように本発明によると、ＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて特別な工程を追加せずとも簡単な工程によりデバイスの接地孔(ground hole)とハンドルウェーハ(handle wafer)とを電気的に連結させることにより、フリップチップボンディング(Flip Chip Bonding)を行う場合、別途の処理無しで内部の導電性物質(Conductive Material)を連結でき、ハンドルウェーハ(Handle Wafer)の電気的な連結が可能で、内部の導電性物質とハンドルウェーハとの電気的な連結が効果的に行われ、こうしてデバイス構成の際電気的なノイズ特性を改善させることができる。
【図面の簡単な説明】
【図１】本発明によるＳＯＩウェーハを用いたＭＥＭＳデバイスの構造図である。
【図２】本発明によるＭＥＭＳデバイスの製造及び接地方法を示すフローチャートである。
【図３】図２のＭＥＭＳデバイスの製造及び接地方法による各段階別工程の例示図である。
【図４】図２の製造及び接地方法における第１例示図である。
【図５】図２の製造及び接地方法における第２例示図である。
【図６】一般のＳＯＩウェーハの構造図である。
【図７】従来のワイヤボンディング方式によるＭＥＭＳデバイスの構造図である。
【図８】従来のゴールドフリップチップボンディング方式によるＭＥＭＳデバイスの構造図である。
【符号の説明】
４０ ＭＥＭＳデバイス
４１ 第１シリコン層(ハンドルウェーハ)
４２ 絶縁層(犠牲層)
４３ 第２シリコン層(デバイスウェーハ)
４４ 保護層(カバーガラス)
ＳＨ 信号孔
ＧＨ 接地孔
ＧＨＴ 接地孔下端部
ＣＡ 伝導性接着剤
ＤＦＲ ドライフィルムレジスター
ＳＢＮ サンドブラスターノズル
ＳＴ スリット
【発明の属する技術分野】
本発明はＳＯＩ(Silicon on Insulator)ウェーハを用いたＭＥＭＳデバイスに関するもので、とりわけＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて、特別な工程を追加せずとも簡単な工程によりデバイスの接地孔(ground hole)とハンドルウェーハ(handle wafer)とを電気的に連結させるＳＯＩウェーハを用いたＭＥＭＳデバイス、その製造及び接地方法に関するものである。
【０００２】
【従来の技術】
一般に、ＭＥＭＳ(Micro-ElectroMechanical Systems、以下「ＭＥＭＳ」と略す)とは半導体チップに埋め込まれたセンサ、ベルブ、ギヤ、反射鏡そして駆動器などの微小機械装置とコンピュータとを結合する技術のことで、インテリジェント製品（intelligent product）とも呼ばれる。基本的に、ＭＥＭＳデバイスは反射鏡やセンサのような一部機械装置が作製された微小シリコンチップ上にマイクロ回路を設ける。かかるチップは安価で多量組立られるので、様々な用途において費用効率的に作製可能である。
【０００３】
そして、ＭＥＭＳデバイスにおいて、底ウェーハとされるハンドルウェーハ(handle wafer)が電気的に浮遊(Floating)する場合、デバイス(Device)となる構造物と形成される寄生コンデンサ(Parasitic Capacitance)によって電気的干渉が起こり駆動器や感知要素に悪影響を及ぼすので、ハンドルウェーハを電気的に印刷回路基板の接地面に接地させて使用する。
【０００４】
図６は一般のＳＯＩウェーハの構造図である。図６によると、一般のＳＯＩウェーハ１０は、シリコンから成り底ウェーハとされる下部のハンドルウェーハ１１と、シリコンから成る上部のデバイスウェーハ１３と、前記両ウェーハ１１、１３の間に挟まれるシリコン酸化物製絶縁層の犠牲層１２とで成る。
【０００５】
前記ハンドルウェーハ(Handle Wafer)１１は通常数百μm厚のシリコンウェーハとして通常デバイスの基板(Substrate)に用いられ、前記デバイスウェーハ(Device Wafer)１３はデバイスが形成されるウェーハであり、その厚さは製品毎に異なるが通常数十〜数百μmで、食刻により所定の構造物形状に具現される。そして、前記犠牲層１２はシリコン酸化物から成りジャイロスコープ(GYROSCOPE)や加速度計の場合、構造物が運動できるよう、デバイス形成後弗酸などのウェットエッチング(Wet Etching)で除去され、その結果、空間(Vacant Space)ができる。
【０００６】
図７は、従来のワイヤボンディング方式によるＭＥＭＳデバイスの構造図である。図７によると、従来のワイヤボンディング方式によるＭＥＭＳデバイス２０は、ハンドルウェーハに該する第１シリコン層２１と、シリコン酸化物に該する絶縁層２２と、デバイスウェーハに該する第２シリコン層２３と、カバーガラス(cover glass)に該する保護層２４とで成る。そして、前記保護層２４は信号孔ＳＨ及び接地孔ＧＨを含み、前記接地孔ＧＨ及び信号孔ＳＨには導電性物質ＣＭが形成され、該導電性物質ＣＭは接地連結すべく前記接地孔ＧＨの上端部に形成されるメタルパッドＭＰと連結される。
【０００７】
前記ハンドルウェーハ(Handle Wafer)４１を印刷回路基板ＰＣＢの接地面に伝導性接着剤２９で付着させ、前記保護層２４の接地孔ＧＨに形成されたメタルパッドＭＰを前記印刷回路基板ＰＣＢの接地面ＧＡに接続するのにはワイヤＷでボンディングする方法を用い、かかるＭＥＭＳデバイス２０をエポキシなどの絶縁物樹脂でモールディングし１つのＭＥＭＳデバイスが具現される。
【０００８】
しかし、前記接地孔に形成されたメタルパッドＭＰと印刷回路基板ＰＣＢとを接地させるべくワイヤでボンディングする別途の工程を追加せざるを得ない不都合があり、また、シリコンは空気中に一定時間さらされると表面に自然酸化膜(Natural Oxide)が発生し、伝導性接着剤を使っても電気的接触が不良になることがしばしば起こる問題がある。
【０００９】
一方、小型化に有利で且つワイヤボンディングに比してノイズ特性に優れたゴールドフリップチップボンディング(Gold Flip Chip Bonding)方式によるＭＥＭＳデバイスが最近開発されているが、これについては図８を参照に説明する。
【００１０】
図８は従来のゴールドフリップチップボンディング(Gold Flip Chip Bonding)方式によるＭＥＭＳデバイスの構造図である。図８によると、従来のゴールドフリップチップボンディング方式によるＭＥＭＳデバイス３０は、フリップチップボンディング(Flip chip bonding)の一種であるゴールドバンプフリップチップボンディング(Gold bump flip chip bonding)を用いるが、これは基本的なデバイス構造において図７に示すデバイスと同一であるが印刷回路基板ＰＣＢに装着する方向において図７のデバイスと異なる。
【００１１】
図８のゴールドフリップチップボンディング方式によるＭＥＭＳデバイス３０は、ハンドルウェーハに該する第１シリコン層３１と、シリコン酸化物に該する絶縁層３２と、デバイスウェーハに該する第２シリコン層３３と、カバーガラス(cover glass)に該する保護層３４で成る。そして、前記保護層３４は信号孔ＳＨ及び接地孔ＧＨを含み、前記信号孔及び接地孔には図７に示すように接地連結すべく導電性物質が形成され、該導電性物質とメタルパッドＭＰとが連結され、この際前記保護層２４の信号孔ＳＨ及び接地孔ＧＨを前記印刷回路基板ＰＣＢの信号面及び接地面に夫々接続するのにはゴールドボールＧＢでボンディングする方法が用いられる。
【００１２】
かかるゴールドフリップチップボンディング方式によるＭＥＭＳデバイスにおいて、デバイスの金属パッド(Metal Pad)と印刷回路基板(ＰＣＢ)の接地面との間にゴールドボール(Gold Ball)を形成後、一定の温度と圧力下で超音波を印加し接着させる方法が用いられているが、かかる方法によると小型化に有利で且つワイヤボンディングに比してノイズ特性に優れたとの利点がある。
【００１３】
【発明が解決しようとする課題】
しかし、かかる方法においては上部側の基板(Substrate)を印刷回路基板ＰＣＢと連結する作業が必ずしも容易ではない問題点があるが、最新技術として脚光を浴びているフリップチップボンディング(Flip Chip Bonding)を適用する場合にもハンドルウェーハ(Handle Wafer)の接地問題は深刻なものとされている。
本発明は前記の諸問題点を解決すべく案出されたもので、本発明の目的は、ＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて特別な工程を追加せずとも簡単な工程によりデバイスの接地孔とハンドルウェーハ(handle wafer)とを電気的に連結させるＳＯＩウェーハを用いたＭＥＭＳデバイス、その製造及び接地方法を提供することにある。
【００１４】
【課題を解決するための手段】
本発明の目的を成し遂げるための技術的な手段として、本発明の第１特徴は、上下シリコン層の間に絶縁層を挟むＭＥＭＳデバイスにおいて、第１シリコン層と、前記第１シリコン層上に形成される絶縁層と、前記絶縁層上に形成される第２シリコン層と、前記第２シリコン層上に形成される保護層と、前記保護層の上端部から前記第１シリコン層の一部まで延長され、内部に導電性物質が形成される接地孔と、を具備するＳＯＩウェーハを用いたＭＥＭＳデバイスを提供することである。
【００１５】
本発明の目的を成し遂げるための他の技術的手段として、本発明の第２特徴は、ＳＯＩウェーハを用いるＭＥＭＳデバイスの製造及び接地方法において、第１シリコン層を設ける第１段階と、前記第１シリコン層に絶縁層を形成する第２段階と、前記絶縁層に第２シリコン層を形成し、該第２シリコン層に所定の構造物形状を形成する第３段階と、前記第２シリコン層に保護層を形成する第４段階と、前記保護層に信号孔及び接地孔を形成し、前記接地孔が前記第２シリコン層及び絶縁層を通して前記第１シリコン層まで延長されるよう形成する第５段階と、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う第６段階と、を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法を提供することである。
【００１６】
本発明の目的を成し遂げるための他の技術的手段として、本発明の第３特徴は、ＳＯＩウェーハを用いるＭＥＭＳデバイスの製造及び接地方法において、第１シリコン層を設ける第１段階と、前記第１シリコン層に絶縁層を形成する第２段階と、前記絶縁層に第２シリコン層を形成し、該第２シリコン層に所定の構造物形状を形成する過程において接地孔に対応する位置にスリットを形成する第３段階と、前記第２シリコン層に保護層を形成する第４段階と、前記保護層に信号孔及び接地孔を形成し、前記接地孔が前記第２シリコン層及び絶縁層を通して前記第１シリコン層まで延長されるよう形成する第５段階と、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う第６段階と、を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法を提供することである。
【００１７】
【発明の実施の形態】
以下、本発明の第１特徴におけるＳＯＩウェーハを用いたＭＥＭＳデバイスを図１に基づき詳しく説明する。本発明に参照される図面において実質的に同一な構成や機能を有する構成要素は同一符合を用いる。
【００１８】
図１は本発明によるＳＯＩウェーハを用いたＭＥＭＳデバイスの構造図である。図１によると、本発明によるＭＥＭＳデバイスは上下シリコン層の間に絶縁層を挟むＭＥＭＳデバイス４０において、第１シリコン層４１と、前記第１シリコン層４１上に形成される絶縁層４２と、前記絶縁層４２上に形成される第２シリコン層４３と、前記第２シリコン層４３上に形成される保護層４４と、前記保護層４４の上端部から前記第１シリコン層４１の一部まで延長され、内部に導電性物質ＣＭが形成される接地孔ＧＨとを含む。
【００１９】
前記第１シリコン層４１はシリコンから成りハンドルウェーハ及び底ウェーハの役を果たし、前記絶縁層４２はシリコン酸化物から成りジャイロまたは加速度計などに適用される場合、構造物が運動できるよう空間を含む犠牲層の作用をし、前記第２シリコン層４３はシリコンから成りデバイスに該する所定の構造物形状を設けデバイスウェーハとして作用する。そして、前記保護層４４はガラスから成り前記デバイスウェーハを保護するカバーの作用をする。
【００２０】
前記本発明のＭＥＭＳデバイスにおいて、前記保護層４４に形成された接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ、以降前記接地孔ＧＨの内部に導電性物質ＣＭを形成し前記接地孔ＧＨの下端部ＧＨＴを第１シリコン層４１に電気的に接続させる。
【００２１】
かかる導電性物質ＣＭは、前記接地孔ＧＨ及び信号孔ＳＨの内部に金属物質で完全に充填されるか、または前記各孔の壁面に沿って蒸着またはメッキなどを行って形成することができ、さらに前記導電性物質は前記各孔の下端部から隣接した保護層の上部まで延長形成されることができる。このことは下記する本発明の他の実施例に対しても同様である。
【００２２】
かかる本発明によるＭＥＭＳデバイス４０の第１シリコン層４１が、印刷回路基板ＰＣＢに伝導性接着剤ＣＡで電気的に連結されるのである。
【００２３】
以下、本発明の第２特徴及び第３特徴におけるＳＯＩウェーハを用いたＭＥＭＳデバイスの接地方法を図２に基づき詳しく説明する。本発明に参照された図面において実質的に同一な構成や機能を有する構成要素は同一符合を用いる。
【００２４】
図２は本発明によるＭＥＭＳデバイスの製造及び接地方法を示すフローチャートで、図３は図２のＭＥＭＳデバイスの製造及び接地方法における各段階別工程例示図である。
【００２５】
図２及び図３によると、先ず第１段階Ｓ５１でハンドルウェーハに該する第１シリコン層４１を設け(図３（ａ）)、次に第２段階Ｓ５２で前記第１シリコン層４１上に犠牲層となる絶縁層４２を形成し(図３（ｂ）)、続いて第３段階Ｓ５３では前記絶縁層４２上にデバイスとなる第２シリコン層４３を形成する(図３（ｃ）)。この際、前記第２シリコン層４３にデバイスに該する所定の構造物形状を形成させることができる(図３（ｄ）)。
【００２６】
次いで第４段階Ｓ５４では前記第２シリコン層４３にデバイスを保護するカバーとなる保護層４４を形成し(図３（ｅ）)、続いて第５段階Ｓ５５、Ｓ５６では前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを夫々形成する(図３（ｆ）)。ここで、前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させて形成し、前記接地孔ＧＨの内部に導電性物質を形成して、前記接地孔ＧＨを前記第１シリコン層４１に電気的に連結させる(図３（ｇ）)。
【００２７】
次いで第６段階Ｓ５７、Ｓ５８では、前記接地孔の内部に導電性物質を形成し残りの後続工程を行う。ここで後続工程とは、前記接地孔の内部に導電性物質を形成する過程を含み、導電性物質は、前記接地孔ＧＨ及び信号孔ＳＨの内部に金属物質を完全に充填させるか、または前記各孔の壁面に沿って蒸着またはメッキを行うなどの方式で形成することができる。かかる後続工程により接着力が増し、且つ信号孔の内部においたガラスとシリコン接合部位との連結状態を良好にさせることができる。
【００２８】
以下、本発明の第２特徴におけるＭＥＭＳデバイスの接地孔の接地方法を図４に基づき説明する。
図４は図２の製造及び接地方法における第１例示図である。図４に示す前記第５段階Ｓ５５、Ｓ５６の第１例を説明すれば、先ず第１過程では図４（ａ）のように、前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成し、次いで第２過程では図４（ｂ）のように、前記保護層４４の接地孔ＧＨを食刻して前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ形成する。
【００２９】
かかる第５段階Ｓ５５、Ｓ５６について具体的に説明すれば、先ず第１過程で前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成し、次いで第２過程では前記保護層４４の接地孔ＧＨに粉末を噴射しながら前記接地孔ＧＨを前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長させ形成する。
【００３０】
ここで、パッケージ部材に設けられるハンドルウェーハの第１シリコン４１に連結しようとする接地孔ＧＨをパッケージ後再加工してハンドルウェーハまで延長させ、前記第５段階Ｓ５５、Ｓ５６の粉末噴射はサンドブラスターノズルＳＢＮにより行うことができる。
【００３１】
前述のような本発明の第２特徴においては、ＳＯＩウェーハとガラスウェーハ(Glass Wafer)とのウェーハボンディング(Wafer bonding)が完了した状態で接地孔(Ground Hole)のみ再加工しハンドルウェーハ(Handle Wafer)までの孔の深さを延長させるが、ここで接地孔の加工はサンドブラスター(Sand Blaster)装備により加工することができる。
【００３２】
即ち、ウェーハ上に数百から数千個の孔を加工しなければならないので、サンド加工に対して防御力を有すドライフィルムレジスター(Dry Film Resister)を用いた露光作業によりパターニングした後、微細サンドで第２シリコン層及び絶縁層を食刻する。ウェーハボンディング(Wafer bonding)の完了後ＤＦＲを接地孔(Ground Hole)部分においてのみパターニングして一定時間加工すると、サンド(sand)粉末が開口された孔を通じてデバイスウェーハと犠牲層を貫通しハンドルウェーハまで接地孔が連結される。
【００３３】
以下、本発明の第３特徴におけるＭＥＭＳデバイスの接地孔の接地方法を図５に基づき説明する。
【００３４】
図５は図２の製造及び接地方法における第２例示図である。本発明の第３特徴は、前記本発明の第２特徴と、第３段階及び第５段階を除く残りの過程においては同一である。
【００３５】
図５によると、前記第３段階は、前記絶縁層４２に第２シリコン層４３を形成し、該第２シリコン層４３に所定の構造物形状を形成する過程において接地孔ＧＨの対応位置にスリットＳＴを形成し、前記第５段階Ｓ５５、Ｓ５６では、前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを形成し、図５（ａ）及び図５（ｂ）に示すように前記接地孔が前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長するよう形成する。
【００３６】
ここで、前記デバイスウェーハに形成されるスリットＳＴは溝や貫通溝から成ることができ、該スリットＳＴの形成後パッケージし、該パッケージされたウェーハを表面処理して選択的に接地孔(Ground Hole)がハンドルウェーハ(Handle Wafer)まで延長されるようにする。
【００３７】
かかる本発明の第３特徴は、本発明の第２特徴より簡単な方法でＤＦＲ再作業の必要無く、図５のようにウェーハボンディングの完了したウェーハを表面処理して接地孔(Ground Hole)を貫通する方法であり、全ての孔がサンドに露出するので接地孔(Ground Hole)が食刻において速やかに延長されるべくスリットを形成しておく等の予備作業が必要である。かかる予備作業はデバイスウェーハにデバイスを食刻する工程において、デバイスウェーハの表面に溝を彫るか、もしくは接地孔(Ground Hole)部分にデバイスウェーハを食刻するものである。
【００３８】
また、前記第５段階Ｓ５５、Ｓ５６は、前記保護層４４の接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長するよう形成するが、このように接地孔ＧＨを第１シリコン層４１まで延長させる方法は食刻や粉末噴射など様々な方法を用いることができ、ここで粉末噴射はサンドブラスターノズルＳＢＮにより行うことができる。
【００３９】
この際、デバイスウェーハの接地孔下部のデバイスウェーハは貫通溝の形成により開口されるか、もしくは溝の形成により脆弱になり、サンド再加工の際他の信号孔がハンドルウェーハまで延長される前に接地孔はハンドルウェーハまで選択的に延長される。こうして、表面処理されたガラス表面の表面積が広くなる効果により後続工程の金属蒸着において接着力が増加する利点を奏し、信号孔内部でのガラスとシリコン接合部位の連結状態を良好にさせる効果がある。
【００４０】
前述のように、本発明はカバーガラス表面とハンドルウェーハとを電気的に連結させ、以後ワイヤボンディング(Wire bonding)であろうとフリップチップボンディング(Flip chip bonding)であろうとチップレベル(Chip level)において既にカバーガラス(Cover Glass)の表面に接地が露出する方法であり、 このようにハンドルウェーハ(Handle wafer)からカバーガラス表面まで電気的な連結を成すためには接地孔(Ground Hole)からハンドルウェーハ(Handle Wafer)まで孔(Hole)を貫通させることが最も確実な方法である。
従って、ＭＥＭＳに用いるＳＯＩウェーハは、通常犠牲層の厚さが数μm以下と比較的デバイスウェーハ厚より薄いので、本発明による製造工程において無理なく接地過程を実現することができる。
以上の説明は本発明の具体的な実施例に対する説明に過ぎず、本発明はかかる具体的な実施例に限られず、また本発明に対する上述の具体的な実施例からその構成の多様な変更及び改造が可能なことは本発明の属する技術分野において通常の知識を有する者であれば容易に想到できるであろう。
【００４１】
【発明の効果】
上述のように本発明によると、ＳＯＩウェーハを用いるＭＥＭＳデバイスにおいて特別な工程を追加せずとも簡単な工程によりデバイスの接地孔(ground hole)とハンドルウェーハ(handle wafer)とを電気的に連結させることにより、フリップチップボンディング(Flip Chip Bonding)を行う場合、別途の処理無しで内部の導電性物質(Conductive Material)を連結でき、ハンドルウェーハ(Handle Wafer)の電気的な連結が可能で、内部の導電性物質とハンドルウェーハとの電気的な連結が効果的に行われ、こうしてデバイス構成の際電気的なノイズ特性を改善させることができる。
【図面の簡単な説明】
【図１】本発明によるＳＯＩウェーハを用いたＭＥＭＳデバイスの構造図である。
【図２】本発明によるＭＥＭＳデバイスの製造及び接地方法を示すフローチャートである。
【図３】図２のＭＥＭＳデバイスの製造及び接地方法による各段階別工程の例示図である。
【図４】図２の製造及び接地方法における第１例示図である。
【図５】図２の製造及び接地方法における第２例示図である。
【図６】一般のＳＯＩウェーハの構造図である。
【図７】従来のワイヤボンディング方式によるＭＥＭＳデバイスの構造図である。
【図８】従来のゴールドフリップチップボンディング方式によるＭＥＭＳデバイスの構造図である。
【符号の説明】
４０ ＭＥＭＳデバイス
４１ 第１シリコン層(ハンドルウェーハ)
４２ 絶縁層(犠牲層)
４３ 第２シリコン層(デバイスウェーハ)
４４ 保護層(カバーガラス)
ＳＨ 信号孔
ＧＨ 接地孔
ＧＨＴ 接地孔下端部
ＣＡ 伝導性接着剤
ＤＦＲ ドライフィルムレジスター
ＳＢＮ サンドブラスターノズル
ＳＴ スリット
Claims (13)
- 上下シリコン層の間に絶縁層を挟むＭＥＭＳデバイス４０において、
第１シリコン層４１と、
前記第１シリコン層４１上に形成される絶縁層４２と、
前記絶縁層４２上に形成される第２シリコン層４３と、
前記第２シリコン層４３上に形成される保護層４４と、
前記保護層４４上端部から前記第１シリコン層４１の一部まで延長され、内部に導電性物質ＣＭが形成される接地孔ＧＨと、
を具備するＳＯＩウェーハを用いたＭＥＭＳデバイス。 - 前記第２シリコン層４３は所定の構造物形状を含むことを特徴とする請求項１に記載のＳＯＩウェーハを用いたＭＥＭＳデバイス。
- 前記保護層４４は前記第２シリコン層４３の構造物形状に相応する領域に空間ＶＳを含むことを特徴とする請求項２に記載のＳＯＩウェーハを用いたＭＥＭＳデバイス。
- 前記導電性物質ＣＭは、前記接地孔ＧＨの内部に金属物質で完全に充填され、前記接地孔ＧＨの下端部から隣接した保護層の上部まで電気的に連結されるよう形成することを特徴とする請求項１に記載のＳＯＩウェーハを用いたＭＥＭＳデバイス。
- 前記導電性物質ＣＭは、前記接地孔ＧＨの壁面に沿って蒸着またはメッキなどの方法で形成され、前記接地孔ＧＨの下端部から隣接した保護層の上部まで電気的に連結されるよう形成することを特徴とする請求項１に記載のＳＯＩウェーハを用いたＭＥＭＳデバイス。
- ＳＯＩ(Silicon on Insulator)ウェーハを用いたＭＥＭＳデバイスの製造及び接地方法において、
第１シリコン層４１を設ける第１段階Ｓ５１と、
前記第１シリコン層４１に絶縁層４２を形成する第２段階Ｓ５２と、
前記絶縁層４２に第２シリコン層４３を形成し、該第２シリコン層４３に所定の構造物形状を形成する第３段階Ｓ５３と、
前記第２シリコン層４３に保護層４４を形成する第４段階Ｓ５４と、
前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを形成し、前記接地孔が前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成する第５段階Ｓ５５、Ｓ５６と、
前記接地孔の内部に導電性物質を形成して残りの後続工程を行う第６段階Ｓ５７、Ｓ５８と、
を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。 - 前記第５段階Ｓ５５、Ｓ５６は、
前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成する第１過程と、
前記保護層４４の接地孔ＧＨを食刻して前記接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成する第２過程と、
を含むことを特徴とする請求項６に記載のＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。 - 前記第５段階Ｓ５５、Ｓ５６は、
前記保護層４４の接地孔ＧＨを除く残りの部分にドライフィルムレジスターＤＦＲを形成する第１過程と、
前記保護層４４の接地孔ＧＨに粉末を噴射して前記接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成する第２過程と、
を含むことを特徴とする請求項６に記載のＳＯＩウェーハを用いた ＭＥＭＳデバイスの製造及び接地方法。 - 前記第５段階Ｓ５５、Ｓ５６の粉末噴射はサンドブラスターノズルＳＢＮにより行うことを特徴とする請求項８に記載のＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。
- ＳＯＩ(Silicon on Insulator)ウェーハを用いたＭＥＭＳデバイスの製造及び接地方法において、
第１シリコン層４１を設ける第１段階Ｓ５１と、
前記第１シリコン層４１に絶縁層４２を形成する第２段階Ｓ５２と、
前記絶縁層４２に第２シリコン層４３を形成し、該第２シリコン層４３に所定の構造物形状を形成する過程において接地孔ＧＨの対応位置にスリットＳＴを形成する第３段階Ｓ５３と、
前記第２シリコン層４３に保護層４４を形成する第４段階Ｓ５４と、
前記保護層４４に信号孔ＳＨ及び接地孔ＧＨを形成し、前記接地孔が前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成する第５段階Ｓ５５、Ｓ５６と、
前記接地孔の内部に導電性物質を形成して残りの後続工程を行う第６段階Ｓ５７、Ｓ５８と、
を具備することを特徴とするＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。 - 前記第５段階Ｓ５５、Ｓ５６は、前記保護層４４の接地孔ＧＨを食刻して前記接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成することを特徴とする請求項１０に記載のＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。
- 前記第５段階Ｓ５５、Ｓ５６は、前記保護層４４の接地孔ＧＨに粉末を噴射して前記接地孔ＧＨが前記第２シリコン層４３及び絶縁層４２を通して前記第１シリコン層４１まで延長されるよう形成することを特徴とする請求項１０に記載のＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。
- 前記第５段階Ｓ５５、Ｓ５６の粉末噴射はサンドブラスターノズルＳＢＮにより行われることを特徴とする請求項１２に記載のＳＯＩウェーハを用いたＭＥＭＳデバイスの製造及び接地方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2002-0074503A KR100471153B1 (ko) | 2002-11-27 | 2002-11-27 | Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2005197266A true JP2005197266A (ja) | 2005-07-21 |
Family
ID=32322355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003182519A Pending JP2005197266A (ja) | 2002-11-27 | 2003-06-26 | Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US20040099909A1 (ja) |
| JP (1) | JP2005197266A (ja) |
| KR (1) | KR100471153B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804759B1 (ko) | 2006-07-20 | 2008-02-19 | 주식회사 엠에스솔루션 | 멤스 가속도 센서 제조 방법 및 그 센서 |
| JP2008155326A (ja) * | 2006-12-25 | 2008-07-10 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005342808A (ja) * | 2004-05-31 | 2005-12-15 | Oki Electric Ind Co Ltd | Ｍｅｍｓデバイスの製造方法 |
| US7202100B1 (en) * | 2004-09-03 | 2007-04-10 | Hrl Laboratories, Llc | Method of manufacturing a cloverleaf microgyroscope and cloverleaf microgyroscope |
| FR2875927B1 (fr) * | 2004-09-24 | 2006-12-08 | Commissariat Energie Atomique | Procede de protection d'une puce electronique, puce electronique autoprotegee et procede de fabrication de la puce |
| US7232700B1 (en) * | 2004-12-08 | 2007-06-19 | Hrl Laboratories, Llc | Integrated all-Si capacitive microgyro with vertical differential sense and control and process for preparing an integrated all-Si capacitive microgyro with vertical differential sense |
| US8207004B2 (en) | 2005-01-03 | 2012-06-26 | Miradia Inc. | Method and structure for forming a gyroscope and accelerometer |
| KR100613604B1 (ko) * | 2005-01-31 | 2006-08-21 | 삼성전자주식회사 | Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법 |
| US7323355B2 (en) * | 2005-03-23 | 2008-01-29 | Freescale Semiconductor, Inc. | Method of forming a microelectronic device |
| US20060278942A1 (en) * | 2005-06-14 | 2006-12-14 | Innovative Micro Technology | Antistiction MEMS substrate and method of manufacture |
| US7316965B2 (en) * | 2005-06-21 | 2008-01-08 | Freescale Semiconductor, Inc. | Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level |
| KR100785014B1 (ko) * | 2006-04-14 | 2007-12-12 | 삼성전자주식회사 | Ｓｏｉ웨이퍼를 이용한 ｍｅｍｓ 디바이스 및 그 제조방법 |
| KR100758641B1 (ko) * | 2006-04-28 | 2007-09-13 | 재단법인서울대학교산학협력재단 | Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자 |
| TW200805682A (en) * | 2006-07-07 | 2008-01-16 | Advanced Semiconductor Eng | Method for encapsulating sensor chips |
| US7816166B1 (en) | 2007-03-09 | 2010-10-19 | Silicon Labs Sc, Inc. | Method to form a MEMS structure having a suspended portion |
| US7858422B1 (en) * | 2007-03-09 | 2010-12-28 | Silicon Labs Sc, Inc. | MEMS coupler and method to form the same |
| JP5062146B2 (ja) * | 2008-11-21 | 2012-10-31 | 大日本印刷株式会社 | 物理量センサおよびその製造方法、ならびに電子機器 |
| CN101750630B (zh) * | 2008-12-17 | 2013-06-05 | 鸿富锦精密工业（深圳）有限公司 | 电路板安装系统感测装置 |
| US8196475B2 (en) * | 2009-03-16 | 2012-06-12 | Kavlico Corporation | Cointegrated MEMS sensor and method |
| MX356125B (es) * | 2010-11-12 | 2018-05-15 | Wrigley W M Jun Co | Paquete de múltiples compartimientos para productos de consumo, y método para configurar y utilizar tal paquete. |
| US8502327B1 (en) | 2012-01-26 | 2013-08-06 | Honeywell International Inc. | Systems and methods for conductive pillars |
| US9061884B1 (en) | 2012-04-24 | 2015-06-23 | Amkor Technology, Inc. | Integrated circuit with efficient MEMS architecture |
| DE102012208033B4 (de) * | 2012-05-14 | 2020-08-06 | Robert Bosch Gmbh | Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung |
| FI125959B (en) * | 2013-05-10 | 2016-04-29 | Murata Manufacturing Co | Microelectromechanical device and method of manufacture of microelectromechanical device |
| CN104986357B (zh) * | 2015-05-28 | 2017-10-13 | 西北工业大学 | 一种硅基自密封式微推进器及其制备方法 |
| US20180233423A1 (en) * | 2017-02-14 | 2018-08-16 | Skyworks Solutions, Inc. | Flip-chip mounting of silicon-on-insulator die |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121659A (en) * | 1998-03-27 | 2000-09-19 | International Business Machines Corporation | Buried patterned conductor planes for semiconductor-on-insulator integrated circuit |
| JPH11354631A (ja) * | 1998-06-11 | 1999-12-24 | Nec Kansai Ltd | 半導体装置 |
| KR100276429B1 (ko) * | 1998-09-07 | 2000-12-15 | 정선종 | 미소 진공 구조체의 제작방법 |
| JP2000156408A (ja) * | 1998-11-20 | 2000-06-06 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001028438A (ja) * | 1999-07-13 | 2001-01-30 | Sanyo Electric Co Ltd | 半導体装置とその製造方法 |
| KR100770196B1 (ko) * | 2000-05-25 | 2007-10-26 | 도판 인사츠 가부시키가이샤 | 전사마스크용 기판, 전사마스크 및 전사마스크의 제조방법 |
| US6479315B1 (en) * | 2000-11-27 | 2002-11-12 | Microscan Systems, Inc. | Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step |
-
2002
- 2002-11-27 KR KR10-2002-0074503A patent/KR100471153B1/ko not_active IP Right Cessation
-
2003
- 2003-06-24 US US10/601,775 patent/US20040099909A1/en not_active Abandoned
- 2003-06-26 JP JP2003182519A patent/JP2005197266A/ja active Pending
-
2004
- 2004-08-11 US US10/915,551 patent/US7071016B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100804759B1 (ko) | 2006-07-20 | 2008-02-19 | 주식회사 엠에스솔루션 | 멤스 가속도 센서 제조 방법 및 그 센서 |
| JP2008155326A (ja) * | 2006-12-25 | 2008-07-10 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100471153B1 (ko) | 2005-03-10 |
| KR20040046554A (ko) | 2004-06-05 |
| US20050009233A1 (en) | 2005-01-13 |
| US7071016B2 (en) | 2006-07-04 |
| US20040099909A1 (en) | 2004-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005197266A (ja) | Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法 | |
| US6852621B2 (en) | Semiconductor device and manufacturing method therefor, circuit board, and electronic equipment | |
| JP5532394B2 (ja) | 半導体装置及び回路基板並びに電子機器 | |
| US6197610B1 (en) | Method of making small gaps for small electrical/mechanical devices | |
| JP4469181B2 (ja) | 電子装置とこの装置の製造方法 | |
| JP4564166B2 (ja) | ウエハ・パッシベーション層の形成方法 | |
| CN106241727A (zh) | 半导体结构及其制造方法 | |
| US9437489B2 (en) | Method of manufacturing a wiring substrate | |
| TWI634068B (zh) | 半導體微機電系統結構及其製造方法 | |
| JP2005109221A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| JP2008091639A (ja) | 電子装置およびその製造方法 | |
| JP2006147995A (ja) | 可変容量素子及びその製造方法 | |
| KR102125914B1 (ko) | 패터닝된 점착방지층에 의한 점착 방지 방법 | |
| KR20040098070A (ko) | 전자 디바이스 및 그 제조 방법 | |
| JP5703556B2 (ja) | 半導体装置及び半導体装置の製造方法、回路基板並びに電子機器 | |
| JP4284544B2 (ja) | 半導体装置及びその製造方法 | |
| JP2010232400A (ja) | 半導体基板と半導体基板の製造方法および半導体パッケージ | |
| US20160176705A1 (en) | Systems and methods for forming mems assemblies incorporating getters | |
| KR100372649B1 (ko) | 반도체 소자의 금속 패드 형성방법 | |
| JPH11274155A (ja) | 半導体装置 | |
| JP5967131B2 (ja) | 半導体装置の製造方法 | |
| JP2012209440A (ja) | 半導体装置、回路基板および電子機器 | |
| JP2019004065A (ja) | 半導体装置及びその製造方法 | |
| KR100686003B1 (ko) | 고주파 소자 패키지 및 그 제조 방법 | |
| JP5765546B2 (ja) | 半導体装置及び回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070313 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071010 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080812 |