KR100471153B1 - Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법 - Google Patents

Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법 Download PDF

Info

Publication number
KR100471153B1
KR100471153B1 KR10-2002-0074503A KR20020074503A KR100471153B1 KR 100471153 B1 KR100471153 B1 KR 100471153B1 KR 20020074503 A KR20020074503 A KR 20020074503A KR 100471153 B1 KR100471153 B1 KR 100471153B1
Authority
KR
South Korea
Prior art keywords
silicon
wafer
layer
silicon layer
ground hole
Prior art date
Application number
KR10-2002-0074503A
Other languages
English (en)
Other versions
KR20040046554A (ko
Inventor
박규연
김기훈
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR10-2002-0074503A priority Critical patent/KR100471153B1/ko
Priority to US10/601,775 priority patent/US20040099909A1/en
Priority to JP2003182519A priority patent/JP2005197266A/ja
Publication of KR20040046554A publication Critical patent/KR20040046554A/ko
Priority to US10/915,551 priority patent/US7071016B2/en
Application granted granted Critical
Publication of KR100471153B1 publication Critical patent/KR100471153B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0006—Interconnects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors

Abstract

본 발명은 SOI(Silicon on Insulator) 웨이퍼를 사용하는 MEMS(Micro-Electro Mechanical Systems, 이하, 'MEMS'라 한다) 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스 제조 및 접지 방법에 관한 것으로,
본 발명은 상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스(40)에 있어서, 제1 실리콘층(41); 상기 제1 실리콘층(41)상에 형성된 절연층(42); 상기 절연층(42)상에 형성되는 제2 실리콘층(43); 상기 제2 실리콘층(43)상에 형성되는 보호층(44); 및 상기 보호층(44) 상단부에서 상기 제1 실리콘층(41)의 일부까지 연장되며, 내부에 도전성 물질(CM)이 형성된 접지홀(GH); 를 구비한다.

Description

ＳＯＩ웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법{METHOD OF MANUFACTURING AND GROUNDING MICRO-ELECTRO MECHANICAL SYSTEMS DEVICE USING SILICON ON INSULATOR WAFER}
본 발명은 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스 제조 및 접지방법에 관한 것으로, 특히 SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀(ground hole)과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스 제조 및 접지 방법에 관한 것이다.
일반적으로, MEMS(Micro-Electro Mechanical Systems, 이하 "MEMS"라 한다)는 반도체 칩에 내장된 센서, 밸브, 기어, 반사경, 그리고 구동기 등과 같은 아주 작은 기계장치와 컴퓨터를 결합하는 기술로서, "영리한 물건"이라고도 불린다. 기본적으로, MEMS 디바이스는 반사경이나 센서와 같은 일부 기계 장치가 제작되었던 아주 작은 실리콘 칩 위에 마이크로회로를 포함한다. 어쩌면, 이러한 칩들은 낮은 가격에 많은 량이 조립됨으로써, 여러 용도에서 비용 효율적으로 만들어질 수 있을 것이다.
그리고, MEMS 디바이스에서, 바닥 웨이퍼로 작용하는 핸들웨이퍼(handle wafer)가 전기적으로 부유(Floating)될 경우에 디바이스(Device)가 되는 구조물과 형성되는 기생콘덴서(Parasitic Capacitance)에 의하여 전기적 간섭이 발생하여 구동기나 감지요소에 악영향을 유발시키므로 핸들 웨이퍼를 전기적으로 인쇄회로기판의 접지면에 접지시켜 사용한다.
도 1은 일반적인 SOI 웨이퍼의 구조도로서, 도 1을 참조하면, 일반적인 SOI 웨이퍼(10)는 실리콘으로 이루어지고 바닥 웨이퍼로서 작용하는 하부의 핸들 웨이퍼(11)와, 실리콘으로 이루어진 상부의 디바이스 웨이퍼(13)와, 상기 두 웨이퍼(11)(13) 사이에 형성되는 실리콘 산화물로 이루어진 절연층인 희생층(12)으로 이루어진다.
상기 핸들 웨이퍼(Handle Wafer)(11)는 보통 수백 μm의 두께를 갖는 실리콘 웨이퍼로서, 이는 보통 디바이스에서 기판(Substrate)으로 사용되고, 상기 디바이스 웨이퍼(Device Wafer)(13)는 디바이스가 형성되는 웨이퍼로서, 그 두께는 제품마다 다르지만 보통 수십 ~ 수백 μm이며, 그리고, 식각에 의하여 소정의 구조물 형상으로 구현된다. 그리고, 상기 희생층(12)은 실리콘 산화물로 형성되며 자이로스코프(GYROSCOPE)나 가속도계의 경우, 구조물이 운동할 수 있도록 디바이스 형성후 불산 등을 이용하여 습식 식각(Wet Etching)에 의해 제거되며, 이에 따라 빈공간(Vacant Space)이 형성된다.
도 2는 종래의 와이어 본딩 방식의 MEMS 디바이스의 구조도로서, 도 2를 참조하면, 종래의 와이어 본딩 방식의 MEMS 디바이스(20)는 핸들 웨이퍼에 해당하는 제1 실리콘층(21)과, 실리콘 산화물에 해당하는 절연층(22)과, 디바이스 웨이퍼에 해당하는 제2 실리콘층(23)과, 커버 글래스(cover glass)에 해당하는 보호층(24)으로 이루어진다. 그리고, 상기 보호층(24)은 신호홀(SH) 및 접지홀(GH)을 포함하고, 상기 접지홀(GH) 및 신호홀(SH)에는 도전성물질(CM)이 형성되고, 이 도전성물질(CM)은 접지연결을 위해 상기 접지홀(GH)의 상단부에 형성되는 메탈패드(MP)와 연결된다.
상기 핸들 웨이퍼(Handle Wafer)(41)를 인쇄회로기판(PCB)의 접지면에 전도성 접착제(29)를 이용하여 부착시키고, 상기 보호층(24)의 접지홀(GH)에 형성된 메탈패드(MP)를 상기 인쇄회로기판(PCB)의 접지면(GA)에 접속하는 방법은 와이어(W)를 이용하여 본딩하는 방법이 사용되고 있으며, 이러한 MEMS 디바이스(20)를 에폭시 등과 같은 절연물 수지로 몰딩하여 하나의 MEMS 디바이스가 구현된다.
그러나, 상기 접지홀에 형성된 메탈패드(MP)와 인쇄회로기판(PCB)과의 접지를 위해서는 와이를 사용하여 본딩하는 별도의 공정이 추가되어야 하는 불편함을 피할 수 없다는 문제점이 있고, 또한, 실리콘은 공기에서도 일정시간 방치되면 그 표면에 자연산화막(Natural Oxide)이 생겨서 전도성 접착제를 사용하여도 전기적인 접촉이 불량해지는 경우가 종종 발생하는 문제점이 있다.
한편, 소형화에 유리하고, 외이어 본딩에 비하여 잡음특성이 우수한 골드플립칩 본딩(Gold Flip Chip Bonding) 방식의 MEMS 디바이스가 최근 개발되고 있는데, 이에 대해서는 도 3을 참조하여 설명한다.
도 3은 종래의 골드플립칩 본딩(Gold Flip Chip Bonding) 방식의 MEMS 디바이스의 구조도로서, 도 3을 참조하면, 종래의 골드플립칩 본딩 방식의 MEMS 디바이스(30)는 플립칩 본딩(Flip chip bonding)의 일종인 골드 범프 플립 칩 본딩(Gold bump flip chip bonding)을 사용하는데, 이는 기본적인 디바이스 구조는 상기한 도 2에 도시된 디바이스와 동일하지만 인쇄회로기판(PCB)에 장착하는 방향이 도 2의 디바이스와 다르다.
도 3의 골드플립칩 본딩 방식의 MEMS 디바이스(30)는 핸들 웨이퍼에 해당하는 제1 실리콘층(31)과, 실리콘 산화물에 해당하는 절연층(32)과, 디바이스 웨이퍼에 해당하는 제2 실리콘층(33)과, 커버 글래스(cover glass)에 해당하는 보호층(34)으로 이루어진다. 그리고, 상기 보호층(34)은 신호홀(SH) 및 접지홀(GH)을 포함하고, 상기 신호홀 및 접지홀에는 도 2에 도시된 바와같이, 접지연결을 위한 도전성 물질이 형성되고, 이 도전성 물질과 메탈패드(MP)가 연결되며, 이때, 상기 보호층(24)의 신호홀(SH) 및 접지홀(GH)을 상기 인쇄회로기판(PCB)의 신호면 및 접지면에 각각 접속하는 방법은 골드볼(GB)을 이용하여 본딩하는 방법이 사용된다.
이러한 골드플립칩 본딩 방식의 MEMS 디바이스에서, 디바이스의 금속패드(Metal Pad)와 인쇄회로기판(PCB)의 접지면 사이에 골드볼(Gold Ball)을 형성한 후 일정 온도와 압력을 가한 상태에서 초음파를 인가하여 접착시키는 방법이 사용되고 있는데, 이러한 방법에 의하면 소형화에 유리하고, 외이어 본딩에 비하여 잡음특성이 우수하다는 잇점이 있다.
그러나, 이러한 방법에서는 상부측에 있는 기판(Substrate)을 인쇄회로기판(PCB)과 연결하는 작업은 그리 쉽지 않다는 문제점이 있는데, 이는 최근의 신기술로 각광을 받고 있는 플립칩 본딩(Flip Chip Bonding)을 적용할 경우에도 핸들 웨이퍼(Handle Wafer)의 접지문제는 심각한 문제로 대두되고 있다.
본 발명은 상기한 문제점을 해결하기 위해 안출한 것으로, 따라서, 본 발명의 목적은 SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀과 핸들 웨이퍼(handle wafer)를 전기적으로 연결하는 SOI 웨이퍼를 이용한 MEMS 디바이스 제조 및 접지 방법을 제공하는데 있다.
상기한 본 발명의 목적을 달성하기 위한 기술적인 수단으로써, 본 발명의 특징은 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서, 제1 실리콘층(41)을 제공하는 제1 단계(S51); 상기 제1 실리콘층(41)에 절연층(42)을 형성하는 제2 단계(S52); 상기 절연층(42)에 제2 실리콘층(43)을 형성하고, 이 제2 실리콘층(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하는 제3 단계; 상기 제2 실리콘층(43)에 보호층(44)을 형성하는 제4 단계(S54); 상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 상기 접지홀을 상기 슬릿(ST)이 형성된 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하여 형성하는 제5 단계(S55,S56); 및 상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행하는 제6 단계(S57,S58);를 구비함을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법을 제공한다.
삭제
삭제
이하, 본 발명의 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스에 대하여 도 4를 참조하여 상세하게 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 4는 본 발명에 따른 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 구조도로서, 도 4를 참조하면, 본 발명에 따른 MEMS 디바이스는 상하 실리콘층 사이에 절연층을 포함하는 MEMS 디바이스(40)에 있어서, 제1 실리콘층(41)과, 상기 제1 실리콘층(41)상에 형성된 절연층(42)과, 상기 절연층(42)상에 형성되는 제2 실리콘층(43)과, 상기 제2 실리콘층(43)상에 형성되는 보호층(44)과, 상기 보호층(44) 상단부에서 상기 제1 실리콘층(41)의 일부까지 연장되며, 내부에 도전성 물질(CM)이 형성된 접지홀(GH)을 포함한다.
상기 제1 실리콘층(41)은 실리콘으로 이루어지고, 핸들 웨이퍼 및 바닥 웨이퍼로서 작용하며, 상기 절연층(42)은 실리콘 산화물로 이루어지고, 자이로 또는 가속도계 등에 적용되는 경우에, 구조물이 운동할 수 있도록 하기 위한 빈공간을 포함하는 희생층으로 작용하며, 상기 제2 실리콘층(43)은 실리콘으로 이루어지고, 디바이스(Device)에 해당하는 소정의 구조물 형상을 포함하여 디바이스 웨이퍼로서 작용한다. 그리고, 상기 보호층(44)은 글래스로 이루어져 상기 디바이스 웨이퍼를 보호하기 위한 커버로서 작용한다.
상기 본 발명의 MEMS 디바이스에서, 상기 보호층(44)에 형성된 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하고, 이후 상기 접지홀(GH) 내부에 도전성 물질(CM)을 형성하여 상기 접지홀(GH)의 하단부(GHT)를 제1 실리콘층(41)에 전기적으로 접속한다.
이와 같은 도전성 물질(CM)은 상기 접지홀(GH) 및 신호홀(SH) 내부에 금속물질로 완전히 채워지거나, 또는 상기 각 홀의 벽면을 따라 증착 또는 도금 등의 방식으로 형성될 수 있으며, 그리고 상기 도전성 물질은 상기 각 홀의 하단부에서부터 인접한 보호층의 상부까지 연장되어 형성될 수 있다. 이는 하기에 설명되는 본 발명의 다른 실시 예에도 적용될 수 있다.
이러한 본 발명의 MEMS 디바이스(40)의 제1 실리콘층(41)이 인쇄회로기판(PCB)에 전도성 접착제(CA)를 통해서 전기적으로 연결된다.
이하, 본 발명의 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 접지 방법에 대해서 도 5를 참조하여 상세하게 설명한다. 본 발명에 참조된 도면에서 실질적으로 동일한 구성과 기능을 가진 구성요소들은 동일한 부호를 사용할 것이다.
도 5는 본 발명에 따른 MEMS 디바이스 제조 및 접지방법을 보이는 플로우챠트이고, 도 6은 도 5의 MEMS 디바이스 제조 및 접지방법의 각 단계별 공정 예시도이다.
도 5 및 도 6을 참조하면, 먼저, 제1 단계(S51)는 핸들 웨이퍼에 해당하는 제1 실리콘층(41)을 제공하고(도 6a), 그 다음, 제2 단계(S52)에서는 상기 제1 실리콘층(41)상에 희생층으로 작용하는 절연층(42)을 형성하며(도 6b), 그 다음, 제3 단계(S53)에서는 상기 절연층(42)상에 디바이스로 작용하는 제2 실리콘층(43)을 형성한다(도 6c). 이때, 상기 제2 실리콘층(43)에 디바이스에 해당하는 소정의 구조물 형상을 포함할 수 있다(도 6d).
그 다음, 제4 단계(S54)에서는 상기 제2 실리콘층(43)에 디바이스를 보호하기 위해 커버로서 작용하는 보호층(44)을 형성하고(도 6e), 그 다음, 제5 단계(S55,S56)에서는 상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 각각 형성한다(도 6f). 여기서, 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 거쳐서 상기 제1 실리콘층(41)까지 연장하여 형성하고, 상기 접지홀(GH) 내부에 도전성 물질을 형성하여 상기 접지홀(GH)이 상기 제1 실리콘층(41)에 전기적으로 연결된다(도 6g).
그 다음, 제6 단계(S57,S58)에서는 상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행한다. 여기서 후공정은 상기 접지홀 내부에 도전성물질을 형성하는 과정을 포함하며, 여기서, 도전성물질은 상기 접지홀(GH) 및 신호홀(SH) 내부에 금속물질로 완전히 채워지거나, 또는 상기 각 홀의 벽면을 따라 증착 또는 도금 등의 방식으로 형성될 수 있다. 이러한 후공정을 통해 접착력이 증가되고, 또한, 신호홀의 내부에 글래스와 실리콘 접합부위의 연결상태를 양호하게 해준다.
이하, 본 발명의 MEMS 디바이스의 접지홀 접지방법에 대해서는 도 7을 참조하여 설명한다.
도 7은 도 5의 제조 및 접지방법에 대한 제1 예시도로서, 도 7을 참조하면, 상기 제5 단계(S55,S56)에 대한 제1 예를 설명하면, 먼저, 제1 과정에서는 도 7a 에 도시한 바와 같이, 상기 보호층(44)의 접지홀(GH)을 제외한 나머지 부분에 드라이 필름 레지스터(DFR)를 형성하고, 그 다음, 제2 과정에서는 도 7b에 도시한 바와 같이, 상기 보호층(44)의 접지홀(GH)을 식각하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성한다.
이러한 제5 단계(S55,S56)에 대해서 구체적으로 설명하면, 먼저, 제1 과정에서 상기 보호층(44)의 접지홀(GH)을 제외한 나머지 부분에 드라이 필름 레지스터(DFR)를 형성하고, 그 다음, 제2 과정에서는 상기 보호층(44)의 접지홀(GH)에 분말을 분사하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성한다.
여기서, 패키지 부재에 형성되는 핸들 웨이퍼인 제1 실리콘(41)에 연결하고자 하는 접지홀(GH)을 패키지 후 재가공하여 핸들 웨이퍼까지 연장하며, 상기 제5 단계(S55,S56)의 분말 분사는 샌드 블래스터 노즐(SBN)에 의해 이루어질 수 있다.
전술한 바와 같은 본 발명에 제2 특징에서는, SOI 웨이퍼와 글래스 웨이퍼(Glass Wafer)와의 웨이퍼 본딩(Wafer bonding)이 완료된 상태에서 접지홀(Ground Hole)만 재가공하여 핸들 웨이퍼(Handle Wafer)까지 홀의 깊이를 연장시키는데, 여기서 접지홀의 가공은 샌드 블래스터(Sand Blaster) 장비를 이용하여 가공할 수 있다.
즉, 웨이퍼상에 수백에서 수천 개의 홀을 가공해야 하므로 샌드 가공에 방어력을 가지고 있는 드라이 필름 레지스터(Dry Film Resister)를 이용하는 노광작업을 통하여 패터닝한 후 미세한 샌드로 제2 실리콘층 및 절연층을 식각한다. 웨이퍼 본딩(Wafer bonding)이 완료된 후 DFR을 접지홀(Ground Hole)부분만 패터닝한 후 일정시간 가공하면 샌드(sand) 분말이 열린 홀을 관통하여 디바이스 웨이퍼와 희생층을 관통하고 핸들 웨이퍼까지 접지홀이 연장된다.
이하, 본 발명의 MEMS 디바이스의 접지홀 접지방법에 대해서는 도 8을 참조하여 설명한다.
도 8은 도 5의 제조 및 접지방법에 대한 제2 예시도로서, 본 발명의 제3 특징에서는 상기한 본 발명의 제2 특징과 제3단계 및 제5단계를 제외한 나머지 과정은 동일하다.
도 8을 참조하여 상기 제3 단계는 상기 절연층(42)에 제2 실리콘층(43)을 형성하고, 이 제2 실리콘층(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하고, 상기 제5 단계(S55,S56)에서는 상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 도 8a 및 도 8b에 도시한 바와 같이, 상기 접지홀을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하여 형성한다.
여기서, 상기 디바이스 웨이퍼에 형성되는 슬릿(ST)은 흠집이나 관통구로 이루어질 수 있으며, 이러한 슬릿(ST) 형성후, 패키지하고, 이 패키지된 웨이퍼를 표면처리하여 선택적으로 접지홀(Ground Hole)이 핸들 웨이퍼(Handle Wafer)까지 연장되도록 한다.
이와 같은 본 발명은, DFR 재작업이 필요 없으며, 도 8에 보인 바와 같이 웨이퍼 본딩이 완료된 웨이퍼를 표면처리하여 접지홀(Ground Hole)을 관통하는 방법으로, 모든 홀이 샌드에 노출되므로 접지홀(Ground Hole)이 식각에서 빨리 연장되도록 슬릿을 형성하는 등의 사전 작업이 필요하다. 이 사전 작업은 디바이스 웨이퍼에 디바이스를 식각하는 공정에서 디바이스 웨이퍼 표면에 흠집을 내거나 혹은 접지 홀(Ground Hole)부분에 디바이스 웨이퍼를 식각하는 방법이다.
또한, 상기 제5 단계(S55,S56)는 상기 보호층(44)의 접지홀(GH)을 상기 접지홀(GH)을 상기 슬릿(ST)이 형성된 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는데, 이와 같이 접지홀(GH)을 제1 실리콘층(41)까지 연장하는 방법은 식각 방식이나 분말 분사 방식 등과 같이 다양한 방식으로 이루어질 수 있고, 여기서, 분말 분사는 샌드 블래스터 노즐(SBN)에 의해 이루어질 수 있다.
이때, 디바이스 웨이퍼의 접지홀 아래의 디바이스 웨이퍼는 관통구의 형성으로 열려 있거나 또는 흠집 형성으로 취약하게 되고, 샌드 재가공시 다른 신호홀이 핸들 웨이퍼까지 연장되기 전에 접지홀은 핸들 웨이퍼까지 선택적으로 연장된다. 이로 인하여, 표면처리 된 글래스 표면의 표면적이 넓어지는 효과로 인하여 후 공정인 금속 증착에서의 접착력을 증가시키는 장점이 있으며, 신호홀의 내부에 글래스와 실리콘 접합부위의 연결상태를 양호하게 해주는 효과가 있다.
전술한 바와 같이, 본 발명은 커버 글래스 표면과 핸들 웨이퍼를 전기적으로 연결하여 이후 와이어 본딩(Wire bonding)의 방법이든 플립칩 본딩(Flip chip bonding)의 방법이든 칩 레벨(Chip level)에서 이미 커버 글래스(Cover Glass) 표면에 접지가 드러나는 방법으로서, 이와 같이, 핸들 웨이퍼(Handle wafer)에서 커버 글래스 표면까지 전기적인 연결을 하기 위해서는 접지홀(Ground Hole)에서 핸들 웨이퍼(Handle Wafer)까지 홀(Hole)을 관통하는 것이 가장 확실한 방법이다.
따라서, MEMS에서 사용하는 SOI 웨이퍼는 보통 희생층의 두께가 수μm이하로 상대적으로 디바이스 웨이퍼의 두께에 비하여 얇기 때문에 본 발명에 의한 제조공정에서 큰 어려움 없이 접지과정이 실현 가능하다.
상술한 바와 같은 본 발명에 따르면, SOI 웨이퍼를 사용하는 MEMS 디바이스에서 특별한 공정의 추가없이 간단한 공정으로 디바이스의 접지홀(ground hole)과 핸들 웨이퍼(handle wafer)를 전기적으로 연결함으로서, 플립칩 본딩(Flip Chip Bonding)을 할 경우, 별도의 처리 없이 내부의 도전성 물질(Conductive Material)을 연결할 수 있고, 핸들 웨이퍼(Handle Wafer)의 전기적인 연결이 가능하며, 내부의 도전성 물질과 핸들 웨이퍼간의 전기적인 연결이 효과적으로 이루어질 수 있으며, 이에 따라 디바이스 구성시 전기적인 잡음 특성을 개선 할 수 있다.
이상의 설명은 본 발명의 구체적인 실시 예에 대한 설명에 불과하고, 본 발명은 이러한 구체적인 실시 예에 한정되지 않으며, 또한, 본 발명에 대한 상술한 구체적인 실시 예로부터 그 구성의 다양한 변경 및 개조가 가능하다는 것을 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 쉽게 알 수 있다.
도 1은 일반적인 SOI 웨이퍼의 구조도이다.
도 2는 종래의 와이어 본딩 방식의 MEMS 디바이스의 구조도이다.
도 3은 종래의 골드플립칩 본딩 방식의 MEMS 디바이스의 구조도이다.
도 4는 본 발명에 따른 SOI 웨이퍼를 이용한 MEMS 디바이스의 구조도이다.
도 5는 본 발명에 따른 MEMS 디바이스의 제조 및 접지방법을 보이는 플로우챠트이다.
도 6은 도 5의 MEMS 디바이스의 제조 및 접지방법의 각 단계별 공정 예시도이다.
도 7은 도 5의 제조 및 접지방법에 대한 제1 예시도이다.
도 8은 도 5의 제조 및 접지방법에 대한 제2 예시도이다.
* 도면의 주요부분에 대한 부호의 설명 *
40 : MEMS 디바이스 41 : 제1 실리콘층(핸들 웨이퍼)
42 : 절연층(희생층) 43 : 제2 실리콘층(디바이스 웨이퍼)
44 : 보호층(커버 글래스) SH : 신호홀
GH : 접지홀 GHT : 접지홀 하단부
CA : 전도성 접착제 DFR : 드라이 필름 레지스터
SBN : 샌드 블래스터 노즐 ST : 슬릿

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지 방법에 있어서,
    제1 실리콘층(41)을 제공하는 제1 단계(S51);
    상기 제1 실리콘층(41)에 절연층(42)을 형성하는 제2 단계(S52);
    상기 절연층(42)에 제2 실리콘층(43)을 형성하고, 이 제2 실리콘층(43)에 소정의 구조물 형상을 형성하는 과정에서 접지홀(GH)에 대응하는 위치에 슬릿(ST)을 형성하는 제3 단계;
    상기 제2 실리콘층(43)에 보호층(44)을 형성하는 제4 단계(S54);
    상기 보호층(44)에 신호홀(SH) 및 접지홀(GH)을 형성하며, 상기 접지홀을 상기 상기 슬릿(ST)이 형성된 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장하여 형성하는 제5 단계(S55,S56); 및
    상기 접지홀 내부에 도전성 물질을 형성하여 나머지 후공정을 수행하는 제6 단계(S57,S58)
    를 구비함을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.
  11. 제10항에 있어서, 상기 제5 단계(S55,S56)는
    상기 보호층(44)의 접지홀(GH)을 식각하여 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.
  12. 제10항에 있어서, 상기 제5 단계(S55,S56)는
    상기 보호층(44)의 접지홀(GH)에 분말을 분사하는 상기 접지홀(GH)을 상기 제2 실리콘층(43) 및 절연층(42)을 통해 상기 제1 실리콘층(41)까지 연장시켜 형성하는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.
  13. 제12항에 있어서, 상기 제5 단계(S55,S56)의 분말 분사는
    샌드 블래스터 노즐(SBN)에 의해 이루어지는 것을 특징으로 하는 SOI(Silicon on Insulator) 웨이퍼를 이용한 MEMS 디바이스의 제조 및 접지방법.
KR10-2002-0074503A 2002-11-27 2002-11-27 Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법 KR100471153B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2002-0074503A KR100471153B1 (ko) 2002-11-27 2002-11-27 Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법
US10/601,775 US20040099909A1 (en) 2002-11-27 2003-06-24 Micro-electro mechanical systems (MEMS) device using silicon on insulator (SOI) wafer, and method of fabricating and grounding the same
JP2003182519A JP2005197266A (ja) 2002-11-27 2003-06-26 Ｓｏｉウェーハを用いたｍｅｍｓデバイス、その製造及び接地方法
US10/915,551 US7071016B2 (en) 2002-11-27 2004-08-11 Micro-electro mechanical systems (MEMS) device using silicon on insulator (SOI) wafer, and method of fabricating and grounding the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0074503A KR100471153B1 (ko) 2002-11-27 2002-11-27 Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법

Publications (2)

Publication Number Publication Date
KR20040046554A KR20040046554A (ko) 2004-06-05
KR100471153B1 true KR100471153B1 (ko) 2005-03-10

Family

ID=32322355

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0074503A KR100471153B1 (ko) 2002-11-27 2002-11-27 Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법

Country Status (3)

Country Link
US (2) US20040099909A1 (ko)
JP (1) JP2005197266A (ko)
KR (1) KR100471153B1 (ko)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005342808A (ja) * 2004-05-31 2005-12-15 Oki Electric Ind Co Ltd Ｍｅｍｓデバイスの製造方法
US7202100B1 (en) * 2004-09-03 2007-04-10 Hrl Laboratories, Llc Method of manufacturing a cloverleaf microgyroscope and cloverleaf microgyroscope
FR2875927B1 (fr) * 2004-09-24 2006-12-08 Commissariat Energie Atomique Procede de protection d'une puce electronique, puce electronique autoprotegee et procede de fabrication de la puce
US7232700B1 (en) * 2004-12-08 2007-06-19 Hrl Laboratories, Llc Integrated all-Si capacitive microgyro with vertical differential sense and control and process for preparing an integrated all-Si capacitive microgyro with vertical differential sense
US8207004B2 (en) * 2005-01-03 2012-06-26 Miradia Inc. Method and structure for forming a gyroscope and accelerometer
KR100613604B1 (ko) * 2005-01-31 2006-08-21 삼성전자주식회사 Ｓｏｉ 웨이퍼를 이용한 부유 구조체 형성방법
US7323355B2 (en) * 2005-03-23 2008-01-29 Freescale Semiconductor, Inc. Method of forming a microelectronic device
US20060278942A1 (en) * 2005-06-14 2006-12-14 Innovative Micro Technology Antistiction MEMS substrate and method of manufacture
US7316965B2 (en) * 2005-06-21 2008-01-08 Freescale Semiconductor, Inc. Substrate contact for a capped MEMS and method of making the substrate contact at the wafer level
KR100785014B1 (ko) * 2006-04-14 2007-12-12 삼성전자주식회사 Ｓｏｉ웨이퍼를 이용한 ｍｅｍｓ 디바이스 및 그 제조방법
KR100758641B1 (ko) * 2006-04-28 2007-09-13 재단법인서울대학교산학협력재단 Ｃｍｏｓ 회로가 집적된 실리콘 기판 상에 미세구조물을 형성하는 방법 및 상기 방법에 의하여 형성된 미세 구조물을 포함하는 ｍｅｍｓ 소자
TW200805682A (en) * 2006-07-07 2008-01-16 Advanced Semiconductor Eng Method for encapsulating sensor chips
KR100804759B1 (ko) 2006-07-20 2008-02-19 주식회사 엠에스솔루션 멤스 가속도 센서 제조 방법 및 그 센서
JP2008155326A (ja) * 2006-12-25 2008-07-10 Matsushita Electric Works Ltd 半導体装置及びその製造方法
US7816166B1 (en) 2007-03-09 2010-10-19 Silicon Labs Sc, Inc. Method to form a MEMS structure having a suspended portion
US7858422B1 (en) 2007-03-09 2010-12-28 Silicon Labs Sc, Inc. MEMS coupler and method to form the same
JP5062146B2 (ja) * 2008-11-21 2012-10-31 大日本印刷株式会社 物理量センサおよびその製造方法、ならびに電子機器
CN101750630B (zh) * 2008-12-17 2013-06-05 鸿富锦精密工业（深圳）有限公司 电路板安装系统感测装置
US8196475B2 (en) * 2009-03-16 2012-06-12 Kavlico Corporation Cointegrated MEMS sensor and method
PL2637950T3 (pl) * 2010-11-12 2020-12-28 Wm. Wrigley Jr. Company Wieloprzegrodowe opakowanie na produkty spożywcze i sposób konfiguracji i zastosowania takiego opakowania
US8502327B1 (en) 2012-01-26 2013-08-06 Honeywell International Inc. Systems and methods for conductive pillars
US9061884B1 (en) 2012-04-24 2015-06-23 Amkor Technology, Inc. Integrated circuit with efficient MEMS architecture
DE102012208033B4 (de) * 2012-05-14 2020-08-06 Robert Bosch Gmbh Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung
FI125959B (en) 2013-05-10 2016-04-29 Murata Manufacturing Co Microelectromechanical device and method of manufacture of microelectromechanical device
CN104986357B (zh) * 2015-05-28 2017-10-13 西北工业大学 一种硅基自密封式微推进器及其制备方法
US20180233423A1 (en) * 2017-02-14 2018-08-16 Skyworks Solutions, Inc. Flip-chip mounting of silicon-on-insulator die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354631A (ja) * 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
KR20000018926A (ko) * 1998-09-07 2000-04-06 정선종 미소 진공 구조체의 제작방법
JP2000156408A (ja) * 1998-11-20 2000-06-06 Nec Corp 半導体装置及びその製造方法
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
JP2001028438A (ja) * 1999-07-13 2001-01-30 Sanyo Electric Co Ltd 半導体装置とその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1223607A4 (en) * 2000-05-25 2003-03-12 Toppan Printing Co Ltd SUBSTRATE FOR A TRANSFER MASK, TRANSFER MASK AND MANUFACTURING METHOD
US6479315B1 (en) * 2000-11-27 2002-11-12 Microscan Systems, Inc. Process for manufacturing micromechanical and microoptomechanical structures with single crystal silicon exposure step

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6121659A (en) * 1998-03-27 2000-09-19 International Business Machines Corporation Buried patterned conductor planes for semiconductor-on-insulator integrated circuit
JPH11354631A (ja) * 1998-06-11 1999-12-24 Nec Kansai Ltd 半導体装置
KR20000018926A (ko) * 1998-09-07 2000-04-06 정선종 미소 진공 구조체의 제작방법
JP2000156408A (ja) * 1998-11-20 2000-06-06 Nec Corp 半導体装置及びその製造方法
JP2001028438A (ja) * 1999-07-13 2001-01-30 Sanyo Electric Co Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20040099909A1 (en) 2004-05-27
US20050009233A1 (en) 2005-01-13
JP2005197266A (ja) 2005-07-21
KR20040046554A (ko) 2004-06-05
US7071016B2 (en) 2006-07-04

Similar Documents

Publication Publication Date Title
KR100471153B1 (ko) Ｓｏｉ웨이퍼를 이용한 mems 디바이스의 제조 및 접지 방법
TWI569341B (zh) 引線連結感測器封裝體及方法
US5366589A (en) Bonding pad with circular exposed area and method thereof
US8796059B2 (en) Method of forming electronic device that includes forming protective package to house substrate and die attached thereto while leaving first and second active surface portions of the die exposed
KR100818088B1 (ko) 반도체 패키지 및 그 제조 방법
US10131538B2 (en) Mechanically isolated MEMS device
US8252695B2 (en) Method for manufacturing a micro-electromechanical structure
KR100757695B1 (ko) 부품 및 이의 제조 방법
US9437489B2 (en) Method of manufacturing a wiring substrate
US20180127263A1 (en) Mems structure with bilayer stopper and method for forming the same
US11542151B2 (en) MEMS apparatus with anti-stiction layer
US20120133049A1 (en) Process of Fabricating Semiconductor Device and Through Substrate via, and Through Substrate via Structure Therefrom
KR20040098070A (ko) 전자 디바이스 및 그 제조 방법
US7825518B2 (en) Semiconductor device and method of manufacturing the same
US8138612B2 (en) Semiconductor device
US20080009104A1 (en) Semiconductor package having electromagnetic interference shielding and fabricating method thereof
KR20040101416A (ko) 전자 디바이스 및 그 제조 방법
US5250847A (en) Stress isolating signal path for integrated circuits
KR100616051B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9593008B2 (en) MEMS sensor including an over-travel stop and method of manufacture
JP4357278B2 (ja) 集積回路ダイ製作方法
CN102897706B (zh) 用于保护布线和集成电路器件的方法和装置
CN104752384B (zh) 半导体封装结构及其制作方法
TW201741228A (zh) 半導體結構及其製造方法
KR100776130B1 (ko) 적층형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee