JP2005184718A - 多点アナログ出力装置 - Google Patents

多点アナログ出力装置 Download PDF

Info

Publication number
JP2005184718A
JP2005184718A JP2003426151A JP2003426151A JP2005184718A JP 2005184718 A JP2005184718 A JP 2005184718A JP 2003426151 A JP2003426151 A JP 2003426151A JP 2003426151 A JP2003426151 A JP 2003426151A JP 2005184718 A JP2005184718 A JP 2005184718A
Authority
JP
Japan
Prior art keywords
output
output switch
side processor
output device
processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003426151A
Other languages
English (en)
Other versions
JP4135095B2 (ja
Inventor
Yoko Aoki
容子 青木
Atsushi Terayama
篤 寺山
Yukio Maniwa
幸雄 馬庭
Kimihide Aoyama
公英 青山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2003426151A priority Critical patent/JP4135095B2/ja
Publication of JP2005184718A publication Critical patent/JP2005184718A/ja
Application granted granted Critical
Publication of JP4135095B2 publication Critical patent/JP4135095B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

【課題】 故障モードの検出率を改善して危険分散を確実に行うと共に、出力スイッチ駆動に必要な電流を最小限として消費電力を低減した多点アナログ出力装置を実現する。
【解決手段】 絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、前記フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置において、
前記システム側プロセッサの指令に基づき、前記出力スイッチを一斉に開又は閉に操作すると共に、自身の出力制御状態を前記フィールド側プロセッサに通知する出力スイッチ制御手段と、
前記出力スイッチの少なくとも1個が故障したことを検出して前記フィールド側プロセッサに通知する出力スイッチ状態検出手段と、
を備える。
【選択図】 図1

Description

本発明は、絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置に関する。
多点アナログ出力装置に関連する先行技術文献としては次のようなものがある。
図3は従来の多点アナログ出力装置の一例を示す機能ブロック図である。1は上位装置、2はこの上位装置が接続される通信バスである。3は、この通信バス2に接続されて上位装置1と通信する多点アナログ出力装置の稼動側モジュールである。3´は、稼動側モジュールと同一構成になっている待機側モジュールであり、これらモジュールにより二重化システムが形成されている。
稼動側の多点アナログ出力装置3は、点線Xで示す絶縁境界により、上位装置1とインターフェイスするシステム側領域(A)と、出力端子を介してフィールド機器とインターフェイスするフィールド側領域(B)に仕切られており、これら領域の要素は直流絶縁手段を介して結合されている。
システム側領域(A)において、31は上位インターフェイスであり、通信バス2に接続され、上位装置1との通信をインターフェイスする。32はシステム側プロセッサ、33は送受信手段であり、上位インターフェイス31とシステム側プロセッサの間にあり、上位装置1に対するシステム側プロセッサ32の送信及び受信を中継する。
フィールド側領域(B)において、34はフィールド側プロセッサであり、直流絶縁手段を形成するフォトカプラ35を介してシステムプロセッサ32と通信する。36はDAC(ディジタル・アナログ変換器)であり、フィールドプロセッサ34のディジタル出力をアナログ電圧信号に変換する。
37は出力用マルチプレクサであり、DAC36のアナログ電圧信号を出力端子(この例では16チャンネル)T1,T2,…T15,T16に対応した多点のアナログ電圧信号V1,V2,…V15,V16を分配出力する。
Q1,Q2,…Q15,Q16は、電圧フォロア型のバッファ増幅器であり、多点のアナログ電圧信号V1,V2,…V15,V16を入力してインピーダンス変換した同一電圧を出力する。
これらバッファ増幅器の出力電圧信号V1,V2,…V15,V16は、出力スイッチSW1,SW2,…SW15,SW16の開閉接点を介して出力端子T1,T2,…T15,T16に供給される。
更に、これらバッファ増幅器の出力電圧信号V1,V2,…V15,V16は、出力読み返し用マルチプレクサ38に入力され、このマルチプレクサを介して読み返し信号Rがフィールド側プロセッサ34に通知され、フィールド側プロセッサ34はADC(アナログ・ディジタル変換)機能によりディジタル変換して出力信号電圧の読み返し確認を実行する。
39は、出力スイッチ制御手段であり、システム側プロセッサ32よりの指令信号Sを入力し、直流絶縁用のフォトカプラPCを介してFETQ17とQ18よりなるスイッチング回路を作動させて制御信号Mを出力し、出力スイッチSW1,SW2,…SW15,SW16の開閉接点を一斉に開又は閉に操作する。
出力スイッチ制御手段39のフォトカプラPCのフィールド側の受光トランジスタのコレクタ電位は、出力制御状態の読み返し信号Pとしてフィールド側プロセッサ34に通知される。
16チャンネルの出力スイッチSW1,SW2,…SW15,SW16は、フォトMOSリレーで構成され、各フォトMOSリレーに設けられたフォトダイオードは、2チャンネルを一組としてカスケード接続され、各カスケード接続回路のアノード側が所定の定電圧にプルアップされ、カソード側が出力スイッチ制御手段39の制御信号Mに接続される。図示の例では、2チャンネルが一系統とされるので、計8系統が形成されている。
各組のフォトダイオードのカソードは、共通接続されて出力スイッチ制御手段39の制御信号Mでドライブされる。各組のフォトダイオードを流れる電流をI1,I2…I8とすれば、出力スイッチ制御手段39に流れる制御電流Iは、I=I1+I2+…+I8となる。
二重化システムを構成するための待機側モジュール3´も同一構成であり、出力端子出力端子T1´,T2´,…T15´,T16´及びTG´は、稼動側モジュール3の対応する出力端子T1,T2,…T15,T16及びTGと共通接続される。
待機側モジュール3´の16チャンネルの出力スイッチは、待機側より出力端子に信号が出ないようにシステム側プロセッサの指令により、出力スイッチ制御手段を介して強制的に開に操作されている。
特開2002−319850号公報
特公昭61−39921号公報
二重化制御時、待機側モジュール3´は出力信号が出ないよう、全ての出力スイッチを開に操作しているが、待機側の出力スイッチ制御手段39のFETQ17とQ18よりなるスイッチング回路に故障が発生すると、従来構成では故障を検出できず、待機側機器が信号を出力してしまう問題がある。
待機側の出力スイッチ制御手段39のフォトカプラPCに故障が発生すると、出力制御状態の読み返し信号Pとしてフィールド側プロセッサ34に通知されるので、故障の検出はできるが、待機側の機器を交換するまで信号を出力し続けてしまう問題がある。
出力スイッチを形成するフォトMOSリレーのフォトダイオードのオープン故障を検出することができない。そこで、共倒れとなるチャンネル数を抑えるため、図3の例ではカスケード接続するチャンネルを2チャンネルとし、計8系統の制御を行っているが、多くの消費電流を必要とする問題がある。
従って本発明が解決しようとする課題は、故障モードの検出率を改善して危険分散を確実に行うと共に、出力スイッチ駆動に必要な電流を最小限として消費電力を低減した多点アナログ出力装置を実現することにある。
このような課題を達成するために、本発明の構成は次の通りである。
(1)絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、前記フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置において、
前記システム側プロセッサの指令に基づき、前記出力スイッチを一斉に開又は閉に操作すると共に、自身の出力制御状態を前記フィールド側プロセッサに通知する出力スイッチ制御手段と、
前記出力スイッチの少なくとも1個が故障したことを検出して前記フィールド側プロセッサに通知する出力スイッチ状態検出手段と、
を備えたことを特徴とする多点アナログ出力装置。
(2)各出力スイッチにはフォトダイオードが設けられ、これらのフォトダイオードはカスケード接続され、カスケード接続されたフォトダイオードに流す共通の制御電流で各出力スイッチは一斉に開又は閉に操作されると共に、
前記出力スイッチ状態検出手段は、前記出力スイッチを閉に操作した時の前記制御電流をもとに前記出力スイッチの故障を検出することを特徴とする(1)に記載の多点アナログ出力装置。
(3)前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力状態の論理和により自身の出力状態を演算して前記前記フィールド側プロセッサに通知することを特徴とする(1)又は(2)に記載の多点アナログ出力装置。
(4)前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により前記出力スイッチを操作する信号を生成することを特徴とする(1)乃至(3)のいずれかに記載の多点アナログ出力装置。
(5)前記絶縁手段、システム側プロセッサ、フィールド側プロセッサ、出力スイッチ制御手段、出力スイッチ故障検出手段を含むモジュールを待機側と制御側に二重化し、二重化したモジュールの対応する前記出力端子を共通接続したことを特徴とする(1)乃至(4)のいずれかに記載の多点アナログ出力装置。
(6)前記待機側モジュールの前記出力スイッチを強制的に開に操作することを特徴とする(5)に記載の多点アナログ出力装置。
(7)前記出力スイッチは、フォトMOSリレーであることを特徴とする(1)乃至(6)のいずれかに記載の多点アナログ出力装置。
以上説明したことから明らかなように、本発明によれば次のような効果がある。
(1)二重化構成時、待機側モジュールにある出力スイッチ制御手段は、システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により出力スイッチを操作する信号を生成する。これにより、出力スイッチ制御手段のスイッチング回路に故障が発生した場合、故障自体の検出は不可能であるが、外部に誤った出力スイッチ操作信号を出すことを防止できる。
(2)出力スイッチ制御手段にある二重化されたスイッチング素子の両方が故障して誤った制御信号が出力されて出力スイッチが閉に操作された場合については、出力スイッチ状態検出手段の読み返し信号により、故障(開操作中なのに読み返し信号が閉である)を検出することができる。
(3)二重化構成時、待機側モジュールの出力スイッチ制御手段にある二重化された絶縁素子のいずれか一方に故障が発生すると、出力制御状態読み返し信号によりフィールド側プロセッサが絶縁素子の故障モードを検出する。又、絶縁素子が二重化されているため、いずれか一方がオフしていれば、外部に誤った出力スイッチ操作信号を出すことはない。絶縁素子の両方が故障した場合については、出力制御状態読み返し信号及び出力スイッチ状態検出手段の読み返し信号により、故障を検出することができる。
(4)複数チャンネルのフォトMOSリレーのフォトダイオードをカスケード接続すると、いずれか1チャンネルのフォトダイオードが開放故障した場合、カスケード接続されている他のチャンネルも出力できなくなる。従来装置では、この状態を検出する機能がなかったので、多くのチャンネルをカスケードに接続することはできなかったが、本発明で導入された出力スイッチ状態検出手段により、出力スイッチの開閉状態の読み返しを行うことによりフォトMOSリレーのカスケード接続数を増加することが可能となる。実施例では、フォトMOSリレーのカスケード接続を従来の8系統から4系統に減らしてフォトダイオードの制御電流を半減し、消費電力の低減が図られた。
以下、本発明を図面により詳細に説明する。図1は、発明を適用した多点アナログ出力装置の一実施形態を示す機能ブロック図である。図2は、出力スイッチ制御手段100の詳細回路構成図である。図3で説明した従来装置と同一要素には同一符号を付し、説明を省略する。以下、本発明の特徴部につき説明する。
図1で、30は、通信バス2に接続されて上位装置1と通信する多点アナログ出力装置の稼動側モジュールである。30´は、稼動側モジュールと同一構成になっている待機側モジュールであり、これらモジュールにより二重化システムが形成されている。
図1の出力部分は、16チャンネルを4系統に分割した1系統である4チャンネル分を表示している。4チャンネルを形成する出力スイッチSW1,SW2,SW3,SW4のフォトダイオードはカスケード接続され、接続回路のアノード側は高電位にプルアップされ、カソード側は出力スイッチ制御手段100の制御信号Mで操作される。制御信号Mが低電位に出力されたときにカスケード接続回路に制御電流Iが供給され、4チャンネルの出力スイッチが一斉に閉に操作される。
200は、出力スイッチ状態検出手段であり、カスケード回路に流れる制御電流Iを、回路に挿入された抵抗Rの端子間電圧で検出し、スイッチング用のFETQ19及びQ20を駆動して出力スイッチ状態の読み返し信号Wを生成してフィールド側プロセッサ34に通知する。
図2により、本発明の出力スイッチ制御手段100の詳細構成を説明する。出力スイッチ制御手段100の基本機能は、従来装置と同様にシステム側プロセッサ32からの指令信号Sを直流絶縁手段を介して入力し、出力スイッチを一斉に開又は閉に操作する制御信号M及び自身の出力制御状態をフィールド側プロセッサ34に通知するための読み返し信号Pを出力する。
本発明の出力スイッチ制御手段100の特徴は、システム側プロセッサ32からの指令信号Sを直流絶縁手段を介して入力するインターフェイス部を、カスケード接続された絶縁素子を形成するフォトカプラPC1及びPC2で二重化している点である。
フォトカプラPC1及びPC2夫々の出力は、同じくカスケード接続されて論理積回路を形成するスイッチングFETQ21及びQ22に供給される。FETQ21及びQ22のカスケード回路のソース側が低電位にクランプされ、ドレイン側電位が出力スイッチを開閉操作する制御信号Mとして出力される。他の3系統についても同様に制御信号Mが供給される。
従って、システム側プロセッサ32からの指令信号Sを入力する二重化されたフォトカプラPC1及びPC2の双方が正常に作動し、スイッチングFETQ21及びQ22も正常に作動した場合に制御信号Mが出力されることになり、出力スイッチ制御手段の信頼性が従来装置より向上する。
更に、フォトカプラPC1及びPC2夫々の出力は、並列接続されて論理和演算を実行するスイッチングFETQ23及びQ24に供給され、その論理和出力がレベルシフト用のスイッチングFETQ25を介して出力され、フォトカプラPC1及びPC2の制御出力の読み返し信号Pとしてフィールド側プロセッサ34に通知される。
次に、二重化時の稼動側モジュール30の動作を説明する。システム側プロセッサ32より出力スイッチ操作の指令信号Sが出力スイッチ制御手段100に入力されると、二重化されたフォトカプラがオンとなり、スイッチングFETQ21、Q22が両方ともオンして初めて制御信号Mの電位が変化し、フォトMOSリレー(SW1乃至SW4)のフォトダイオードに制御電流Iが流れるためにフォトMOSリレーが閉に操作され、出力信号V1乃至V4が外部に出力される。他の3系統についても同様である。
二重化されたフォトカプラCP1及びCP2の出力状態は、各フォトカプラの2次側の電流制限抵抗に発生する電圧により出力制御状態監視用のスイッチング用FTTQ23及びQ24を個別にオンオフさせ、論理和による信号Pの通知によりフィールド側プロセッサ34で監視される。
出力スイッチの開閉状態(4ch×4系統なので、4つの信号)は、開閉状態の読み返しとして、出力スイッチ状態検出手段200からの信号Wがフィールド側プロセッサ34に通知され、出力スイッチの開閉状態が監視される。
次に、二重化時における待機側モジュール30´の動作を説明する。待機側では、システム側プロセッサ32が全出力スイッチを開に操作する指令信号Sを出力スイッチ制御手段100に与え、これにより二重化されたフォトカプラはCP1及びCP2はオフ、スイッチングFETQ21,Q22が両方ともオフし、フォトMOSリレーのフォトダイオードに制御電流が流れないので、フォトMOSリレーは開に操作されため、出力信号Mは外部へ出力されない。
出力スイッチ開状態は、出力スイッチ制御手段100の出力制御状態読み返し信号P及び出力スイッチ状態検出手段200からの読み返し信号Wにより、フィールド側プロセッサ34により監視される。
二重化構成時、待機側モジュール30´の出力スイッチ制御手段100のFETQ21とQ22よりなるスイッチング回路に故障が発生した場合、故障自体の検出は不可能であるが、スイッチング回路がカスケード接続で二重化されており、いずれか一方のFETがオフのため、外部に誤った制御信号Mを出すことはない。
又、出力スイッチ制御手段100のFETQ21とQ22の両方が故障して誤った制御信号Mが出力されて出力スイッチが閉に操作された場合については、出力スイッチ状態検出手段200の読み返し信号Wにより、故障(開操作中なのに読み返し信号Wが閉である)を検出することができる。
二重化構成時、待機側モジュール30´の出力スイッチ制御手段100のフォトカプラPC1,PC2のいずれか一方に故障が発生すると、出力制御状態読み返し信号Pによりフィールド側プロセッサ34がフォトカプラの故障モードを検出する。又、フォトカプラPC1,PC2が二重化されているため、いずれか一方がオフしていれば、外部に制御信号Mを出すことはない。フォトカプラPC1,PC2の両方が故障した場合については、出力制御状態読み返し信号P及び出力スイッチ状態検出手段200の読み返し信号Wにより、故障を検出することができる。
以上説明した実施形態の多点アナログ出力装置は、絶縁手段によりシステム側(A)とフィールド側(B)に仕切られた構成であるが、非絶縁型の多点アナログ出力装置においても出力スイッチ状態検出手段200の構成は採用可能である。
実施形態での出力スイッチ状態検出手段200の機能は、フォトMOSリレーのフォトダイオードのオープン故障の検出を可能とするものであるが、制御電流Iによる端子間電圧検出抵抗Rのアナログ電圧をフィールド側プロセッサ34のADC(アナログ・ディジタル変換器)ポートに入力し、アナログ電圧の変化を監視することでフォトダイオードのショート故障を検出することも可能である。
発明を適用した多点アナログ出力装置の一実施形態を示す機能ブロック図である。 本発明における出力スイッチ制御手段の詳細を示す回路構成図である。 従来の多点アナログ出力装置の一例を示す機能ブロック図である。
符号の説明
1 上位装置
2 通信バス
30 多点アナログ出力装置(稼動側モジュール)
30´ 多点アナログ出力装置(待機側モジュール)
31 上位インターフェイス
32 システム側プロセッサ
33 送受信手段
34 フィールド側プロセッサ
35 フォトカプラ
36 DAC
37 出力用マルチプレクサ
38 出力読み返し用マルチプレクサ
SW1〜SW4 出力スイッチ
100 出力スイッチ制御手段
200 出力スイッチ状態検出手段

Claims (7)

  1. 絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、前記フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置において、
    前記システム側プロセッサの指令に基づき、前記出力スイッチを一斉に開又は閉に操作すると共に、自身の出力制御状態を前記フィールド側プロセッサに通知する出力スイッチ制御手段と、
    前記出力スイッチの少なくとも1個が故障したことを検出して前記フィールド側プロセッサに通知する出力スイッチ状態検出手段と、
    を備えたことを特徴とする多点アナログ出力装置。
  2. 各出力スイッチにはフォトダイオードが設けられ、これらのフォトダイオードはカスケード接続され、カスケード接続されたフォトダイオードに流す共通の制御電流で各出力スイッチは一斉に開又は閉に操作されると共に、
    前記出力スイッチ状態検出手段は、前記出力スイッチを閉に操作した時の前記制御電流をもとに前記出力スイッチの故障を検出することを特徴とする請求項1に記載の多点アナログ出力装置。
  3. 前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力状態の論理和により自身の出力状態を演算して前記前記フィールド側プロセッサに通知することを特徴とする請求項1又は2に記載の多点アナログ出力装置。
  4. 前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により前記出力スイッチを操作する信号を生成することを特徴とする請求項1乃至3のいずれかに記載の多点アナログ出力装置。
  5. 前記絶縁手段、システム側プロセッサ、フィールド側プロセッサ、出力スイッチ制御手段、出力スイッチ故障検出手段を含むモジュールを待機側と制御側に二重化し、二重化したモジュールの対応する前記出力端子を共通接続したことを特徴とする請求項1乃至4のいずれかに記載の多点アナログ出力装置。
  6. 前記待機側モジュールの前記出力スイッチを強制的に開に操作することを特徴とする請求項5に記載の多点アナログ出力装置。
  7. 前記出力スイッチは、フォトMOSリレーであることを特徴とする請求項1乃至6のいずれかに記載の多点アナログ出力装置。
JP2003426151A 2003-12-24 2003-12-24 多点アナログ出力装置 Expired - Lifetime JP4135095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003426151A JP4135095B2 (ja) 2003-12-24 2003-12-24 多点アナログ出力装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003426151A JP4135095B2 (ja) 2003-12-24 2003-12-24 多点アナログ出力装置

Publications (2)

Publication Number Publication Date
JP2005184718A true JP2005184718A (ja) 2005-07-07
JP4135095B2 JP4135095B2 (ja) 2008-08-20

Family

ID=34785770

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003426151A Expired - Lifetime JP4135095B2 (ja) 2003-12-24 2003-12-24 多点アナログ出力装置

Country Status (1)

Country Link
JP (1) JP4135095B2 (ja)

Also Published As

Publication number Publication date
JP4135095B2 (ja) 2008-08-20

Similar Documents

Publication Publication Date Title
US4812672A (en) Selective connection of power supplies
US5672917A (en) Semiconductor power switch system
CN112104303A (zh) 控制电路的故障检测方法、电机控制器和伺服控制系统
CN107241141B (zh) 一种驱动芯片、光模块、光模块的切换方法及pon设备
JP4135095B2 (ja) 多点アナログ出力装置
KR20060121098A (ko) 에러 전송 장치를 구비하고 전력 반도체 스위치를 구동하기위한 회로 장치 및 이에 대한 방법
JP4802971B2 (ja) アナログ出力装置
US10666456B2 (en) Arrangement with at least two bus subscribers
JPH1165603A (ja) 二重化プロセス入出力装置
JP2821358B2 (ja) テーブルタップ
JP2001119417A (ja) バス電源装置及びノード
JP2001034348A (ja) アナログ信号出力装置
JP3570334B2 (ja) 系切替装置
JP2970164B2 (ja) 切替回路
JP2006209618A (ja) デジタル出力装置およびデジタル出力装置を用いた診断方法
JP2009097754A (ja) 空気調和機の通信制御装置
JPH05199570A (ja) 2重化アナログ出力装置
JP2006209645A (ja) 電流入力モジュール
JPH05241875A (ja) 冗長化cpuユニットの切り替え制御装置
EP0211674A2 (en) Clock signal selection and security arrangements
JPH03135601A (ja) 二重化絶縁出力切換方法
JPS61199335A (ja) 現用予備信号切換装置
JP2002333934A (ja) 架間障害通知システム
JPH027083B2 (ja)
JPS6175912A (ja) デバイス切換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080508

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080521

R150 Certificate of patent or registration of utility model

Ref document number: 4135095

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110613

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130613

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140613

Year of fee payment: 6

EXPY Cancellation because of completion of term