JP4135095B2 - 多点アナログ出力装置 - Google Patents

Description

本発明は、絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置に関する。

多点アナログ出力装置に関連する先行技術文献としては次のようなものがある。

図３は従来の多点アナログ出力装置の一例を示す機能ブロック図である。１は上位装置、２はこの上位装置が接続される通信バスである。３は、この通信バス２に接続されて上位装置１と通信する多点アナログ出力装置の稼動側モジュールである。３´は、稼動側モジュールと同一構成になっている待機側モジュールであり、これらモジュールにより二重化システムが形成されている。

稼動側の多点アナログ出力装置３は、点線Ｘで示す絶縁境界により、上位装置１とインターフェイスするシステム側領域（Ａ）と、出力端子を介してフィールド機器とインターフェイスするフィールド側領域（Ｂ）に仕切られており、これら領域の要素は直流絶縁手段を介して結合されている。

システム側領域（Ａ）において、３１は上位インターフェイスであり、通信バス２に接続され、上位装置１との通信をインターフェイスする。３２はシステム側プロセッサ、３３は送受信手段であり、上位インターフェイス３１とシステム側プロセッサの間にあり、上位装置１に対するシステム側プロセッサ３２の送信及び受信を中継する。

フィールド側領域（Ｂ）において、３４はフィールド側プロセッサであり、直流絶縁手段を形成するフォトカプラ３５を介してシステムプロセッサ３２と通信する。３６はＤＡＣ（ディジタル・アナログ変換器）であり、フィールドプロセッサ３４のディジタル出力をアナログ電圧信号に変換する。

３７は出力用マルチプレクサであり、ＤＡＣ３６のアナログ電圧信号を出力端子（この例では１６チャンネル）Ｔ１，Ｔ２，…Ｔ１５，Ｔ１６に対応した多点のアナログ電圧信号Ｖ１，Ｖ２，…Ｖ１５，Ｖ１６を分配出力する。

Ｑ１，Ｑ２，…Ｑ１５，Ｑ１６は、電圧フォロア型のバッファ増幅器であり、多点のアナログ電圧信号Ｖ１，Ｖ２，…Ｖ１５，Ｖ１６を入力してインピーダンス変換した同一電圧を出力する。

これらバッファ増幅器の出力電圧信号Ｖ１，Ｖ２，…Ｖ１５，Ｖ１６は、出力スイッチＳＷ１，ＳＷ２，…ＳＷ１５，ＳＷ１６の開閉接点を介して出力端子Ｔ１，Ｔ２，…Ｔ１５，Ｔ１６に供給される。

更に、これらバッファ増幅器の出力電圧信号Ｖ１，Ｖ２，…Ｖ１５，Ｖ１６は、出力読み返し用マルチプレクサ３８に入力され、このマルチプレクサを介して読み返し信号Ｒがフィールド側プロセッサ３４に通知され、フィールド側プロセッサ３４はＡＤＣ（アナログ・ディジタル変換）機能によりディジタル変換して出力信号電圧の読み返し確認を実行する。

３９は、出力スイッチ制御手段であり、システム側プロセッサ３２よりの指令信号Ｓを入力し、直流絶縁用のフォトカプラＰＣを介してＦＥＴＱ１７とＱ１８よりなるスイッチング回路を作動させて制御信号Ｍを出力し、出力スイッチＳＷ１，ＳＷ２，…ＳＷ１５，ＳＷ１６の開閉接点を一斉に開又は閉に操作する。

出力スイッチ制御手段３９のフォトカプラＰＣのフィールド側の受光トランジスタのコレクタ電位は、出力制御状態の読み返し信号Ｐとしてフィールド側プロセッサ３４に通知される。

１６チャンネルの出力スイッチＳＷ１，ＳＷ２，…ＳＷ１５，ＳＷ１６は、フォトＭＯＳリレーで構成され、各フォトＭＯＳリレーに設けられたフォトダイオードは、２チャンネルを一組としてカスケード接続され、各カスケード接続回路のアノード側が所定の定電圧にプルアップされ、カソード側が出力スイッチ制御手段３９の制御信号Ｍに接続される。図示の例では、２チャンネルが一系統とされるので、計８系統が形成されている。

各組のフォトダイオードのカソードは、共通接続されて出力スイッチ制御手段３９の制御信号Ｍでドライブされる。各組のフォトダイオードを流れる電流をＩ１，Ｉ２…Ｉ８とすれば、出力スイッチ制御手段３９に流れる制御電流Ｉは、Ｉ＝Ｉ１＋Ｉ２＋…＋Ｉ８となる。

二重化システムを構成するための待機側モジュール３´も同一構成であり、出力端子出力端子Ｔ１´，Ｔ２´，…Ｔ１５´，Ｔ１６´及びＴＧ´は、稼動側モジュール３の対応する出力端子Ｔ１，Ｔ２，…Ｔ１５，Ｔ１６及びＴＧと共通接続される。

待機側モジュール３´の１６チャンネルの出力スイッチは、待機側より出力端子に信号が出ないようにシステム側プロセッサの指令により、出力スイッチ制御手段を介して強制的に開に操作されている。

特開２００２−３１９８５０号公報

特公昭６１−３９９２１号公報

二重化制御時、待機側モジュール３´は出力信号が出ないよう、全ての出力スイッチを開に操作しているが、待機側の出力スイッチ制御手段３９のＦＥＴＱ１７とＱ１８よりなるスイッチング回路に故障が発生すると、従来構成では故障を検出できず、待機側機器が信号を出力してしまう問題がある。

待機側の出力スイッチ制御手段３９のフォトカプラＰＣに故障が発生すると、出力制御状態の読み返し信号Ｐとしてフィールド側プロセッサ３４に通知されるので、故障の検出はできるが、待機側の機器を交換するまで信号を出力し続けてしまう問題がある。

出力スイッチを形成するフォトＭＯＳリレーのフォトダイオードのオープン故障を検出することができない。そこで、共倒れとなるチャンネル数を抑えるため、図３の例ではカスケード接続するチャンネルを２チャンネルとし、計8系統の制御を行っているが、多くの消費電流を必要とする問題がある。

従って本発明が解決しようとする課題は、故障モードの検出率を改善して危険分散を確実に行うと共に、出力スイッチ駆動に必要な電流を最小限として消費電力を低減した多点アナログ出力装置を実現することにある。

このような課題を達成するために、本発明の構成は次の通りである。
（１）絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、前記フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置において、
前記システム側プロセッサの指令に基づき、前記出力スイッチを一斉に開又は閉に操作すると共に、自身の出力制御状態を前記フィールド側プロセッサに通知する出力スイッチ制御手段と、
前記出力スイッチの少なくとも１個が故障したことを検出して前記フィールド側プロセッサに通知する出力スイッチ状態検出手段と、
を備えたことを特徴とする多点アナログ出力装置。

（２）各出力スイッチにはフォトダイオードが設けられ、これらのフォトダイオードはカスケード接続され、カスケード接続されたフォトダイオードに流す共通の制御電流で各出力スイッチは一斉に開又は閉に操作されると共に、
前記出力スイッチ状態検出手段は、前記出力スイッチを閉に操作した時の前記制御電流をもとに前記出力スイッチの故障を検出することを特徴とする（１）に記載の多点アナログ出力装置。

（３）前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力状態の論理和により自身の出力状態を演算して前記前記フィールド側プロセッサに通知することを特徴とする（１）又は（２）に記載の多点アナログ出力装置。

（４）前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により前記出力スイッチを操作する信号を生成することを特徴とする（１）乃至（３）のいずれかに記載の多点アナログ出力装置。

（５）前記絶縁手段、システム側プロセッサ、フィールド側プロセッサ、出力スイッチ制御手段、出力スイッチ故障検出手段を含むモジュールを待機側と制御側に二重化し、二重化したモジュールの対応する前記出力端子を共通接続したことを特徴とする（１）乃至（４）のいずれかに記載の多点アナログ出力装置。

（６）前記待機側モジュールの前記出力スイッチを強制的に開に操作することを特徴とする（５）に記載の多点アナログ出力装置。

（７）前記出力スイッチは、フォトＭＯＳリレーであることを特徴とする（１）乃至（６）のいずれかに記載の多点アナログ出力装置。

以上説明したことから明らかなように、本発明によれば次のような効果がある。
（１）二重化構成時、待機側モジュールにある出力スイッチ制御手段は、システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により出力スイッチを操作する信号を生成する。これにより、出力スイッチ制御手段のスイッチング回路に故障が発生した場合、故障自体の検出は不可能であるが、外部に誤った出力スイッチ操作信号を出すことを防止できる。

（２）出力スイッチ制御手段にある二重化されたスイッチング素子の両方が故障して誤った制御信号が出力されて出力スイッチが閉に操作された場合については、出力スイッチ状態検出手段の読み返し信号により、故障（開操作中なのに読み返し信号が閉である）を検出することができる。

（３）二重化構成時、待機側モジュールの出力スイッチ制御手段にある二重化された絶縁素子のいずれか一方に故障が発生すると、出力制御状態読み返し信号によりフィールド側プロセッサが絶縁素子の故障モードを検出する。又、絶縁素子が二重化されているため、いずれか一方がオフしていれば、外部に誤った出力スイッチ操作信号を出すことはない。絶縁素子の両方が故障した場合については、出力制御状態読み返し信号及び出力スイッチ状態検出手段の読み返し信号により、故障を検出することができる。

（４）複数チャンネルのフォトＭＯＳリレーのフォトダイオードをカスケード接続すると、いずれか１チャンネルのフォトダイオードが開放故障した場合、カスケード接続されている他のチャンネルも出力できなくなる。従来装置では、この状態を検出する機能がなかったので、多くのチャンネルをカスケードに接続することはできなかったが、本発明で導入された出力スイッチ状態検出手段により、出力スイッチの開閉状態の読み返しを行うことによりフォトＭＯＳリレーのカスケード接続数を増加することが可能となる。実施例では、フォトＭＯＳリレーのカスケード接続を従来の８系統から４系統に減らしてフォトダイオードの制御電流を半減し、消費電力の低減が図られた。

以下、本発明を図面により詳細に説明する。図１は、発明を適用した多点アナログ出力装置の一実施形態を示す機能ブロック図である。図２は、出力スイッチ制御手段１００の詳細回路構成図である。図３で説明した従来装置と同一要素には同一符号を付し、説明を省略する。以下、本発明の特徴部につき説明する。

図１で、３０は、通信バス２に接続されて上位装置１と通信する多点アナログ出力装置の稼動側モジュールである。３０´は、稼動側モジュールと同一構成になっている待機側モジュールであり、これらモジュールにより二重化システムが形成されている。

図１の出力部分は、１６チャンネルを４系統に分割した１系統である４チャンネル分を表示している。４チャンネルを形成する出力スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のフォトダイオードはカスケード接続され、接続回路のアノード側は高電位にプルアップされ、カソード側は出力スイッチ制御手段１００の制御信号Ｍで操作される。制御信号Ｍが低電位に出力されたときにカスケード接続回路に制御電流Ｉが供給され、４チャンネルの出力スイッチが一斉に閉に操作される。

２００は、出力スイッチ状態検出手段であり、カスケード回路に流れる制御電流Ｉを、回路に挿入された抵抗Ｒの端子間電圧で検出し、スイッチング用のＦＥＴＱ１９及びＱ２０を駆動して出力スイッチ状態の読み返し信号Ｗを生成してフィールド側プロセッサ３４に通知する。

図２により、本発明の出力スイッチ制御手段１００の詳細構成を説明する。出力スイッチ制御手段１００の基本機能は、従来装置と同様にシステム側プロセッサ３２からの指令信号Ｓを直流絶縁手段を介して入力し、出力スイッチを一斉に開又は閉に操作する制御信号Ｍ及び自身の出力制御状態をフィールド側プロセッサ３４に通知するための読み返し信号Ｐを出力する。

本発明の出力スイッチ制御手段１００の特徴は、システム側プロセッサ３２からの指令信号Ｓを直流絶縁手段を介して入力するインターフェイス部を、カスケード接続された絶縁素子を形成するフォトカプラＰＣ１及びＰＣ２で二重化している点である。

フォトカプラＰＣ１及びＰＣ２夫々の出力は、同じくカスケード接続されて論理積回路を形成するスイッチングＦＥＴＱ２１及びＱ２２に供給される。ＦＥＴＱ２１及びＱ２２のカスケード回路のソース側が低電位にクランプされ、ドレイン側電位が出力スイッチを開閉操作する制御信号Ｍとして出力される。他の３系統についても同様に制御信号Ｍが供給される。

従って、システム側プロセッサ３２からの指令信号Ｓを入力する二重化されたフォトカプラＰＣ１及びＰＣ２の双方が正常に作動し、スイッチングＦＥＴＱ２１及びＱ２２も正常に作動した場合に制御信号Ｍが出力されることになり、出力スイッチ制御手段の信頼性が従来装置より向上する。

更に、フォトカプラＰＣ１及びＰＣ２夫々の出力は、並列接続されて論理和演算を実行するスイッチングＦＥＴＱ２３及びＱ２４に供給され、その論理和出力がレベルシフト用のスイッチングＦＥＴＱ２５を介して出力され、フォトカプラＰＣ１及びＰＣ２の制御出力の読み返し信号Ｐとしてフィールド側プロセッサ３４に通知される。

次に、二重化時の稼動側モジュール３０の動作を説明する。システム側プロセッサ３２より出力スイッチ操作の指令信号Ｓが出力スイッチ制御手段１００に入力されると、二重化されたフォトカプラがオンとなり、スイッチングＦＥＴＱ２１、Ｑ２２が両方ともオンして初めて制御信号Ｍの電位が変化し、フォトＭＯＳリレー（ＳＷ１乃至ＳＷ４）のフォトダイオードに制御電流Ｉが流れるためにフォトＭＯＳリレーが閉に操作され、出力信号Ｖ１乃至Ｖ４が外部に出力される。他の３系統についても同様である。

二重化されたフォトカプラＣＰ１及びＣＰ２の出力状態は、各フォトカプラの２次側の電流制限抵抗に発生する電圧により出力制御状態監視用のスイッチング用ＦＴＴＱ２３及びＱ２４を個別にオンオフさせ、論理和による信号Ｐの通知によりフィールド側プロセッサ３４で監視される。

出力スイッチの開閉状態（４ｃｈ×４系統なので、４つの信号）は、開閉状態の読み返しとして、出力スイッチ状態検出手段２００からの信号Ｗがフィールド側プロセッサ３４に通知され、出力スイッチの開閉状態が監視される。

次に、二重化時における待機側モジュール３０´の動作を説明する。待機側では、システム側プロセッサ３２が全出力スイッチを開に操作する指令信号Ｓを出力スイッチ制御手段１００に与え、これにより二重化されたフォトカプラはＣＰ１及びＣＰ２はオフ、スイッチングＦＥＴＱ２１，Ｑ２２が両方ともオフし、フォトＭＯＳリレーのフォトダイオードに制御電流が流れないので、フォトＭＯＳリレーは開に操作されため、出力信号Ｍは外部へ出力されない。

出力スイッチ開状態は、出力スイッチ制御手段１００の出力制御状態読み返し信号Ｐ及び出力スイッチ状態検出手段２００からの読み返し信号Ｗにより、フィールド側プロセッサ３４により監視される。

二重化構成時、待機側モジュール３０´の出力スイッチ制御手段１００のＦＥＴＱ２１とＱ２２よりなるスイッチング回路に故障が発生した場合、故障自体の検出は不可能であるが、スイッチング回路がカスケード接続で二重化されており、いずれか一方のＦＥＴがオフのため、外部に誤った制御信号Ｍを出すことはない。

又、出力スイッチ制御手段１００のＦＥＴＱ２１とＱ２２の両方が故障して誤った制御信号Ｍが出力されて出力スイッチが閉に操作された場合については、出力スイッチ状態検出手段２００の読み返し信号Ｗにより、故障（開操作中なのに読み返し信号Ｗが閉である）を検出することができる。

二重化構成時、待機側モジュール３０´の出力スイッチ制御手段１００のフォトカプラＰＣ１，ＰＣ２のいずれか一方に故障が発生すると、出力制御状態読み返し信号Ｐによりフィールド側プロセッサ３４がフォトカプラの故障モードを検出する。又、フォトカプラＰＣ１，ＰＣ２が二重化されているため、いずれか一方がオフしていれば、外部に制御信号Ｍを出すことはない。フォトカプラＰＣ１，ＰＣ２の両方が故障した場合については、出力制御状態読み返し信号Ｐ及び出力スイッチ状態検出手段２００の読み返し信号Ｗにより、故障を検出することができる。

以上説明した実施形態の多点アナログ出力装置は、絶縁手段によりシステム側（Ａ）とフィールド側（Ｂ）に仕切られた構成であるが、非絶縁型の多点アナログ出力装置においても出力スイッチ状態検出手段２００の構成は採用可能である。

実施形態での出力スイッチ状態検出手段２００の機能は、フォトＭＯＳリレーのフォトダイオードのオープン故障の検出を可能とするものであるが、制御電流Ｉによる端子間電圧検出抵抗Ｒのアナログ電圧をフィールド側プロセッサ３４のＡＤＣ（アナログ・ディジタル変換器）ポートに入力し、アナログ電圧の変化を監視することでフォトダイオードのショート故障を検出することも可能である。

発明を適用した多点アナログ出力装置の一実施形態を示す機能ブロック図である。 本発明における出力スイッチ制御手段の詳細を示す回路構成図である。 従来の多点アナログ出力装置の一例を示す機能ブロック図である。

符号の説明

１ 上位装置
２ 通信バス
３０ 多点アナログ出力装置（稼動側モジュール）
３０´ 多点アナログ出力装置（待機側モジュール）
３１ 上位インターフェイス
３２ システム側プロセッサ
３３ 送受信手段
３４ フィールド側プロセッサ
３５ フォトカプラ
３６ ＤＡＣ
３７ 出力用マルチプレクサ
３８ 出力読み返し用マルチプレクサ
ＳＷ１〜ＳＷ４ 出力スイッチ
１００ 出力スイッチ制御手段
２００ 出力スイッチ状態検出手段

Claims (7)

1. 絶縁手段を介してシステム側プロセッサとフィールド側プロセッサが通信し、前記フィールド側プロセッサの出力に基づく多点アナログ信号の夫々を、出力スイッチを介して出力端子に導く多点アナログ出力装置において、
   前記システム側プロセッサの指令に基づき、前記出力スイッチを一斉に開又は閉に操作すると共に、自身の出力制御状態を前記フィールド側プロセッサに通知する出力スイッチ制御手段と、
   前記出力スイッチの少なくとも１個が故障したことを検出して前記フィールド側プロセッサに通知する出力スイッチ状態検出手段と、
   を備えたことを特徴とする多点アナログ出力装置。
2. 各出力スイッチにはフォトダイオードが設けられ、これらのフォトダイオードはカスケード接続され、カスケード接続されたフォトダイオードに流す共通の制御電流で各出力スイッチは一斉に開又は閉に操作されると共に、
   前記出力スイッチ状態検出手段は、前記出力スイッチを閉に操作した時の前記制御電流をもとに前記出力スイッチの故障を検出することを特徴とする請求項１に記載の多点アナログ出力装置。
3. 前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力状態の論理和により自身の出力状態を演算して前記前記フィールド側プロセッサに通知することを特徴とする請求項１又は２に記載の多点アナログ出力装置。
4. 前記出力スイッチ制御手段は、前記システム側プロセッサの指令を二重化された絶縁素子で受信し、双方の絶縁素子の出力の論理積により前記出力スイッチを操作する信号を生成することを特徴とする請求項１乃至３のいずれかに記載の多点アナログ出力装置。
5. 前記絶縁手段、システム側プロセッサ、フィールド側プロセッサ、出力スイッチ制御手段、出力スイッチ故障検出手段を含むモジュールを待機側と制御側に二重化し、二重化したモジュールの対応する前記出力端子を共通接続したことを特徴とする請求項１乃至４のいずれかに記載の多点アナログ出力装置。
6. 前記待機側モジュールの前記出力スイッチを強制的に開に操作することを特徴とする請求項５に記載の多点アナログ出力装置。
7. 前記出力スイッチは、フォトＭＯＳリレーであることを特徴とする請求項１乃至６のいずれかに記載の多点アナログ出力装置。
   

Images