JPH03135601A - 二重化絶縁出力切換方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電気的に絶縁したアナログ出力を二重化１ノ
だときの切換方法に関するものである。

〔従来の技術〕

制御用計算機からの出力をアナログ化して゛プロセス側
へ出力する出力装置は、システ１１の信頼性向上のため
に二重化されることが多い、この二重化出力装置の従来
例には、特開昭５８−２１９６７６号に！’＋’載され
たものがあり、第３図に示したような回路構成となって
いる。このような出力装置は、通常複数個がまとめられ
て１つのユニツｔ−，Ｊ−に実装され、計算機とバスを
介して接続されている。バスはデータバス２５から成っ
ており、アドレスバスのアドレスによってどのユニット
のどの出力装置を介してどの負荷へデータバス上のデー
タを出力するかが指定される。制御バスは出力装置に対
する制御信号が送られる。第３図の出力装置１００Ａ。

１００Ｂは二重化された一組のもので一方が常用系、他
方が待機系として働くが、例えば出力袋ｆｉ１００Ａの
方が計算機からのデータを出力するときは、データバス
２５から制御回路１０４Ａに入力された計算機からのデ
ィジタルデータをＤ／Ａ変換器１０５＾でアナログ信号
に変換し、電圧電流変換回路１２１Ａにより計算機から
のデータに見合う大きさの電流とし、ダイオード１１３
Ａ、コネクタ１３０Ａ経由で出力装置１００Ｂの出力と
突き合わせを行った後、絶縁用の１−ランスを含む信号
変換器１０Ｇを介してブラン１−側の負荷１１２に供給
する７どちらの出力装置から（ｉ号を出力するかの制御
は、ゲート１０８Ａ、１０８Ｂから成るフリップフロッ
プ型の回路により行われ、例えば出力袋［１００Ａでは
、ゲート１０８Ａの３つの入力がすべて〕”のときのみ
その出力が１１０１９となってスイッチ１１０Ａをオフ
状態に保ち、ダイオード１１３Ａ経由の出力がオンされ
るいこの条件は、出力袋［１００Ａが計算機から出力動
作を指定されていることにより信号ａが“１″、出力装
置１１００Ｂが待機状態でそのゲート１０８Ｂの出力す
が“１”　（これによってスイッチｌｌ０Ｂはオンされ
、ダイオード１１３Ｂからの出力は阻止されている）、
かつ異常検出回路１１１Ａの出力Ｃが１１　ｉ、　ＪＴ
のとき（コネクタ脱落などかあることの出力がｏ　Ｏｔ
ｐになり異常検出される）である。

トランスを含む信号変換器１０６による計算機側とプラ
ンｌ−側の電気的絶縁は、両者の接地！／ベベルｌ）１
．ＧＤ２の違いによる出力信号の精度悪化を避けるため
に設けられている。

〔発明が解決しようとする課題〕

上記した従来技術によると、異常検出時の常用系から待
機系への出力切換えが、計算機側のゲート１０８Ａ、１
０８Ｂ、スイッチｌｌ０Ａ、ｌｌ０Ｂにより行われ、そ
のときの瞬間的な出力信号の時間変化は信号変換器１０
６トランスを介して出力される。ところがトランスの瞬
間的に変化する入力への対応には大きな時間遅れが避け
られず、また過渡的なレベル変動も伴う、この時間遅れ
は一般に数１００ｍ程度あり、高速な切換えが要求され
るシステムへの適用ができないという問題があった。

本発明の目的は、計算機側とプラント側を絶縁した二重
化出力装置の常用系と待機系との切換えを高速に行うた
めの、二重化絶縁出力切換方法を提供するにある。

〔課題を解決するための手段〕

上記の目的は、常用系及び待機系の各出力装置において
、制御回路へ入力された計算機からの信号をアナログ信
号に変換し、さらにこれをトランス等によって絶縁し、
その出力をオンオフする切換手段を設け、常用系及び待
機系の各出力装置のこの切換手段の出力側を突き合わせ
て負荷へ接続するとともに、上記各出力装置の切換手段
のオンオフを制御するための制御信号も電気的な絶縁回
路を介して切換手段へ印加することにより達成される。

〔作　用〕

異常等による出力切換発生時には、それまでの常用系出
力装置がオフし、待機系出力装置がオンするが、これら
のオンオフはともに絶縁回路を経た後で行われるから、
切換えに伴う遅れ時間は切換えのための制御信号を絶縁
して前記切換手段へ伝えるための絶縁手段と、切換手段
自身の動作時間の和で決まり、トランス等の絶縁回路の
特性は影響しない。従って制御信号の絶縁手段をフォト
カプラー等の高速素子で構成し、また信号の切換手段も
トランジスタ等の高速素子とすれば、上記した切換えに
伴う遅れ時間を十分小さくでき、切換えの高速化が図ら
れる。

〔実施例〕

以下、本発明を実施例により説明する。第１図は本発明
の方法を実現する絶縁形電流出力装置の実施例を示すも
ので、二重化された電流出力装置ＬＡ、ＩＢは制御用計
算機（ＣＰＵ）３と第４図のようにデータバス２５、ア
ドレスバス２６、及び制御バス２７を介して接続されて
いる。信号量刃先の負荷は第４図の例ではアクチュエー
タ３２１とバルブ３３１、及びアクチュエータ３２２と
バルブ３３２の２つの負荷として示しているが、第１図
では簡単のため負荷１２が１つだけ接続されているもの
としている。計算機３からバス経由で送られてきたデー
タは、出力装置ＩＡを例にとると、Ｄ／Ａ変換器５Ａで
アナログ信号に変換されたのた、トランスを内蔵する絶
縁アンプ６Ａを介してアンプ７Ａ、切換手段としてのト
ランジスタ２１Ａ、出力電流検出用のフォトカプラＩＩ
Ａ経由で電流信号として負荷１２へ出力される。この電
流は絶縁電源９Ａの、接点ＣＯＭに対して＋２４Ｖの出
力Ｐ２４から、突き合わせ用のダイオード１３Ａを介し
て供給される。コンデンサ１６Ａは出力電流のホールド
用である。なお、絶縁電源９Ａは、アンプ７Ａ（７）＋
１５Ｖ（ＰＩ３）、−１５Ｖ（Ｎ１５）の電源も供給す
る。またフォトカプラＩＩＡは、負荷への出力電流が域
値ＩＴＨ（例えば０．５ｍＡ）以下のときその出力電圧
がＯｖとなり、ＩＴＨ以上のとき所定の電圧となるよう
なものを用いれば、出力電流がＩＴＨ以下となったとき
に出力無しの以上と判断できる。

呂カオンオフ用のスイッチ、つまり切換手段としてのト
ランジスタ２１Ａのオンオフ制御は、トランジスタ２１
Ａが絶縁アンプから見てプラント側にあり（以下、［プ
ラント側」というときはこの意味とし、逆に絶縁アンプ
から見て計算機側にあることを単に「計算機側」という
）、その接地点はプラント側の接地点ＣＯＭであるので
、計算機側にある切換回路８Ａから電気的な絶縁無しで
トランジスタ２１Ａのオンオフ制御を行うのは１両側の
接地レベル変動のために不安定となる。このため。

切換回路８Ａの出力をフォトカプラＩＯＡで絶縁した後
、その出力でトランジスタ２１＾を制御する。ここでＶ
ｃｃは計算機側の電源である。この他、発光ダイオード
１４Ａ及び１５Ａはそれぞれ、常用系になったときに点
灯されるダイオード及び出力電流無しの以上がフォトカ
プラ１１＾で検出されたときに点灯されるダイオードで
ある１以上の構成部分は出力装［１Ｂについても全く同
じである。

上述した構成で常用系と待機系の切換えは、トランジス
タ２１Ａ、２１Ｂとこれのオンオフを制御するためのフ
ォトカプラＩＯＡ、ＩＯＢとのスイッチング時間で決ま
る時間遅れをもって行われるが、これらの素子のスイッ
チング時間は通常のプラントに要求される応答時間より
も十分小さくするのは容部であるので、高速なアナログ
切換えが可能とする。

次に、切換回路８Ａ、８Ｂは対として動作するもので、
その構成を第５図に、計算機３から出力装置！ＩＡ、Ｉ
Ｂを制御するためにアドレスバス２６、デー　タＡス２
５を介して送られてくるアドレス及びデータ信号のフォ
ーマットを第６図に示す、以下では、まず第６図のフォ
ーマットの説明を行い、続いて第５図の切換回路の動作
を説明する。

第３図のようにして計算機３にバスを介して接続される
出力装置は多数あり、従来例の説明で述べたように通常
は複数個の出力装置がまとめて１つのユニットに実装さ
れ、また各出力装置は一般にはプラントの複数の負荷へ
アナログ信号を出力している。各出力装置のアドレスは
この実装の構成に対応して、ユニットのアドレスと、そ
のユニット内のどの出力装置かを示すスロットのアドレ
スから構成される。第６図は４つの制御に対応する信号
（１）〜（４）を示しており、ここではどの信号も１６
ビツト構成としている。各信号のアドレスのビット１２
〜１５（上位４ビツト）は不使用（全部“１”）、ビッ
ト８〜１１は上記のユニットを識別するためのユニット
アドレス（ＵＮＩＴ）、ビット４〜７は出力装置を識別
するためのスロットアドレス（ＳＬＯＴ）、ビット０〜
３は信号の種別をそれぞれ示すコードであり、ビットＯ
〜３にはこの他に、どの負荷に対する動作かを示すポイ
ントアドレス（ＰＯＩＮ’ｌ’）が含まれる場合がある
。

なお、計算機３からのリードかライトかの区別は制御バ
ス２７経由で指示される。また第６図中のｘ印のビット
は“Ｏ”１”のいずれでもよい。

いわゆるｄｏｎ’ｔ　ｃａｒｅの意味である。一方、デ
ータの方は次の通りである。ただしく１）〜（３）は制
御バスによりライトが指示され、（４）はリードが指示
される。

（１）＾００Ｎ１０ＦＦ　Ａｎｄ　Ｅｒｒ　５ｕｐｐｌ
ｅｓｓビツトＯが“１”のとき第５図の出力オンオフ制
御用フリップフロップ２３Ａ（または２３Ｂ）をセット
し、“Ｏ”のときリセットする。このフリップフロップ
がセットされると当該出力装置は後述のようにしてスタ
ンバイ状態となり、リセットされたときは停止状態とな
る。ビット８〜１５の８ビツトは各ビットが１つの負荷
に対応して設けられ（従って１つの出力装置に最大８個
の負荷を接続できる）、対応ビットに“０”がセットさ
れたときはその負荷への出力無しの状態がフォトカプラ
１１Ａ、ＩＩＢにより検出されてもエラーとみなさない
ようにするエラーサプレス信号となる。これは該当する
出力端に負荷を接続せず、未使用とする場合など、断線
となって常にエラー検出されるのを防ぐためで、これら
の各ビット情報は制御回路４＾、４Ｂ内のレジスタにセ
ットされる。

（２）　ＡＯＣｏｄｅ　Ｗｒｉｔｅ 計算機３からのデータがビット４〜１５の１２ビツトを
用いて送られ、これをアドレスのビット０〜２で指定さ
れた負荷に該当する出力用のレジスタ（制御回路４Ａ、
４Ｂ内に設けられている）に書き込む、ここでデータ信
号を１２ビツトにしたときは、Ｄ／Ａ変換器５＾、５Ｂ
も同じ１２ビツト用を用いるとする。

（３）　ＥＲＲＬＥＤ　０Ｎ１０ＦＦ これはビットＯのみが用いられ、このビットが“１”の
ときは発光ダイオード１５Ａ、１５Ｂを点灯させ、“Ｏ
″のときは消灯させる。これは、後述のように、計算機
から出力装置をチエツクしたときに異常を発見すると、
計算機からこの信号により発光ダイオードを点灯して異
常を知らせるものである。

（４）　Ｒｅａｄ　Ｄａｔａ 計算機から（２）の信号によりセットしたデータ信号を
ビット４〜１５にのせ、当該出力装置の状態を示すステ
ータス信・号をビットＯ〜３にのせて計算機へ送るよう
に指示する。これは出力装置を計算機から監視可能とす
るものである。

次に第５図の切換回路の動作を説明する。出力装置から
の信号出力を行うときは、まず計算機３が第７図に示す
出力開始処理を実行する。同図のステップ７０１及び７
０２では、前記した信号（２）によって出力しようとす
るデータ信号を出力装置ＩＡ及びＩＢへ送り、制御回路
４Ａ、４Ｂのアドレスで指定された負荷対応のレジスタ
ヘセットする。二二で第７図のＡ系、Ｂ系と記したのは
、それぞれ出力装置ＬＡ、ＩＢに対応するとする０次に
ステップ７０３で全負荷へのデータ信号設定が終わった
かどうかをチエツクし、終わっていれば、ステップ７０
４で、エラーサプレスモードで出力装置ＩＡを動作状態
にする。

この動作では、まず計算機３が第６図（１）に示した信
号のアドレスで出力装置ＩＡを指定し、データのビット
を“１”、ビット８〜１５をすべて“Ｏ”にしてバスへ
送出する。そうするとこれを受信した出力装置ＩＡでは
、上記データのビットＯで送られてきた信号“１”がセ
セット信号２３１Ａとして、第５図の切換回路８Ａ内の
プリップフロップ２３ＡのＤ端子へ入力され、ことれと
同時に、上記データ送信と一緒に送られてきた開始信号
２３２Ａが入力されてフリップフロップ２３Ａはセット
される。ただしこの時点では出力装置から負荷への出力
電流はまだ流れておらず、従ってフォトカプラ１１Ａは
出力電流無しの信号を制御回路４Ａへ送る。

制御回路４Ａでは各負荷対応の出力電流の有無を調べ、
１つでも無しを検出すると第５図の信号２３４Ａを“１
″にする。このときもし切換回路８Ｂのフリップフロッ
プ２３Ｂがセットされていて（いまの場合はそうではな
いが）かつ信号２３５Ａが＃　１　ｊｌになっていると
、アンドゲート８２Ａ出力がＩＪＩ＋になり、ノアゲー
ト８１Ａを介してフリップフロップ２３Ａがリセットさ
れてしまう。このような出力開始時の条件に対応するた
め、上記したデータのビット８〜１５をｉｔ　Ｏｐｒと
することで、制御回路４Ａは信号２３５Ａを１１０　ｊ
ｌとして出力開始を確実に行えるようにしている。これ
がエラーサプレスの役目である。

さてフリップフロップ２３Ａがセットされたとき切換回
路８Ｂ内のフリップフロップ２３Ｂがリセット状態であ
ると、ナントゲート８３Ｂ出力は１１１７１になってい
るから、これとフリップフロップ２３Ａの出力Ｑ＝“１
″により、ナントゲート８３Ａ出力はｒｅ　Ｏ＄１とな
り、ノアゲート８４Ａ出力の切換信号２４Ａは“１″に
なる。これによって第１図のフォトカプラＩＯＡは通電
されず、出力切換手段としてのトランジスタ２１Ａはオ
ンして、出力装置ＩＡからはステップ７０１でセットさ
れたデータ信号がアナログ化されて負荷１２へ出力開始
される。即ち出力装置ＩＡは常用系となる。

以上でステップ７０４における出力装置ＩＡの動作開始
処理が終わると１次にステップ７０５で出力装置ＩＢの
動作開始処理を行う。このとき計算機３から送り出され
るデータ信号はステップ７０４におけると全く同じで、
ただ送り先のアドレスが出力装置１１Ｂになっているだ
けである。従ってまずフリップフロップ２３Ｂがセット
されるが、先にフリップフロップ２３Ａがセットされて
ナントゲート８３Ａ出力が“０″になっているから、ナ
ントゲート８３Ｂ出力は“１″のままで切換信号２４Ｂ
は１′Ｏｊｌを維持する。この結果出力装置ＩＢのトラ
ンジスタ２１Ｂはオフして電流を負荷へ出力せず、待機
系となる。

なお、このフリップフロップ２３Ｂセツト時には、フリ
ップフロップ２３Ａは既にセットされているから、もし
信号２３５Ｂが“１″にセットされると、出力無しの検
出で信号２３４Ｂが“１”になったときフリップフロッ
プ２３Ｂはリセットされてしまう、従って前述のエラー
サプレスにより信号２３５Ｂを必ず“０”にしておく必
要がある。

ステップ７０４で出力装置ＩＡの出力開始をしたのち、
その出力電流が確立するのに十分なように設定された時
間を経過すると（ウェイト）、ステップ７０６で常用系
の出力袋［ＩＡをエラー検出モードに切換える。この切
換えは、ステップ７０４において計算機から送られる第
６図（１）のデータの、ビット８〜１５の内の出力袋［
ＩＡ対応のビットのみをパ１”に変え、他は同じものを
計算機から送り出すことにより実行される。即ちこの信
号を受けた制御回路４Ａは、信号２３５Ａを“１″とす
る。この状態では、既に出力装置ＩＢのフリップフロッ
プ２３Ｂはセットされているから、第５図のアンドゲー
ト８２Ａ出力はもし信号２３４Ａが“１”になると“１
”となり、ノアゲート８１Ａを介してフリップフロップ
２３Ａをリセットする。信号２３４Ａは出力袋［ＬＡか
らの出力電流のどれか（第１図では１つの負荷だが、一
般には複数ある）が無しとなったときに制御回路４Ａに
より“１″にされるから、エラー検出時にフリップフロ
ップ２３Ａが自動的にリセットされて第１図のフォトカ
プラＩＯＡがオンとなり、トランジスタ２１＾がオフし
て出力装置ＩＡは出力を停止する。これと同時にフリッ
プフロップ２３Ａのリセットでナントゲート８３Ａの出
力は“１”となるから、今度は切換信号２４Ｂがオンし
て出力装置ＩＢの方から電流が出力される。即ち常用系
に以上が発生したときにはことれを検出して自動切換え
が行われるという、エラー検出モードになる。

以上の処理により、出力装置ＩＡは常用系、出力袋ｗＩ
Ｂは待機系となり、出力装置ＩＡで断線等の出力異常が
起こった場合には、待機系への出力自動切換えが行われ
る。

第８図は計算機３によるソフト故障診断と切換処理のフ
ローチャートである。この処理ではまずステップ８０１
で第６図の信号（４）を用いて出力装置ＩＡのステータ
ス情報５ＴＡＴＵＳ及び出力用の信号Ａｏ　Ｃｏｄｅを
、計算機３が制御回路４Ａがら読み取る。そしてそれぞ
れの内容をステップ８０２゜８０３で調べ、異常があっ
たときは異常処理８０４を実行する。この処理８０４は
、第６図信号（３）の送信による発光ダイオード１５Ａ
（エラー発生を示す）の点灯、ダイオード６図の信号（
１）の送信によるフリップフロップ２３Ａのリセット（
データのビット０を“０”にして送り、制御回路４Ａか
らこれに応じて第５図の信号２３３をパ１”として出力
することによる。これで切換えが行われる）等である。

第９図は本実施例における故障発生時の自動出力切換時
の波形を示すものである。第１図では負荷を１つとした
が、一般にはこれは複数個あってそれらはポイントアド
レスＰＯＩＮＴで指定されることを第４図で説明した。

そこで今、ある１つのポイントに対する出力系（チャネ
ルと呼ぶ）で異常が１＝１（、に発生したとすると、こ
のチャネルの常用系（Ａ系）の出力は徐々に低下し、ｔ
＝ｔ１でフォトカプラＩＩＡの域値１丁Ｈにまで下がる
。

これによって待機系（Ｂ系）への自動切換えが行われて
Ｂ透出力がほぼフォトカプラＩＯＡとトランジスタ２１
Ａのスイッチング時間（＝ｔｚ　　ｔ＋）で立上がる。

この立上り時間は前述のように十分小さくできるから、
Ａ、Ｂ透出力を突き合せた二重化出力が変動する時間は
ほぼ検出時間（＝ｔ＋　　ｔｏ）によって決まることに
なり、従来のようにトランスの過渡応答による大きな復
帰時間の影響をなくすことができる。また、異常ではな
いが同一スロットアドレスをもつ他のチャネルもこのと
き切換えが行われるが、こちらは検出時間中の出力低下
時間帯がなく、切換用のトランジスタとそれを制御する
ためのフォトカプラの立ち下がり（Ａ系）、立ち上がり
（Ｂ系）の合計時間で切換えられるから、第９図下部に
示したようにその二重化出力の変動時間は極めて小さく
なる。

なお以上に示した実施例では、出力装置は電流を出力す
るものとしたが、電圧出力の場合も本発明は同様に適用
できる。第２図は電圧出力の時の実施例を示しており、
回路構成は第１図とほぼ同じであるが、電圧／電流変換
と切換えのためのトランジスタ２１Ａ、２１Ｂとそのオ
ンオフのためのフォトカプラＩＯＡ、１０Ｂを取り除き
、アンプ７Ｃ，７Ｄの出力電圧をオンオフ手段とてのフ
ォトカプラ３０Ｃ。

３００経由で出力している点だけが異なる。この場合の
切換時の立ち上がりの遅れは、フォトカプラ３０Ｃ，３
００のみのスイッチング時間であり、これは十分小さい
ので高速な出力切換えが可能である。

但し第２図では、第１図のフォトカプラ１１＾νＩＩＢ
に相当する出力（電圧）の検出手段は図示を省略してい
る。

〔発明の効果〕

本発明によれば、二重化出力切換時の故障チャネル出力
の高速復帰が行え、またその他のチャネルではほとんど
出力変動を起こさないで切換えられるから、二重化出力
装置の高速応答が要求されるシステムへの適用が可能に
なるという効果がある。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明の方法を適用した出
力装置の実施例を示す図、第３図は従来技術による二重
化出力装置の構成を示す図、第４図は二重化出力装置を
用いたプラント制御システムの構成を示す図、第５図は
二重化出力装置の切換回路の回路図、第６図は二重化出
力装置を制御するための計算機からのアドレス及びデー
タ信号のフォーマットを示す図、第７図及び第８図は計
算機による二重化出力装置の出力開始及びソフト故障診
断処理のフローチャート、第９図は本発明の方法による
出力の切換特性の説明図である。 ＬＡ、ＩＢ・・・電流出力装置、ＩＣ，１０・・・電圧
出力装置、６Ａ〜６Ｄ・・・絶縁アンプ、８Ａ〜８Ｄ・
・・切換回路、１０Ａ、ＩＯＢ、ＩＩＡ、ＩＩＢ、３０
Ｃ，３００・・・フォトカプラ、２１Ａ。 ２１Ｂ・・・トランジスタ。

Claims (1)

1. 【特許請求の範囲】 １、計算機からバスを介して送られたディジタル信号を
   アナログ信号に変換し、電気的に絶縁したのちその出力
   部を介して出力するところの出力装置を二重化し、該二
   重化した出力装置のどちらを動作系としどちらを待機系
   とするかの切換えを行う二重化絶縁出力切換方法におい
   て、各出力装置の上記出力部を切換信号により切換可能
   な構成とし、かつ上記切換を行うための切換回路と該切
   換回路からの出力を電気的に絶縁するための絶縁回路と
   を設けるとともに、該絶縁回路出力を上記切換信号とし
   て上記出力部をオンオフさせることにより各出力装置の
   動作／待機状態を切換えることを特徴とする二重化絶縁
   出力切換方法。 ２、前記出力部からの出力信号の有無を検出し、かつそ
   の検出信号を上記出力部とは電気的に絶縁して取り出せ
   る検出手段を設け、前記動作系になつている出力装置の
   上記検出手段により手段信号がないことが検出されたと
   きは前記切換回路を動作させて前記動作系と待機系との
   切換えを行うことを特徴とする請求項１記載の二重化絶
   縁出力切換方法。 ３、計算機からエラーサプレッサーのための信号が送ら
   れてきた出力装置においては、前記検出手段により出力
   信号なしが検出されても前記切換回路による切換動作を
   行わないことを特徴とする請求項２記載の二重化絶縁出
   力切換方法。 ４、各出力装置に当該装置が動作系になっているか待機
   系になっているかを示すフラグを設けるとともに、計算
   機に各出力装置の上記フラグ及び当該出力装置へ送って
   セットされているディジタル信号をバスを介して読みと
   る機能を有せしめ、該機能により動作系となっている出
   力装置から読みとったデータに異常があると判定したと
   きは計算機からの制御によって当該出力装置の切換回路
   を動作させて動作系／待機系の切換えを行うことを特徴
   とする請求項１、２または３記載の二重化絶縁出力切換
   方法。