JPS6043547B2 - デジタル出力回路の動作確認方式 - Google Patents

Description

【発明の詳細な説明】 この発明は、遠方監視制御装置等のデジタル出力回路を
構成するドライバーおよびパワー出力素子の動作を同時
または個別に確認する方式に関するものである。

一般にデジタル出力回路においては、論理回路部の電源
電圧とドライバーおよびパワー出力素子からなるパワー
出力部の電源電圧とは各々独立の電源を使用しており、
その電圧値は前者より後者の方が高くなつている。

これは、電源を分離することにより、外来ノイズをパワ
ー出力部電源側に逃がして論理回路部への影響をなくす
ため、またパワー出力部のパワー出力素子にリレーを使
用したとき、リレーコイルのインダクタンス開閉によＪ
るサージをパワー出力部電源側に逃がすため、さらに、
供給電力は一定であるので、電圧が高いとドライバーお
よびパワー出力素子からなるパワー出力部をオン、オフ
するドライブ電流が小さくなり、したがつて、ドライバ
ーに開閉能力の小さいゝものを使用できるようにするた
めである。このようにパワー出力部の電源電圧は、論理
回路部の電源電圧とは独立した異電圧であるため、動作
状態の確認は、今迄は論理回路部までであつて、パワー
出力部までを含めて行なうことは困難であつた。すなわ
ち、従来例のその１つに、例えばデジタル出力信号をデ
ジタル入力回路を用いて直接読み返すことにより、デジ
タル出力回路全体の動作チェックを行なう方法がある。

しかし、この方法では、動作確認用のために本来の出力
信号とは別の独立した出力信号が必要なこと、また出力
数と同数のデジタル入力回路が必要なことから経済的な
負担が大きく、しかも物理的なスペースも多く必要とす
る等の問題点がある。

第１図は、別の従来例を示す図であつて、出力データを
記憶しているレジスタＲＧのデータを、ゲートＧ。

−Ｇ５を経て読み返し、これとレジスタへの書込みデー
タとを比較、照合するものである。なお、ＤＯ−Ｄ３は
データバス、ＷＰは書込み信号線、ＲＰは読出し信号線
、舅／Ｌ３はレジスタ出力線、ＤｒＯ−Ｄｒ３はドライ
バー、ＲＹＯ−ＲＹ３はリレーからなるパワー出力素子
、ＳＫＯ−ＳＫ３はスパークキラー、Ｅは電源である。

ところで、ドライバーで開閉する電流は、論理回路部に
比較して極めて大きな電流であるこ″と、また、外来ノ
イズやリレーのオン，オフによるサージ等の影響を受け
易く、したがつて、ドライバーが不良になる危険が多い
。

一方、パワー出力部のパワー出力素子としては、有接点
リレー、フォトカプラ絶縁によるパワートランジスタ、
トランス絶縁によるパワートランジスタ、トライアツク
等が使用されるが、例えば、リレーを使用した場合、リ
レーのコイルはオン、オフの頻度または熱等の影響を受
け易く、出力回路に使用する他の部品に比較して断線て
不良になる確率が高く、これは、トランス絶縁型のも．
のも同様である。

また、フォトカプラを用いるものは外来ノイズを受けて
不良になる確率が高い。しかるに、第１図の方法では、
単にレジスタ動作をチェックするにとどまり、最も不良
になる確率の高い部分、すなわちドライバーやパワー出
力・素子の動作の確認が行われていないという問題点が
ある。したがつて、この発明は、デジタル出力回路のパ
ワー出力部を構成するドライバーまたはパワー出力素子
の動作を、安価で入手が容易な部品または素子を使用し
て簡単に、しかも確実に検出すること、また、ドライバ
ーとパワー出力素子との動動作確認を同時に、または個
別に行ないうるようにすることを目白勺とするものであ
る。

上記の目的は、この発明によれば、パワー出力素子を駆
動するためのデジタルデータを記憶するレジスタと、こ
のレジスタの出力線に対応して設けられ且つレジスタか
らのデジタル出力に応じてノオンまたはオフとなるドラ
イバーと、このドライバーに対応して設けられかつドラ
イバーにより駆動されるパワー出力素子とを縦続接続し
てなるデジタル出力回路において、ドライバーとパワー
出力素子との間に、ドライバーの動作不良を検出しうる
第１の検出回路と、パワー出力素子の断線を検出しうる
第２の検出回路を並設するとともに、第１および第２の
検出回路間に、第１の検出回路の動作が第２の検出回路
の動作に影響を与えないようにするためのダイオードを
挿入することにより、達成することができる。

以下、この発明の実施例を図面を参照して説明する。

第２図は、この発明の実施例を示すものて、ＲＧは出力
データを記憶するレジスタ、ＤｒＯ−Ｄｒ３はレジスタ
ＲＧよりパワー出力素子の駆動指令を受けてパワー出力
素子を駆動するドライバー、ＲＹＯ−ＲＹ３Ｒはリレー
て構成されたパワー出力素子で、これらによりデジタル
出力回路の基本回路が形成されている。

この基本回路に対して、不一致検出回路ＥＯＲＯ〜ＥＯ
Ｒ３、インバータＩＮＶＯ−ＩＮＶ３、抵抗Ｒ。

〜Ｒ３、ＲｌＯ−Ｒｌ３，Ｒ２Ｏ−Ｒ２３およびダイオ
ードＢＤＯ〜ＢＤ３からなり、ドライバーＤｒＯ−Ｄｒ
３の動作不良を検出する第１の検出回路と、同様に、イ
ンバータＩＮＶｌＯ″ＩＮ■１３）抵抗Ｒ３ＯゞＲ３３
〜Ｒ４ＯゞＲ４３）Ｒ？ゞＲ５３および抵抗Ｒ７Ｏ−Ｒ
７３からなり、パワー出力素子（この場合はリレーＲＹ
Ｏ−ＲＹ３）の断線を検出する第２の検出回路とが並設
されている。そして、第１の検出回路と第２の検出回路
との間には、ダイオードＢＤｌＯ−ＢＤｌ３が設けられ
ている。

これは、第１の検出回路に用いられている抵抗Ｒ２Ｏ−
Ｒ２３からの電流を阻止し、抵抗Ｒ２Ｏを第２の検出回
路側から切り離すことを目的としている。したがつて、
ダイオードＢＤｌＯ−ＢＤｌ３を新たに付加することに
より、ドライバーＤｒＯ−Ｄｒ３の動作確認回路、つま
り第１の検出回路とリレー断線検出回路、つまり第２の
検出回路とは、各々独立に機能を果しうるものである。
以下、第１および第２の検出回路の検出動作について説
明する。

（１）第１検出回路の動作について まず、ドライバーＤｒＯ−Ｄｒ３が正常な場合であつて
、レジスタＲＧの出力線Ｌ。

上３のうち、例えばＬ。がハイレベル（以下、Ｈまたは
“゜１゛ともいう。）であれば、ドライバーＤｒＯがオ
ンとなり、Ｐ１点はダイオードＢＤＯを介して接地され
ることになるため、ほぼ零電位、つまりローレベル（以
下、Ｌまたば゜０゛ともいう。）となる。したがつて、
インバータＩＮＶＯの出力はＨとなるので、不一致検出
回路ＥＯＲＯの出力はＬとなり、異常通知は行われない
。一方、出力線ＬがＬであれば、ドライバーＤｒＯはオ
フであつて、ＰＯ点はハイレベルとなる。

したがつて、インバータＩＮＶＯの出力はＬとなるのて
、不一致検出回路ＥＯＲＯの出力もＬとなつて、上記と
同様に異常通知は行われない。ここで、例えは下ライバ
ーＤｒＯが不良であるとすると、出力線Ｌ。

がＬ（Ｈ）になつても、ドライバーＤｒＯはオフ（オン
）にならずオン（オフ）のままてあるので、インバータ
ＩＮＶＯの出力はＬ（Ｈ）であり、したがつて、不一致
検出回路ＥＯＲＯの出力はＨとなり、不一致が検出され
る。この不一致信号は、オア回路０Ｒを経てアンド回路
ＡＮＤにおける読出し信号ＲＰにより読み出されて異常
通知となる。なお、抵抗Ｒ。

−Ｒ３は、ドライバーＤｒＯ−Ｄｒ３がオン状態のとき
、ＰＯ−Ｐ３点の電位がインバータＩＮＶＯ−ＩＮ■３
の入力側スレッショルドレベルよりも高くならないよう
に、ＲｌＯ−Ｒｌ３と分圧回路を形成して、インバータ
ＩＮＶＯ−１ＮＶ３の入力側を低電位、すなわちローレ
ベルにするために、また抵抗Ｒ２Ｏ−Ｒ２３は、ドライ
バーがオフのとき、インバータ１ＮＶ０−１Ｎ■３の入
力側をハイレベルにするために設けられるものである。
また、ダイオードＢＤＯ−ＢＤ３はドライバーＤｒＯ〜
Ｄｒ３がオフのときに、電源Ｅ→リレーＲＹＯ〜ＲＹ３
→ダイオードＢＤｌＯ−ＢＤｌ３→抵抗Ｒ３Ｏ−Ｒ３３
→抵抗Ｒ。

−Ｒ３一抵抗ＲｌＯ−Ｒｌ３の電流を阻止するものであ
る。これによりドライバーＤｒＯ−Ｄｒ３がオフのとき
に抵抗Ｒ２Ｏ−Ｒ２３、ＲＯ−Ｒ３の接続点の電位はリ
レーＲＹＯ−ＲＹ３の抵抗値にかかわらず一定となる。
第３図は、第２図の動作を説明するためのタイムチャー
トを示すものである。

まず、図の左半分には、時刻ｔ１にデータバスＤ。

〜Ｄ３上のデータ（ＤＯ）〜（Ｄ３）が夫々１，１，０
，１として書込み信号ＷＰによりレジスタＲＧに書き込
まれ、その出力線Ｌ上に（ＬＯ）〜（Ｌ３）で示すよう
に、夫々１，１，０，１の信号が出力された場合が示さ
れている。この出力信号によつてドライバーＤｒＯ−Ｄ
ｒ３が駆動され、ドライバーＤｒＯ−Ｄｒ３が正常であ
る場合には、夫々オン，オン，オフ，オンとなり、これ
によつてＰ。

−Ｐ３点の電位（ＰＯ）〜（Ｐ３）は、夫々Ｈ，Ｈ，Ｌ
，Ｈとなる。したがつて、時刻Ｔ２で読出し信号（ＲＰ
）を与えても、アンド回路ＡＮＤからは出力が得られず
、これにより正常であることがわかる。

次に、図の右半分には、データ０，０，１，１を書き込
んでドライバーＤｒＯ−Ｄｒ３を駆動したとき、ドライ
バーＤｒＯおよびＤｒ２が不良であつた場合を示してい
る。

この場合、ＰＯおよびＰ２点における時刻Ｔｎの電位Ｐ
。

およびＰ２Ｅは、夫々ＨおよびＬに変化しなければなら
ないのに、夫々ＬおよびＨのままで推移することになる
。したがつて、時刻Ｔｎ＋１において読出し信号（ＲＰ
）を与えると、不一致検出回路ＦＯＲＯおよびＥＯＲ２
が成立するため、アンド回路ＡＮＤから信号（ＥＲ）が
得られ、異常発生が通知される。

（２）第２検出回路の動作について第２図において、Ｒ
３Ｏ−Ｒ３３は、ドライバーＤｒＯ〜Ｄｒ３がオンのと
き、インバータＩＮＶｌＯ−ＩＮＶｌ３の入力側が高電
位（以下、ハイレベルまたはＨともいう。

）になるようにするための抵抗である。Ｒ７Ｏ−Ｒ７３
は、リレーＲＹＯ−ＲＹ３と並列に接続されている抵抗
であるが、この並列回路の抵抗値ｌは、リレーＲＹＯ−
ＲＹ３が単独にある場合とほぼ同じ値になるような値で
ある。そして、リレーのコイルが断線すると、並列回路
の抵抗値が大きくなり、インバータＩＮＶｌＯ−１ＮＶ
１３の入力側が低電位（以下、ローレベルまたはＬとも
いう。）になるようにする。（イ）まず、ドライバーＤ
ｒＯ−Ｄｒ３のうちのいずれかがオン（オフ）で、それ
に対応するリレーＲＹＯ−ＲＹ３が断線している場合。

この場合は、インバータＩＮＶｌＯ−ＩＮＶｌ３の入力
側の電位のいずれかがリレーの断線前と比較して極めて
低くなるため、インバータＩＮＶｌＯ−１ＮＶ１３のい
ずれかの出力はＨとなる。

したがつて、読出し信号ＲＰによりアンド回路ＡＮＤが
開いて異常通知が行われる。この場合、リレーＲＹＯ−
ＲＹ３と抵抗Ｒ７Ｏ−Ｒ７３との接続点の電位は、ドラ
イバーＤｒＯ−Ｄｒ３のオン，オフとは無関係に検出す
ることが可能である。（口）次に、ドライバーＤｒＯ−
Ｄｒ３のうちのいずれかがオン（オフ）で、それに対応
するリレーＲＹＯ−ＲＹ３は断線していない場合。

この場合は、インバータＩＮＶｌＯ−１ＮＶ１３の入力
側の電位は、リレーの断線がない限り、ドライバーのオ
ン，オフとは無関係にハイレベルであるから、インバー
タＩＮＶｌＯ−１ＮＶ１３の出力側はＨとならず、した
がつて、異常通知は行われない。

なお、第１および第２検出回路の出力は、オア回路０Ｒ
によつて論理和がとられているから、ドライバーの動作
確認とリレーの断線検出とが個別に、または同時に可能
となる。以上、第１および第２検出回路の動作について
まとめると、次の第１表に示すようになる。

第１表において、各部の状態Ｌ．ＤｒおよびＲＹは夫々
レジスタの出力線、ドライバーおよびリレ−ーの断線等
の状態を示し、信号の状態１ＮＶ０〜３、ＥＯＲ，．ｌ
ＮＶｌＯ〜１３およびＲＯは夫々インバータＩＮＶＯ−
１ＮＶ３、不一致検出回路、インバータＩＮＶｌＯ〜Ｉ
ＮＶｌ３およびオア回路の出力状態を示す。なお、以上
の説明において、ハイレベルＨを論．理“１゛、ロウレ
ベルＬを論理“０゛に夫々対応させたが、これは逆にし
てもよく、また、ドライバーとパワー出力素子の接続点
の電位を検出するのにインバータを用いているが、これ
は単に電位を検出できるものであれば何でもよい。さら
に、不一致検出回路をコード検出回路に置き換えれば“
゜１”，゜“０゛信号だけでなくコード信号のチェック
も行なうことができ、さらには、ｍアウトオブｎのチェ
ックも可能である。

また、デジタル出力回路のパワー出力素子が、リレーで
あるものについて説明したが、トランス絶縁型のものや
、フォトカプラを使用したものについても同様に適用可
能である。

以上のようｉｌ土、この発明によれば、安価で入手が容
易な部品または素子を用いて簡単に、しかも確実に検出
ができるので、その実用的効果が大である。

また、ドライバーの動作不良およびリレーの断線を個別
または同時に検出できるようにしたから、ドライバーお
よびリレーがともに不良になつても検出不能となること
がないという利点を有する。

【図面の簡単な説明】

第１図は、デジタル出力回路の従来例を示す図、第２図
は、この発明によるデジタル出力回路の実施例を示す図
、第３図は、第２図におけるドライバーの確認動作を説
明するためのタイムチャートである。 符号説明、ＲＧ・・ルジスタ、ＤｒＯ−Ｄｒ３・・・ド
ライバー、ＲＹｌ〜ＲＹ３・・・リレーからなるパワー
出力素子、ＢＤＯ−ＢＤ３，ＢＤｌＯ−ＢＤｌ３・・・
ダイオード、ＩＮＶＯ〜ＩＮ■３，ＩＮ■１０−ＩＮＶ
ｌ３・・・インバータ、ＥＯＲＯ〜ＥＯＲ３・・・不一
致検出回路。

Claims (1)

1. 【特許請求の範囲】 １ パワー出力素子を駆動するためのデジタルデータを
   記憶するレジスタと、該レジスタの出力線に対応して設
   けられ且つレジスタからのデジタル出力に応じてオンま
   たはオフとなるドライバーと、該ドライバーに対応して
   設けられ且つドライバーにより駆動されるパワー出力素
   子とを縦続接続してなるデジタル出力回路において、ド
   ライバーとパワー出力素子との間に、ドライバーの動作
   不良を検出しうる第１の検出回路と、パワー出力素子の
   断線を検出しうる第２の検出回路とを並設するとともに
   、第１および第２検出回路間に、第１の検出回路の動作
   が第２の検出回路の動作に影響を与えないようにするた
   めのダイオードを挿入することにより、ドライバーの動
   作不良とパワー出力素子の断線とを同時または個別に確
   認しうるようにしたことを特徴とするデジタル出力回路
   の動作確認方式。 ２、特許請求の範囲第１項に記載のデジタル出力回路の
   動作確認方式において、第１の検出回路を、パワー出力
   素子の駆動電源に並列接続される第１の抵抗分圧回路を
   備え、その第１の分圧点を順極性のダイオードを介して
   ドライバーとパワー出力素子との接続点に接続するとと
   もにその第２の分圧点の電位をドライバーの入力電圧と
   比較することによりドライバーの動作不良を検出しうる
   ように構成し、第２の検出回路を、第２の抵抗分圧回路
   を備え、その第１の分圧点をドライバーとパワー出力素
   子との接続点に接続するとともに、その第２の分圧点の
   電位を検出することにより、パワー出力素子の断線を検
   出しうるように構成したことを特徴とするデジタル出力
   回路の動作確認方式。