JP3090366B2 - ２重化アナログ出力装置 - Google Patents
２重化アナログ出力装置Info
- Publication number
- JP3090366B2 JP3090366B2 JP04006832A JP683292A JP3090366B2 JP 3090366 B2 JP3090366 B2 JP 3090366B2 JP 04006832 A JP04006832 A JP 04006832A JP 683292 A JP683292 A JP 683292A JP 3090366 B2 JP3090366 B2 JP 3090366B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- output device
- output
- signal
- analog output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Safety Devices In Control Systems (AREA)
- Selective Calling Equipment (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力するディジタル信
号を、当該デジタル信号と絶縁されたアナログ信号に変
換して出力するアナログ出力装置に関し、特に、アナロ
グ出力装置を２重化した２重化アナログ出力装置に関す
るものである。
号を、当該デジタル信号と絶縁されたアナログ信号に変
換して出力するアナログ出力装置に関し、特に、アナロ
グ出力装置を２重化した２重化アナログ出力装置に関す
るものである。
【０００２】
【従来の技術】アナログ出力装置は、たとえば、化学プ
ラントの制御系等において、制御計算機の出力する制御
データを、バルブの開閉等、プラントの動作を指示する
アナログ信号に変換して出力するために用いられる。
ラントの制御系等において、制御計算機の出力する制御
データを、バルブの開閉等、プラントの動作を指示する
アナログ信号に変換して出力するために用いられる。
【０００３】このような、アナログ出力装置が故障する
とアナログ信号は出力されなくなリ、プラントは正常な
動作をしなくなる。たとえば、アナログ信号を受けて動
作するはずのアクチュエータはバルブを閉じる方向等に
動作し、プラントを停止させる。
とアナログ信号は出力されなくなリ、プラントは正常な
動作をしなくなる。たとえば、アナログ信号を受けて動
作するはずのアクチュエータはバルブを閉じる方向等に
動作し、プラントを停止させる。
【０００４】そこで、高信頼化システムとしては、アナ
ログ出力装置を２重化し、一方を常用系、他方を待機系
として使用し、常用系のアナログ出力装置に障害が生じ
た場合、待機系と主系を切り換えて使用し、支障なくプ
ラントの運転を継続できるようにしている。
ログ出力装置を２重化し、一方を常用系、他方を待機系
として使用し、常用系のアナログ出力装置に障害が生じ
た場合、待機系と主系を切り換えて使用し、支障なくプ
ラントの運転を継続できるようにしている。
【０００５】このような、２重化アナログ出力装置とし
ては、特開平３−１３５６０１号公報記載の装置が知ら
れている。
ては、特開平３−１３５６０１号公報記載の装置が知ら
れている。
【０００６】この装置によれば、アナログ信号により操
作される負荷に２つのアナログ出力装置を並列に接続
し、各アナログ出力装置に、負荷への電流の供給をカッ
トオフする出力トランジスタを設け、当該出力トランジ
スタのＯＮ／ＯＦＦを制御することにより常用系と待機
系を切り換えている。また、負荷への電流の流れの有無
を検出し、検出値をデジタル値として、制御計算機に返
すことにより、アナログ出力装置の障害の検出を可能に
している。
作される負荷に２つのアナログ出力装置を並列に接続
し、各アナログ出力装置に、負荷への電流の供給をカッ
トオフする出力トランジスタを設け、当該出力トランジ
スタのＯＮ／ＯＦＦを制御することにより常用系と待機
系を切り換えている。また、負荷への電流の流れの有無
を検出し、検出値をデジタル値として、制御計算機に返
すことにより、アナログ出力装置の障害の検出を可能に
している。
【０００７】
【発明が解決しようとする課題】このように、前記特開
平３−１３５６０１号公報記載の２重化アナログ出力装
置によれば、負荷への電流の流れの有無を検出すること
により、負荷に電流を供給している常用系のアナログ出
力装置の障害を検出することができる。しかし、負荷に
電流を供給していない待機系の障害を検出することがで
きない。このため、待機系に障害が生じている場合、障
害を起こした常用系から切換えられた時点で初めて待機
系の障害が検出される。結果、両系に障害が発生したこ
ととなって、プラントは停止することになる。すなわ
ち、２重化構成としているにもかかわらず、充分な信頼
性を達成することができない。
平３−１３５６０１号公報記載の２重化アナログ出力装
置によれば、負荷への電流の流れの有無を検出すること
により、負荷に電流を供給している常用系のアナログ出
力装置の障害を検出することができる。しかし、負荷に
電流を供給していない待機系の障害を検出することがで
きない。このため、待機系に障害が生じている場合、障
害を起こした常用系から切換えられた時点で初めて待機
系の障害が検出される。結果、両系に障害が発生したこ
ととなって、プラントは停止することになる。すなわ
ち、２重化構成としているにもかかわらず、充分な信頼
性を達成することができない。
【０００８】すなわち、２重化構成の場合には、常用系
が正常であることを診断するのはもちろんであるが、待
機系も正常であることを診断しなければ、常用系の故障
で待機系に切換えることでプラントの運転を継続できる
とは限らない。
が正常であることを診断するのはもちろんであるが、待
機系も正常であることを診断しなければ、常用系の故障
で待機系に切換えることでプラントの運転を継続できる
とは限らない。
【０００９】一方、待機系は、負荷へ電流を出力しては
ならない。
ならない。
【００１０】そこで、本発明は、常用系と待機系のアナ
ログ出力装置を共に、診断することのできる２重化アナ
ログ出力装置を提供することを目的とする。
ログ出力装置を共に、診断することのできる２重化アナ
ログ出力装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】前記目的達成のために、
本発明は、入力する入力ディジタル信号をアナログ電圧
信号に変換するＤ／Ａ変換器と、前記アナログ電圧信号
に応じてアナログ信号を生成し、アナログ信号線を介し
て外部負荷に出力するアナログ信号出力手段と、前記ア
ナログ信号の外部負荷への出力を遮断可能なカットオフ
手段と、前記アナログ信号出力手段の生成したアナログ
信号をデジタル変換し、外部に出力する出力デジタル信
号を生成するＤ／Ａ変換器とを有することを特徴とする
アナログ出力装置を提供する。
本発明は、入力する入力ディジタル信号をアナログ電圧
信号に変換するＤ／Ａ変換器と、前記アナログ電圧信号
に応じてアナログ信号を生成し、アナログ信号線を介し
て外部負荷に出力するアナログ信号出力手段と、前記ア
ナログ信号の外部負荷への出力を遮断可能なカットオフ
手段と、前記アナログ信号出力手段の生成したアナログ
信号をデジタル変換し、外部に出力する出力デジタル信
号を生成するＤ／Ａ変換器とを有することを特徴とする
アナログ出力装置を提供する。
【００１２】
【作用】本発明に係るアナログ出力装置によれば、アナ
ログ信号出力手段とカットオフ手段は、外部負荷へ出力
するアナログ信号の生成の制御と、前記アナログ信号の
外部負荷への出力の制御を、それぞれ別個に行なう。ま
た、Ｄ／Ａ変換器は、前記アナログ信号出力手段の生成
したアナログ信号をデジタル変換し、外部に出力する。
ログ信号出力手段とカットオフ手段は、外部負荷へ出力
するアナログ信号の生成の制御と、前記アナログ信号の
外部負荷への出力の制御を、それぞれ別個に行なう。ま
た、Ｄ／Ａ変換器は、前記アナログ信号出力手段の生成
したアナログ信号をデジタル変換し、外部に出力する。
【００１３】したがい、本発明に係るアナログ出力装置
を、待機系として用いる場合、カットオフ手段によって
アナログ信号の外部負荷への出力を遮断すれば足りる。
よって、待機系として用いられる場合でも、アナログ信
号出力手段はアナログ信号の生成を行なうことができ、
生成されたアナログ信号をデジタル変換した出力デジタ
ル信号より、アナログ信号生成の正常性を診断すること
ができる。
を、待機系として用いる場合、カットオフ手段によって
アナログ信号の外部負荷への出力を遮断すれば足りる。
よって、待機系として用いられる場合でも、アナログ信
号出力手段はアナログ信号の生成を行なうことができ、
生成されたアナログ信号をデジタル変換した出力デジタ
ル信号より、アナログ信号生成の正常性を診断すること
ができる。
【００１４】
【実施例】以下、本発明に係る２重化アナログ出力装置
の実施例を説明する。
の実施例を説明する。
【００１５】本実施例に係る２重化アナログ出力装置
は、図２に示すように、２つのアナログ出力装置１Ａ、
１Ｂよりなる。両アナログ出力装置１Ａ、１Ｂは、処理
装置（ＣＰＵ）３とデータバス２５、アドレスバス２
６、制御バス２７を介して接続される。また、本実施例
においては、各アナログ出力装置は出力するアナログ信
号の負荷をアクチュエータ３１とバルブ３２としてい
る。
は、図２に示すように、２つのアナログ出力装置１Ａ、
１Ｂよりなる。両アナログ出力装置１Ａ、１Ｂは、処理
装置（ＣＰＵ）３とデータバス２５、アドレスバス２
６、制御バス２７を介して接続される。また、本実施例
においては、各アナログ出力装置は出力するアナログ信
号の負荷をアクチュエータ３１とバルブ３２としてい
る。
【００１６】以下、本発明に係る２重化アナログ出力装
置について説明する。
置について説明する。
【００１７】図１に、本第１実施例に係る２重化アナロ
グ装置の構成を示す。
グ装置の構成を示す。
【００１８】図示するように、アナログ出力装置１Ａ、
１Ｂは、それぞれ、制御回路４Ａ、４Ｂ、Ｄ／Ａ変換器
５Ａ、５Ｂ、絶縁アンプ６Ａ、６Ｂ、アンプ７Ａ、７
Ｂ、出力トランジスタ８Ａ、８Ｂ、絶縁電源９Ａ、９
Ｂ、カットオフトランジスタ１０Ａ、１０Ｂ、出力電流
検出用のフォトカプラ１１Ａ、１１Ｂ、突き合わせ用ダ
イオード１３Ａ、１３Ｂ、絶縁アンプ１４Ａ、１４Ｂ、
Ａ／Ｄ変換器１５Ａ、１５Ｂ、抵抗２２Ａ、２２Ｂを有
している。
１Ｂは、それぞれ、制御回路４Ａ、４Ｂ、Ｄ／Ａ変換器
５Ａ、５Ｂ、絶縁アンプ６Ａ、６Ｂ、アンプ７Ａ、７
Ｂ、出力トランジスタ８Ａ、８Ｂ、絶縁電源９Ａ、９
Ｂ、カットオフトランジスタ１０Ａ、１０Ｂ、出力電流
検出用のフォトカプラ１１Ａ、１１Ｂ、突き合わせ用ダ
イオード１３Ａ、１３Ｂ、絶縁アンプ１４Ａ、１４Ｂ、
Ａ／Ｄ変換器１５Ａ、１５Ｂ、抵抗２２Ａ、２２Ｂを有
している。
【００１９】以下、アナログ出力装置１Ａを常用系、１
Ｂを待機系として、本第１実施例に係る２重化アナログ
出力装置の動作を説明する。
Ｂを待機系として、本第１実施例に係る２重化アナログ
出力装置の動作を説明する。
【００２０】処理装置３からバス経由で送られたデータ
は、両アナログ出力装置において、Ｄ／Ａ変換器５Ａ、
５Ｂでアナログ信号に変換された後、絶縁アンプ６Ａ、
６Ｂ、アンプ７Ａ、７Ｂを介して出力トランジスタ８
Ａ、８Ｂの入力側に供給される。
は、両アナログ出力装置において、Ｄ／Ａ変換器５Ａ、
５Ｂでアナログ信号に変換された後、絶縁アンプ６Ａ、
６Ｂ、アンプ７Ａ、７Ｂを介して出力トランジスタ８
Ａ、８Ｂの入力側に供給される。
【００２１】常用系のアナログ出力装置１Ａでは、ＣＰ
Ｕ３の制御に基づき、制御回路４Ａが、切換回路１６Ａ
を介して、カットオフトランジスタ１０Ａをオフにす
る。これにより絶縁電源９ＡのＣＯＭに対して＋２４Ｖ
の出力Ｐ２４から突き合わせ用ダイオード１３Ａを介し
て供給される出力電流は、負荷３１を流れ、出力電流検
出用のフォトカプラ１１Ａ経由で出力トランジスタ８Ａ
の出力側を通り、抵抗２２Ａを通って接点ＣＯＭに致
る。すなわち、出力トランジスタ８Ａの入力電流によ
り、負荷３１を流れる出力電流が制御される。
Ｕ３の制御に基づき、制御回路４Ａが、切換回路１６Ａ
を介して、カットオフトランジスタ１０Ａをオフにす
る。これにより絶縁電源９ＡのＣＯＭに対して＋２４Ｖ
の出力Ｐ２４から突き合わせ用ダイオード１３Ａを介し
て供給される出力電流は、負荷３１を流れ、出力電流検
出用のフォトカプラ１１Ａ経由で出力トランジスタ８Ａ
の出力側を通り、抵抗２２Ａを通って接点ＣＯＭに致
る。すなわち、出力トランジスタ８Ａの入力電流によ
り、負荷３１を流れる出力電流が制御される。
【００２２】なお、絶縁電源９Ａは、アンプ７Ａの＋１
５Ｖ（Ｐ１５）、−１５Ｖ（Ｎ１５）の電源も供給す
る。また、フォトカプラ１１Ａに、負荷への出力電流が
ある値Ｉh（たとえば０．５ｍＡ）以下のとき、その出
力がオフとなり、Ｉｈ以上のとき出力がオンとなるよう
なものを用いれば、Ｉｈ以下となったときに出力無しと
判定することができる。
５Ｖ（Ｐ１５）、−１５Ｖ（Ｎ１５）の電源も供給す
る。また、フォトカプラ１１Ａに、負荷への出力電流が
ある値Ｉh（たとえば０．５ｍＡ）以下のとき、その出
力がオフとなり、Ｉｈ以上のとき出力がオンとなるよう
なものを用いれば、Ｉｈ以下となったときに出力無しと
判定することができる。
【００２３】一方、待機系のアナログ出力装置１Ｂで
は、ＣＰＵ３の制御に基づき、制御回路４Ｂが、切換回
路１６Ｂを介して、カットオフトランジスタ１０Ｂをオ
ンする。カットオフトランジスタ１０Ｂは、このときの
コレクタエミッタ間電圧ＶＣＥが、突き合わせダイオー
ド１３Ｂとフォトカプラ１１Ｂのダイオードに電流を流
すのに必要な電圧より低くなるものを選定してあるの
で、負荷３１へは出力電流は流れず、絶縁電圧９ＢのＰ
２４の出力はカットオフトランジスタ１０Ｂを通って、
出力トランジスタ８Ｂ、抵抗２２Ｂを流れる。一方、ダ
イオ−ド１３Ｂがあるので、負荷３１が、カットオフト
ランジスタ１０Ｂによって短絡することはない。
は、ＣＰＵ３の制御に基づき、制御回路４Ｂが、切換回
路１６Ｂを介して、カットオフトランジスタ１０Ｂをオ
ンする。カットオフトランジスタ１０Ｂは、このときの
コレクタエミッタ間電圧ＶＣＥが、突き合わせダイオー
ド１３Ｂとフォトカプラ１１Ｂのダイオードに電流を流
すのに必要な電圧より低くなるものを選定してあるの
で、負荷３１へは出力電流は流れず、絶縁電圧９ＢのＰ
２４の出力はカットオフトランジスタ１０Ｂを通って、
出力トランジスタ８Ｂ、抵抗２２Ｂを流れる。一方、ダ
イオ−ド１３Ｂがあるので、負荷３１が、カットオフト
ランジスタ１０Ｂによって短絡することはない。
【００２４】さて、フォトトランジスタ１１Ａ、１１Ｂ
は、負荷を流れる電流を検出する。切換回路１６Ａ、１
６Ｂは、それぞれ、フォトトランジスタ１１Ａ、１１Ｂ
の出力を判定し、自装置が常用系のときに電流が流れて
いなければ異常として検出し、自装置が待機系のときに
電流が流れていれば異常として検出する。
は、負荷を流れる電流を検出する。切換回路１６Ａ、１
６Ｂは、それぞれ、フォトトランジスタ１１Ａ、１１Ｂ
の出力を判定し、自装置が常用系のときに電流が流れて
いなければ異常として検出し、自装置が待機系のときに
電流が流れていれば異常として検出する。
【００２５】常用系のアナログ出力装置において異常と
して検出された信号は、切換回路１６Ａから制御回路４
Ａ、バスを介して処理装置に読み取られる。処理装置３
は、異常信号を読み取ると、エラーメッセージを出力
し、２重化切換を両アナログ出力装置１Ａ、１Ｂに指示
する。
して検出された信号は、切換回路１６Ａから制御回路４
Ａ、バスを介して処理装置に読み取られる。処理装置３
は、異常信号を読み取ると、エラーメッセージを出力
し、２重化切換を両アナログ出力装置１Ａ、１Ｂに指示
する。
【００２６】この、２重化切換指示は、アナログ出力装
置１Ａ、１Ｂの制御装置４Ａ、４Ｂを介して切換回路１
６Ａ、１６Ｂへ伝えられる。常用系の切換回路１６Ａは
信号２４Ａに電流を流しカットオフトランジスタ１０Ａ
をオンにして待機系に移行し、待機系の切換回路１６Ｂ
は信号２４Ｂの電流を流さず、カットオフトランジスタ
をオフにして常用系に移行する。
置１Ａ、１Ｂの制御装置４Ａ、４Ｂを介して切換回路１
６Ａ、１６Ｂへ伝えられる。常用系の切換回路１６Ａは
信号２４Ａに電流を流しカットオフトランジスタ１０Ａ
をオンにして待機系に移行し、待機系の切換回路１６Ｂ
は信号２４Ｂの電流を流さず、カットオフトランジスタ
をオフにして常用系に移行する。
【００２７】一方、待機系のアナログ出力装置１Ｂにお
いて異常として検出された信号もまた切換回路１６Ｂか
ら制御回路４Ｂ、バスを介して処理装置３に読み取られ
る。処理装置３は、異常信号を読み取ると、エラーメッ
セージを出力し、出力トランジスタ８Ｂをオフにするこ
とを待機系のアナログ出力装置１Ｂに指示する。もしく
は、外部回路で待機系のアナログ出力装置１Ｂの出力電
流をカットする。
いて異常として検出された信号もまた切換回路１６Ｂか
ら制御回路４Ｂ、バスを介して処理装置３に読み取られ
る。処理装置３は、異常信号を読み取ると、エラーメッ
セージを出力し、出力トランジスタ８Ｂをオフにするこ
とを待機系のアナログ出力装置１Ｂに指示する。もしく
は、外部回路で待機系のアナログ出力装置１Ｂの出力電
流をカットする。
【００２８】以上のように、本第１実施例においては、
常用系も待機系も共に、出力トランジスタ７Ａ、７Ｂを
オンにし、カットオフトランジスタ１０Ａ、１０Ｂによ
って、負荷３１への電流の供給を制御している。そし
て、本実施例においては、出力トランジスタ８Ａ、８Ｂ
に流れる電流をリードバックすることにより常用系およ
び待機系の出力トランジスタの出力の正常性を診断す
る。
常用系も待機系も共に、出力トランジスタ７Ａ、７Ｂを
オンにし、カットオフトランジスタ１０Ａ、１０Ｂによ
って、負荷３１への電流の供給を制御している。そし
て、本実施例においては、出力トランジスタ８Ａ、８Ｂ
に流れる電流をリードバックすることにより常用系およ
び待機系の出力トランジスタの出力の正常性を診断す
る。
【００２９】すなわち、常用系のアナログ出力装置１Ａ
の場合、負荷３１を流れる電流が、抵抗２２Ａを流れる
ことにより、電流に比例した電圧が取り出され、絶縁ア
ンプ１４Ａを介してＡ／Ｄ変換器１５Ａによりディジタ
ル信号に変換され、バスを介して処理装置３に送られ
る。一方、待機系のアナログ出力装置１Ｂの場合、負荷
３１には流れないが、カットオフトランジスタ１０Ｂを
通って抵抗２２Ｂを流れることにより、電流に比例した
電圧が取り出され、絶縁アンプ１４Ｂを介してＡ／Ｄ変
換器１５Ｂによりディジタル信号に変換され、バスを介
して処理装置３に送られる。
の場合、負荷３１を流れる電流が、抵抗２２Ａを流れる
ことにより、電流に比例した電圧が取り出され、絶縁ア
ンプ１４Ａを介してＡ／Ｄ変換器１５Ａによりディジタ
ル信号に変換され、バスを介して処理装置３に送られ
る。一方、待機系のアナログ出力装置１Ｂの場合、負荷
３１には流れないが、カットオフトランジスタ１０Ｂを
通って抵抗２２Ｂを流れることにより、電流に比例した
電圧が取り出され、絶縁アンプ１４Ｂを介してＡ／Ｄ変
換器１５Ｂによりディジタル信号に変換され、バスを介
して処理装置３に送られる。
【００３０】以上のように、本第１実施例によれば、待
機系で負荷に出力電流を流さずに、出力トランジスタに
負荷に流すのと同じ電流を流し、その電流値を、ディジ
タル値としてリードバックすることで出力トランジスタ
の出力能力を診断することができる。したがい、処理装
置が待機系からリードバックした値が、待機系へ出力し
た値と異なり、異常があると判断された場合は、待機系
が異常であることのエラーメッセージ等を出力し、常用
系が正常である間に待機系の修理を行なうことができ
る。
機系で負荷に出力電流を流さずに、出力トランジスタに
負荷に流すのと同じ電流を流し、その電流値を、ディジ
タル値としてリードバックすることで出力トランジスタ
の出力能力を診断することができる。したがい、処理装
置が待機系からリードバックした値が、待機系へ出力し
た値と異なり、異常があると判断された場合は、待機系
が異常であることのエラーメッセージ等を出力し、常用
系が正常である間に待機系の修理を行なうことができ
る。
【００３１】また、本第１実施例によれば、切換指示を
待機系とすることにより、実際に負荷が接続していなく
とも、出力トランジスタに電流を流し、各アナログ出力
装置の正常性を診断することができる。
待機系とすることにより、実際に負荷が接続していなく
とも、出力トランジスタに電流を流し、各アナログ出力
装置の正常性を診断することができる。
【００３２】以下、本発明に係る２重化アナログ装置の
第２の実施例を説明する。
第２の実施例を説明する。
【００３３】図３に、本第２実施例に係る２重化アナロ
グ出力装置の構成を示す。
グ出力装置の構成を示す。
【００３４】図示するように、アナログ出力装置１Ａ、
１Ｂは、それぞれ、制御回路４Ａ、４Ｂ、Ｄ／Ａ変換器
５Ａ、５Ｂ、絶縁アンプ６Ａ、６Ｂ、アンプ７Ａ、７
Ｂ、絶縁電源９Ａ、９Ｂ、カットオフトランジスタ１０
Ａ、１０Ｂ、出力電圧検出用のフォトカプラ１１Ａ、１
１Ｂ、突き合わせ用ダイオード１３Ａ、１３Ｂ、絶縁ア
ンプ１４Ａ、１４Ｂ、Ａ／Ｄ変換器１５Ａ、１５Ｂ、抵
抗４０Ａ、４０Ｂを有している。
１Ｂは、それぞれ、制御回路４Ａ、４Ｂ、Ｄ／Ａ変換器
５Ａ、５Ｂ、絶縁アンプ６Ａ、６Ｂ、アンプ７Ａ、７
Ｂ、絶縁電源９Ａ、９Ｂ、カットオフトランジスタ１０
Ａ、１０Ｂ、出力電圧検出用のフォトカプラ１１Ａ、１
１Ｂ、突き合わせ用ダイオード１３Ａ、１３Ｂ、絶縁ア
ンプ１４Ａ、１４Ｂ、Ａ／Ｄ変換器１５Ａ、１５Ｂ、抵
抗４０Ａ、４０Ｂを有している。
【００３５】以下、本第２実施例に係る２重化アナログ
出力装置の動作を説明する。
出力装置の動作を説明する。
【００３６】本第２実施例に係るアナログ出力装置は、
前記第１実施例に係る２重化アナログ出力装置が負荷３
１に電流を供給したのと異なり、負荷３１に電圧を供給
する。 すなわち、アンプ７Ａ、７Ｂの出力電圧が装置
の出力となる。抵抗４０Ａ、４０Ｂは、アンプ７Ａ、７
Ｂとカットオフトランジスタ１０Ａ、１０Ｂの間に入り
電流を制限する。ただし、抵抗４０Ａ、４０Ｂは、負荷
に対して十分小さいものとする。
前記第１実施例に係る２重化アナログ出力装置が負荷３
１に電流を供給したのと異なり、負荷３１に電圧を供給
する。 すなわち、アンプ７Ａ、７Ｂの出力電圧が装置
の出力となる。抵抗４０Ａ、４０Ｂは、アンプ７Ａ、７
Ｂとカットオフトランジスタ１０Ａ、１０Ｂの間に入り
電流を制限する。ただし、抵抗４０Ａ、４０Ｂは、負荷
に対して十分小さいものとする。
【００３７】いま、アナログ出力装置１Ａが常用系であ
るとすると、アナログ出力装置１Ａにおいて、カットオ
フトランジスタ１０Ａをオフにすることにより、アンプ
７Ａの出力電圧は、抵抗４０Ａ、ダイオード１３Ａ、フ
ォトカプラ１３Ａのダイオードの電圧降下を差し引いた
分の電圧が負荷にかかる。
るとすると、アナログ出力装置１Ａにおいて、カットオ
フトランジスタ１０Ａをオフにすることにより、アンプ
７Ａの出力電圧は、抵抗４０Ａ、ダイオード１３Ａ、フ
ォトカプラ１３Ａのダイオードの電圧降下を差し引いた
分の電圧が負荷にかかる。
【００３８】一方、待機系であるアナログ出力装置１Ｂ
においては、カットオフトランジスタ１０Ｂをオンする
ことにより、電流はカットオフトランジスタ１０Ｂを通
って流れ、負荷に電流は流れなくなる。また、ダイオー
ド１３Ｂにより、負荷にかかる電圧に対し、アナログ出
力装置１Ｂはハイインピーダンスとなる。
においては、カットオフトランジスタ１０Ｂをオンする
ことにより、電流はカットオフトランジスタ１０Ｂを通
って流れ、負荷に電流は流れなくなる。また、ダイオー
ド１３Ｂにより、負荷にかかる電圧に対し、アナログ出
力装置１Ｂはハイインピーダンスとなる。
【００３９】さて、フォトトランジスタ１１Ａ、１１Ｂ
は、負荷の印加された電圧を検出する。
は、負荷の印加された電圧を検出する。
【００４０】一方、待機系のアンプ７Ｂの出力のリード
バックは、アンプ７Ｂの出力電圧を取り込むことにより
行なう。すなわち、アンプ７Ｂの出力電圧は、抵抗４０
Ｂにかかっているので、これを、絶縁アンプ１４Ｂ、Ａ
／Ｄ変換器１５Ｂを介して、出力電圧はリードバックで
きる。
バックは、アンプ７Ｂの出力電圧を取り込むことにより
行なう。すなわち、アンプ７Ｂの出力電圧は、抵抗４０
Ｂにかかっているので、これを、絶縁アンプ１４Ｂ、Ａ
／Ｄ変換器１５Ｂを介して、出力電圧はリードバックで
きる。
【００４１】したがい、本第２実施例においても、前記
第１実施例と同様に、待機系に異常があると判断された
場合は、待機系が異常であることのエラーメッセージ等
を出力し、常用系が正常である間に待機系の修理を行な
うことができる。
第１実施例と同様に、待機系に異常があると判断された
場合は、待機系が異常であることのエラーメッセージ等
を出力し、常用系が正常である間に待機系の修理を行な
うことができる。
【００４２】なお、本第２実施例においては、カットオ
フトランジスタ１０Ａ、１０Ｂを出力信号線と並列に設
けたが、これは、出力信号線に直列に設けるようにして
もよい。ただし、この場合は、待機系のカットオフトラ
ンジスタのＯＮ動作を判定することはできない。
フトランジスタ１０Ａ、１０Ｂを出力信号線と並列に設
けたが、これは、出力信号線に直列に設けるようにして
もよい。ただし、この場合は、待機系のカットオフトラ
ンジスタのＯＮ動作を判定することはできない。
【００４３】ところで、図４に示すように、アナログ出
力装置１Ａ、１Ｂをアクチュエータ（負荷３１）と一体
として構成するようにしてもい。
力装置１Ａ、１Ｂをアクチュエータ（負荷３１）と一体
として構成するようにしてもい。
【００４４】このようにすることにより、ＣＰＵとアク
チュエータ間の長距離を伝達する信号をディジタル化す
ることができ、信頼性を高めることができる。なお、図
４に示した例は、処理装置３も２重化した場合について
示している。ところで、前記各実施例（図２参照）で
は、ＣＰＵとアナログ出力装置は、アドレス、データ、
制御のパラレルバスで接続していたが、図４に示したよ
うにアナログ出力装置をアクチュエ−タと一体化した場
合は、配線量を低減化するために、ＣＰＵとアナログ出
力装置を、シリアル回線で接続するようにするのが好ま
しい。この場合は、アナログ出力装置の制御回路とバス
の間にシリアル回線用の回路を設けるようにする。
チュエータ間の長距離を伝達する信号をディジタル化す
ることができ、信頼性を高めることができる。なお、図
４に示した例は、処理装置３も２重化した場合について
示している。ところで、前記各実施例（図２参照）で
は、ＣＰＵとアナログ出力装置は、アドレス、データ、
制御のパラレルバスで接続していたが、図４に示したよ
うにアナログ出力装置をアクチュエ−タと一体化した場
合は、配線量を低減化するために、ＣＰＵとアナログ出
力装置を、シリアル回線で接続するようにするのが好ま
しい。この場合は、アナログ出力装置の制御回路とバス
の間にシリアル回線用の回路を設けるようにする。
【００４５】以上のように、本実施例によれば、出力ト
ランジスタに流れる電流の値をリードバックできるの
で、出力トランジスタまでの動作診断が行なえる。ま
た、待機系においてはカットオフトランジスタ及び直列
ダイオードにより、出力電流をカットオフしながらも出
力トランジスタには電流を流すことができるので、待機
系でも、出力トランジスタまでの動作診断も行なうこと
ができる。
ランジスタに流れる電流の値をリードバックできるの
で、出力トランジスタまでの動作診断が行なえる。ま
た、待機系においてはカットオフトランジスタ及び直列
ダイオードにより、出力電流をカットオフしながらも出
力トランジスタには電流を流すことができるので、待機
系でも、出力トランジスタまでの動作診断も行なうこと
ができる。
【００４６】また、アナログ出力装置の出力電流の検出
により、常用系の断線検出及び待機系のカットオフ異常
を検出できる。
により、常用系の断線検出及び待機系のカットオフ異常
を検出できる。
【００４７】すなわち、アナログ出力装置の出力トラン
ジスタを流れる電流、および、アナログ出力装置の出力
電流の診断を行なうことで、アナログ出力装置の健全性
を完全に確認できる。特に２重化構成の待機系の診断が
できることで、常用系故障時に切換えた時、初めて待機
系の故障が検出されるのではなく、事前に待機系の故障
を検出し、修復するという予防保全ができるので、一系
故障でも、切換えることで確実に動作して運転を継続す
るプラントにすることができる。
ジスタを流れる電流、および、アナログ出力装置の出力
電流の診断を行なうことで、アナログ出力装置の健全性
を完全に確認できる。特に２重化構成の待機系の診断が
できることで、常用系故障時に切換えた時、初めて待機
系の故障が検出されるのではなく、事前に待機系の故障
を検出し、修復するという予防保全ができるので、一系
故障でも、切換えることで確実に動作して運転を継続す
るプラントにすることができる。
【００４８】なお、以上、アナログ出力装置を２重化し
た２重化アナログ出力装置について説明したきたが、以
上の実施例で示したアナログ出力装置は、２重化されて
いない１系のみのアナログ出力装置として用いることが
できる。さらに、前記切換回路によりアナログ出力装置
を、待機系の状態とすれば、実際に負荷を接続すること
なく装置の正常性を診断することができる。
た２重化アナログ出力装置について説明したきたが、以
上の実施例で示したアナログ出力装置は、２重化されて
いない１系のみのアナログ出力装置として用いることが
できる。さらに、前記切換回路によりアナログ出力装置
を、待機系の状態とすれば、実際に負荷を接続すること
なく装置の正常性を診断することができる。
【００４９】
【発明の効果】以上のように、本発明によれば、常用系
と待機系のアナログ出力装置を共に、診断することので
きる２重化アナログ出力装置を提供することができる。
と待機系のアナログ出力装置を共に、診断することので
きる２重化アナログ出力装置を提供することができる。
【図１】本発明の第１実施例に係る２重化アナログ出力
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図２】本発明の実施例に係るプラントの制御システム
の構成を示すブロック図である。
の構成を示すブロック図である。
【図３】本発明の第２実施例に係る２重化アナログ出力
装置の構成を示すブロック図である。
装置の構成を示すブロック図である。
【図４】本発明の実施例に係るプラントの制御システム
の他の構成を示すブロック図である。
の他の構成を示すブロック図である。
１Ａ、１Ｂ アナログ出力装置 ３ 処理装置 ４Ａ、４Ｂ 制御回路 ５Ａ、５Ｂ Ｄ／Ａ変換器 ６Ａ、６Ｂ 絶縁アンプ １４Ａ、１４Ｂ 絶縁アンプ ７Ａ、７Ｂ アンプ ８Ａ、８Ｂ 出力トランジスタ ９Ａ、９Ｂ 絶縁電源 １０Ａ、１０Ｂ 出力カットオフ用フォトカプラ １１Ａ、１１Ｂ 出力電流検出用フォトカプラ １３Ａ、１３Ｂ ダイオード １５Ａ、１５Ｂ Ａ／Ｄ変換器 １６Ａ、１６Ｂ 切換回路 ２２Ａ、２２Ｂ 抵抗 ４０Ａ、４０Ｂ 抵抗 ３１ 負荷（アクチュエータ）
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04Q 9/00 - 9/16 G05B 9/02 - 9/03
Claims (11)
- 【請求項１】入力する入力ディジタル信号をアナログ電
圧信号に変換するＤ／Ａ変換器と、前記アナログ電圧信
号に応じてアナログ信号を生成し、アナログ信号線を介
して外部負荷に出力するアナログ信号出力手段と、前記
アナログ信号の外部負荷への出力を遮断可能なカットオ
フ手段と、前記アナログ信号出力手段の生成したアナロ
グ信号をデジタル変換し、外部に出力する出力デジタル
信号を生成するＡ／Ｄ変換器とを有することを特徴とす
るアナログ出力装置。 - 【請求項２】請求項１記載のアナログ出力装置であっ
て、 前記アナログ信号出力手段は、前記アナログ電圧信号に
応じて電圧信号を前記アナログ信号として生成し、前記
アナログ信号線に印加する増幅器であることを特徴とす
るアナログ出力装置。 - 【請求項３】請求項１記載のアナログ出力装置であっ
て、 前記アナログ信号出力手段は、前記アナログ線に電流を
前記アナログ信号として供給する電流電源と、前記アナ
ログ線に対して直列に接続された電流制御トランジスタ
であることを特徴とするアナログ出力装置。 - 【請求項４】請求項１または３記載のアナログ出力装置
であって、 前記カットオフ手段は、コレクタとエミッタを前記アナ
ログ信号に対して並列に接続した、外部負荷への出力の
遮断時に前記アナログ信号線を短絡させるカットオフト
ランジスタであり、前記Ａ／Ｄ変換器は外部負荷を流れ
る電流によって生じる電圧および前記カットオフトラン
ジスタが短絡した経路中を流れる電流によって生じる電
圧をデジタル変換することを特徴とするアナログ出力装
置。 - 【請求項５】請求項２記載のアナログ出力装置であっ
て、 前記カットオフ手段は、コレクタとエミッタを前記アナ
ログ信号に対して並列に接続した、外部負荷への出力の
遮断時に前記アナログ信号線を短絡させるカットオフト
ランジスタであることを特徴とするアナログ出力装置。 - 【請求項６】請求項４または５記載のアナログ出力装置
であって、 前記外部負荷への出力遮断時に、前記カットオフトラン
ジスタのコレクタ、エミッタ間電圧を吸収するように、
前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号に直列にダイオードを接続したこ
とを特徴とするアナログ出力装置。 - 【請求項７】請求項１、３または４記載のアナログ出力
装置であって、 前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号線に直列に電流検出器を設けたこ
とを特徴とするアナログ出力装置。 - 【請求項８】請求項１、２または５記載のアナログ出力
装置であって、 前記カットオフトランジスタよりも外部負荷側におい
て、前記アナログ信号線と並列に電圧検出器を設けたこ
とを特徴とするアナログ出力装置。 - 【請求項９】請求項１、２、３、４、５、６、７または
８記載のアナログ出力装置であって、 外部より入力する制御デジタル信号に応じて、前記遮断
手段に、前記アナログ信号の外部負荷への出力の遮断を
指示する切換手段を有し、前記遮断手段は前記切換手段
よりの指示に応じて前記アナログ信号の外部負荷への出
力を遮断することを特徴とするアナログ出力装置。 - 【請求項１０】前記外部負荷に対して並列に接続され
た、請求項９記載のアナログ出力装置を有することを特
徴とする２重化アナログ出力装置。 - 【請求項１１】請求項１０記載の２重化アナログ出力装
置と、処理に応じて、前記入力デジタル信号および制御
デジタル信号を２重化アナログ出力装置に出力し、２重
化アナログ出力装置より前記出力デジタル信号を読みだ
す制御装置と、前記外部負荷に出力される前記アナログ
信号に応じて操作されるプラントとを有し、前記制御装
置は、前記デジタル制御信号を用いて、一方のアナログ
出力装置を前記外部負荷への出力を遮断するよう制御し
て当該アナログ出力装置を待機系装置として使用し、他
方のアナログ出力装置を前記外部負荷への出力の遮断を
行なわないよう制御して当該アナログ出力装置を常用系
装置として使用することを特徴とするプラントシステ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04006832A JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | ２重化アナログ出力装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04006832A JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | ２重化アナログ出力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05199570A JPH05199570A (ja) | 1993-08-06 |
| JP3090366B2 true JP3090366B2 (ja) | 2000-09-18 |
Family
ID=11649205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04006832A Expired - Lifetime JP3090366B2 (ja) | 1992-01-17 | 1992-01-17 | ２重化アナログ出力装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3090366B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101555003B1 (ko) | 2010-01-22 | 2015-09-22 | 코와 가부시키가이샤 | 발 관절 서포터 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4802971B2 (ja) * | 2006-10-26 | 2011-10-26 | 横河電機株式会社 | アナログ出力装置 |
| JP5389614B2 (ja) * | 2009-11-13 | 2014-01-15 | 株式会社日立製作所 | プロセス制御装置 |
-
1992
- 1992-01-17 JP JP04006832A patent/JP3090366B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101555003B1 (ko) | 2010-01-22 | 2015-09-22 | 코와 가부시키가이샤 | 발 관절 서포터 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05199570A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4667284A (en) | Multiplexing control unit | |
| JPH0894695A (ja) | 半導体パワースイッチシステム | |
| JPH0797281B2 (ja) | アナログ出力回路網 | |
| US7149925B2 (en) | Peripheral component with high error protection for stored programmable controls | |
| US5357491A (en) | Clock selection control device | |
| JP3090366B2 (ja) | ２重化アナログ出力装置 | |
| US4387426A (en) | Digital data processing system | |
| KR100201404B1 (ko) | 바이탈 전원차단 계전기를 이용한 페일세이프 구현장치 및 제어방법 | |
| JP4802971B2 (ja) | アナログ出力装置 | |
| JP3392620B2 (ja) | 冗長化アナログ出力装置 | |
| KR20160072503A (ko) | 엔진 제어기 고장 검출 장치 및 방법 | |
| JP4415384B2 (ja) | デジタル出力装置およびデジタル出力装置を用いた診断方法 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPH09223444A (ja) | 補助リレー駆動回路 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JP4135095B2 (ja) | 多点アナログ出力装置 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JPS62229302A (ja) | デジタル制御装置 | |
| JPH10124117A (ja) | 端子台ユニット | |
| JPS6122364Y2 (ja) | ||
| KR0161133B1 (ko) | 이중화제어회로 | |
| JP4035781B2 (ja) | 電流入力モジュール | |
| JP2001327071A (ja) | 二重系制御回路 | |
| JPS617901A (ja) | デイジタル制御装置 | |
| JPH09135533A (ja) | 電源出力の異常検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070721 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080721 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 12 |