JPH027083B2 - - Google Patents
Info
- Publication number
- JPH027083B2 JPH027083B2 JP55135651A JP13565180A JPH027083B2 JP H027083 B2 JPH027083 B2 JP H027083B2 JP 55135651 A JP55135651 A JP 55135651A JP 13565180 A JP13565180 A JP 13565180A JP H027083 B2 JPH027083 B2 JP H027083B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- drive transistor
- regular
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000001514 detection method Methods 0.000 claims description 12
- 101000929203 Homo sapiens Neutrophil defensin 4 Proteins 0.000 description 1
- 102100036348 Neutrophil defensin 4 Human genes 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1181—Detection of I-O faults, shut down of I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14136—Redundancy, masking redundancy, avoid failure but no fault detection
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Hardware Redundancy (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
Description
【発明の詳細な説明】
この発明は、常用出力回路の故障を検知して自
動的に予備の出力回路に切替える機能を有するプ
ログラマブル・ロジツク・コントローラの出力ユ
ニツトに関する。
動的に予備の出力回路に切替える機能を有するプ
ログラマブル・ロジツク・コントローラの出力ユ
ニツトに関する。
周知の如く、プログラマブル・ロジツク・コン
トローラ（以下、PLCという。）の出力ユニツト
は、データバス上に送出される出力データをラツ
チするためのデイレイ・フリツプフロツプ（以
下、DEFという。）と、このDEFの出力で駆動さ
れるドライブ用トランジスタ等を出力点数分だけ
並設して構成されているが、従来の出力ユニツト
においては上記DEFあるいはドライブ用トラン
ジスタ等が１点でも故障するとその出力ユニツト
全体を停止させて別のユニツトと交換したり、あ
るいは当該故障基板だけを交換せざるを得ないこ
とになり、被制御対象全体に大きな影響をおよぼ
すという問題があつた。
トローラ（以下、PLCという。）の出力ユニツト
は、データバス上に送出される出力データをラツ
チするためのデイレイ・フリツプフロツプ（以
下、DEFという。）と、このDEFの出力で駆動さ
れるドライブ用トランジスタ等を出力点数分だけ
並設して構成されているが、従来の出力ユニツト
においては上記DEFあるいはドライブ用トラン
ジスタ等が１点でも故障するとその出力ユニツト
全体を停止させて別のユニツトと交換したり、あ
るいは当該故障基板だけを交換せざるを得ないこ
とになり、被制御対象全体に大きな影響をおよぼ
すという問題があつた。
この発明は上記の問題に鑑み創案されたもの
で、その目的とするところはこの種出力ユニツト
の信頼性を向上させることにある。
で、その目的とするところはこの種出力ユニツト
の信頼性を向上させることにある。
すなわち、この発明は上記の如き目的を達成す
るため、バスラインに接続されてなるデータライ
ン上に複数個並列に接続されてなる出力ユニツト
において、 上記各出力ユニツトは少なくともデータラツチ
回路、フオトカプラ及びドライブ用トランジスタ
を備えるとともに、上記データラインに対して互
いに並列接続されてなる常用出力回路及び予備出
力回路と、 上記常用出力回路のデータラツチ回路及びドラ
イブ用トランジスタの出力信号がそれぞれ入力さ
れるとともに、上記両入力信号の論理状態に基づ
き２値化信号を出力する一致判別回路と、 上記一致判別回路に入力される論理状態を検出
して、上記常用出力回路の故障を検出する故障検
出回路と、 上記常用出力回路のドライブ用トランジスタと
外部出力端子間に介挿されるｂ接点リレーと、 上記予備出力回路のドライブ用トランジスタと
上記外部出力端子との間に並列に介挿されるａ接
点リレーと、 上記常用出力回路が故障した場合、上記故障検
出回路の検出出力を受けて、上記予備出力回路の
接点リレーに切替える切替回路と、 を備えてなることを特徴とするものである。
るため、バスラインに接続されてなるデータライ
ン上に複数個並列に接続されてなる出力ユニツト
において、 上記各出力ユニツトは少なくともデータラツチ
回路、フオトカプラ及びドライブ用トランジスタ
を備えるとともに、上記データラインに対して互
いに並列接続されてなる常用出力回路及び予備出
力回路と、 上記常用出力回路のデータラツチ回路及びドラ
イブ用トランジスタの出力信号がそれぞれ入力さ
れるとともに、上記両入力信号の論理状態に基づ
き２値化信号を出力する一致判別回路と、 上記一致判別回路に入力される論理状態を検出
して、上記常用出力回路の故障を検出する故障検
出回路と、 上記常用出力回路のドライブ用トランジスタと
外部出力端子間に介挿されるｂ接点リレーと、 上記予備出力回路のドライブ用トランジスタと
上記外部出力端子との間に並列に介挿されるａ接
点リレーと、 上記常用出力回路が故障した場合、上記故障検
出回路の検出出力を受けて、上記予備出力回路の
接点リレーに切替える切替回路と、 を備えてなることを特徴とするものである。
以下に、この発明の好適一実施例を添付図面に
基づいて詳述する。
基づいて詳述する。
図はｎ個の出力点数を有する出力ユニツトの１
台分の電気回路を示すもので、図中１点鎖線で囲
まれた部分は１出力点数分のデータ処理回路を示
すものである。
台分の電気回路を示すもので、図中１点鎖線で囲
まれた部分は１出力点数分のデータ処理回路を示
すものである。
各データ処理回路１には同一構成よりなる２つ
の出力回路、すなわち常用出力回路２及び予備出
力回路３が設けられており、これらの出力回路
２，３は当該データ処理回路の対応するデータラ
インD0〜Dnに対して互いに並列に接続されてい
る。
の出力回路、すなわち常用出力回路２及び予備出
力回路３が設けられており、これらの出力回路
２，３は当該データ処理回路の対応するデータラ
インD0〜Dnに対して互いに並列に接続されてい
る。
常用出力回路２はストローブラインＳ上のスト
ローブ信号に応答して各データラインD0〜Dn上
の出力データを取り込むDFF４と、このDEF４
の出力“Ｌ”で駆動されるフオトカプラ５と、
このフオトカプラ５の出力で駆動されるオープン
コレクタ側のドライブ用トランジスタ６とからな
り、又予備出力回路は同様に機能するDFF７、
フオトカプラ８及びドライブ用トランジスタ９と
により構成されている。
ローブ信号に応答して各データラインD0〜Dn上
の出力データを取り込むDFF４と、このDEF４
の出力“Ｌ”で駆動されるフオトカプラ５と、
このフオトカプラ５の出力で駆動されるオープン
コレクタ側のドライブ用トランジスタ６とからな
り、又予備出力回路は同様に機能するDFF７、
フオトカプラ８及びドライブ用トランジスタ９と
により構成されている。
また、常用出力回路２のDFF４のＱ出力は一
致判別回路１０の入力端子Ａに供給されており、
この一致判別回路１０の入力端子Ｂにはフオトカ
プラ１１及びノンインバータ１２を介してトラン
ジスタ６の出力が供給されるように構成されてい
る。従つて、常用出力回路２のフオトカプラ５及
びトランジスタ６等が健全な状態においては必ら
ず一致判別回路１０の各入力端子Ａ，Ｂの論理状
態は一致することになり、逆に各入力端子Ａ，Ｂ
の論理状態が不一致の場合には上記フオトカプラ
５あるいはトランジスタ６等が故障したことを示
すことになる。
致判別回路１０の入力端子Ａに供給されており、
この一致判別回路１０の入力端子Ｂにはフオトカ
プラ１１及びノンインバータ１２を介してトラン
ジスタ６の出力が供給されるように構成されてい
る。従つて、常用出力回路２のフオトカプラ５及
びトランジスタ６等が健全な状態においては必ら
ず一致判別回路１０の各入力端子Ａ，Ｂの論理状
態は一致することになり、逆に各入力端子Ａ，Ｂ
の論理状態が不一致の場合には上記フオトカプラ
５あるいはトランジスタ６等が故障したことを示
すことになる。
一方、一致判別回路１０は両入力端子Ａ，Ｂの
論理状態が一致の場合には“Ｌ”、不一致の場合
には“Ｈ”となる故障警報信号を出力し、この故
障警報信号は各データ処理回路１の警報出力端子
VCO〜VCNを経てORゲート１３に供給される。
論理状態が一致の場合には“Ｌ”、不一致の場合
には“Ｈ”となる故障警報信号を出力し、この故
障警報信号は各データ処理回路１の警報出力端子
VCO〜VCNを経てORゲート１３に供給される。
ORゲート１３の出力はDFF１４の入力Ｄに供
給されるとともに、このDFF１４の入力Ｔには
遅延回路１５を介してストローブ信号が各故障警
報信号に同期して供給されている。従つて、
DFF１４のＱ出力はいずれかの一致判別回路１
０から故障警報信号“Ｈ”が供給された場合、す
なわちいずれかの常用出力回路２に何らかの異常
が発生した場合に限り“Ｈ”となり、この“Ｈ”
出力を受けてトランジスタ１６がオンしてリレー
１７及び故障警報用発光ダイオード１８が同時に
駆動されることになる。
給されるとともに、このDFF１４の入力Ｔには
遅延回路１５を介してストローブ信号が各故障警
報信号に同期して供給されている。従つて、
DFF１４のＱ出力はいずれかの一致判別回路１
０から故障警報信号“Ｈ”が供給された場合、す
なわちいずれかの常用出力回路２に何らかの異常
が発生した場合に限り“Ｈ”となり、この“Ｈ”
出力を受けてトランジスタ１６がオンしてリレー
１７及び故障警報用発光ダイオード１８が同時に
駆動されることになる。
リレーＸはａ接点リレーＸ及びｂ接点リレー
を出力点数ｎ分だけ有するもので、これらのｂ接
点は常用出力回路２のドライブ用トランジスタ
６から外部出力端子１〜Ｎへ至る信号系路に介挿
されており、またａ接点Ｘについては予備出力回
路３のドライブ用トランジスタ９から外部出力端
子１〜Ｎへ至る信号系路に並列に介挿されてい
る。
を出力点数ｎ分だけ有するもので、これらのｂ接
点は常用出力回路２のドライブ用トランジスタ
６から外部出力端子１〜Ｎへ至る信号系路に介挿
されており、またａ接点Ｘについては予備出力回
路３のドライブ用トランジスタ９から外部出力端
子１〜Ｎへ至る信号系路に並列に介挿されてい
る。
以上の構成によれば、各データ処理回路１内に
おいて常用出力回路２が健全な場合には、各一致
判別回路１０の出力（故障警報信号）は“Ｌ”に
維持されているため、リレー１７は消勢されてい
る。このため各常用出力回路２のドライブ用トラ
ンジスタ６の出力はｂ接点を経て各外部出力端
子１〜ｎへと出力され、また各予備出力回路３の
ドライブ用トランジスタ９の出力はａ接点Ｘによ
つて遮断されて各外部出力端子１〜ｎには出力さ
れない。
おいて常用出力回路２が健全な場合には、各一致
判別回路１０の出力（故障警報信号）は“Ｌ”に
維持されているため、リレー１７は消勢されてい
る。このため各常用出力回路２のドライブ用トラ
ンジスタ６の出力はｂ接点を経て各外部出力端
子１〜ｎへと出力され、また各予備出力回路３の
ドライブ用トランジスタ９の出力はａ接点Ｘによ
つて遮断されて各外部出力端子１〜ｎには出力さ
れない。
これに対して、各常用出力回路２のいずれかが
故障した場合には、当該データ処理回路１の一致
判別回路１０の出力が“Ｈ”となることによつて
DFF１４のＱ出力は“Ｈ”となり、この“Ｈ”
出力を受けてリレー１７が駆動される。このた
め、各常用出力回路２のドライブ用トランジスタ
６の出力はｂ接点が開路することによつて遮断
されてしまい外部出力端子１〜ｎに誤まつた信号
が出力されることが防止されるとともに、その替
りに予備出力回路３のドライブ用トランジスタ９
の出力がａ接点Ｘが閉路することによつて外部出
力端子１〜ｎへと自動的に切替え出力されること
になり、常用出力回路２の故障にも拘らず外部出
力接点１〜ｎには正常な信号が出力され続けるこ
とになる。
故障した場合には、当該データ処理回路１の一致
判別回路１０の出力が“Ｈ”となることによつて
DFF１４のＱ出力は“Ｈ”となり、この“Ｈ”
出力を受けてリレー１７が駆動される。このた
め、各常用出力回路２のドライブ用トランジスタ
６の出力はｂ接点が開路することによつて遮断
されてしまい外部出力端子１〜ｎに誤まつた信号
が出力されることが防止されるとともに、その替
りに予備出力回路３のドライブ用トランジスタ９
の出力がａ接点Ｘが閉路することによつて外部出
力端子１〜ｎへと自動的に切替え出力されること
になり、常用出力回路２の故障にも拘らず外部出
力接点１〜ｎには正常な信号が出力され続けるこ
とになる。
また、このようにいずれかの常用出力回路２が
故障した場合には自動的に予備出力回路３への切
替が行なわれるとともに、この切替と同時に発光
ダイオード１８が点灯し、これに基づいてオペレ
ータ等は出力回路が常用から予備に切替つたこと
を外部からでも視認することができる。
故障した場合には自動的に予備出力回路３への切
替が行なわれるとともに、この切替と同時に発光
ダイオード１８が点灯し、これに基づいてオペレ
ータ等は出力回路が常用から予備に切替つたこと
を外部からでも視認することができる。
この発明は上記の如く構成されているため次の
ような優れた効果が奏し得られる。
ような優れた効果が奏し得られる。
(a) この発明によれば、常用出力回路に故障が生
じた場合、その故障を一致判別回路及び故障検
出回路が検出して自動的に予備出力回路に切替
えるように構成したため、当該故障ユニツトを
停止させて別のユニツトに交換したり、あるい
は当該故障基板を交換する必要がないので、稼
動率の向上を図ることができるとともに、機器
の信頼性を著しく向上させることができる。
じた場合、その故障を一致判別回路及び故障検
出回路が検出して自動的に予備出力回路に切替
えるように構成したため、当該故障ユニツトを
停止させて別のユニツトに交換したり、あるい
は当該故障基板を交換する必要がないので、稼
動率の向上を図ることができるとともに、機器
の信頼性を著しく向上させることができる。
(b) また、本願発明によれば常用出力回路が故障
した場合には自動的に予備出力回路へ切替えが
行われるとともに、この切替えと同時に故障検
出回路の発光ダイオード等が点灯し、これに基
づいてオペレータ等は出力回路が予備に切替わ
つたことを外部から視認することができるので
使い勝手がよく、かつ常用出力回路の故障に対
して迅速に対処できる。
した場合には自動的に予備出力回路へ切替えが
行われるとともに、この切替えと同時に故障検
出回路の発光ダイオード等が点灯し、これに基
づいてオペレータ等は出力回路が予備に切替わ
つたことを外部から視認することができるので
使い勝手がよく、かつ常用出力回路の故障に対
して迅速に対処できる。
(c) さらに、本願発明による常用出力回路の故障
検出は常用出力回路のデータラツチ回路及びド
ライブ用トランジスタの間に設けた一致判別回
路によつて検出するように構成したため、故障
検出のための回路構成は極めて簡単で、この種
出力ユニツトを低コストに製作できる等の効果
を有する。
検出は常用出力回路のデータラツチ回路及びド
ライブ用トランジスタの間に設けた一致判別回
路によつて検出するように構成したため、故障
検出のための回路構成は極めて簡単で、この種
出力ユニツトを低コストに製作できる等の効果
を有する。
ものである。
図はこの発明に係る出力ユニツトの電気回路図
である。 １……１出力点数分のデータ処理回路、２……
常用出力回路、３……予備出力回路、４，７……
データラツチ用DFF、６，９……ドライブ用ト
ランジスタ、１０……一致判別回路、Ｘ，……
切替用接点（ａ接点、ｂ接点リレー）、１７……
リレー、１〜ｎ……外部出力端子。
である。 １……１出力点数分のデータ処理回路、２……
常用出力回路、３……予備出力回路、４，７……
データラツチ用DFF、６，９……ドライブ用ト
ランジスタ、１０……一致判別回路、Ｘ，……
切替用接点（ａ接点、ｂ接点リレー）、１７……
リレー、１〜ｎ……外部出力端子。
Claims (1)
- 【特許請求の範囲】 １ バスラインに接続されてなるデータライン上
に複数個並列に接続されてなる出力ユニツトにお
いて、 上記各出力ユニツトは少なくともデータラツチ
回路、フオトカプラ及びドライブ用トランジスタ
を備えるとともに、上記データラインに対して互
いに並列接続されてなる常用出力回路及び予備出
力回路と、 上記常用出力回路のデータラツチ回路及びドラ
イブ用トランジスタの出力信号がそれぞれ入力さ
れるとともに、上記両入力信号の論理状態に基づ
き２値化信号を出力する一致判別回路と、 上記一致判別回路に入力される論理状態を検出
して、上記常用出力回路の故障を検出する故障検
出回路と、 上記常用出力回路のドライブ用トランジスタと
外部出力端子間に介挿される接点リレーと、 上記予備出力回路のドライブ用トランジスタと
上記外部出力端子との間に並列に介挿される接点
リレーと、 上記常用出力回路が故障した場合、上記故障検
出回路の検出出力を受けて、上記予備出力回路の
接点リレーに切替える切替回路と、 を備えてなることを特徴とするプログラマブル・
ロジツク・コントローラにおける出力ユニツト。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135651A JPS5760404A (en) | 1980-09-29 | 1980-09-29 | Output unit of programmable logic controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55135651A JPS5760404A (en) | 1980-09-29 | 1980-09-29 | Output unit of programmable logic controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5760404A JPS5760404A (en) | 1982-04-12 |
| JPH027083B2 true JPH027083B2 (ja) | 1990-02-15 |
Family
ID=15156769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55135651A Granted JPS5760404A (en) | 1980-09-29 | 1980-09-29 | Output unit of programmable logic controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5760404A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2547075B1 (fr) * | 1983-06-03 | 1986-03-28 | Telemecanique Electrique | Procede et dispositif pour la protection et le controle de la transmission des informations entre l'unite centrale d'un automate programmable et les capteurs et/ou les actionneurs du processus commande |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121184A (en) * | 1976-04-02 | 1977-10-12 | Hitachi Ltd | Electronic control equipment |
| JPS5430383A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Back-up system of digital process controlling apparatus |
| JPS5595108A (en) * | 1979-01-10 | 1980-07-19 | Toyoda Mach Works Ltd | Sequence controller equipped with substitute output terminal |
-
1980
- 1980-09-29 JP JP55135651A patent/JPS5760404A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52121184A (en) * | 1976-04-02 | 1977-10-12 | Hitachi Ltd | Electronic control equipment |
| JPS5430383A (en) * | 1977-08-10 | 1979-03-06 | Hitachi Ltd | Back-up system of digital process controlling apparatus |
| JPS5595108A (en) * | 1979-01-10 | 1980-07-19 | Toyoda Mach Works Ltd | Sequence controller equipped with substitute output terminal |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5760404A (en) | 1982-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100190479B1 (ko) | 전기/전자스위치의기능감시장치 | |
| US5216674A (en) | Method of and device for bringing a network interface out of a sleep mode into a wake-up state | |
| US4945540A (en) | Gate circuit for bus signal lines | |
| JPH027083B2 (ja) | ||
| US4322771A (en) | Triac-protected output circuit | |
| JP2505386B2 (ja) | 信号灯制御システム | |
| JP2760164B2 (ja) | スイッチング電源回路 | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH08123705A (ja) | 電気系とケーブル系の障害識別方法及び識別回路 | |
| JP3733697B2 (ja) | 制御装置の出力回路 | |
| JPH0298747A (ja) | 多重制御装置 | |
| JPS60191339A (ja) | 冗長化デイジタル式制御装置 | |
| JP2569892B2 (ja) | 切替制御監視回路 | |
| JP2885575B2 (ja) | 補助リレー駆動回路 | |
| JP2888025B2 (ja) | 耐故障コンピュータシステム | |
| KR0128198Y1 (ko) | 분산 제어 시스템의 고장 검출회로 | |
| JP2970164B2 (ja) | 切替回路 | |
| JPS6351295B2 (ja) | ||
| JPS59201126A (ja) | 共通バス制御方式 | |
| JP2000156144A (ja) | 制御回路 | |
| JPS62140155A (ja) | 装置のデ−タバス自動切替回路 | |
| JPS6331303Y2 (ja) | ||
| JPH05143381A (ja) | 待機冗長方式 | |
| JPS61134846A (ja) | 電子計算機システム | |
| JPH0439740A (ja) | ３重化システム |