JP2005183953A - 薄膜トランジスタアレイパネルの製造方法 - Google Patents

薄膜トランジスタアレイパネルの製造方法 Download PDF

Info

Publication number
JP2005183953A
JP2005183953A JP2004355257A JP2004355257A JP2005183953A JP 2005183953 A JP2005183953 A JP 2005183953A JP 2004355257 A JP2004355257 A JP 2004355257A JP 2004355257 A JP2004355257 A JP 2004355257A JP 2005183953 A JP2005183953 A JP 2005183953A
Authority
JP
Japan
Prior art keywords
layer
bus line
film transistor
thin film
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004355257A
Other languages
English (en)
Other versions
JP4299227B2 (ja
Inventor
Chih-Hung Shih
志鴻 石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2005183953A publication Critical patent/JP2005183953A/ja
Application granted granted Critical
Publication of JP4299227B2 publication Critical patent/JP4299227B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract


【課題】
五つのフォトリソマスクを用いる工程のみで薄膜トランジスタアレイパネルを製造可能な薄膜トランジスタアレイパネルの製造方法を提供すること。
【解決手段】
ゲートバスラインと、不連続なデータバスラインセグメントとを形成する第一工程、薄膜トランジスタと、ゲートバスラインの上を跨ぐことによりデータバスラインセグメント間を接続する橋かけ構造とを形成する第二工程、薄膜トランジスタのソース電極及びドレイン電極と、前記不連続な前記データバスラインセグメント間を電気的に接続する連続したデータバスラインとを形成する第三工程、保護層を形成する第四工程、透明導電材料層を形成し、画素電極と蓄積キャパシタを形成する第五工程を含む薄膜トランジスタアレイパネルの製造方法。
【選択図】図１３

Description

本発明は、アレイパネルの薄膜トランジスタに関し、特に、フォトリソ工程によって製造された薄膜トランジスタのアレイパネルに関するものである。
従来の技術では、アレイパネルに薄膜トランジスタを製造するのに、通常、６つのフォトリソ工程を必要とする。図１は、第一工程の概略図である。業界公知の従来のフォトリソ工程では、電磁放射の光線は、パターンが形成された第一フォトマスクを透過し、、第一フォトレジスト層に照射されて、照射パターンが形成される。上述のパターンが形成されたフォトレジスト層は、現像剤で洗浄され、照射パターンが取り除かれる。続いて、このパターンが形成されたフォトレジスト層のある部分で、金属層の選択的なエッチングをし、基盤１０４の上に薄膜トランジスタのゲート１００と、導線１０２を形成する。図１の導線１０２は、ゲートバスライン又はデータバスラインである。
図２は、図１の基板１０４の上に第二工程によって形成されたゲート１００の絶縁層１０６とその他の材料層１０８及び１１０の構成を示している。第二工程では、パターンが形成された第二フォトマスクを用いて対応する第二フォトレジスト層に照射し、選択的なエッチングを行ってパターンを形成する。続いて、このパターンが形成された第二フォトレジスト層がある部分で、選択的なエッチングを行う。エッチングの終了後、薄膜トランジスタのゲート絶縁層１０６の上に半導体層１０８及びオーミック接触層１１０を順次形成し、パターンが形成された薄膜トランジスタを形成する。
図３は、第三工程を示しており、第三フォトマスクを用いて対応する第三フォトレジスト層に照射し、選択的なエッチングを用いてパターンを形成する。続いて、このパターンが形成された第三フォトレジスト層がある部分で、選択的なエッチングを行い、絶縁層１０６が除去され導線１０２が露出したバイアホール１１２を形成する。
図４は、第四工程を示している。図３の基板の上に第二導電金属層１１４を覆う。パターンが形成された第四フォトマスクの使用によって、対応する第四フォトレジスト層に照射し、選択的なエッチングを用いてパターンを形成する。続いて、エッチングプロセスを実施した後、導線１０２と薄膜トランジスタの上に第二導電金属層からなる導線のパターンを形成する。ゲート１００の上部では、第二導電金属層１１４、オーミック接触層１１０及び半導体層１０８のエッチングを行いノッチ１１６を形成する。
図５は、第五工程を示している。まず、図４に示された構造の上を全体的に保護層１１８で覆う。次に、パターンが形成された第五フォトマスクの使用によって、第五フォトレジスト層に照射し、保護層１１８にパターンを形成してその中にバイアホール１２０を形成し、第二導電金属層１１４のソース領域の上に接触領域を露出させる。
図６は、第六工程を示している。保護層１１８とバイアホール１２０の上をに透明導電金属層１２２で覆い、透明導電金属層１２２を第二導電金属１１４の接触領域に接続する。パターンが形成された第六フォトマスクの使用によって、第六フォトレジスト層に照射し、選択的なエッチングを行い、透明金属層１２２のパターンを形成する。選択的なエッチングが行われた透明金属層１２２により、保護層１１８の上に画素電極と蓄積キャパシタのパターンが形成されるが、ゲートバスラインとデータバスラインの上には保護層１１８が形成される。
特開２００３−３０３８３５号公報（第１頁）
従来のフォトリソ工程では六つのフォトリソマスクを用いる工程が必要であるが製造コスト等に鑑みると工程数は少ないほうが好ましい。本発明の目的は、五つのフォトリソマスクを用いる工程のみで薄膜トランジスタアレイパネルを製造可能な薄膜トランジスタアレイパネルの製造方法を提供することにある。
すなわち、本発明（１）は、基板に第一導電金属層を形成し、該第一導電金属層を第一フォトマスクでパターンを形成しエッチングして、ゲート電極を有する連続したゲートバスラインと、隣接する該ゲートバスライン間に該ゲートバスラインと交差する方向に設けられ且つ交差領域で該ゲートバスラインにより断絶されている不連続なデータバスラインセグメントとを形成する第一工程、
前記基板上に絶縁層、半導体層及びオーミック接触層を順次形成し、該オーミック接触層上に第二フォトマスクでパターンを形成し、前記オーミック接触層、前記半導体層及び前記絶縁層をエッチングして、複数の薄膜トランジスタと、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層、半導体層及びオーミック接触層の三層構造物で接続する橋かけ構造とを形成する第二工程、
前記基板上に第二導電金属層を形成し、該第二導電金属層に第三フォトマスクでパターンを形成しエッチングして、薄膜トランジスタのソース電極及びドレイン電極と、前記橋かけ構造上に形成された前記第二導電金属層により不連続な前記データバスラインセグメント間を電気的に接続する連続したデータバスラインとを形成する第三工程、
前記基板の上に保護層を形成し、該保護層に第四フォトマスクでパターンを形成しエッチングして、前記ソース電極の露出したバイアホールを形成する第四工程、及び、
前記基板上に透明導電材料層を形成し、該透明導電材料層に第五フォトマスクでパターンを形成しエッチングして、画素電極と蓄積キャパシタを形成する第五工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（２）は、本発明（１）において、前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記オーミック接触層上にパターンを形成しエッチングすることにより、前記ゲートバスラインと前記データバスラインセグメント間に前記絶縁層、前記半導体層及び前記オーミック接触層からなる電気バリアである第一ノッチを形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（３）は、本発明（１）又は本発明（２）において、前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記オーミック接触層にパターンを形成しエッチングすることにより、前記薄膜トランジスタと前記データバスラインセグメント間に前記絶縁層、前記半導体層及び前記オーミック接触層からなる電気バリアである第二ノッチを形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（４）は、本発明（１）〜本発明（３）のいずれかにおいて、前記第五工程において、第五フォトマスクは、さらに、前記ソース電極の露出したバイアホールを覆う前記透明導電材料層を形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（５）は、本発明（１）〜本発明（４）のいずれかにおいて、前記第五工程において、第五フォトマスクは、前記ゲートバスラインの端部に接続されるパッド及び前記データバスラインの端部に接続されるパッドが、前記第一導電金属層、前記第二導電金属層及び前記透明導電材料層の三層構造を形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（６）は、基板に第一導電金属層を形成し、該第一導電金属層を第一フォトマスクでパターンを形成しエッチングして、ゲート電極を有する連続したゲートバスラインと、隣接する該ゲートバスライン間に該ゲートバスラインと交差する方向に設けられ且つ交差領域で該ゲートバスラインにより断絶されている不連続なデータバスラインセグメントとを形成する第一工程、及び、
前記基板上に絶縁層を形成し、該絶縁層上に第二フォトマスクでパターンを形成し、該絶縁層をエッチングすることにより、前記ゲートバスラインと前記データバスラインセグメント間に電気バリアである第一ノッチを形成する第二工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（７）は、本発明（６）において、前記第二工程において、前記第二フォトマスクは、さらに、前記絶縁層をエッチングして、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層で接続する橋かけ構造を形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（８）は、本発明（６）又は本発明（７）において、前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記絶縁層にパターンを形成しエッチングすることにより、前記薄膜トランジスタと前記データバスラインセグメント間に前記絶縁層からなる電気バリアである第二ノッチを形成するパターンを有するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（９）は、本発明（６）〜本発明（８）のいずれかにおいて、前記第二工程は、前記基板上に絶縁層、半導体層及びオーミック接触層を順次形成し、該オーミック接触層上に第二フォトマスクでパターンを形成し、前記オーミック接触層、前記半導体層及び前記絶縁層をエッチングして、複数の薄膜トランジスタと、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層、半導体層及びオーミック接触層の三層構造物で接続する橋かけ構造とを形成するものであることを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（１０）は、本発明（９）において、前記第二工程に続いて、さらに、前記基板上に第二導電金属層を形成し、該第二導電金属層に第三フォトマスクでパターンを形成しエッチングして、薄膜トランジスタのソース電極及びドレイン電極と、前記橋かけ構造上に形成された前記第二導電金属層により不連続な前記データバスラインセグメント間を電気的に接続する連続したデータバスラインとを形成する第三工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（１１）は、本発明（１０）において、前記第三工程に続いて、さらに、前記基板の上に保護層を形成し、該保護層に第四フォトマスクでパターンを形成しエッチングして、前記ソース電極の露出したバイアホールを形成する第四工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
また、本発明（１２）は、本発明（１１）において、前記第四工程に続いて、さらに、前記基板上に透明導電材料層を形成し、該透明導電材料層に第五フォトマスクでパターンを形成しエッチングして、画素電極と蓄積キャパシタを形成する第五工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法を提供するものである。
本発明の実施例に基づくと、五つのフォトマスクを用いる工程で、二層金属構造を有する薄膜トランジスタアレイパネルを製造することができる。
本発明のもう一つの実施例に基づくと、ゲートバスラインとデータバスラインの交差領域にあるノッチ内のゲート絶縁材料は、ゲートバスラインの金属とデータバスラインの金属間のバリアとして機能し、その間の電性接触と短絡を防ぐことができる。
本発明のもう一つの実施例に基づくと、ゲートパッドとデータパッドは、画素電極金属、データバスライン金属とゲートバスライン金属で構成することができる。
本発明は、従来技術の六つのフォトマスクの使用に比べ、五つのフォトマスクのみ用いる。よって、本発明は、アレイパネルで薄膜トランジスタを製造する際に必要とする時間と材料を減少することができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。
（第一工程）
図７は、基板２０４の上に設置された少なくとも一つの導線又はゲートバスライン２０２を有する薄膜トランジスタアレイパネル２００の一部を示している。また、図７は、基板２０４の上に設置された導線セグメント又はデータバスラインセグメント２０６ａを示している。ゲートバスライン２０２とデータバスラインセグメント２０６ａは、第一導電金属のパターンで配列される。上述の第一導電金属は、金属又はその他の導電材料から構成される。上述のパターンは、第一工程で形成される。
上述の第一工程は、公知の標準的なフォトリソグラフィの設備によって行うことができる。まず、例えば、堆積法によって、基板２０４の上を第一導電金属層で覆う。第一導電金属層の形成は、前述の堆積法に限定せず、その他の方法であってもよい。次に、例えば、堆積法によって、第一導電金属層の上を第一フォトレジスト層で覆う。第一フォトレジスト層の形成は、前述の堆積法に限定せず、その他の方法であってもよい。パターンが形成された第一フォトマスクを用いて第一フォトレジスト層を照射し、照射されたパターンを形成する。続いて、パターンが形成されたフォトレジスト層のある部分で第一導電金属層の選択的なエッチングをし、ゲートバスライン２０２とデータバスラインセグメント２０６ａを形成する。
上述の第一工程では、ゲートバスライン２０２等以外の装置も形成することができる。例えば、図７に示すような、各薄膜トランジスタのゲート電極として機能するゲート電極２０２ａのゲートバスライン２０２を形成することができる。ゲートバスライン２０２は、回路接続として用いられる大きな面積のパッド２０２ｂを有する。また、図７には、回路接続として用いられる大きな面積のパッド２０６ｂを含むデータバスラインセグメント２０６ａの部分も示す。データバスラインセグメント２０６ａとゲートバスライン２０２とは、これらが交差する交差領域、すなわち、第一ノッチ２０８で、データバスラインセグメント２０６ａが連続して形成されるゲートバスライン２０２に分断される形で電気的に分離されている。ゲート電極２０２ａとこれに対応するデータバスラインセグメント２０６ａとの間は、第二ノッチ２１０によって電気的に分離されている。なお、第二ノッチ２１０が存在してもしなくても薄膜トランジスタアレイパネルは作動するため、本発明において第二ノッチ２１０は必須のものではない。このため、第二ノッチについては、もう一つの実施例を参照して後述する。
図８は、第一導電金属で構成されたゲートバスライン２０２と薄膜トランジスタのゲート電極２０２ａの模式的な断面を示している。図９は、第一ノッチ２０８近傍の第一導電金属で構成されたデータバスラインセグメント２０６ａ、ゲートバスライン２０２及びゲートバスラインパッド２０２ｂの模式的な断面を示している。
（第二工程）
図１１は、絶縁層３００、半導体層３０２及びオーミック接触層３０４の模式的な断面を示しており、絶縁層３００の材料はゲート絶縁材料、半導体層３０２の材料は半導体材料、オーミック接触層３０４の材料はオーミック接触が可能な材料である。第一導電金属層のパターンを形成後、絶縁層３００、半導体層３０２及びオーミック接触層３０４は、例えば、堆積法で、順次に形成され、図１０に示された基板２０４の上を覆う。上述の３つの材料層の形成は、前述の堆積法に限定せず、その他の方法でもよい。
続いて、公知の標準的なフォトリソグラフィの設備を用いて第二工程のステップを行う。まず、上述のオーミック接触層３０４の表面が第二フォトレジスト層で被覆される。次に、パターンが形成された第二フォトマスクによってこの第二フォトレジスト層にパターンが形成され、続いてパターンが形成された第二フォトレジスト層のある部分で選択的なエッチングを行う。上述のエッチングは、上記３つの材料層絶縁層３００、半導体層３０２及びオーミック接触層３０４に対して行い、図１１に示すような三層構造の薄膜トランジスタ３０６を形成する。図１２は、対応するゲートバスライン２０２とデータバスラインセグメント２０６ａとの間を跨ぐようにして形成された絶縁層３００、半導体層３０２及びオーミック接触層３０４からなる三層構造の橋かけ構造３０８による第一ノッチ２０８を示している。第一ノッチ２０８は、後述のようにゲートバスライン２０２とデータバスラインセグメント２０６ａとの間の電気バリアとして作用する。
第二フォトマスクは、また、薄膜トランジスタのゲート電極２０２ａに対応するパターンが形成されたゲート絶縁体３００を形成可能なものや、半導体材料のパターンが形成された薄膜トランジスタのソース領域とパターンが形成された薄膜トランジスタのドレイン領域を形成可能なものとすることができる。よって、このような第二フォトマスクを用いた場合、３つの材料層、すなわち絶縁層３００、半導体層３０２及びオーミック接触層３０４にパターンを形成することができる。本発明では、このような第二フォトマスクを用いることにより、上述の従来技術で必要であった図３に示された第三工程を省略することができるようになる。上述の３つの材料層の形成に用いられる材料は、例えば、絶縁層３００としては公知の絶縁物質が挙げられ、半導体層３０２としてはα−Ｓｉ：Ｈ材料が挙げられ、オーミック接触層３０４としてはｎ＋α−Ｓｉ：Ｈ材料が挙げられる。これら絶縁層３００、半導体層３０２及びオーミック接触層３０４に第二フォトマスクを用いてパターンを形成しエッチングした後、後述の第二導電金属層の形成を行って、ゲート電極２０２ａ上にソース電極とドレイン電極を形成すると、薄膜トランジスタが形成される。該薄膜トランジスタは、電場が存在すると、絶縁層３００と半導体層３０２の界面間でこの薄膜トランジスタのチャネルを形成する。オーミック接触層３０４は、半導体層３０２と第二導電金属層との接続をスムーズにするものである。
本発明の実施例に基づくと、第二工程は、同時に、絶縁層３００、半導体層３０２及びオーミック接触層３０４にパターンを形成し、ゲートバスライン２０２とデータバスラインセグメント２０６ａ間の電気的接触と短絡を防ぐ電気バリアとして機能する第一ノッチ２０８を形成することができる。すなわち、第一ノッチ２０８は、ゲートバスライン２０２とデータバスラインセグメント２０６ａの交差領域に形成される。図１２に、ゲートバスライン２０２とデータバスラインセグメント２０６ａの交差領域の絶縁層３００にパターンが形成されて第一ノッチ２０８が形成されている状態の模式的な断面を示す。なお、絶縁層３００は、これ単独で、ゲートバスライン２０２とデータバスラインセグメント２０６ａ間の電気的接触と短絡を防ぐ電気バリアである第一ノッチ２０８とすることも可能である。図１３〜図１５に、後述の第三工程によって形成される連続的なデータバスラインとゲートバスライン２０２との間の短絡を防ぐために交差領域に形成された、絶縁層３００、半導体層３０２及びオーミック接触層３０４からなる第一ノッチ２０８の模式的な断面を示す。
図１０〜図１２に示すように、本発明のもう一つの実施例では、第二フォトマスクの使用によって、同時に、絶縁層３００、半導体層３０２及びオーミック接触層３０４にパターンを形成しエッチングすることにより、薄膜トランジスタ３０６とデータバスラインセグメント２０６ａ間に電気バリアである第二ノッチ２１０を形成することができる。図１０は、薄膜トランジスタ３０６のゲート電極２０２ａとデータバスラインセグメント２０６ａとの間の基板２０４上に第二ノッチ２１０のパターンが形成されている状態を示している。絶縁層３００、半導体層３０２及びオーミック接触層３０４は、例えば、パターンを形成し、これら３層を同時にエッチングすることにより、第二ノッチ２１０を形成することができる。図１３〜図１５に示された後述の第三工程によって、絶縁層３００、半導体層３０２及びオーミック接触層３０４にパターンを形成しエッチングして第二ノッチ２１０を形成すると、各交差領域で連続的なゲートバスライン２０２とデータバスライン２０６との間の短絡の発生を防ぐことができる。
（第三工程）
図１３は、第二導電金属層４００のパターンを有する薄膜トランジスタのアレイパネル２００を部分的に示している。第二導電金属は、金属又はその他の導電材料で形成することができる。
第三工程は、まず、上述の絶縁層３００、半導体層３０２及びオーミック接触層３０４にパターンを形成しエッチングして、薄膜トランジスタアレイパネル２００の基板２０４を、第二導電金属層４００で被覆する。第二導電金属４００のパターンは、基板２０４の上に形成されるが、特に、薄膜トランジスタ３０６のオーミック接触層３０４の上及び薄膜トランジスタ３０６の近傍の基板２０４に形成されると共に、ゲートバスライン２０２及びデータバスラインセグメント２０６ａの上部に形成される。後者の場合、第二導電金属層４００はゲートバスライン２０２及びデータバスラインセグメント２０６ａの厚さを増加する作用を行う。
第三工程は、公知の標準的なフォトリソグラフィの設備を用いて行うことができる。まず、第二導電金属層４００の上を第三フォトレジスト層で被覆する。続いて、パターンが形成された第三フォトマスクを用いてこの第三フォトレジスト層に照射し、照射パターンを形成する。続いて、パターンが形成されたフォトレジスト層のある部分で第二導電金属層４００を選択的にエッチングし、図１３、図１４及び図１５に示す、パターンの形成された第二導電金属層４００を形成する。
図１３と図１５は、第二導電金属層４００は、さらに、ゲートバスライン２０２とデータバスラインセグメント２０６ａとの間を跨ぐようにして形成された絶縁層３００、半導体層３０２及びオーミック接触層３０４からなる三層構造の橋かけ構造３０８による第一ノッチ２０８の上にも形成されることにより、第一ノッチ２０８で電気的に断絶されているデータバスラインセグメント２０６ａ間を接合して連続的なデータバスライン２０６を形成する。第二導電金属層層は、さらに、データバスラインのパッド２０６ａ及びゲートバスラインのパッド２０２ｂも被覆し、これらの厚さを増加する作用を行う。
図１３と図１４は、第一導電金属層からなるゲートバスライン２０２上に第二導電金属層４００が形成され、ゲートバスライン２０２の厚さが増加している様子を示す。図１３には、第一ノッチ２０８の形成された交差領域２０２ｃにおいて、ゲートバスライン２０２とその上に形成された連続的なデータバスライン２０６とが電気的に分離され、短絡が防止されている様子が明確に示されている。
図１４は、基板２０４から薄膜トランジスタ３０６の上まで延びるパターンを形成した第二導電金属層４００を示している。第二導電金属層４００は、薄膜トランジスタ３０６のパターンが形成されたオーミック接触材料３０４を被覆し、続いて、第二導電金属層４００をエッチングすることにより、薄膜トランジスタのドレイン電極４０４及びソース電極４０２が形成される。図１３と図１４に示すように、薄膜トランジスタのソース電極４０２は、第二ノッチ２１０を跨いでデータバスライン２０６に接続される。図１３と図１４は、薄膜トランジスタのゲート電極２０２ａが、ソース電極及びドレイン電極と、絶縁層３００、半導体層３０２及びオーミック接触層３０４を介して電気的に分離されている様子が示されている。
（第四工程）
図１６は、パターンを形成した保護層５００が覆った薄膜トランジスタアレイパネル２００を示している。保護層５００の形成方法としては、例えば、堆積法が挙げられるが、堆積法に限定されず、その他の方法でもよい。続いて、公知の標準的なフォトリソグラフィ設備を用いて、第四工程を行う。まず、第二導電金属層４００にパターンを形成した後、薄膜トランジスタアレイパネル２００の上を保護層５００で被覆する。次に、保護層５００の上を第四フォトレジスト層で被覆する。続いて、パターンが形成された第四フォトマスクを用いて、第四フォトレジスト層に照射し、照射パターンを形成し、次に、パターンを形成したフォトレジスト層のある部分で、保護層５００の選択的なエッチングによって、パターンが形成された保護層５００を形成する。この保護層５００のエッチングにより、パッド２０２ｂ、２０６ｂ及びソース電極４０２のそれぞれに、第二導電金属層４００が露出したバイアホール５０２、５０２及び５０２を形成する。図１７には、パターンを形成した保護層が、基板２０４と薄膜トランジスタ内のノッチ４０６を覆う様子が示されている。
（第五工程）
図１９は、パターンが形成された透明導電材料層６００を示しており、透明導電材料層は、例えば、公知の透明導電金属等の透明導電材料を用いて形成することができる、その形成方法は、例えば、堆積法が挙げられるがこの方法に限定されるものではない。第五工程は、公知の標準的なフォトリソグラフィ設備を用いて行うことができる。まず、パターンの形成された保護層５００の形成後、透明導電材料層６００で薄膜トランジスタアレイパネル２００の上を被覆する。次に、透明導電材料層６００の上を第五フォトレジスト層で被覆する。パターンが形成された第五フォトマスクを用いて、第五フォトレジスト層に照射し、照射パターンを形成し、照射パターンのある部分で、透明導電材料層６００の選択的なエッチングを行い、隣接するデータバスライン２０６間と隣接するゲートバスライン２０２間で区画される領域に略沿った形状の大面積の画素電極６０２を形成する。また、エッチングされた透明導電材料層６００の一部は、ゲートバスライン２０２に沿ってパターンが形成された蓄積キャパシタ６０４を形成する。また、ソース電極４０２の上に設けられる透明導電材料層６００は、ソース電極４０２にあるバイアホールを完全に被覆するようにパターンが形成され、ソース電極４０２からの電流を画素電極６０２と蓄積キャパシタ６０４に伝送する作用を行う。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の本質及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。
従来の６つの工程を必要とするの方法で製造された二層金属構造を有する薄膜トランジスタの第一工程を説明する概略図である。 製造された二層金属構造を有する薄膜トランジスタの第二工程を説明する概略図である。 製造された二層金属構造を有する薄膜トランジスタの第三工程を説明する概略図である。 製造された二層金属構造を有する薄膜トランジスタの第四工程を説明する概略図である。 製造された二層金属構造を有する薄膜トランジスタの第五工程を説明する概略図である。 製造された二層金属構造を有する薄膜トランジスタの第六工程を説明する概略図である。 本発明に係る薄膜トランジスタアレイパネルの製造方法の第一工程における薄膜トランジスタの平面を示す上面図である。 図７の２Ｂ−２Ｂ線に沿った断面図である。 図７の２Ｃ−２Ｃ線に沿った断面図である。 本発明に係る薄膜トランジスタアレイパネルの製造方法の第二工程における薄膜トランジスタの平面を示す上面図である。 図１０の３Ｂ−３Ｂ線に沿った断面図である。 図１０の３Ｃ−３Ｃ線に沿った断面図である。 本発明に係る薄膜トランジスタアレイパネルの製造方法の第三工程における薄膜トランジスタの平面を示す上面図である。 図１３の４Ｂ−４Ｂ線に沿った断面図である。 図１３の４Ｃ−４Ｃ線に沿った断面図である。 本発明に係る薄膜トランジスタアレイパネルの製造方法の第四工程における薄膜トランジスタの平面を示す上面図である。 図１６の５Ｂ−５Ｂ線に沿った断面図である。 図１６の５Ｃ−５Ｃ線に沿った断面図である。 本発明に係る薄膜トランジスタアレイパネルの製造方法の第五工程における薄膜トランジスタの平面を示す上面図である。 図１９の６Ｂ−６Ｂ線に沿った断面図である。 図１９の６Ｃ−６Ｃ線に沿った断面図である。
符号の説明
１００ ゲート
１０２ 導線
１０４、２０４ 基板
１０６、３００ 絶縁層
１０８、３０２ 半導体層
１１０、３０４ オーミック接触層
１１２、１２０ バイアホール
１１４ 第二導電金属層
１１６、４０６ ノッチ
１１８ 保護層
１２２ 透明金属層
２００ 薄膜トランジスタアレイパネル
２０２ ゲートバスライン
２０２ａ ゲート電極
２０２ｂ、２０６ｂ パッド
２０２Ｃ 交差領域
２０６ データバスライン
２０６ａ データバスラインセグメント
２０８ 第一ノッチ
２１０ 第二ノッチ
３０６ 薄膜トランジスタ
３０８ 橋かけ構造
４００ 第二導電金属層
４０２ ソース電極
４０４ ドレイン電極
５００ 保護層
５０２ バイアホール
６００ 透明導電材料
６０２ 画素電極
６０４ 蓄積キャパシタ

Claims (12)

  1. 基板に第一導電金属層を形成し、該第一導電金属層を第一フォトマスクでパターンを形成しエッチングして、ゲート電極を有する連続したゲートバスラインと、隣接する該ゲートバスライン間に該ゲートバスラインと交差する方向に設けられ且つ交差領域で該ゲートバスラインにより断絶されている不連続なデータバスラインセグメントとを形成する第一工程、
    前記基板上に絶縁層、半導体層及びオーミック接触層を順次形成し、該オーミック接触層上に第二フォトマスクでパターンを形成し、前記オーミック接触層、前記半導体層及び前記絶縁層をエッチングして、複数の薄膜トランジスタと、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層、半導体層及びオーミック接触層の三層構造物で接続する橋かけ構造とを形成する第二工程、
    前記基板上に第二導電金属層を形成し、該第二導電金属層に第三フォトマスクでパターンを形成しエッチングして、薄膜トランジスタのソース電極及びドレイン電極と、前記橋かけ構造上に形成された前記第二導電金属層により不連続な前記データバスラインセグメント間を電気的に接続する連続したデータバスラインとを形成する第三工程、
    前記基板の上に保護層を形成し、該保護層に第四フォトマスクでパターンを形成しエッチングして、前記ソース電極の露出したバイアホールを形成する第四工程、及び、
    前記基板上に透明導電材料層を形成し、該透明導電材料層に第五フォトマスクでパターンを形成しエッチングして、画素電極と蓄積キャパシタを形成する第五工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法。
  2. 前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記オーミック接触層上にパターンを形成しエッチングすることにより、前記ゲートバスラインと前記データバスラインセグメント間に前記絶縁層、前記半導体層及び前記オーミック接触層からなる電気バリアである第一ノッチを形成するパターンを有するものであることを特徴とする請求項１に記載の薄膜トランジスタアレイパネルの製造方法。
  3. 前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記オーミック接触層にパターンを形成しエッチングすることにより、前記薄膜トランジスタと前記データバスラインセグメント間に前記絶縁層、前記半導体層及び前記オーミック接触層からなる電気バリアである第二ノッチを形成するパターンを有するものであることを特徴とする請求項１又は請求項２に記載の薄膜トランジスタアレイパネルの製造方法。
  4. 前記第五工程において、第五フォトマスクは、さらに、前記ソース電極の露出したバイアホールを覆う前記透明導電材料層を形成するパターンを有するものであることを特徴とする請求項１〜請求項３のいずれか１項に記載の薄膜トランジスタアレイパネルの製造方法。
  5. 前記第五工程において、第五フォトマスクは、前記ゲートバスラインの端部に接続されるパッド及び前記データバスラインの端部に接続されるパッドが、前記第一導電金属層、前記第二導電金属層及び前記透明導電材料層の三層構造を形成するパターンを有するものであることを特徴とする請求項１〜請求項４のいずれか１項に記載の薄膜トランジスタアレイパネルの製造方法。
  6. 基板に第一導電金属層を形成し、該第一導電金属層を第一フォトマスクでパターンを形成しエッチングして、ゲート電極を有する連続したゲートバスラインと、隣接する該ゲートバスライン間に該ゲートバスラインと交差する方向に設けられ且つ交差領域で該ゲートバスラインにより断絶されている不連続なデータバスラインセグメントとを形成する第一工程、及び、
    前記基板上に絶縁層を形成し、該絶縁層上に第二フォトマスクでパターンを形成し、該絶縁層をエッチングすることにより、前記ゲートバスラインと前記データバスラインセグメント間に電気バリアである第一ノッチを形成する第二工程を含むことを特徴とする薄膜トランジスタアレイパネルの製造方法。
  7. 前記第二工程において、前記第二フォトマスクは、さらに、前記絶縁層をエッチングして、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層で接続する橋かけ構造を形成するパターンを有するものであることを特徴とする請求項６に記載の薄膜トランジスタアレイパネルの製造方法。
  8. 前記第二工程において、前記第二フォトマスクは、さらに、前記薄膜トランジスタの前記絶縁層にパターンを形成しエッチングすることにより、前記薄膜トランジスタと前記データバスラインセグメント間に前記絶縁層からなる電気バリアである第二ノッチを形成するパターンを有するものであることを特徴とする請求項６又は請求項７に記載の薄膜トランジスタアレイパネルの製造方法。
  9. 前記第二工程は、前記基板上に絶縁層、半導体層及びオーミック接触層を順次形成し、該オーミック接触層上に第二フォトマスクでパターンを形成し、前記オーミック接触層、前記半導体層及び前記絶縁層をエッチングして、複数の薄膜トランジスタと、前記交差領域において前記ゲートバスラインの上を跨ぐことにより不連続な前記データバスラインセグメント間を前記絶縁層、半導体層及びオーミック接触層の三層構造物で接続する橋かけ構造とを形成するものであることを特徴とする請求項６〜請求項８のいずれか１項に記載の薄膜トランジスタアレイパネルの製造方法。
  10. 前記第二工程に続いて、さらに、前記基板上に第二導電金属層を形成し、該第二導電金属層に第三フォトマスクでパターンを形成しエッチングして、薄膜トランジスタのソース電極及びドレイン電極と、前記橋かけ構造上に形成された前記第二導電金属層により不連続な前記データバスラインセグメント間を電気的に接続する連続したデータバスラインとを形成する第三工程を含むことを特徴とする請求項９に記載の薄膜トランジスタアレイパネルの製造方法。
  11. 前記第三工程に続いて、さらに、前記基板の上に保護層を形成し、該保護層に第四フォトマスクでパターンを形成しエッチングして、前記ソース電極の露出したバイアホールを形成する第四工程を含むことを特徴とする請求項１０に記載の薄膜トランジスタアレイパネルの製造方法。
  12. 前記第四工程に続いて、さらに、前記基板上に透明導電材料層を形成し、該透明導電材料層に第五フォトマスクでパターンを形成しエッチングして、画素電極と蓄積キャパシタを形成する第五工程を含むことを特徴とする請求項１１に記載の薄膜トランジスタアレイパネルの製造方法。
JP2004355257A 2003-12-17 2004-12-08 薄膜トランジスタアレイパネルの製造方法 Expired - Fee Related JP4299227B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/739,373 US7166499B2 (en) 2003-12-17 2003-12-17 Method of fabricating a thin film transistor for an array panel

Publications (2)

Publication Number Publication Date
JP2005183953A true JP2005183953A (ja) 2005-07-07
JP4299227B2 JP4299227B2 (ja) 2009-07-22

Family

ID=34677585

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004355257A Expired - Fee Related JP4299227B2 (ja) 2003-12-17 2004-12-08 薄膜トランジスタアレイパネルの製造方法

Country Status (4)

Country Link
US (2) US7166499B2 (ja)
JP (1) JP4299227B2 (ja)
CN (1) CN100378930C (ja)
TW (1) TWI249252B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006137285A1 (ja) 2005-06-23 2006-12-28 Sony Corporation 電子広告システム
WO2006137284A1 (ja) 2005-06-23 2006-12-28 Sony Corporation 電子広告システム及びその表示制御方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7166499B2 (en) * 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel
JP2006065021A (ja) * 2004-08-27 2006-03-09 Seiko Epson Corp アクティブマトリクス基板の製造方法、アクティブマトリクス基板、電気光学装置並びに電子機器
CN100386866C (zh) * 2006-03-22 2008-05-07 友达光电股份有限公司 像素阵列基板的制造方法
TWI371640B (en) * 2008-01-25 2012-09-01 Au Optronics Corp Pixel structure and method for manufacturing the same
US20120242624A1 (en) * 2009-11-27 2012-09-27 Sharp Kabushiki Kaisha Thin film transistor and method for fabricating the same, semiconductor device and method for fabricating the same, as well as display
CN102315279A (zh) * 2011-09-29 2012-01-11 深圳市华星光电技术有限公司 一种薄膜晶体管及其制造方法、阵列基板、液晶显示装置
CN102629585B (zh) * 2011-11-17 2014-07-23 京东方科技集团股份有限公司 一种显示装置、薄膜晶体管、阵列基板及其制造方法
US9261730B2 (en) 2013-01-03 2016-02-16 Empire Technology Development Llc Display devices including inorganic components and methods of making and using the same
KR102118461B1 (ko) * 2013-11-25 2020-06-09 엘지디스플레이 주식회사 산화물 박막트랜지스터를 포함한 어레이기판 및 그 제조방법
US10436991B2 (en) 2017-05-19 2019-10-08 Adolite Inc. Optical interconnect modules based on glass substrate with polymer waveguide

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5346833A (en) * 1993-04-05 1994-09-13 Industrial Technology Research Institute Simplified method of making active matrix liquid crystal display
KR100223158B1 (ko) * 1996-06-07 1999-10-15 구자홍 액티브매트릭스기판 및 그 제조방법
KR100307385B1 (ko) * 1997-03-05 2001-12-15 구본준, 론 위라하디락사 액정표시장치의구조및그제조방법
KR100590742B1 (ko) * 1998-05-11 2007-04-25 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
TW573162B (en) * 2000-05-05 2004-01-21 Chi Mei Optoelectronics Corp Active matrix liquid crystal device and method of making the same
US6653159B2 (en) * 2001-05-11 2003-11-25 Au Optronics Corp. Method of fabricating a thin film transistor liquid crystal display
CN1240117C (zh) * 2001-09-20 2006-02-01 友达光电股份有限公司 薄膜晶体管平面显示器的制造方法
JP3905054B2 (ja) 2003-04-04 2007-04-18 シャープ株式会社 薄膜トランジスタ基板の製造方法及び液晶表示装置
US7166499B2 (en) 2003-12-17 2007-01-23 Au Optronics Corporation Method of fabricating a thin film transistor for an array panel

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006137285A1 (ja) 2005-06-23 2006-12-28 Sony Corporation 電子広告システム
WO2006137284A1 (ja) 2005-06-23 2006-12-28 Sony Corporation 電子広告システム及びその表示制御方法

Also Published As

Publication number Publication date
JP4299227B2 (ja) 2009-07-22
CN100378930C (zh) 2008-04-02
TW200522371A (en) 2005-07-01
US20050136574A1 (en) 2005-06-23
US7425473B2 (en) 2008-09-16
US20060292760A1 (en) 2006-12-28
US7166499B2 (en) 2007-01-23
TWI249252B (en) 2006-02-11
CN1661783A (zh) 2005-08-31

Similar Documents

Publication Publication Date Title
JP3647542B2 (ja) 液晶表示装置
US7425473B2 (en) Method of fabricating a thin film transistor for an array panel
JP2005242372A (ja) 液晶表示装置および液晶表示装置の製造方法
JP5777153B2 (ja) アレイ基板のマザーボードの製造方法
US7767521B2 (en) Cell region layout of semiconductor device and method of forming contact pad using the same
JP2009044154A (ja) 半導体装置及びその形成方法
CN103700627A (zh) 一种阵列基板的制作方法
KR100560968B1 (ko) 두개 이상의 쇼팅 바를 갖는 액정 표시 장치 및 제조 방법
JP2004318076A (ja) 横方向電場駆動液晶ディスプレイの製造方法
JP4019325B2 (ja) 液晶表示装置
KR100614459B1 (ko) 액정표시장치용 어레이기판 제조방법
JP2003207808A (ja) アクティブマトリクス型表示装置
JPH11265891A (ja) 半導体装置
KR100915351B1 (ko) 박막 트랜지스터 표시판
JPH09325361A (ja) アクティブマトリクス基板の製造方法
JP3093674B2 (ja) 半導体装置
KR100552300B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR0149889B1 (ko) 전계효과 소자의 전극 형성 방법
KR100783693B1 (ko) 접촉 구멍 형성 방법 및 이를 이용한 박막 트랜지스터기판 제조 방법
CN115050760A (zh) 薄膜晶体管阵列基板及其制作方法、修复方法和显示面板
KR20090091957A (ko) 반도체 소자 및 그의 제조 방법
JPS62156857A (ja) メモリ素子を含む半導体装置の製造方法
JP2001257263A (ja) 半導体装置およびその製造方法
JPH10284703A (ja) 半導体記憶装置及びその製造方法
KR100365743B1 (ko) 반도체소자의콘택형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090302

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090416

R150 Certificate of patent or registration of utility model

Ref document number: 4299227

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees