JP2005175159A

JP2005175159A - インダクタ

Info

Publication number: JP2005175159A
Application number: JP2003412253A
Authority: JP
Inventors: Masayuki Iwase; 雅之岩瀬
Original assignee: Sumida Corp
Current assignee: Sumida Corp
Priority date: 2003-12-10
Filing date: 2003-12-10
Publication date: 2005-06-30

Abstract

【課題】積層により、作成される複数のコイルを同一素子内に積層したインダクタにおいて、電源等に用いることが可能に大きな電流を流すことができ、しかも直流重畳特性を向上させたインタクタを提供する。
【解決手段】積層により作成される複数のコイル７−１〜７−３を同一素子内に積層して構成したインダクタ１において、各コイル７−１〜７−３を構成する導体５と導体５の間に非磁性体６を配置すると共に、導体５に接する面にギャップ層４を設けた。
【選択図】図２

Description

この発明は、積層により作成される複数のコイルを同一素子内に積層して構成したインダクタに関するものである。

従来より、シートコイルを利用したり、印刷による積層技術を用いら薄膜のインダクタが知られている（特許文献１参照）。なお、電源に用いるインダクタを上記積層技術等により作成しようとすると、以下のような課題がある。例えば、電源に用いることが可能なインダクタを得る場合には、コイルを構成する導体厚を厚くする必要がある。以下にその一例を説明する。図８（ａ）に平面図を、図８（ｂ）にＡ−Ａ断面図を示すように、基板６１に１００〜１５０μｍの高さにＡｇペースト６２を塗布する。次に、図９（ａ）に平面図を、図９（ｂ）にＢ−Ｂ断面図を示すように、Ａｇペースト６２の厚さに合わせて磁性ペースト６３を印刷するが、図９（ａ）に示すように磁性ペースト６３が入り込まない障害部位６４が生じたり、図９（ｂ）に示すように磁性ペースト６３に面がフラットにならずに凹凸が生じたりする。この図８、図９に示される工程が繰り返されてインダクタが完成されるため、作成されたインダクタは特性が大きくばらつくことなり、不良品である可能性も高くなる。

上記に対し、複数のコイルを積層して、同一インダクタに組込むことが考えられる。例えば、図１０に示すようにコイル７１〜７３をコイル素子７０内に積層し、これらを並列接続する。つまり、コイル７１〜７３の巻始め端を接続し、コイル７１〜７３の巻き終わり端を接続する。この構成によれば、３つのコイル７１〜７３に電流が分岐されることから、大きな電流を流す電源用として好適である。コイル７１〜７３の磁束は同一の方向に生じるようにすることで、並列接続に拘らず、インダクタンスＬは維持される。

更に、コイル７３における巻線を構成する導体７５に接してギャップ層７６を配置し、直流重畳特性を良好とすることができる。

しかしながら、磁束の流れを示すためにコイル７１〜７３の境界を無視して描いた図１１に明らかなように、コイル７１〜７３の巻線を構成する導体７７の周囲は磁性体７８により構成されているから、それぞれの導体７７の周囲を周回するマイナーループ８０が発生する。このマイナーループ８０によってインダクタンスＬの向上が見込めるが、マイナーループ８０によって磁束飽和が早く起こることになり、直流重畳特性を悪くするという問題が生じる。

特開平９−１６２０３５号公報

本発明の課題は積層により作成される複数のコイルを同一素子内に積層して構成したインダクタにおいて、電源等に用いることが可能に大きな電流を流すことができ、しかも直流重畳特性を向上させたインダクタを提供することである。

本発明に係るインダクタは、積層により作成される複数のコイルを同一素子内に積層して構成したインダクタにおいて、各コイルの巻線を構成する導体と導体の間に非磁性体を配置すると共に、導体に接する面にギャップ層を設けたことを特徴とする。

本発明に係るインダクタは、積層により作成される複数のコイルを同一素子内に積層して構成したインダクタにおいて、各コイルの巻線を構成する導体の周囲を囲繞するように非磁性体を配置すると共に、導体に接する面にギャップ層を設けたことを特徴とする。

本発明に係るインダクタは、各コイルは並列接続されていることを特徴とする。

本発明に係るインダクタは、ギャップ層は、Ｆｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスで構成されたシートを配置して、あるいはＦｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスを塗布して、形成されることを特徴とする。

本発明のインダクタは、各コイルの巻線を構成する導体と導体の間或いは各コイルの巻線を構成する導体の周囲を囲繞するように非磁性体を配置すると共に、導体に接する面にギャップ層を設けたので、導体の周囲を周回するマイナーループの発生を抑えることができる。その結果、直流重畳特性の向上を図ることができる。

マイナーループの発生を阻止すると共に直流重畳特性の向上を図るという目的を、複数のコイルを同一素子内に積層した積層構造のインダクタにおいて実現した。以下添付図面を参照して本発明の実施例に係るインダクタを説明する。各図において同一の構成要素には、同一の符号を付して重複する説明を省略する。

図１にインダクタ１の外観を示し、図２にＩ−Ｉ断面図を示す。インダクタ１の対向する１対の面には、外部電極２、２が設けられている。インダクタ１は直方体の形状であって、例えば何枚かの磁性シートを積層して構成した磁性層３Ｕ、３Ｄを上下に有している。下側の磁性層３Ｄ上には、Ｆｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスで構成されたシートを配置して、あるいはＦｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスを塗布して、形成されるギャップ層４が配置されている。ギャップ層４の上部には、例えば３個のコイル７−１〜７−３が積層され、その上部が磁性層３Ｕとなっている。即ち、ギャップ層４は導体に接する面に設けられている。

コイル７−１〜７−３は同じ構成である。コイル７−１〜７−３における巻線を構成する導体５の上下には、非磁性体６が配置されている。

上記コイル７（７−１〜７−３）について、その作製工程を図３〜図５に示す。磁性層３Ｄ上のギャップ４の上に、図３（ａ）に示される如く、一端辺から一直線状に延び他端までの３分の２程度の距離にて終端する棒状の導体パターン５ａを、マスクにより印刷して形成する。次に、コイル７の１／２ターンに相当するコの字型の導体パターン５ｂを、マスクにより印刷して形成する（図３（ｂ））。

次に、図３（ｃ）に示されるように、コイル７の１ターンに相当する領域と端子へ延びる端部とを覆う領域（１．５ターンに相当する領域）を覆う非磁性材６ａを印刷する。この非磁性材６ａの領域において、図３（ｂ）に示した導体パターン５ｂの終端部に対応する部分には窓が設けられ、非磁性材６ａが塗布されない。

次に、図４（ｄ）に示すように、図３（ｃ）における非磁性材６ａの領域を除く領域に磁性材料３ａを印刷する。次に、図３（ｂ）と対になるコイル７の巻線による１／２ターンに相当する領域（長方形の隣接する２辺に相当する領域）に開口部を有するマスクを使用して、導体パターン５ｃを印刷により形成する（図４（ｅ））。次に、図４（ｆ）に示される如く、図４（ｅ）における導体パターン５ｃの終端部から一直線状に他端まで延びる棒状の導体パターン５ｄを、マスクにより印刷して形成する。

次に、図５（ｇ）に示されるように、コイル７の１ターンに相当する領域と端子へ延びる端部とを覆う領域（１．５ターンに相当する領域）を覆う非磁性材６ｂを印刷する。次に、図４（ｈ）に示すように、図５（ｇ）における非磁性材６ｂの領域を除く領域に磁性材料３ａを印刷する。以上によって１．５ターン分のコイルが完成する。

１．５ターン＋Ｎ（Ｎは整数）ターン分のコイルを作成するためには、図４（ｆ）に示したマスクに代えて、図５（ｆ’）に示すように、コイル７の１ターンに相当する領域と端子へ延びる端部とを覆う領域（１．５ターンに相当する領域）を覆う非磁性材６ｃを印刷する。この非磁性材６ｃの領域において、図４（ｅ）に示した導体パターン５ｃの終端部に対応する部分には窓が設けられ、非磁性材６ｃが塗布されない。この図５（ｆ’）に示す工程から図３（ｂ）の工程へ戻り、図３（ｂ）、図３（ｃ）、図４（ｄ）、図４（ｅ）、図５（ｆ’）を繰り返す。

上記において、導体パターン５ａ〜５ｄとしては、銀を主成分とした導電性粉末を合成樹脂バインダを用いてペースト化したものを用い、磁性層３の磁性材としては、フェライト軟磁性材粉末を合成樹脂バインダを用いてペースト化したものを用い、非磁性材６としては、非磁性セラミックス粉末を合成樹脂バインダを用いてペースト化したものを用いる。図６に示すように、上記磁性層３Ｄ上にギャップ層４とコイル７−３が積層された状態において、図６の右側の下図に示すように、ＰＥＴ（ポリエチレンテレフタレート）フィルム８の離型面に上記図３〜図５を用いて説明したようにしてコイル７−２を作成し、これを１８０度反転（上下反転）させてＰＥＴフィルム８を剥し、磁性層３Ｄ上にギャップ層４とコイル７−３が積層されたものの上に重ねて位置決めしてプレス圧着する。更に、この状態において、図６の右側の上図に示すように、ＰＥＴフィルム８の離型面に上記図３〜図５を用いて説明したようにしてコイル７−１を作成し、これを積層されているコイル７−２の上に重ねてＰＥＴフィルム８を剥し位置決めしてプレス圧着する。この積層したものに磁性層３Ｕを重ねて位置決めしてプレス圧着して同時焼結して作製する。３つのコイル７−１〜７−３の巻き始め端に電極２、２の一方を共通接続し、３つのコイル７−１〜７−３の巻き終わり端に電極２、２の他方を共通接続し、図１の状態として完成される。

以上の通りに構成された積層インダクタでは図２に明らかな通り、巻線の導体５、５間には、非磁性材６が配置されており巻線の導体５に電流が流れることにより導体５の周囲を周回するように生じる磁束（マイナーループ）が非磁性材６に阻まれてプールせずに、磁束は基本的にコイルの磁心からギャップ層４を通過し巻線の外側へ抜けて３つのコイル７−１〜７−３の磁性層３を磁路として一周するように生じ、マイナーループを原因とする磁束飽和による直流重畳特性の悪化を防止できる。また、ギャップ層４によっても直流重畳特性を向上させることができた。

実施例２に係るインダクタ１Ａの外観は、実施例１に係る図１に示されたインダクタ１の外観と同様であり、図７にＩ−Ｉ断面図を示す。この実施例２に係るインダクタ１Ａの構成は、基本的に実施例１に係るインダクタ１の構成と基本的に同一である。

コイル７Ａ−１〜７Ａ−３は同じ構成である。コイル７Ａ−１〜７Ａ−３における巻線を構成する導体５の周囲を囲繞するように非磁性体６が配置されている。実施例２に係るインダクタ１Ａの作成は、図３〜図６に示した実施例１に係るインダクタ１の製法と変わらない。ただ、導体パターンの幅よりも幅広の非磁性材６が印刷されること、磁性体を印刷する場合のマスクが上記幅広の非磁性材６に合わせて形成されていることが相違する。この他は、実施例１に係るインダクタ１の作製方法と変わらない。

図３〜図５に示した作製方法では、巻線を１／２ターンずつ積層する手法を採用したが、２／３ターンのパターンを用いて、これを３層積層して２ターンの巻線を作製し、これを所要回繰り返すようにしても良い。また、この実施例において示した印刷による積層方法とグリーンシートの積層方法の組み合わせではなく、印刷による積層方法のみを用いても良く、グリーンシートの積層方法のみを用いるようにしても良い。更に、図５（ｈ）における磁性材料３ａの印刷に代えて、全領域に非磁性材を印刷することにより、各コイル７−１〜７−３間を区分する非磁性層が各巻線間に配置されている構成を採用することもできる。これにより、直流重畳特性を向上させることができる。

尚、図２、図６、図７に示したインダクタ１、１Ａにおけるギャップ層４の位置は一例に過ぎない。つまり、導体の間であればどの位置でも良く、例えば、図８に示すようにコイル７Ａ−２、７Ａ−３における導体の間に配置することも可能である。係る場合には、製造方法は図９のようになる。

即ち、磁性層３Ｄ上に実施例２の手法によりコイル７Ａ−３を積層生成する。このコイル７Ａ−３の上にギャップ層４を印刷する。図９の右側の下図に示すように、ＰＥＴフィルム８の離型面に上記実施例２において説明したようにしてコイル７Ａ−２を作成し、これを１８０度反転（上下反転）させてＰＥＴフィルム８を剥し、磁性層３Ｄ上にコイル７Ａ−３及びギャップ層４が積層されたものの上に重ねて位置決めしてプレス圧着する。更に、この状態において、図９の右側の上図に示すように、ＰＥＴフィルム８の離型面に上記実施例２において説明したようにしてコイル７Ａ−１を作成し、これを積層されているコイル７Ａ−２の上に重ねてＰＥＴフィルム８を剥し位置決めしてプレス圧着する。この積層したものに磁性層３Ｕを重ねて位置決めしてプレス圧着して同時焼結して作製する。図８では実施例２についてギャップ層４を移動したが、実施例１についても同様にギャップ層４を移動してインダクタを構成することが可能である。

本発明の実施例１に係るインダクタの外観を示す斜視図。図１に示したインダクタのＩ−Ｉ断面図。本発明に係るインダクタに含まれるコイルの製造工程を示す図。本発明に係るインダクタに含まれるコイルの製造工程を示す図。本発明に係るインダクタに含まれるコイルの製造工程を示す図。本発明に係るインダクタの製造工程を示す分解斜視図。本発明の実施例２に係るインダクタの断面図。本発明の実施例２に係るインダクタの変形例を示す断面図。本発明の実施例２に係るインダクタの製造工程を示す分解斜視図。導体を厚くすることにより作成される積層形のインダクタを説明する図。導体を厚くすることにより作成される積層形のインダクタを説明する図。積層により作成される複数のコイルを同一素子内に積層して構成したインダクタの断面図。積層により作成される複数のコイルを同一素子内に積層して構成したインダクタの不具合を説明するための断面図。

符号の説明

１、１Ａインダクタ
２外部電極
３、３Ｄ、３Ｕ磁性層
４ギャップ層
５導体
６非磁性層
７、７−１〜７−３コイル
７Ａ−１〜７Ａ−３コイル
８ＰＥＴフィルム

Claims

積層により作成される複数のコイルを同一素子内に積層して構成したインダクタにおいて、
各コイルを構成する導体と導体の間に非磁性体を配置すると共に、導体に接する面にギャップ層を設けたことを特徴とするインダクタ。
積層により作成される複数のコイルを同一素子内に積層して構成したインダクタにおいて、
各コイルの巻線を構成する導体の周囲を囲繞するように非磁性体を配置すると共に、導体に接する面にギャップ層を設けたことを特徴とするインダクタ。
各コイルは並列接続されていることを特徴とする請求項１または請求項２に記載のインダクタ。
ギャップ層は、Ｆｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスで構成されたシートを配置して、あるいはＦｅ₂ Ｏ₃ 、ＣｕＯ及びＺｎＯを主成分とする非セラミックスを塗布して、形成されることを特徴とする請求項１または請求項２に記載のインダクタ。