JP2010153616A - 積層インダクタ - Google Patents

積層インダクタ Download PDF

Info

Publication number
JP2010153616A
JP2010153616A JP2008330593A JP2008330593A JP2010153616A JP 2010153616 A JP2010153616 A JP 2010153616A JP 2008330593 A JP2008330593 A JP 2008330593A JP 2008330593 A JP2008330593 A JP 2008330593A JP 2010153616 A JP2010153616 A JP 2010153616A
Authority
JP
Japan
Prior art keywords
magnetic
layer
pattern
multilayer inductor
conductor pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008330593A
Other languages
English (en)
Other versions
JP5193843B2 (ja
Inventor
Mikio Kitaoka
幹雄 北岡
Fumiaki Nakao
文昭 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP2008330593A priority Critical patent/JP5193843B2/ja
Publication of JP2010153616A publication Critical patent/JP2010153616A/ja
Application granted granted Critical
Publication of JP5193843B2 publication Critical patent/JP5193843B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

【課題】低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを提供する。
【解決手段】電気絶縁性の磁性層40と導体パターン20が積層されるとともに、各層の導体パターン20が順次層間で接続されることで、磁性体41中で積層方向に重畳しながら螺旋状に周回するコイルが形成される積層インダクタにおいて、上記磁性層40は、上記導体パターン20の対応位置にループ状の非磁性パターン45を形成するとともに、そのループ状非磁性パターン45の外周に沿って形成される層面方向の磁路(Hr)に磁気ギャップ51を介在させる。
【選択図】図1

Description

本発明は、磁性体中にコイルが埋設された構造を有する磁心型の積層インダクタに関し、とくに表面実装用チップインダクタであって直流重畳されて使用されるものに適用される場合に有効であり、たとえば携帯電話機などの移動情報機器において、内蔵電池から得られる電源電圧(起電力)を所定の回路動作電圧に変換する超小形のDC−DCコンバータに好適である。
DC−DCコンバータなどの電源回路に使用されるトランスやチョークコイルなどは、かつては磁気コアにコイルを巻線する構成が一般的であったが、近年の電源回路部品の小型化、薄型化の要望に沿い、積層構造のチップ部品が開発され実用化されている。
積層インダクタでは、電気絶縁性の磁性層と導体パターンが交互に積層されるとともに、各層の導体パターンが順次層間で接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成される。コイルの両端はそれぞれ引出導体パターン部を介して積層体チップ外表面の電極端子に接続されている。つまり、チップ型の磁性体中にコイルが埋設された状態である。磁性層や導体パターンは、たとえばスクリーン印刷の技法などにより形成され積層される。
このような積層インダクタは、コイルの周囲が磁性体で囲まれているため、外部への磁気漏洩が少なく、比較的少ない巻数で必要なインダクタンスが得られる特徴があり、小型化、薄型化に適している。
しかしながら、小さなコイル電流(励磁電流)でも磁性体の磁気飽和が生じるため、直流重畳電流が低電流領域であってもインダクタンスの変動が大きい。つまり、直流重畳特性が悪いという問題があった。
そこで、一部の磁性層全体を電気絶縁性の非磁性層で置き換えることにより、積層インダクタ中に磁気的なギャップを介在させ、これによって磁気飽和レベルを高めて、トランスやチョークコイルなどとして大きな定格電流が得られるようにした積層インダクタが提案されている(特許文献1)。
また、漏れ磁束による磁気飽和を抑制することにより、微小電流領域でのインダクタンス変動を小さくするようにした積層インダクタも提案されている(特許文献2)。
特開2005−45108 特開2008−21788
上述した技術により、積層インダクタの直流重畳特性は一応の改善はされているが、漏れ磁束等によって生じる磁気飽和のすべてを有効に抑制するものではなく、このため、微小電流領域におけるインダクタンス変動という問題は依然として残っていた。
たとえば、図9は本発明に先立って検討された積層インダクタの構成例を示す。同図において、20は導体パターン(または導体)、40は磁性層、40−1は全面磁気ギャップ層、41は磁性体、43は磁性パターン、45は非磁性パターン(または非磁性体)をそれぞれ示す。
この積層インダクタは、同図の(a)(b)に示すように、電気絶縁性の磁性層40と開放ループ状の導体パターン20が積層されるとともに、各層の導体パターン20がビア24を介して順次層間接続されることで、磁性体41中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。
コイルの両端はそれぞれ引出導体パターン部22,22を介して積層チップ外表面の電極端子(図示省略)に接続されるようになっている。
さらに、同図の(a)に示すように、導体パターン20の間に配置される磁性層40には、その導体パターン20と層方向で重なる電気絶縁性の非磁性パターン45が形成され、それら中心層には層面全体が電気絶縁性の非磁性体45からなる全面磁気ギャップ層40−1が配置されている。
上記の構成では、全面磁気ギャップ層により広範囲の直流重畳電流領域でインダクタンス変動を緩和し、さらに導体パターン20と導体パターン20間での磁束飽和を抑制して、低電流直流重畳時におけるインダクタンス変動を緩和するという効果が得られる。
しかし、積層インダクタのインダクタンスを変動させる磁気飽和は、上記以外の個所でも発生し得ることが本発明者らにより知見されている。
この種の積層インダクタでは、図9の(a)(b)に示すように、コイルの周回方向に直交して積層方向に誘導される主磁束Hzがインダクタ特性を支配する主パラメータ要因となるが、その積層方向以外に誘導される漏洩磁束も存在する。この漏洩磁束が起こす磁気飽和によって微小な直流重畳領域でインダクタンスが変動する。
この異方向の漏洩磁束は、インダクタの使用周波数領域が高くなるにしたがって誘導されやすくなる。このため、高い周波領域での使用では、その異方向への漏洩磁束が起こす磁気飽和によってインダクタが大きく変動するようになる。
DC−DCコンバータは直流電流を高周波パルスでスイッチングしながら電圧変換を行うが、そのスイッチング周波数は年々高くなる傾向にある。高周波化にともない、上記漏洩磁束による直流重畳特性への影響が顕著化してきた。
図9に示した積層インダクタでは、上記主磁束Hz以外に、同図の(c)に示すように、ビア24などの積層方向を向く導体部分によって層面方向の漏洩磁束Hrが誘導され、この漏洩磁束Hrによる磁気飽和が微小電流領域でのインダクタンス変動を増大させる原因となっていた。つまり、積層インダクタの直流重畳特性を悪化させていた。しかし、この問題は、層面方向の漏洩磁束Hrによって生じるため、たとえば特許文献1,2に開示されているような層間に介在させる磁気ギャップでは解決できない。
本発明は以上のような問題を鑑みてなされたもので、その目的は、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを提供することにある。 本発明の上記以外の目的および構成については、本明細書の記述および添付図面にてあきらかにする。
本発明が提供する解決手段は以下のとおりである。
(1)電気絶縁性の磁性層と開放ループ状の導体パターンが積層されるとともに、各層の導体パターンが順次層間で接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、このコイルの両端がそれぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続されている積層インダクタにおいて、
上記導体パターンの対応位置にループ状の非磁性パターンを有する磁性層が上記導体パターンの間に積層されるとともに、少なくとも1つの磁性層では、そのループ状非磁性パターンの外周に沿って形成される層面方向の磁路に、磁気ギャップ(以下、面方向磁気ギャップ)を形成する非磁性パターン部が、1箇所以上配置されていることを特徴とする積層インダクタ。
(2)上記手段(1)において、層面全体が電気絶縁性の非磁性体からなる全面磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
(3)上記手段(1)または(2)において、層面のうち、いずれの層の導体パターンにも重ならない周縁部に沿うU字状部分だけに磁性体パターンを形成して残部をすべて非磁性パターンとした部分磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
上記手段によれば、層面方向の漏洩磁束Hrによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
上記以外の作用/効果については、本明細書の記述および添付図面にてあきらかにする。
図1は、本発明の第1実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの縦断面図、(b)はその導体パターンの部分だけを抽出して示す斜視図、(c)は導体パターンの間に介在する磁性層の平面パターン図である。
同図において、20は導体パターン(または導体)、40は磁性層、41は磁性体、43は磁性パターン、45は非磁性パターン(または非磁性体)、46は非磁性パターン部をそれぞれ示す。
同図に示す積層インダクタは、まず、同図の(a)(b)に示すように、電気絶縁性の磁性層40と開放ループ状の導体パターン20が積層されるとともに、各層の導体パターン20がビア24を介して順次層間接続されることで、磁性体41中で積層方向に重畳しながら螺旋状に周回するコイルが形成されている。
コイルの両端はそれぞれ引出導体パターン部22,22を介して積層チップ外表面の電極端子(図示省略)に接続されるようになっている。
また、同図の(a)に示すように、導体パターン20の間に配置される磁性層40には、その導体パターン20と層方向で重なる電気絶縁性の非磁性パターン45が形成されている。この非磁性パターン45は、同図の(c)に示すように、ループ状であって、上記導体パターン20の対応位置に形成されている。
さらに、同図の(c)に示すように、上記磁性層40では、そのループ状非磁性パターン45の外側に位置するループ状磁性パターン43を周回途中で遮断する非磁性パターン部46が2箇所に設けられている。
この非磁性パターン部46は、上記ループ状非磁性パターン45の外周に沿って形成される層面方向の磁路(Hr)に介在する磁気ギャップ(以下、面方向磁気ギャップ)51を形成する。この磁気ギャップ51は層面上での左右対称位置にそれぞれ形成されている。
図2は、上記導体パターン20と磁性層40の平面パターンを示す。同図に示すように、導体パターン20としては20−1〜20−6の6種類のパターンが使用され、磁性層40としては40−3の一種類が使用され、両者が交互に積層される。なお、図示を省略するが、最上層と最下層にはそれぞれ全面磁性体の磁性層が積層される。
上述した積層インダクタでは、コイルの巻回方向に直交する積層方向の主磁束Hz以外に、同図の(c)に示すように、ビア24などの積層方向を向く導体部分によって層面方向の漏洩磁束Hrが誘導されるが、この漏洩磁束Hrが誘導される層面方向の磁路(Hr)では、上記面方向磁気ギャップ51の介在により磁化が抑制されるため、磁気飽和が生じにくい。
このように、上記面方向磁気ギャップ51は漏洩磁束Hrによる磁気飽和を効果的に抑制することができる。これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
図3は上述した積層インダクタの直流重畳特性を示す。同図において、実線のグラフ線は、図5に示した構成を有する積層インダクタの直流重畳電流に対するインダクタンスの変化状態を示し、波線のグラフ線は、図9に示した構成を有する積層インダクタのそれを示す。
同図からも明らかなように、本発明の積層インダクタでは、直流重畳電流に対するインダクタンス変動が確実に抑制されている。上記効果は、漏洩磁束Hrによる磁気飽和を抑制することにより得られるが、そのためには、少なくとも1つの磁性層40に上記面方向磁気ギャップ51を設置すればよい。
また、上記実施形態では、2つの磁気ギャップ51を左右対称の2位置に振り分けて設置することにより、磁気飽和の抑制効果を高めているが、その磁気ギャップ51は1箇所でもよい。
図4は、上記面方向磁気ギャップ51の位置および平面形状に関する他の実施形態を示す。同図の(a)(b)(c)にそれぞれ示すように、磁気ギャップ51は、層面方向の漏洩磁束Hrによる磁気飽和を抑制することができれば、その位置および平面形状はとくに限定されない。
図5は、本発明の第2実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。
同図に示す第2実施形態の積層インダクタでは、上述した第1実施形態の構成に加えて、層面全体が電気絶縁性の非磁性体45からなる全面磁気ギャップ層40−1が配置されている。この全面磁気ギャップ層40−1は積層方向の磁路(Hz)に介在する。
この第2実施形態では、全面磁気ギャップ層40−1が中心層に配置され、その上層側および下層側にはそれぞれ上記面方向磁気ギャップ51を有する磁性層40−3が同数(2層)配置されている。
この第2実施形態によれば、上記漏洩磁束Hrによる磁気飽和とともに、積層方向に誘導される主磁束Hzによる磁気飽和も効果的に抑制することができ、これにより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。
図6は、本発明の第3実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。
同図に示す第3実施形態の積層インダクタでは、上述した第2実施形態の構成に対し、全面磁気ギャップ層40−1を2層配置している。2つの全面磁気ギャップ層40−1は、中心層の上方と下方に上下対称に振り分けられ配置されている。
この全面磁気ギャップ層40−1と、上記面方向磁気ギャップ51を有する磁性層40−3とが、導体パターン20−1〜20−6の間に交互に介在させられている。
この第3実施形態では、全面磁気ギャップ層40−1を複数層配置したことにより、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和をさらに確実に抑制することができ、これより、低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに改善することができる。
図7は、本発明の第4実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。
同図に示す第4実施形態の積層インダクタでは、上述した第2および第3の実施形態の構成に対し、積層方向の磁気ギャップ層として、部分磁気ギャップ層40−2を配置している。
この部分磁気ギャップ層40−2は、層面のうち、いずれの層の導体パターン20および22にも重ならない周縁部に沿うU字状部分だけに磁性体パターン(41)を形成して残部をすべて非磁性パターン(45)としたものであって、これが中心層に配置されている。
この第4実施形態では、第2および第3の実施形態と同様、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和を抑制して直流重畳特性を向上させることができる。
さらに、積層方向に介在する部分磁気ギャップ層40−2は、U字状部分に磁性体パターン(41)を有していることにより、上記全面磁気ギャップ層40−1に比べて、積層方向の磁気抵抗を小さくすることができる。
これにより、磁気ギャップ層の介在にともなうインダクタンスの低下を少なくすることができる。つまり、インダクタンスをそれほど低下させずに直流重畳特性を改善することができる。
図8は、本発明の第5実施形態をなす積層インダクタの要部を示す図であって、(a)はその積層インダクタの構成要素である導体パターンと磁性層の平面パターン図、(b)は積層状態を示す縦断面図である。
同図に示す第5実施形態の積層インダクタでは、上述した第4実施形態の構成に対し、部分磁気ギャップ層40−2を2層配置している。2つの部分磁気ギャップ層40−2は、中心層の上方と下方に上下対称に振り分けられ配置されている。
この部分磁気ギャップ層40−2と、上記面方向磁気ギャップ51を有する磁性層40−3とが、導体パターン20−1〜20−6の間に交互に介在させられている。
この第5実施形態では、部分磁気ギャップ層40−2を複数層配置したことにより、インダクタンスの低下を少なくしつつ、上記漏洩磁束Hrと上記主磁束Hzによる磁気飽和をさらに確実に抑制することができる。これより、インダクタンスをそれほど低下させずに低電流から大電流までの直流重畳電流領域における直流重畳特性をさらに大幅に改善することができる。
以上、本発明をその代表的な実施例に基づいて説明したが、本発明は上述した以外にも種々の態様が可能である。たとえば、面方向磁気ギャップ51を形成する非磁性パターンの形状、位置、および配置数などは、上述した以外にも種々の態様が可能である。
漏洩磁束Hrによる磁気飽和を効果的に抑制し、これにより、低電流領域におけるインダクタンス変動の少ない直流重畳特性を有する積層インダクタを得ることができる。
本発明の第1実施形態をなす積層インダクタの要部を示す縦断面図、斜視図、および平面パターン図である。 積層インダクタの導体パターンと磁性層の平面パターンを示す図である。 本発明に係る積層インダクタの直流重畳特性を示すグラフである。 本発明の要部をなす面方向磁気ギャップの位置および平面形状に関する他の実施形態を示す平面図である。 本発明の第2実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第3実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第4実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の第5実施形態をなす積層インダクタの要部を示す平面パターン図および縦断面図である。 本発明の比較例として検討された積層インダクタの要部を示す縦断面図、斜視図、および平面パターン図である。
符号の説明
20 導体パターン(または導体)
20−1〜20−6 導体パターン
22 引出導体パターン部
24 ビア
40 磁性層
40−1 全面磁気ギャップ層
40−2 部分磁気ギャップ層
40−3 磁性層
41 磁性体
43 磁性パターン
45 非磁性パターン(または非磁性体)
46 非磁性パターン部
51 面方向磁気ギャップ
Hz 主磁束(磁路)
Hr 漏洩磁束(磁路)

Claims (3)

  1. 電気絶縁性の磁性層と開放ループ状の導体パターンが積層されるとともに、各層の導体パターンが順次層間で接続されることで、磁性体中で積層方向に重畳しながら螺旋状に周回するコイルが形成され、このコイルの両端がそれぞれ引出導体パターン部を介して積層チップ外表面の電極端子に接続されている積層インダクタにおいて、
    上記導体パターンの対応位置にループ状の非磁性パターンを有する磁性層が上記導体パターンの間に積層されるとともに、少なくとも1つの磁性層では、そのループ状非磁性パターンの外周に沿って形成される層面方向の磁路に、磁気ギャップ(以下、面方向磁気ギャップ)を形成する非磁性パターン部が、1箇所以上配置されていることを特徴とする積層インダクタ。
  2. 請求項1において、層面全体が電気絶縁性の非磁性体からなる全面磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
  3. 請求項1または2において、層面のうち、いずれの層の導体パターンにも重ならない周縁部に沿うU字状部分だけに磁性体パターンを形成して残部をすべて非磁性パターンとした部分磁気ギャップ層を1層以上配置したことを特徴とする積層インダクタ。
JP2008330593A 2008-12-25 2008-12-25 積層インダクタ Expired - Fee Related JP5193843B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008330593A JP5193843B2 (ja) 2008-12-25 2008-12-25 積層インダクタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008330593A JP5193843B2 (ja) 2008-12-25 2008-12-25 積層インダクタ

Publications (2)

Publication Number Publication Date
JP2010153616A true JP2010153616A (ja) 2010-07-08
JP5193843B2 JP5193843B2 (ja) 2013-05-08

Family

ID=42572389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008330593A Expired - Fee Related JP5193843B2 (ja) 2008-12-25 2008-12-25 積層インダクタ

Country Status (1)

Country Link
JP (1) JP5193843B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160506A (ja) * 2011-01-31 2012-08-23 Toko Inc 積層型インダクタ
CN103035380A (zh) * 2012-12-21 2013-04-10 田村(中国)企业管理有限公司 降低漏磁通的电感器组装结构
US8576040B2 (en) 2011-04-25 2013-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer type power inductor

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101983149B1 (ko) * 2013-09-24 2019-05-28 삼성전기주식회사 적층형 인덕터 및 그 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175159A (ja) * 2003-12-10 2005-06-30 Sumida Corporation インダクタ
JP2005294602A (ja) * 2004-03-31 2005-10-20 Sumida Corporation インダクタンス素子
JP2006339532A (ja) * 2005-06-03 2006-12-14 Neomax Co Ltd 積層インダクタ及び回路基板
JP2008021788A (ja) * 2006-07-12 2008-01-31 Fdk Corp 積層インダクタ
JP2008078229A (ja) * 2006-09-19 2008-04-03 Tdk Corp 積層型インダクタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005175159A (ja) * 2003-12-10 2005-06-30 Sumida Corporation インダクタ
JP2005294602A (ja) * 2004-03-31 2005-10-20 Sumida Corporation インダクタンス素子
JP2006339532A (ja) * 2005-06-03 2006-12-14 Neomax Co Ltd 積層インダクタ及び回路基板
JP2008021788A (ja) * 2006-07-12 2008-01-31 Fdk Corp 積層インダクタ
JP2008078229A (ja) * 2006-09-19 2008-04-03 Tdk Corp 積層型インダクタ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160506A (ja) * 2011-01-31 2012-08-23 Toko Inc 積層型インダクタ
US8576040B2 (en) 2011-04-25 2013-11-05 Samsung Electro-Mechanics Co., Ltd. Multilayer type power inductor
CN103035380A (zh) * 2012-12-21 2013-04-10 田村(中国)企业管理有限公司 降低漏磁通的电感器组装结构
CN103035380B (zh) * 2012-12-21 2017-03-29 田村(中国)企业管理有限公司 降低漏磁通的电感器组装结构

Also Published As

Publication number Publication date
JP5193843B2 (ja) 2013-05-08

Similar Documents

Publication Publication Date Title
JP4873522B2 (ja) 積層インダクタ
JP4304019B2 (ja) 磁心型積層インダクタ
JP5339398B2 (ja) 積層インダクタ
JP4895193B2 (ja) 積層インダクタ
JP5333461B2 (ja) 積層インダクタ
KR101838225B1 (ko) 듀얼 코어 평면 트랜스포머
JP5193843B2 (ja) 積層インダクタ
KR101251843B1 (ko) 변압기
JP5193845B2 (ja) 積層インダクタ
KR101792389B1 (ko) 코일 전자부품
KR101565705B1 (ko) 인덕터
JP4009142B2 (ja) 磁心型積層インダクタ
KR101853129B1 (ko) 적층형 파워인덕터
KR101838227B1 (ko) 공통 권선 평면 트랜스포머
JP2007317892A (ja) 積層インダクタ
JP2004047731A (ja) コイル部品およびその製造方法、並びに、電源装置
JP6295403B2 (ja) 積層インダクタ
JP5193844B2 (ja) 積層インダクタ
JP6060368B2 (ja) 積層インダクタ
JP4827087B2 (ja) 積層インダクタ
JP5816145B2 (ja) 積層型インダクタ
JP4394557B2 (ja) トランス及び多層基板
JP2001167930A (ja) インダクタ用コイルとその製造方法
KR20190014727A (ko) 듀얼 코어 평면 트랜스포머
JP2001285005A (ja) ノイズフィルタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111118

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120606

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120612

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

R150 Certificate of patent or registration of utility model

Ref document number: 5193843

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160208

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees