JP2005166665A - 電子放出素子 - Google Patents

電子放出素子 Download PDF

Info

Publication number
JP2005166665A
JP2005166665A JP2004344367A JP2004344367A JP2005166665A JP 2005166665 A JP2005166665 A JP 2005166665A JP 2004344367 A JP2004344367 A JP 2004344367A JP 2004344367 A JP2004344367 A JP 2004344367A JP 2005166665 A JP2005166665 A JP 2005166665A
Authority
JP
Japan
Prior art keywords
electron
substrate
emitting device
passage hole
grid electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004344367A
Other languages
English (en)
Other versions
JP4741223B2 (ja
Inventor
Shoko Zen
祥皓 全
Byong-Gon Lee
炳坤 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030085468A external-priority patent/KR100989420B1/ko
Priority claimed from KR1020040021594A external-priority patent/KR20050096406A/ko
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005166665A publication Critical patent/JP2005166665A/ja
Application granted granted Critical
Publication of JP4741223B2 publication Critical patent/JP4741223B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • H01J31/125Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/46Arrangements of electrodes and associated parts for generating or controlling the ray or beam, e.g. electron-optical arrangement
    • H01J29/467Control electrodes for flat display tubes, e.g. of the type covered by group H01J31/123

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Cold Cathode And The Manufacture (AREA)
  • Electrodes For Cathode-Ray Tubes (AREA)

Abstract

【課題】電子放出ユニットから放出された電子の移動経路を効率よく制御するグリッド電極構造を備えた電子放出素子を提供する。
【解決手段】電子放出素子は,第1基板20と,上記第1基板20上に形成される電子放出部と,上記第1基板20と対向して配置され,上記第1基板20と共に封入されて真空容器を形成する第2基板22と,上記第1基板20と第2基板22との間に設置され,少なくとも一つの側面が第1基板20に対して垂直な平面状に形成されない複数の電子通過孔42を有するグリッド電極40とを備えた。
【選択図】図1


Description

本発明は,放出電子の移動経路を効率よく制御可能なグリッド電極構造を備えた電子放出素子に関する。
一般に,電子放出素子(Electron Emission Device)は,電子放出源として熱陰極を用いる方式と,電子放出源として冷陰極を用いる方式に大別される。
冷陰極を用いる方式の電子放出素子としては,FEA(Field Emitter Array)型,SCE(Surface Conduction Emitter)型,MIM(Metal−Insulator−Metal)型,MIS(Metal−Insulator−Semiconductor)型及びBSE(Ballistic electron Surface Emitting)型などが知られている。
上述した電子放出素子は,その種類によって細部的な構造が異なるが,基本的には,真空容器内に電子放出のための構造物,すなわち電子放出ユニットとこの電子放出ユニットに対向して配置された発光部とを備えて所定の発光又は表示作用を行う。
最近は,電子放出ユニットから発光部に向かって進む電子の移動経路を制御するための手段をさらに備えた電子放出素子が開発されている。例えば,このような電子の移動経路を制御するための手段として,グリッド電極又は集束電極などが挙げられる。
一般に,グリッド電極又は集束電極は,電子放出ユニットの形成された第1基板と,光部の形成された第2基板との間に配置される。特に,グリッド電極は,第1基板に対して所定の間隔をおいて配置される。グリッド電極には,複数の電子通過孔が第1基板に対して垂直に設けられることが一般的である。
しかしながら上記従来の方法では,電子通過孔を有するグリッド電極を採用した電子放出素子において,電子は実質的に上記電子放出ユニットの周辺部から集中放出され,上記第1基板に対してランダムに上記第2基板に向かって進む。このような理由により,上記電子放出ユニットから放出された電子が上記電子通過孔を通過できないか或いは指定された経路から逸脱するという問題があった。
また,上記電子放出ユニットから放出された電子が,垂直構造の電子通過孔の内壁に衝突して上記第1基板に向かって逆散乱するか或いは所望の発光部に衝突しない場合がある。このように所望の発光部と衝突せずに所望の発光部以外の他の発光部に衝突すると,他色発光が発生し且つ色純度が低下するという問題点があった。
そこで,本発明は,このような問題に鑑みてなされたもので,その目的とするところは,電子放出ユニットから放出された電子の移動経路を効率よく制御することが可能な,新規かつ改良されたグリッド電極構造を備えた電子放出素子を提供することにある。
上記課題を解決するために,本発明のある観点によれば,第1基板と;上記第1基板上に形成される電子放出部と;上記第1基板と対向して配置され,上記第1基板と共に密封されて真空容器を形成する第2基板と;上記第1基板と上記第2基板との間に設置され,少なくとも一つの側面が上記第1基板に対して垂直な平面状に形成されない複数の電子通過孔を有するグリッド電極と;を備えたことを特徴とする,電子放出素子が提供される。
また,上記電子放出部は,グラファイト,ダイアモンド,ダイアモンドライクカーボン,ナノチューブ,ナノワイヤ,C60よりなる群から選択される1種又は2種以上の組み合わせで形成されてもよい。
また,上記電子通過孔は,大径部(S1)と小径部(S2)とを備え,上記大径部(S1)は,少なくとも上記電子通過孔の上記第2基板側の端部に形成されてもよい。
また,上記小径部(S2)は,上記電子通過孔の上記第1基板側の端部からの距離(D2)が上記電子通過孔の上記第2基板側の端部からの距離(D1)より小さい部分に形成されてもよい。
また,上記小径部(S2)は,少なくとも上記電子通過孔の上記第1基板側の端部に形成されてもよく,上記電子通過孔の上記側面は,上記電子通過孔が上記第1基板側に向かって狭くなるように傾いた傾斜面からなってもよい。
また,上記電子通過孔の上記傾斜面は,曲面からなってもよい。
また,上記大径部(S1)は上記電子通過孔の両端部に形成されてもよく,上記小径部(S2)は上記電子通過孔の中間部に形成されてもよい。
また,上記電子通過孔の上記小径部(S2)に対する上記大径部(S1)の比(a=S1/S2)は,1〜2の範囲であってもよい。
また,上記グリッド電極の厚さ(D)に対する上記距離(D2)の比は,0.3以下であってもよい。
また,上記グリッド電極は,上記複数の電子通過孔を連結するブリッジ部を有してもよく,上記ブリッジ部は,上記電子通過孔の上記第2基板側の端部の幅(B1)が上記第1基板側の端部の幅(B2)より小さくなるよう形成されてもよい。
また,上記ブリッジ部は,上記第1基板側の端部の幅(B2)に対する上記第2基板側の端部の幅(B1)の比(β=B1/B2)は,0.2〜0.5の範囲内であってもよい。
また,上記グリッド電極の厚さ(D)に対する上記ブリッジ電極の上記第2基板側の端部の幅(B1)の比(B1/D)は,0.2以上であってもよい。
また,上記グリッド電極は,上記複数の電子通過孔を連結するブリッジ部を有してもよく,上記ブリッジ部の両側面の少なくとも一部にそれぞれ傾斜面が形成されてもよい。
また,上記ブリッジ部の上記両側面に形成された上記傾斜面の勾配が同一であってもよい。
また,上記ブリッジ部の一側面に形成される傾斜面は,少なくとも2つの勾配を有するよう変化してもよい。
また,上記ブリッジ部の一側面に形成される傾斜面は,上記第2基板側の勾配より上記第1基板側の勾配が小さくなるよう形成されてもよい。
また,上記ブリッジ部の両側面の全体は,同一の勾配の傾斜面で形成されてもよい。
また,上記ブリッジ部の全体幅(Bw)に対する,上記ブリッジ部の一側面に形成される傾斜面の水平長さ(As)の比(As/Bw)と,上記ブリッジ部の全体幅(Bw)に対する,他側面に形成される傾斜面の水平長さ(Cs)の比(Cs/Bw)とは,0.3〜0.7であってもよい。
また,上記ブリッジ部の他側面に形成される傾斜面の水平長さ(Cs)に対する一側面に形成される傾斜面の水平長さ(As)の比(As/Cs)は,0.5〜1.5であってもよい。
本発明によれば,傾斜構造の電子通過孔によって,電子が電子通過孔の内壁に衝突して移動経路が変更されることを防止することができるので,他色発光及び色純度を改善させることが可能な電子放出素子を提供できる。
また,本発明によれば,発光部に衝突する電子の量が増加するので,輝度及び画質を向上させることが可能な電子放出素子を提供できる。
また,本発明によれば,電子が上記電子通過孔の内壁から散乱しないので,電子ビームの集束度を増加させることが可能な電子放出素子を提供できる。
以下に添付図面を参照しながら,本発明の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
図1は本発明の実施形態に係る電子放出素子を示す部分拡大斜視図,図2は本発明の実施形態に係る電子放出素子を示す部分拡大断面図である。
図1及び図2を参照すると,本発明の実施形態に係る電子放出素子は,第1基板20と第2基板22を,内部空間部が設けられるように所定の間隔をおいて実質的に平行に配置し,これらの基板を接合させることによりその内部が真空容器を構成するようにする。
上記第1基板20は,電子放出ユニットを有し,上記第2基板22に向かって電子を放出する。上記第2基板22は,電子によって可視光を放出する発光部を有し,所定の表示を行う。
より具体的には,上記第1基板20上に所定のパターン,例えばストライプ状を取る複数のカソード電極26が互いに任意の間隔をおいて形成される。上記カソード電極26を覆う絶縁層25が上記第1基板20の内面全体に形成される。上記絶縁層25上に上記ゲート電極24がカソード電極26との交差方向に形成される。
上記カソード電極26と上記ゲート電極24とが交差する領域を画素領域と定義する。上記ゲート電極24と上記絶縁層25にはそれぞれの画素領域毎に少なくとも一つのホールが形成され,上記カソード電極26の表面を露出させる。上記ホールによって露出した上記カソード電極26に電子放出部28が形成される。
上記電子放出部28を構成する電子放出物質としては大きくカーボン系物質とナノメートルサイズの物質があるが,カーボン系物質としてはカーボンナノチューブ,グラファイト,ダイアモンドライクカーボン,C60などがあり,ナノメートルサイズの物質としてはカーボンナノチューブ,グラファイトナノファイバー,シリコンナノワイヤなどがある。
上記第1基板20に対向する上記第2基板22には発光部が形成される。すなわち,上記第2基板の一面には蛍光層34R,34G,34Bと黒色層35が形成され,この蛍光層34R,34G,34Bと黒色層35を覆いながら上記アノード電極32が形成される。上記アノード電極32は金属膜,一例としてアルミニウム膜で形成できる。上記アノード電極32は,外部から電子ビームの加速に必要な電圧を印加され,メタルバック(metal back)効果によって画面の輝度を高める役割をする。
一方,上記アノード電極32は,金属膜ではない透明な導電膜,例えばITO(Indium Tin Oxide)で形成できる。この場合,第2基板22上に,透明導電膜からなるアノード電極(図示せず。)をまず形成し,その上に上記蛍光層34R,34G,34Bと黒色層35を形成することもできる。また,上記蛍光層34R,34G,34Bと黒色層35上に金属膜を形成して画面の輝度向上に利用することもできる。このようなアノード電極は第2基板22の一面全体に形成し,或いは所定のパターンに形成することもできる。
このように構成される第1基板20と第2基板22は,上記電子放出ユニットと上記発光部とが向かい合った状態で内部構成要素の設置に必要な間隔を隔ててその周縁部に塗布される例えばフリット(frit)のようなシーリング(sealing)物質によって接合される。上記第1基板20と上記第2基板22との間に設けられる内部空間を排気させて真空状態にすることにより,電子放出素子を構成する。
上記構造では,上記カソード電極26と上記ゲート電極24に一定の駆動電圧を印加すると,上記電子放出部28の周囲に電界が形成されて電子が放出される。放出された電子が該当画素の上記蛍光層34R,34G,34Bに衝突してこれを励起させることにより,所定の表示が行われる。
本発明の好適な実施形態に係る電子放出素子は,放出された電子の移動経路を制御するための手段としてグリッド電極40をさらに含むこともできる。上記グリッド電極40は,スペーサ38によって,電子放出部28から放出される電子ビームを集束させることが可能な位置に支えられる。上記グリッド電極40には,複数の電子通過孔42が所定のパターンに形成される。上記電子通過孔42は,上記グリッド電極40の高さ方向Z(第1基板,第2基板に対して垂直方向)に沿って切り取った少なくとも1つ以上の断面の側面線が非線形曲線である。言い換えれば,上記グリッド電極40の電子通過孔42の側面のうち少なくとも一つは,傾斜面であることもできる。上記傾斜面は1つの傾斜角度をもつものであってもよく,2以上の傾斜角度をもつものであってもよい。一方,上記傾斜面は,曲面からなってもよい。図2は上記グリッド電極40を構成する上記電子通過孔42のブリッジ部44の一例を示す。
次に,図3〜図12を参照して,本発明の第1実施形態〜第9実施形態の電子放出素子に使用されたグリッド電極の構造をより詳細に説明する。本発明の第1実施形態〜第9実施形態に係る放出素子は,第1基板及び第2基板の構成が同一であり,グリッド電極の構造のみが異なる。
図3〜図6は本発明の第1〜第4実施形態に係る電子放出素子のグリッド電極を図1のA−A線で切り取った断面図である。
図3〜図5において,図1のA−A線に沿った断面は,グリッド電極40の高さ方向Zのほぼ中間部を基準として,第2基板22側の孔の直径が第1基板20側の孔の直径より大きい。以下,孔の直径が大きい部分を「大径部S1」とし,孔の直径が小さい部分を「小径部S2」とする。
本発明の第1実施形態である図3において,上記電子通過孔42の上端部(第2基板22側の端部)から距離D1だけ離れて大径部S1が形成され,上記電子通過孔42の下端部(第1基板20側の端部)から距離D2だけ離れて小径部S2が形成される。上記大径部S1と上記小径部S2は緩やかに連なっている。
上記電子通過孔42の下端部からの距離D2が上記電子通過孔42の上端部からの距離D1より小さいことが好ましい。これは,小径部S2を上記グリッド電極40の高さDの中間部から上記第1基板20(電子放出部28)側に偏って配置することにより,電子が上記電子通過孔42の内壁から散乱することを防止することができるためである。より好ましくは,上記グリッド電極40の高さDに対する上記距離D2の比(D2/D)は0.3以下の範囲内である。
また,本発明の第2実施形態である図4及び本発明の第3実施形態である図5において,上記グリッド電極40の電子通過孔42は,図1の高さ方向Zに沿って上方に向かうにつれ連続的に孔の直径が増加する傾斜面を有することもできる。この傾斜面が図5に示すように曲面からなってもよい。この際,上記第2基板22側の上記電子通過孔42の上端部に大径部S1が配置される。
本発明の第4実施形態に係る電子放出素子に使用されたグリッド電極40において,図6に示すように,上記グリッド電極40の電子通過孔42は高さ方向Zに沿ってその高さのほぼ中間を基準として両方向に行くほど孔の直径が大きくなる。この際,小径部S2が上記電子通過孔42の高さのほぼ中間に配置される。また,上記電子通過孔42の下端部の大径部S3は上記電子通過孔42の上端部の大径部S1の直径以下且つ上記小径部S2の直径以上であることが好ましい。
このような本発明の第1〜第4実施形態の特徴的構成によれば,上記電子通過孔のほぼ中間部から上端部に行くほど孔径を増加させると,上記電子放出部28から放出された電子の移動経路中に上記電子通過孔42の内壁が存在しなくなる。したがって,電子が電子通過孔42の内壁と衝突しなくなるので,電子の進行経路が変更されない。
また,本発明の好適な第1〜第4実施形態に係るグリッド電極40において,小径部S2に対する大径部S1の比(a=S1/S2)を約1.0〜2.0の範囲内に設定することが好ましい。これは上記電子放出部28から放出された電子が上記電子通過孔42の内壁から散乱することをなるべく防止するためである。言い換えれば,比aが1.0より小さければ,電子が上記電子通過孔42の内壁に衝突する可能性が高くなる。また,比aが2.0より大きければ,上記電子通過孔42の内壁の加工が難しく,電子の移動経路を逸脱し過ぎて非効果的である。
次に,本発明の好適な第5実施形態〜第9実施形態に係る電子放出素子に使用されたグリッド電極40を考察する。
図7〜図11は本発明の第5〜第9実施形態に係る電子放出素子のグリッド電極を図1のB−B線で切り取った断面図である。
第5実施形態である図7及び第6実施形態である図8において,図1のB−B線で切り取ったグリッド電極40の断面は,上記ブリッジ部44の下端部(第1基板20側の端部)の幅B2が上記ブリッジ部44の上端部(第2基板22側の端部)の幅B1より大きい。また,上記グリッド電極40のブリッジ部44は,図1の高さ方向Zに沿って上方に連続的に幅が減少する傾斜面を有する。図8に示すようにこの傾斜面が曲面からなってもよい。この際,上記ブリッジ部44の下端部の幅B2に対する上記ブリッジ部44の上端部の幅B1の比(β=B1/B2)は約0.2〜0.5であることが好ましい。上記比βを約0.5より大きく設定すると,電子と衝突する上記電子通過孔の内壁を十分除去することができない。また,上記比βを約0.2より小さく設定すると,上記ブリッジ部44の強度が十分ではない。また,上記ブリッジ部44の最小幅B1は上記グリッド電極の高さDの約0.2倍以上(B1/Dが約0.2以上)であることが好ましい。これは上記ブリッジ部44の強度を十分保つことができるためである。
第7実施形態である図9によれば,図1のY軸方向に沿って切り取った断面において上記グリッド電極40のブリッジ部44の一側面(図9において右側面)の一部(電子放出部28に近い第1基板20側の下部側面)を傾斜面にする。上記グリッド電極40のブリッジ部44の他側面(図9において左側面)の一部(電子放出部28から遠い第2基板22側の上部側面)を傾斜面にする。上記一側面の一部(図9において右側面)と他側面(図9において左側面)の勾配は同一である。傾斜面でない右側面,左側面の残り部分は,第1,第2基板に対して垂直に形成される。
第8実施形態である図10によれば,図1のY軸方向に沿って切り取った断面において前記グリッド電極40のブリッジ部44の一側面(図10において右側面)の一部(電子放出部28に近い第1基板20側の下部側面)を傾斜面に,残り部分を第1,第2基板に対して垂直に形成する。前記グリッド電極40のブリッジ部44の他側面(図10において左側面)を2つの勾配を有するように変化している傾斜面にする。この際,上記上部側面(第2基板22側)の傾斜面の勾配より上記下部側面(第1基板20側)の勾配を緩やかにする。ここで,勾配とは第2基板22に垂直な垂線に対する傾斜面の傾斜角度の絶対値をいう。
上記ブリッジ部44の形状によれば,上記グリッド電極40の電子通過孔42は高さ方向Zに沿ってその高さのほぼ中間を基準として両方向に行くほど孔の直径が大きくなる。この際,小径部S2が上記電子通過孔42の高さのほぼ中間に配置される。また,上記電子通過孔42の下端部の大径部S3は,上記電子通過孔42の上端部の大径部S1の直径以下且つ上記小径部S2の直径以上である。
次に,本発明の好適な第9実施形態に係る電子放出素子に使用されたグリッド電極40のブリッジ部44を考察する。
第9実施形態である図11によれば,図1のY軸方向に沿った断面において上記グリッド電極40のブリッジ部44の一側面全体に傾斜面が形成されることもできる。この際,上記グリッド電極40のブリッジ部44の両側面全体にわたって,同一の勾配を有する傾斜面が形成されることもできる。
図9〜図11において,上記ブリッジ部44の一側面に形成される傾斜面の水平長さAs及び他側面に形成される傾斜面の水平長さCsはそれぞれブリッジ部44の全体幅Bwの約0.3〜0.7倍(As/Bw,Cs/Bwが約0.3〜0.7)であることが好ましい。これは,傾斜面の水平長さAs,Csを上記ブリッジ部44の全体幅Bwの約0.3より小さく設定すると,電子と衝突する上記ブリッジ部44の側面を十分除去することができないためであり,上記傾斜面の水平長さAs,Csを上記ブリッジ部44の全体幅Bwの約0.7倍より大きく設定すると,上記ブリッジ部44の強度が十分でないためである。
また,上記他側面に形成される傾斜面の水平長さCsに対する,一側面に形成される傾斜面の水平長さAsの比を約0.5〜1.5の範囲で設定する。すなわち,0.5≦As/Cs≦1.5を満足するように両側面を形成する。
本発明に係る電子放出素子において,図12a〜図12cはそれぞれ電子通過孔の高さ方向Zに沿った断面が垂直構造(図12a),正の傾斜構造(図12b),負の傾斜構造(図12c)を有する場合の電子ビームの強度を示すグラフである。ここで,正の傾斜構造とは,上端部から下端部に行くほど直径が減少する構造である。
図12a〜図12cから分かるように,垂直構造の電子通過孔42(図12a参照)は,所定の傾斜構造の電子通過孔42(図12b及び図12c参照)に比べて電子ビームのサイズが400μmから300μm又は260μmに減少し,ビームの強さが1.0以上に増加する。これは,上記電子放出部28から放出された電子が本発明に係る傾斜構造のグリッド電極40の電子通過孔42を通過する場合に集束するためであり,上記電子通過孔42の側面に衝突して移動経路が変化する電子の数が減少するためである。したがって,他色発光又は色純度が改善される。
次に,上記のように構成される本発明に係る好適な電子放出素子の一実施形態の作動過程を説明する。
まず,外部からゲート電極(第1電極)24,カソード電極(第2電極)26,グリッド電極40,アノード電極32に所定の電圧を印加する。この際,例えば第1電極のゲート電極24には(+)電圧,第2電極のカソード電極26には(−)又は(+)電圧を印加することもできる。但し,上記カソード電極の電圧レベルより上記ゲート電極の電圧レベルがさらに大きくなければならず,上記ゲート電極の電圧レベルよりアノード電極の電圧レベルを大きくしなければならない。上記グリッド電極40の電圧レベルを上記ゲート電極の電圧レベルと上記アノード電極の電圧レベルとの間に設定する。また,上記グリッド電極40には上記アノード電極32の直流電圧又は交流電圧を印加することもできる。
上記のように各電極に電圧を印加すると,上記第1電極のゲート電極24と上記第2電極のカソード電極26との電圧差によって電子放出部28の周囲に電界が形成される。この際,上記電子放出部28から電子が放出され,放出された電子を,グリッド電極40に印加された電圧及びグリッド電極40の電子通過孔42の傾斜構造によって集束させる。次に,集束した電子は,上記アノード電極32に印加された高電圧に引かれ,当該画素の蛍光膜34R,34G,34Bに衝突して発光する。
本発明に係る電子放出素子は,上記電界放出型(FED)電子放出素子だけでなく,表面伝導型(SED)電子放出素子,他のグリッド電極(グリッドプレート又は集束電極など)を使用する様々な電子放出素子に適用することができる。
以上,添付図面を参照しながら本発明の好適な実施形態について説明したが,本発明は係る例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
本発明は,電子放出素子に適用可能であり,特にグリッド電極構造を備えた電子放出素子に適用可能である。
本発明の実施形態に係る電子放出素子を示す部分拡大斜視図である。 本発明の実施形態に係る電子放出素子を示す部分拡大断面図である。 本発明の第1実施形態に係る電子放出素子に使用されたグリッド電極の図1のA−A線に沿った断面図である。 本発明の第2実施形態に係る電子放出素子に使用されたグリッド電極の図1のA−A線に沿った断面図である。 本発明の第3実施形態に係る電子放出素子に使用されたグリッド電極の図1のA−A線に沿った断面図である。 本発明の第4実施形態に係る電子放出素子に使用されたグリッド電極の図1のA−A線に沿った断面図である。 本発明の第5実施形態に係る電子放出素子に使用されたグリッド電極の図1のB−B線に沿った断面図である。 本発明の第6実施形態に係る電子放出素子に使用されたグリッド電極の図1のB−B線に沿った断面図である。 本発明の第7実施形態に係る電子放出素子に使用されたグリッド電極の図1のB−B線に沿った断面図である。 本発明の第8実施形態に係る電子放出素子に使用されたグリッド電極の図1のB−B線に沿った断面図である。 本発明の第9実施形態に係る電子放出素子に使用されたグリッド電極の図1のB−B線に沿った断面図である。 電子通過孔の高さ方向に沿った断面が垂直構造を有する場合の電子ビームの強さを示すグラフである。 電子通過孔の高さ方向に沿った断面が正の傾斜構造を有する場合の電子ビームの強さを示すグラフである。 電子通過孔の高さ方向に沿った断面が負の傾斜構造を有する場合の電子ビームの強さを示すグラフである。
符号の説明
20 第1基板
22 第2基板
24 ゲート電極
25 絶縁層
26 カソード電極
28 電子放出部
32 アノード電極
34R,34G,34B 蛍光層
35 黒色層
40 グリッド電極
42 電子通過孔
44 ブリッジ部

Claims (19)

  1. 第1基板と;
    前記第1基板上に形成される電子放出部と;
    前記第1基板と対向して配置され,前記第1基板と共に密封されて真空容器を形成する第2基板と;
    前記第1基板と前記第2基板との間に設置され,少なくとも一つの側面が前記第1基板に対して垂直な平面状に形成されない複数の電子通過孔を有するグリッド電極と;
    を備えたことを特徴とする,電子放出素子。
  2. 前記電子放出部は,グラファイト,ダイアモンド,ダイアモンドライクカーボン,ナノチューブ,ナノワイヤ,C60よりなる群から選択される1種又は2種以上の組み合わせで形成されることを特徴とする,請求項1記載の電子放出素子。
  3. 前記電子通過孔は,大径部(S1)と小径部(S2)とを備え,
    前記大径部(S1)は,少なくとも前記電子通過孔の前記第2基板側の端部に形成されることを特徴とする,請求項1または2のいずれかに記載の電子放出素子。
  4. 前記小径部(S2)は,前記電子通過孔の前記第1基板側の端部からの距離(D2)が前記電子通過孔の前記第2基板側の端部からの距離(D1)より小さい部分に形成されることを特徴とする,請求項3に記載の電子放出素子。
  5. 前記小径部(S2)は,少なくとも前記電子通過孔の前記第1基板側の端部に形成され,
    前記電子通過孔の前記側面は,前記電子通過孔が前記第1基板側に向かって狭くなるように傾いた傾斜面からなることを特徴とする請求項3に記載の電子放出素子。
  6. 前記電子通過孔の前記傾斜面は,曲面からなることを特徴とする,請求項5記載の電子放出素子。
  7. 前記大径部(S1)は前記電子通過孔の両端部に形成され,
    前記小径部(S2)は前記電子通過孔の中間部に形成されることを特徴とする,請求項3に記載の電子放出素子。
  8. 前記電子通過孔の前記小径部(S2)に対する前記大径部(S1)の比(a=S1/S2)は,1〜2の範囲であることを特徴とする,請求項3,4,5,6または7のいずれかに記載の電子放出素子。
  9. 前記グリッド電極の厚さ(D)に対する前記距離(D2)の比は,0.3以下であることを特徴とする,請求項4に記載の電子放出素子。
  10. 前記グリッド電極は,前記複数の電子通過孔を連結するブリッジ部を有し,
    前記ブリッジ部は,前記電子通過孔の前記第2基板側の端部の幅(B1)が前記第1基板側の端部の幅(B2)より小さくなるよう形成されることを特徴とする,請求項1,2,3,4,5,6,7,8または9のいずれかにの電子放出素子。
  11. 前記ブリッジ部は,前記第1基板側の端部の幅(B2)に対する前記第2基板側の端部の幅(B1)の比(β=B1/B2)は,0.2〜0.5の範囲内であることを特徴とする,請求項10に記載の電子放出素子。
  12. 前記グリッド電極の厚さ(D)に対する前記ブリッジ電極の前記第2基板側の端部の幅(B1)の比(B1/D)は,0.2以上であることを特徴とする,請求項11記載の電子放出素子。
  13. 前記グリッド電極は,前記複数の電子通過孔を連結するブリッジ部を有し,
    前記ブリッジ部の両側面の少なくとも一部にそれぞれ傾斜面が形成されていることを特徴とする,請求項1,2,3,4,5,6,7,8または9のいずれかに記載の電子放出素子。
  14. 前記ブリッジ部の前記両側面に形成された前記傾斜面の勾配が同一であることを特徴とする,請求項13に記載の電子放出素子。
  15. 前記ブリッジ部の一側面に形成される傾斜面は,少なくとも2つの勾配を有するよう変化していることを特徴とする,請求項13に記載の電子放出素子。
  16. 前記ブリッジ部の一側面に形成される傾斜面は,前記第2基板側の勾配より前記第1基板側の勾配が小さくなるよう形成されることを特徴とする,請求項15に記載の電子放出素子。
  17. 前記ブリッジ部の両側面の全体は,同一の勾配の傾斜面で形成されることを特徴とする,請求項13に記載の電子放出素子。
  18. 前記ブリッジ部の全体幅(Bw)に対する,前記ブリッジ部の一側面に形成される傾斜面の水平長さ(As)の比(As/Bw)と,前記ブリッジ部の全体幅(Bw)に対する,他側面に形成される傾斜面の水平長さ(Cs)の比(Cs/Bw)とは,0.3〜0.7であることを特徴とする,請求項13,14,15,16または17のいずれかに記載の電子放出素子。
  19. 前記ブリッジ部の他側面に形成される傾斜面の水平長さ(Cs)に対する一側面に形成される傾斜面の水平長さ(As)の比(As/Cs)は,0.5〜1.5であることを特徴とする,請求項13,14,15,16または17のいずれかに記載の電子放出素子。
JP2004344367A 2003-11-28 2004-11-29 電子放出素子 Expired - Fee Related JP4741223B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020030085468A KR100989420B1 (ko) 2003-11-28 2003-11-28 전계 방출 표시장치
KR2003-085468 2003-11-28
KR1020040021594A KR20050096406A (ko) 2004-03-30 2004-03-30 전자 방출 표시장치
KR2004-021594 2004-03-30

Publications (2)

Publication Number Publication Date
JP2005166665A true JP2005166665A (ja) 2005-06-23
JP4741223B2 JP4741223B2 (ja) 2011-08-03

Family

ID=34742209

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004344367A Expired - Fee Related JP4741223B2 (ja) 2003-11-28 2004-11-29 電子放出素子

Country Status (3)

Country Link
US (1) US7256540B2 (ja)
JP (1) JP4741223B2 (ja)
CN (1) CN100349250C (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI265544B (en) * 2005-06-24 2006-11-01 Tatung Co The separation object of a field emission display
US20080111463A1 (en) * 2006-11-14 2008-05-15 Chih-Che Kuo Backlight Source Structure Of Field Emission Type LCD
CN111081505B (zh) * 2019-12-24 2021-08-03 中山大学 一种共面双栅聚焦结构的纳米冷阴极电子源及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04319234A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 平面型表示装置
JPH07320667A (ja) * 1994-05-27 1995-12-08 Mitsubishi Electric Corp 薄型表示装置
JPH09190763A (ja) * 1996-01-10 1997-07-22 Canon Inc 電子線発生装置及び該装置を用いた画像形成装置
JP2000067773A (ja) * 1998-08-21 2000-03-03 Pixtech Inc 改良されたマイクロ電子レンズ構造を有するフラットパネルディスプレイ
JP2000195412A (ja) * 1998-12-25 2000-07-14 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2000357448A (ja) * 1998-12-07 2000-12-26 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5793152A (en) * 1993-12-03 1998-08-11 Frederick M. Mako Gated field-emitters with integrated planar lenses
JP2001523375A (ja) 1995-10-26 2001-11-20 ピックステック インコーポレイテッド 冷陰極電界放出極フラットスクリーンディスプレイ
KR100343213B1 (ko) 1995-11-14 2002-11-27 삼성에스디아이 주식회사 전계방출소자의제조방법
US5863233A (en) * 1996-03-05 1999-01-26 Candescent Technologies Corporation Field emitter fabrication using open circuit electrochemical lift off
US5751109A (en) * 1996-07-08 1998-05-12 United States Of America As Represented By The Administrator, National Aeronautics And Space Administration Segmented cold cathode display panel
JPH11111157A (ja) * 1997-10-02 1999-04-23 Nec Corp 電界放出冷陰極及びその製造方法
US6359383B1 (en) * 1999-08-19 2002-03-19 Industrial Technology Research Institute Field emission display device equipped with nanotube emitters and method for fabricating
JP2001256884A (ja) * 2000-03-10 2001-09-21 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置及びその製造方法
JP2001351512A (ja) * 2000-06-05 2001-12-21 Fujitsu Ltd 電界放出陰極の製造方法
US6664721B1 (en) * 2000-10-06 2003-12-16 Extreme Devices Incorporated Gated electron field emitter having an interlayer
KR100893685B1 (ko) * 2003-02-14 2009-04-17 삼성에스디아이 주식회사 그리드 플레이트를 구비한 전계 방출 표시장치
US6943494B2 (en) * 2003-03-05 2005-09-13 Industrial Technology Research Institute/Material Research Field emitting luminous device
TWI256065B (en) * 2004-04-23 2006-06-01 Teco Nanoktech Co Ltd Structure for improving quadrupole field-emission display

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04319234A (ja) * 1991-04-18 1992-11-10 Mitsubishi Electric Corp 平面型表示装置
JPH07320667A (ja) * 1994-05-27 1995-12-08 Mitsubishi Electric Corp 薄型表示装置
JPH09190763A (ja) * 1996-01-10 1997-07-22 Canon Inc 電子線発生装置及び該装置を用いた画像形成装置
JP2000067773A (ja) * 1998-08-21 2000-03-03 Pixtech Inc 改良されたマイクロ電子レンズ構造を有するフラットパネルディスプレイ
JP2000357448A (ja) * 1998-12-07 2000-12-26 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置
JP2000195412A (ja) * 1998-12-25 2000-07-14 Sony Corp 冷陰極電界電子放出素子及びその製造方法、並びに、冷陰極電界電子放出表示装置

Also Published As

Publication number Publication date
CN1649072A (zh) 2005-08-03
US7256540B2 (en) 2007-08-14
CN100349250C (zh) 2007-11-14
JP4741223B2 (ja) 2011-08-03
US20060033413A1 (en) 2006-02-16

Similar Documents

Publication Publication Date Title
US20060208628A1 (en) Electron emission device and method for manufacturing the same
JP2004031329A (ja) 電界放出表示装置
EP1780744A2 (en) Electron emission device
JP2005243648A (ja) 電子放出素子
JP4394632B2 (ja) 電界放出陰極装置及び電界放出表示装置
US7436111B2 (en) Electron emission device
JP4741223B2 (ja) 電子放出素子
JP2006286640A (ja) 電子放出素子
JP2006190665A (ja) 電界放出表示装置
US20050264167A1 (en) Electron emission device
JP2005158747A (ja) 電子放出素子
JP2006339138A (ja) 電子放出素子
JP2007128866A (ja) 電子放出ディスプレイ
US7319287B2 (en) Electron emission device with grid electrode
JP2005197215A (ja) 電子放出表示装置
JP2006286605A (ja) 電子放出ディバイスおよび電子放出表示ディバイス
KR20020018266A (ko) 전계방출 표시장치
JP4414418B2 (ja) 電子放出デバイス、およびこれを用いた電子放出表示デバイス
KR100989420B1 (ko) 전계 방출 표시장치
KR20070041125A (ko) 전자 방출 표시 디바이스
JP2007227348A (ja) 電子放出デバイス、および電子放出デバイスを用いる電子放出表示デバイス
KR20070046661A (ko) 전자 방출 표시 디바이스
KR20050114000A (ko) 전자 방출 소자
US20070046174A1 (en) Electron emission display
KR20050096530A (ko) 전자방출 표시장치용 애노드 기판 및 이를 이용한전자방출 표시장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20101206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110322

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110506

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees