JP2005158747A - 電子放出素子 - Google Patents

Abstract

【課題】画素別エミッタの電子放出量を均一に制御することにより，所望の階調を正確に表現し，画面の色純度を高め，画素間の明暗特性を均一にできる電子放出素子を提供する。
【解決手段】本発明は，エミッタの画素ごとの電子放出量を均一に制御するための電界放出表示装置に関し，任意の間隔をおいて対向配置される第１基板２及び第２基板４と；第１基板上に，絶縁層を間に置いて配置される少なくとも一つのゲート電極及び少なくとも一つのカソード電極と；少なくとも一つのカソード電極と電気的に接続される電子放出源と；カソード電極と同一平面上で，カソード電極と電子放出源との間に配置される抵抗層と；第２基板上に形成される少なくとも一つのアノード電極と；少なくとも一つのアノード電極の第一の面に配置される蛍光スクリーンとを含む電子放出素子を提供する。
【選択図】図１

Description

本発明は，電子放出素子に関し，より詳しくは，画素ごとの電子放出量を均一に制御できるように抵抗層を形成した電子放出素子に関する。

電子放出素子の一種である電界放出表示装置（ＦＥＤ：Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）は，後面基板上に，電子放出源であるエミッタと共に，エミッタから電子を放出させるための電極群，例えば，カソード電極とゲート電極とを形成し，後面基板に対向する前面基板の一方の面に，電子ビームの加速に必要な高電圧の印加を受けるアノード電極と，電子が衝突して発光する蛍光膜とを形成した構成である。

このように，電界放出表示装置が，３個の電極で動作する３極管構造として構成される場合，図１１に示したように，後面基板１上にゲート電極３をまず形成し，ゲート電極３上に絶縁層５を形成した後，絶縁層５上にゲート電極３と交差する方向に沿ってカソード電極７を形成し，ゲート電極３とカソード電極７が交差する画素領域ごとにカソード電極７の一側端にエミッタ９を配置した構成が公知となっている。

この時，後面基板１に対向する前面基板１７の一方の面には，アノード電極１３と蛍光膜１５とを形成し，後面基板１と前面基板１７の間には，エミッタ９から放出された電子群を集束させるために，グリッド電極１１を配置することができる。

かかる構成において，カソード電極７とゲート電極３に所定の駆動電圧を印加すると，両電極の電圧差によってエミッタ９の周囲に強い電界が印加されて，エミッタ９から電子が放出される。これと同時に，アノード電極１３に数百〜数千ボルト程度の（＋）電圧を印加すると，前面基板１７に向かって加速された電子群が蛍光膜１５に衝突して，これを発光させることによって所定の映像を表示する。

上記のように動作する電界放出表示装置において，エミッタ９の画素ごとの電子放出量を均一に制御できる場合に，所望の階調を正確に表現し，画面の色純度を高め，画素間の明暗特性を均一に確保することができる。

しかし，通常の電界放出表示装置では，工程偏差によりエミッタ９の形状が不均一になることが画素ごとの電子放出量の差を誘発する場合や，カソード電極７とゲート電極３の内部抵抗により電圧降下が起こった画素群からの電子放出量が低下する場合などがあり，このような場合に，画素ごとの電子放出量が不均一になるという問題を有している。

したがって，本発明は，上記問題点を解消するためのものである。すなわち，本発明の目的は，画素ごとのエミッタの電子放出量が均一になるように制御することによって，所望の階調を正確に表現し，画面の色純度を高め，画素間の明暗特性を均一にできる電子放出素子を提供することにある。

上記課題を解決するために，本発明は，任意の間隔をおいて対向配置される第１基板及び第２基板と，第１基板上に，絶縁層を間に置いて配置される少なくとも一つのゲート電極及び少なくとも一つのカソード電極と，少なくとも一つのカソード電極と電気的に接続される電子放出源と，カソード電極と同一平面上で，カソード電極と電子放出源との間に配置される抵抗層と，第２基板上に形成される少なくとも一つのアノード電極と，少なくとも一つのアノード電極の一方の面に配置される蛍光スクリーンとを含む電子放出素子を提供する。

また，上記課題を解決するために，本発明は，任意の間隔をおいて対向配置される第１基板及び第２基板と，第１基板上に形成される少なくとも一つのゲート電極と，絶縁層を間に置いて少なくとも一つのゲート電極上に形成される複数のカソード電極と，カソード電極と電気的に接続される電子放出源と，カソード電極と同一平面上で，カソード電極と電子放出源との間に配置される抵抗層と，第２基板上に形成される少なくとも一つのアノード電極と，少なくとも一つのアノード電極の一方の面に配置される蛍光スクリーンとを含む電子放出素子を提供する。

電子放出源及び抵抗層は，それぞれ，第１基板上に設定される画素領域ごとに形成することができる。この場合，電子放出源は，各画素領域において，少なくとも二つ以上に分割して形成することができる。また，電子放出源及び抵抗層は，それぞれ，第１基板上に設定される複数の画素領域にわたり形成することができる。さらに，抵抗層は，電子放出源の少なくとも一方の側面を開放させるように形成することができる。

カソード電極は，所定形状，例えば，ストライプパターンの主カソードと，抵抗層を通じて主カソードと電気的に接続されながら電子放出源と接触する補助カソードとを含むことができる。この場合，補助カソード及び電子放出源は，それぞれ第１基板上に設定される画素領域ごとに形成することができる。さらに，電子放出源は，各画素領域において，少なくとも２以上に分割して形成することができる。一方，抵抗層は，画素領域ごとに形成することができ，また，複数の画素領域にわたり形成することができる。

さらに，抵抗層は，カソード電極及び電子放出源を除いた第１基板の上面全体に形成することができる。また，電子放出素子は，電子放出源と間隔をおいて配置されると共に，絶縁層に形成されたバイアホールを通じてゲート電極と電気的に接続される対向電極を，さらに含むことができる。

電子放出源は，カーボンナノチューブ，黒鉛，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０のうちのいずれか一つまたはこれらの組み合わせからなる。また，電子放出源は，例えば，０．０１〜１０^１０Ωｃｍの比抵抗値を有する物質からなり，抵抗層は，例えば，０．０１〜１０^１２Ωｃｍの比抵抗値を有する物質からなる。

本発明によると，カソード電極とエミッタの間に配置される抵抗層により，エミッタの画素ごとの電子放出量を均一に制御することができる。したがって，本発明による電子放出素子によれば，画素間の明暗特性の均一性を確保し，所望の階調を正確に表現し，画面の色純度を高めることにより，画質を向上させることができる。

以下に，添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図１は，本発明の１実施形態による電子放出素子の部分分解斜視図であり，図２は，図１の組立状態を示す部分断面図であり，図３は，図１に示した第１基板の部分平面図である。

図１，図２及び図３を参照すると，本実施形態による電子放出素子は，任意の間隔をおいて対向配置されながら真空容器を構成する第１基板２と第２基板４とを含み，第１基板２には，電界を形成して電子を放出する構成が，第２基板４には，電子が励起されることにより可視光を発して，所望の映像を表示する構成が形成される。

一層具体的には，第１基板２上には，複数のゲート電極６が第一の方向（図面のＹ方向）に沿って，所定形状，例えば，ストライプパターンをなすように形成される。また，ゲート電極６を覆いながら第１基板２の内面全体に絶縁層８が形成される。絶縁層８上には，ゲート電極６と交差する方向（図面のＸ方向）に沿ってカソード電極１０が形成され，電子放出源であるエミッタ１２が，絶縁層８上でカソード電極１０と電気的に接続されるように配置される。エミッタは，例えば，直方体または四角形の厚板形状に形成され，底面，表面および４個の側面を有する。

本実施形態では，カソード電極１０とエミッタ１２との間には略コの字形の抵抗層１４が配置され，抵抗層１４が，カソード電極１０とエミッタ１２との間の抵抗値を一定に維持しながら，カソード電極１０とエミッタ１２を電気的に接続させる。また，抵抗層１４は，カソード電極１０の３個の側面と接触して，カソード電極１０と略同一平面上に配置され，好ましくは，０．０１〜１０^１２Ωｃｍの比抵抗値を有する物質で構成される。

本実施形態で，電子放出素子の画素領域を，ゲート電極６とカソード電極１０が交差した領域と定義すると，各々の画素領域に対応してエミッタ１２及び抵抗層１４を個別的に配置できる。この時，抵抗層１４は，エミッタ１２の１側面を開放させながら，エミッタ１２の３側面を囲むように形成され，エミッタ１２の開放された側面である端部が，抵抗層１４の両腕の内側に，図示したように配置されている時に，画素間の電界干渉を効率的に遮断できる。

なお，図１，図２及び図３では，抵抗層１４が四角形状である場合を示したが，抵抗層１４の形状は，図示した形状に限定されない。また，エミッタ１２の端部を抵抗層１４の両腕の先端部と一致させて配置することもでき，抵抗層１４の両腕の外部に突出させて配置することもできる。さらに，エミッタ１２の端部の形状は，図示した直線以外に，任意の曲率を有する曲線形状も可能である。

本実施形態で，エミッタ１２は，カーボン系物質，例えば，カーボンナノチューブ（ＣＮＴ：Ｃａｒｂｏｎ ＮａｎｏＴｕｂｅ），グラファイト，ダイアモンド，ダイアモンド状カーボン（ＤＬＣ：Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ），Ｃ_６０（ｆｕｌｌｅｒｅｎ）のうちのいずれか一つまたはこれらの組み合わせからなり，好ましくは，エミッタ１２自体が抵抗層の役割を果たすことができるように，０．０１〜１０^１０Ωｃｍの比抵抗値を有する。

第１基板２上には，ゲート電極６が作る電界の等電位面を絶縁層８上に引き上げるための対向電極１６を配置できる。対向電極１６は，絶縁層８に形成されたバイアホール８ａを通じてゲート電極６と接触して，これと電気的に接続され，カソード電極１０との間でエミッタ１２と任意の間隔をおいて配置される。対向電極１６は，ゲート電極６の電界をエミッタ１２の周囲に引き上げて，エミッタ１２に一層強い電界が印加されるようにすることにより，エミッタ１２から電子を良好に放出させる役割を果たす。

第１基板２に対向する第２基板４の第一の面には，アノード電極１８が形成され，アノード電極１８の第一の面には，赤，緑及び青色の蛍光漠２０並びにブラックマトリクス２２からなる蛍光スクリーン２４が形成される。アノード電極１８は，ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）のような透明電極材料を用いて形成される。一方，蛍光スクリーン２４の表面には，メタルバック効果によって画面の輝度を高める金属膜（図示せず）を配置することができ，この場合，透明電極を省略して，金属膜をアノード電極として使用することができる。

また，第１基板２と第２基板４との間には，複数のアパーチャ２８ａを有するメッシュ形態のグリッド電極２８を配置できる。グリッド電極２８は，エミッタ１２から放出された電子を集束させることにより画面の色純度を高め，カソード電極１０とアノード電極１８との間の耐電圧特性を高める役割を果たす。

第１基板２とグリッド電極２８との間には，下部スペーサ３０を配置することができ，グリッド電極２８と第２基板４のとの間には，上部スペーサ３２を配置することができる。この場合，上部スペーサ３０により，第１基板２とグリッド電極２８との間の間隔を，下部スペーサ３２により，第２基板４とグリッド電極２８との間の間隔を，それぞれ一定に維持することができる。なお，図１では，図面の簡略化のために，グリッド電極，上部スペーサ及び下部スペーサは図示していない。

このように構成される電子放出素子は，外部から，ゲート電極６，カソード電極１０，グリッド電極２８及びアノード電極１８に所定の電圧を供給して駆動する。例えば，ゲート電極６には数〜数十ボルトの（＋）電圧が，カソード電極１０には数〜数十ボルトの（−）電圧が，グリッド電極２８には数十〜数百ボルトの（＋）電圧が，アノード電極１８には数百〜数千ボルトの（＋）電圧が印加される。

その結果，ゲート電極６とカソード電極１０の電圧差によってエミッタ１２の周囲に電界が形成されて，エミッタ１２の開放された端部から電子が放出される。放出された電子は，グリッド電極２８に印加された（＋）電圧に引かれて第２基板４に向かいながら，グリッド電極２８のアパーチャ２８ａを通過した後，アノード電極１８に印加された高電圧に引かれて，当該画素の蛍光膜２０に衝突し，蛍光膜２０を発光させて，所定の映像を表示する。

このように，エミッタ１２の開放された端部から電子が放出される時，カソード電極１０とエミッタ１２との間に配置されている抵抗層１４が，カソード電極１０とエミッタ１２との間の抵抗値を一定に維持することにより，エミッタ１２の画素ごとの電子放出量を均一に制御することができる。

抵抗層１４の機能を説明するために，一つの画素のエミッタ１２から電子が放出される複数の電子放出サイトが存在すると仮定すると，エミッタ１２の形状の不均一性や，カソード電極１０及びゲート電極６の内部抵抗などにより，各々の電子放出サイトで電子放出が不均一に起こることがある。

しかし，本実施形態では，カソード電極１０とエミッタ１２との間に抵抗層１４が存在することによって，多くの電子放出サイトでは，アノード電極１８からカソード電極１０に向かって流れる電流が抵抗層１４を通るので，エミッタ１２の電位が上昇する。したがって，放出電流が多い電子放出サイトではエミッタ１２の電位が大きく上昇することから，ゲート電極６とエミッタ１２との間の電位差が減少するため，電子放出量が減る。一方，放出電流が少ない電子放出サイトでは抵抗層１４を通じて電位上昇が発生しないか，発生しても少ない。したがって，後者の電子放出サイト，すなわち，放出電流が少ない電子放出サイトでは，ゲート電極６とカソード電極１０との間の電位差を維持することができる。

その結果，相対的に放出電流が異なる二つの電子放出サイト間で，電子放出量の差が減少するため，画素ごとの電子放出量を均一にすることができる。したがって，本実施形態による電子放出素子によれば，画素間の明暗特性を均一にし，所望の階調を正確に表現し，画面の色純度を高めることができる。

次に，図４から図１０を参照して，本発明の実施形態に対する変形例について説明する。

図４は，第１変形例を説明するための，第１基板の部分平面図である。この場合は，上述した実施形態の構造を基本としながら，エミッタがエミッタ１２’として，各画素領域で少なくとも二つ以上に分割されて配置されている。例えば，抵抗層１４がくし歯上に形成され，各くし歯の間にエミッタ１２’が配置されている。このように，エミッタ１２’が一つの画素領域に複数個形成されると，抵抗層１４と各エミッタ１２’との比抵抗値によって，エミッタ１２’の画素ごとの電子放出量を一層均一に制御することができる。

図５は，第２変形例を説明するための，第１基板の部分平面図である。この場合は，上述した実施形態の構造を基本としながら，エミッタ３４及び抵抗層３６の単位構造が，複数個の画素領域にわたり形成され，好ましくは，赤，緑及び青色の蛍光膜（図示せず）に対応する３個の画素領域にわたり形成される。この時，抵抗層３６は，上述した実施形態と同様に，エミッタ３４の１側面（端部）を開放させながら，エミッタ３４の残り３側面を囲むように形成することができる。

図６から図９は，第３変形例を説明するための，第１基板の部分平面図である。この場合は，カソード電極３８は，ゲート電極６と交差するストライプパターンの主カソード３８ａと，２本の細長い抵抗層４０を通じて主カソード３８ａと電気的に接続されながら，エミッタ１２と接触する補助カソード３８ｂとから構成される。主カソード３８ａ，抵抗層４０及び補助カソード３８ｂは，略同一平面上に配置される。補助カソード３８ｂの形状は，図１の抵抗層１４と略同一形状である。

本変形例において，エミッタ１２及び補助カソード３８ｂは，各々の画素領域に対応して個別的に配置される。また，補助カソード３８ｂは，エミッタ１２の１側面を開放させながら，エミッタ１２の残り３側面を囲むように形成される。この時，抵抗層４０，４０’は，図６及び図７に示したように，補助カソード３８ｂに対応して画素ごとに形成することができる。また，図８に示したように，抵抗層４２を，複数の画素領域，好ましくは，赤，緑及び青色の蛍光膜（図示せず）に対応する３個の画素領域にわたり形成することができる。

一方，上述した第２変形例において，エミッタ１２”は，図９に示したように，各画素領域において，少なくとも二つ以上に分割して形成することができる。例えば，補助カソード３８ｂをくし歯上に形成し，各くし歯の間にエミッタ１２”を配置することができる。

図１０は，第４変形例を説明するための，第１基板の部分平面図である。この場合は，上述した実施形態と第１変形例，第２変形例及び第３変形例等の構造を基本としながら，抵抗層４４が，カソード電極３８，エミッタ１２及び対向電極１６を除いた，第１基板（図示せず）の上面全体に形成される。なお，図１０では，補助カソード３８ｂが設置される第２変形例の構造を基本として本変形例の構造を示した。

この時，エミッタ１２は，補助カソード３８ｂによって３側面が囲まれ，抵抗層４４によって残り１側面が囲まれる構造からなる。補助カソード３８ｂがない場合には，エミッタ１２は，抵抗層４４によって４側面が囲まれる構造からなる。このような構造は，第１基板２上に主カソード３８ａ及び補助カソード３８ｂを形成し，その上にエミッタ１２を形成し，さらに抵抗層４４を第１基板２の上面全体に形成して，その後，第１基板２の上面全体を機械的研磨により平坦化することによって形成される。この時，カソード電極３８，エミッタ１２，及び抵抗層４４は同じ厚さにする。

このように，抵抗層４４が，カソード電極３８，エミッタ１２及び対向電極１６を除いた第１基板２の最上面全体に形成されることにより，絶縁層（図示せず）上に電子が蓄積することを防止して，電子の蓄積によるアーク放電の可能性を効果的に減少させることができる。この時，抵抗層４４が第１基板の上面全体に形成されても，抵抗層４４の抵抗値によって，カソード電極３８間或いはカソード電極３８と対向電極１６との間のショートを誘発しない。また，エミッタ１２の画素ごとの電子放出量を均一に制御するという抵抗層固有の機能をも有する。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

例えば，上記の実施形態においては，ゲート電極６がストライプ形状であり，アノード電極１８が第２基板４の内面全体に形成される構造について説明したが，ゲート電極６が第１基板２の内面全体に形成されると同時に，アノード電極１８がカソード電極１０と交差する方向に沿ってストライプ形状からなる構造も本発明の技術的範囲に属するものと了解される。後者の場合，カソード電極とアノード電極が交差した領域を画素領域と定義することができる。

本発明の１実施形態による電子放出素子の部分分解斜視図である。 図１の組立状態を示す部分断面図である。 図１に示した第１基板の部分平面図である。 本実施形態に対する第１変形例を説明するための，第１基板の部分平面図である。 本実施形態に対する第２変形例を説明するための，第１基板の部分平面図である。 本実施形態に対する第３変形例を説明するための，第１基板の部分平面図であって，抵抗層が画素領域ごとに形成された例を示したものである。 本実施形態に対する第３変形例を説明するための，第１基板の部分平面図であって，抵抗層が画素領域ごとに形成された例を示したものである。 本実施形態に対する第３変形例を説明するための，第１基板の部分平面図であって，抵抗層が複数の画素領域にわたり形成された例を示したものである。 本実施形態に対する第３変形例を説明するための，第１基板の部分平面図であって，抵抗層が第１基板の上面全体に形成された例を示したものである。 本実施形態に対する第４変形例を説明するための，第１基板の部分平面図である。 従来技術による電界放出表示装置の部分断面図である。

符号の説明

２ 第１基板
４ 第２基板
６ ゲート電極
８ 絶縁層
８ａ バイアホール
１０ カソード電極
１２，１２’，３４，１２” エミッタ
１４，３６，４０，４０’，４２，４４ 抵抗層
１６ 対向電極
１８ アノード電極
２０ 蛍光膜
２２ ブラックマトリクス
２４ 蛍光スクリーン
２８ グリッド電極２８ａ アパーチャ
３０ 下部スペーサ
３２ 上部スペーサ
３８ カソード電極
３８ａ 主カソード
３８ｂ 補助カソード
１ 後面基板
３ ゲート電極
５ 絶縁層
７ カソード電極
９ エミッタ
１１ グリッド電極
１３ アノード電極
１５ 蛍光膜
１７ 前面基板

Claims (21)

1. 任意の間隔をおいて対向配置される第１基板及び第２基板と；
   前記第１基板上に，絶縁層を間に置いて配置される少なくとも一つのゲート電極及び少なくとも一つのカソード電極と；
   前記少なくとも一つのカソード電極と電気的に接続される電子放出源と；
   前記カソード電極と同一平面上で，前記カソード電極と前記電子放出源との間に配置される抵抗層と；
   前記第２基板上に形成される少なくとも一つのアノード電極と；
   前記少なくとも一つのアノード電極の第一の面に配置される蛍光スクリーンと；
   を含むことを特徴とする電子放出素子。
2. 前記電子放出源及び前記抵抗層は，それぞれ，前記第１基板上に設定される画素領域ごとに形成されることを特徴とする，請求項１に記載の電子放出素子。
3. 前記電子放出源は，前記各画素領域において，少なくとも二つ以上に分割して形成されることを特徴とする，請求項２に記載の電子放出素子。
4. 前記電子放出源及び前記抵抗層は，それぞれ，前記第１基板上に設定される複数の画素領域にわたり形成されることを特徴とする，請求項１に記載の電子放出素子。
5. 前記抵抗層は，前記電子放出源の少なくとも１側面を開放させるように形成されることを特徴とする，請求項１から４のいずれかに記載の電子放出素子。
6. 前記カソード電極は，所定形状の主カソードと，前記抵抗層を通じて主カソードと電気的に接続されながら，前記電子放出源と接触する補助カソードとを含むことを特徴とする，請求項１に記載の電子放出素子。
7. 任意の間隔をおいて対向配置される第１基板及び第２基板と；
   前記第１基板上に形成される少なくとも一つのゲート電極と；
   絶縁層を間に置いて前記少なくとも一つのゲート電極上に形成される複数のカソード電極と；
   前記カソード電極と電気的に接続される電子放出源と；
   前記カソード電極と同一平面上で，前記カソード電極と前記電子放出源との間に配置される抵抗層と；
   前記第２基板上に形成される少なくとも一つのアノード電極と；
   前記少なくとも一つのアノード電極の第一の面に配置される蛍光スクリーンと；
   を含むことを特徴とする電子放出素子。
8. 前記電子放出源及び前記抵抗層は，それぞれ，前記第１基板上に設定される画素領域ごとに形成されることを特徴とする，請求項７に記載の電子放出素子。
9. 前記電子放出源は，前記各画素領域において，少なくとも二つ以上に分割して形成されることを特徴とする，請求項８に記載の電子放出素子。
10. 前記電子放出源及び前記抵抗層は，それぞれ，前記第１基板上に設定される複数の画素領域にわたり形成されることを特徴とする，請求項７に記載の電子放出素子。
11. 前記抵抗層は，前記電子放出源の少なくとも１側面を開放させるように形成されることを特徴とする，請求項７から１０のいずれかに記載の電子放出素子。
12. 前記カソード電極は，所定形状の主カソードと，前記抵抗層を通じて主カソードと電気的に接続されながら，前記電子放出源と接触する補助カソードとを含むことを特徴とする，請求項７に記載の電子放出素子。
13. 前記補助カソード及び前記電子放出源は，それぞれ，前記第１基板上に設定される画素領域ごとに形成されることを特徴とする，請求項６または１２に記載の電子放出素子。
14. 前記電子放出源は，前記各画素領域において，少なくとも二つ以上に分割して形成されることを特徴とする，請求項１３に記載の電子放出素子。
15. 前記抵抗層は，前記第１基板上に設定される画素領域ごとに形成されることを特徴とする，請求項１３または１４に記載の電子放出素子。
16. 前記抵抗層は，前記第１基板上に設定される複数の画素領域にわたり形成されることを特徴とする，請求項１３または１４に記載の電子放出素子。
17. 前記抵抗層は，前記カソード電極及び前記電子放出源を除いた第１基板の上面全体に形成されることを特徴とする，請求項６，１２，１３または１４のいずれかに記載の電子放出素子。
18. 前記電子放出素子は，前記電子放出源と任意の間隔をおいて配置されると同時に，絶縁層に形成されたバイアホールを通じて前記ゲート電極と電気的に接続される対向電極をさらに含むことを特徴とする，請求項１から１７のいずれかに記載の電子放出素子。
19. 前記電子放出源は，カーボンナノチューブ，黒鉛，ダイアモンド，ダイアモンド状カーボン，Ｃ_６０のうちのいずれか一つまたはこれらの組み合わせからなることを特徴とする，請求項１から１８のいずれかに記載の電子放出素子。
20. 前記電子放出源は，０．０１〜１０^１０Ωｃｍの比抵抗値を有して形成されることを特徴とする，請求項１から１９のいずれかに記載の電子放出素子。
21. 前記抵抗層は，０．０１〜１０^１２Ωｃｍの比抵抗値を有して形成されることを特徴とする，請求項１から２０のいずれかに記載の電子放出素子。

Images