KR20060019856A - 전자 방출 소자 - Google Patents

Abstract

본 발명은 화면 좌우측에서 휘도 차이가 발생하는 것을 방지하기 위한 전자 방출 소자에 관한 것으로서, 본 발명의 전자 방출 소자는, 기판과; 기판 위에 형성되며, 데이터 신호를 인가받는 제1 캐소드 전극과; 절연층을 사이에 두고 제1 캐소드 전극 상부에 형성되며, 주사 신호를 인가받는 게이트 전극과; 게이트 전극과 같은 층에 위치하면서 제1 캐소드 전극과 동일 전압을 인가받는 제2 캐소드 전극과; 제2 캐소드 전극에 전기적으로 연결되는 전자 방출부를 포함한다.

전자방출, FEA, 캐소드전극, 게이트전극, 주사전극, 데이터전극, 전자방출부, 형광층, 애노드전극

Description

전자 방출 소자 {ELECTRON EMISSION DEVICE}

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자를 도시한 부분 분해 사시도이다.

도 2는 도 1의 조립 상태를 나타내는 전자 방출 소자의 부분 단면도이다.

도 3은 본 발명의 전자 방출 소자에 적용 가능한 구동 파형의 일례를 나타낸 도면이다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도 6은 도 5의 I-I선 단면도이다.

도 7은 본 발명의 제4 실시예에 따른 전자 방출 소자의 부분 평면도이다.

본 발명은 전자 방출 소자에 관한 것으로서, 보다 상세하게는 전자 방출부와 구동 전극들의 배열 구조를 개선한 전자 방출 소자에 관한 것이다.

일반적으로 전자 방출 소자는 전자원으로 열음극을 이용하는 방식과 냉음극을 이용하는 방식이 있다. 이 가운데 냉음극을 이용하는 방식의 전자 방출 소자로 는 FEA(Field Emitter Array)형, SCE(Surface Conduction Emitter)형, MIM(Metal Insulator Metal)형, MIS(Metal Insulator Semiconductor)형 및 BSE(Ballistic electron Surface Emitter)형 전자 방출 소자 등이 알려져 있다.

상기한 전자 방출 소자들은 그 종류에 따라 세부적인 구조가 상이하지만, 기본적으로는 진공 용기를 구성하는 두 기판 중 일측 기판 위에 전자 방출 어레이를 형성하여 이로부터 전자를 방출시키고, 타측 기판 위에 형광층과 더불어 상기 전자들이 형광층을 향해 양호하게 가속되도록 하는 전자 가속 전극을 구비하여 소정의 발광 또는 표시 작용을 하게 된다.

상기한 전자 방출 소자들 가운데 FEA형은 전계가 가해지면 전자를 방출하는 물질로 전자 방출부를 형성하고, 전자 방출부 주위에 전자 방출에 필요한 전계를 형성하는 구동 전극들을 구비하여 전자 방출 어레이를 구성한다. 이 구동 전극들은 전자 방출부와 전기적으로 연결되어 전자 방출부에 전류를 공급하는 캐소드 전극과, 캐소드 전극과 절연 상태로 배치되며 캐소드 전극과의 전압 차를 이용해 전자 방출부 주위에 전계를 형성하는 게이트 전극으로 이루어진다.

FEA형 전자 방출 소자의 공지된 일 구조는, 제1 기판 위에 게이트 전극들과 절연층 및 캐소드 전극들이 순차적으로 형성되고, 캐소드 전극의 일측 가장자리에 전자 방출부가 형성되며, 제2 기판 위에 형광층과 애노드 전극이 형성된 구조이다. 게이트 전극들과 캐소드 전극들은 서로 교차하는 스트라이프 패턴으로 형성되어 매트릭스 구조를 이룬다. 이 구조는 게이트 전극과 캐소드 전극의 쇼트 발생 없이 구조 제작이 용이한 장점이 있다.

전술한 구조에서 캐소드 전극들은 주사 전극으로 이용되고, 게이트 전극들은 화상 데이터를 기입하기 위한 데이터 전극으로 이용된다. 애노드 전극은 전자 가속에 필요한 고전압(대략 수백~수천 볼트의 양전압으로서 고정 전압)을 인가받아 형광막을 고전위로 유지시킨다.

이로써 주사 전극들에 순차적으로 주사 신호를 인가하고, 선택된 주사 전극에 대응하는 복수의 데이터 전극들에 선택적으로 데이터 신호를 인가하면, 두 전극간 전압 차가 임계치 이상인 화소 영역에서 전자 방출부 주위에 전계가 형성되어 이로부터 전자가 방출된다. 그리고 방출된 전자들은 애노드 전극에 인가된 고전압에 이끌려 해당 화소에 대응하는 형광층에 충돌하여 이를 발광시킨다.

그런데 상기와 같이 주사 전극이 전자 방출부와 접촉하여 전자 방출에 필요한 전류를 공급하는 구조에서는, 주사 전극의 길이 방향을 따라 전류 패스가 형성되므로 하나의 주사 전극을 통해 전자 방출에 필요한 최대 전류치를 모두 공급해야 한다. 즉, 전자 방출 소자가 풀-화이트 화면을 구현하는 경우, 하나의 주사 전극에 위치하는 복수개 전자 방출부에서 전자 방출량을 최대로 해야 하며, 이러한 전자 방출에 필요한 최대 전류치를 하나의 주사 전극을 통해 모두 공급해야 한다.

그러나, 상기한 캐소드 전극에는 수 메가옴(MΩ) 이상의 라인 저항이 존재하므로 주사 신호가 입력되는 전극 패드부와 먼 화소 영역일수록 전압 강하가 크게 발생한다. 전압 강하가 발생한 화소 영역에서는 캐소드 전극과 게이트 전극간 전압 차가 감소하여 전자 방출부에 인가되는 전계 세기가 약화되므로 전자 방출량이 감 소한다. 그 결과, 캐소드 전극 방향(통상 화면의 가로 방향)을 따라 휘도 차이가 발생하며, 심한 경우에는 화면 좌우측의 휘도 차이가 50% 이상 발생하게 된다.

전술한 문제점을 해소하기 위하여 종래에는 주로 캐소드 전극의 전도성을 높여 전압 강하를 억제하려는 연구가 진행되었다. 예를 들어 종래에는 캐소드 전극에 라인 저항이 적은 도전 물질을 이용하여 추가의 전극층을 형성하거나, 캐소드 전극을 보다 넓은 폭으로 형성하여 라인 저항을 줄이고자 하였다.

그러나 전자(前者)의 경우에는 추가 공정이 요구되어 제조 원가가 상승하는 문제가 있으며, 후자(後者)의 경우에는 구조 배치의 한계로 인해 전압 강하를 억제할 만큼 캐소드 전극의 폭을 확장시키기 어려운 문제가 있다.

따라서 본 발명은 상기한 문제점을 해소하기 위한 것으로서, 본 발명의 목적은 전자 방출 어레이의 구조나 제조 공정을 크게 변화시키지 않고도 화면 전체에서 균일한 휘도를 구현할 수 있는 전자 방출 소자를 제공하는데 있다.

상기의 목적을 달성하기 위하여 본 발명은,

기판과, 기판 위에 형성되며 데이터 신호를 인가받는 제1 캐소드 전극과, 절연층을 사이에 두고 제1 캐소드 전극 상부에 형성되며 주사 신호를 인가받는 게이트 전극과, 게이트 전극과 같은 층에 위치하면서 제1 캐소드 전극과 동일 전압을 인가받는 제2 캐소드 전극과, 제2 캐소드 전극에 전기적으로 연결되는 전자 방출부를 포함하는 전자 방출 소자를 제공한다.

상기 제1 캐소드 전극과 게이트 전극은 서로 교차하는 방향을 따라 스트라이 프 패턴을 이루면서 각각 복수로 형성된다.

상기 제2 캐소드 전극은 게이트 전극들 사이에서 기판 상에 설정되는 화소 영역마다 개별적으로 위치할 수 있다. 이 경우, 전자 방출부는 게이트 전극과 마주보는 제2 캐소드 전극의 일측 가장자리를 따라 형성될 수 있다. 그리고 게이트 전극은 제2 캐소드 전극과 마주보는 일측 가장자리에서 제2 캐소드 전극을 향해 연장된 확장부를 구비할 수 있다.

상기 게이트 전극들은 기판 상에 설정되는 화소 영역마다 적어도 하나의 개구부를 형성하고, 제2 캐소드 전극이 각 개구부 내측에 위치할 수 있다. 이 경우, 게이트 전극의 개구부와 제2 캐소드 전극은 사각형 또는 원형으로 형성될 수 있으며, 전자 방출부는 제2 캐소드 전극의 적어도 일측 가장자리를 따라 형성된다.

이하, 첨부한 도면을 참고하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하면 다음과 같다.

도 1은 본 발명의 제1 실시예에 따른 전자 방출 소자의 부분 분해 사시도이고, 도 2는 도 1의 조립 상태를 나타내는 부분 단면도이다.

도면을 참고하면, 전자 방출 소자는 진공의 내부 공간부를 사이에 두고 서로 대향 배치되는 제1 기판(10)과 제2 기판(30)을 포함한다. 제1 기판(10)에는 전자 방출을 위한 전자 방출 어레이(2)가 형성되고, 제2 기판(30)에는 전자에 의해 가시광을 방출하여 임의의 발광 또는 표시 작용을 행하는 발광부(4)가 형성된다.

먼저, 제1 기판(10) 위에는 소정의 패턴, 가령 스트라이프 형상을 취하는 제1 캐소드 전극들(12)이 서로간 임의의 간격을 두고 제1 기판(10)의 일 방향(도면의 y축 방향)을 따라 복수로 형성되고, 제1 캐소드 전극들(12)을 덮으면서 제1 기판(10) 전체에 절연층(14)이 형성된다. 절연층(14) 위에는 소정의 패턴, 가령 스트라이프 형상을 취하는 게이트 전극들(16)이 서로간 임의의 간격을 두고 제1 캐소드 전극(12)과 교차하는 방향(도면의 x축 방향)을 따라 복수로 형성된다.

그리고 게이트 전극들(16) 사이로 절연층(14) 위에는 제1 캐소드 전극(12)과 전기적으로 연결되는 제2 캐소드 전극(18)이 형성된다. 제2 캐소드 전극(18)은 절연층(14)에 형성된 비아 홀(via hole, 14a)을 통해 제1 캐소드 전극(12)과 접촉하여 이와 전기적으로 연결되며, 게이트 전극(16)과 일정한 거리를 두고 이와 같은 층에 위치한다. 제2 캐소드 전극(18)은 제1 기판(10) 상에 설정되는 화소 영역에 대응하여 각기 마련될 수 있는데, 본 실시예에서 화소 영역은 제1 캐소드 전극(12)과 게이트 전극(16)의 교차 영역으로 정의할 수 있다.

제2 캐소드 전극(18)에는 이와 전기적으로 연결될 수 있도록 적어도 일부가 제2 캐소드 전극(18)과 접촉하는 전자 방출부(20)가 형성된다. 전자 방출부(20)는 게이트 전극(16)과 마주보는 제2 캐소드 전극(18)의 일측 가장자리를 따라 형성되며, 게이트 전극(16)과 일정한 거리를 두고 위치하여 제1 및 제2 캐소드 전극(12, 18)과 게이트 전극(16)간 쇼트를 예방한다.

본 실시예에서 전자 방출부(20)는 전계가 가해지면 전자를 방출하는 물질들, 가령 카본계 물질 또는 나노미터(nm) 사이즈 물질로 이루어진다. 전자 방출부(20)로 사용 바람직한 물질로는 카본 나노튜브, 그라파이트, 그라파이트 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀, 실리콘 나노와이어 중 어느 하나 또는 이들의 조합 물질이 있으며, 전자 방출부(20)의 제조법으로는 직접 성장, 스크린 인쇄, 화학기상증착 또는 스퍼터링 등을 적용할 수 있다.

다음으로, 제1 기판(10)에 대향하는 제2 기판(30)의 일면에는 형광층(32), 예를 들어 적색과 녹색 및 청색의 형광층이 임의의 간격을 두고 형성되고, 형광층(32) 사이로 화면의 컨트라스트 향상을 위한 흑색층(34)이 형성될 수 있다. 형광층(32)과 흑색층(34) 위로는 증착에 의한 금속막(예를 들어 알루미늄막)으로 이루어지는 애노드 전극(36)이 형성된다. 애노드 전극(36)은 외부로부터 전자빔 가속에 필요한 전압을 인가받으며, 메탈 백(metal back) 효과에 의해 화면의 휘도를 높이는 역할을 한다.

한편, 애노드 전극은 금속막이 아닌 투명한 도전막, 예를 들어 ITO(indium tin oxide)막으로 이루어질 수 있다. 이 경우 제2 기판(30) 위로 투명한 도전막으로 이루어진 애노드 전극(도시하지 않음)을 먼저 형성하고, 그 위에 형광층(32)과 흑색층(34)을 형성하며, 필요에 따라 형광층(32)과 흑색층(34) 위에 금속막을 형성하여 화면의 휘도를 높이는데 이용할 수 있다. 이러한 애노드 전극은 제2 기판(30) 전체에 형성되거나, 소정의 패턴으로 구분되어 복수개로 형성될 수 있다.

상기한 구성의 제1 기판(10)과 제2 기판(30)은, 전자 방출 어레이(2)와 발광부(4)가 서로 마주한 상태에서 임의의 간격을 두고 그 둘레에 도포되는 프릿(frit)과 같은 실링 물질에 의해 접합되며, 그 사이에 형성되는 내부 공간을 배기시켜 진 공 상태로 유지함으로써 전자 방출 소자를 구성한다. 이 때, 제1 기판(10)과 제2 기판(30) 사이의 비발광 영역에는 다수의 스페이서(40)가 배치되어 양 기판의 사이 간격을 일정하게 유지시킨다.

전술한 구성에서 게이트 전극(16)은 주사 전극으로 이용되고, 제1 및 제2 캐소드 전극(12, 18)은 화상 데이터를 기입하기 위한 데이터 전극으로 이용된다. 도 3은 본 실시예의 전자 방출 소자에서 적용 가능한 구동 파형의 일례를 나타낸 도면이다. 아래에서는 편의상 게이트 전극을 '주사 전극'으로 명칭하고, 제1 및 제2 캐소드 전극을 '데이터 전극'으로 명칭한다.

도 3을 참고하면, T₁ 구간에서 주사 전극(Sn)에 주사 신호의 온 전압(V_S)이 인가되고, 데이터 전극(Dm)에는 데이터 신호의 온 전압(V₁)이 인가된다. 그러면 주사 전극(Sn)과 데이터 전극(Dm)에 인가되는 전압 차(V_S-V₁)로 인하여 전자 방출부(20)로부터 전자가 방출되며, 방출된 전자들은 형광층(32)에 충돌하여 이를 발광시킨다.

이 후, T₂ 구간에서 주사 전극(Sn)에 주사 신호의 온 전압(V_S)이 유지되고, 데이터 전극(Dm)에는 데이터 신호의 오프 전압(V_D)이 인가된다. 그러면 주사 전극(Sn)과 데이터 전극(Dm)에 인가되는 전압 차가 (V_S-V_D)로 감소하게 되어 전자 방출부(20)로부터 전자 방출이 일어나지 않게 된다. T₁ 구간과 T₂ 구간의 펄스 폭을 변화시켜 적절한 계조 표현을 할 수 있다.

그리고 T₃ 구간에서 주사 전극(Sn)에는 주사 신호의 오프 전압(V₁)이 인가되고, 데이터 전극(Dm)에는 데이터 신호의 오프 전압(V₁)이 인가되어 전자 방출부(20)로부터 전자 방출이 일어나지 않게 된다. 이 때, 주사 신호의 오프 전압(V₁)은 데이터 신호의 온 전압(V₁)과 동일하도록 설정되고, 통상 0V의 전압으로 설정된다.

이와 같이 데이터 신호가 인가되는 제1 및 제2 캐소드 전극(12, 18)에 전자 방출부(20)가 전기적으로 연결되는 구조에서는, 전자 방출에 필요한 최대 전류치가 데이터 전극의 개수만큼 분담된다. 다시 말해, 전자 방출 소자가 풀-화이트 화면을 구현하는 경우, 하나의 주사 전극에 대응하여 위치하는 복수개 전자 방출부(20)에서 전자 방출량을 최대로 해야 하는데, 이러한 전자 방출에 필요한 최대 전류치는 모든 데이터 전극에 분담되므로, 각각의 데이터 전극에는 (최대 전류치/데이터 전극 개수)만큼의 전류가 흐르게 된다.

따라서 본 실시예의 전자 방출 소자는 게이트 전극(16) 방향(통상 화면의 가로 방향)을 따라 휘도 차이가 발생하지 않으며, 제1 캐소드 전극(12)에 수 메가옴(MΩ) 이상의 라인 저항이 존재한다 하여도 제1 캐소드 전극(12)에 흐르는 전류가 작기 때문에, 전압 강하에 의한 휘도 저하는 극히 미비한 수준이라 할 수 있다.

다음으로, 도 4 내지 도 7을 참고하여 본 발명의 다른 실시예들에 대해 설명한다.

도 4는 본 발명의 제2 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도면을 참고하면, 본 실시예는 전술한 제1 실시예의 구성을 기본으로 하면서 제2 캐소드 전극(18)과 마주보는 게이트 전극(16)의 일측 가장자리에서 제2 캐소드 전극(18)을 향해 연장된 복수의 확장부(22)를 구비한다. 확장부(22)는 게이트 전극(16)과 전자 방출부(20)간 거리를 좁히기 위한 것으로서, 전자 방출부(20)와 확장부(22)는 서로간 쇼트가 일어나지 않을 정도의 미세 갭을 갖는 것이 바람직하다. 이로써 본 실시예의 전자 방출 소자는 전자 방출부(20)에 형성되는 전계가 강화되어 전자 방출량이 높아지는 장점이 예상된다.

도 5는 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 평면도이고, 도 6은 도 5의 I-I선 단면도이다.

도면을 참고하면, 본 실시예는 전술한 제1 실시예의 구성을 기본으로 하면서 게이트 전극(24)이 제1 기판 상에 설정되는 화소 영역마다 적어도 하나의 개구부(24a)를 형성하고, 제2 캐소드 전극(18)이 각각의 개구부(24a) 내에서 게이트 전극(24)과 일정한 거리를 두고 위치한다. 게이트 전극(24)의 개구부(24a)와 제2 캐소드 전극(18)은 사각의 평면 형상을 가지며, 게이트 전극(24)과 일정한 거리를 두고 제2 캐소드 전극(18)의 적어도 일측 가장자리를 따라 전자 방출부(20)가 형성된다.

도면에서는 게이트 전극(24)의 개구부(24a)와 제2 캐소드 전극(18)이 각 화소 영역마다 제1 캐소드 전극(12) 방향을 따라 2개씩 형성된 경우를 도시하였으나, 이의 개수와 배열 구조는 전술한 예에 한정되지 않고 다양하게 변형 가능하다. 또한 전자 방출부(20)는 보다 바람직하게 게이트 전극(24)과 평행한 제2 캐소드 전극(18)의 일측 또는 양측 가장자리를 따라 형성되어 타색 형광층을 향한 전자빔 퍼짐이 억제되도록 한다.

도 7은 본 발명의 제3 실시예에 따른 전자 방출 소자의 부분 평면도이다.

도면을 참고하면, 본 실시예는 전술한 제2 실시예의 구성을 기본으로 하면서 게이트 전극(26)의 개구부(26a)와 제2 캐소드 전극(28)이 원형의 평면 형상을 가지며, 전자 방출부(30)가 제2 캐소드 전극(28)의 가장자리를 따라 형성된다. 본 실시예에서 게이트 전극(26)의 개구부(26a)와 제2 캐소드 전극(28)의 개수 및 배열 구조 또한 전술한 예에 한정되지 않고 다양하게 변형 가능하다.

상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다. 다시 말해, 상기에서는 전자 방출 소자로 FEA형을 예로 하여 설명하였으나, 본 발명은 FEA형에 한정되지 않고 다른 다양한 전자 방출 소자에 적용 가능하다.

이와 같이 본 발명에 의한 전자 방출 소자는 데이터 신호가 인가되는 제2 캐소드 전극에 전자 방출부를 형성함에 따라, 화면 전체에서 균일한 휘도를 구현할 수 있다. 또한 본 발명에 의한 전자 방출 소자는 종래 전자 방출 어레이의 구조나 제조 공정을 크게 변화시키지 않고도 전술한 효과를 갖는 전자 방출 어레이 구조를 용이하게 구현할 수 있다.

Claims (12)

1. 기판과;

   상기 기판 위에 형성되며, 데이터 신호를 인가받는 제1 캐소드 전극과;

   절연층을 사이에 두고 상기 제1 캐소드 전극 상부에 형성되며, 주사 신호를 인가받는 게이트 전극과;

   상기 게이트 전극과 같은 층에 위치하면서 상기 제1 캐소드 전극과 동일 전압을 인가받는 제2 캐소드 전극; 및

   상기 제2 캐소드 전극에 전기적으로 연결되는 전자 방출부

   를 포함하는 전자 방출 소자.
2. 제1항에 있어서,

   상기 제1 캐소드 전극과 게이트 전극이 서로 교차하는 방향을 따라 스트라이프 패턴을 이루면서 각각 복수로 형성되는 전자 방출 소자.
3. 제2항에 있어서,

   상기 제2 캐소드 전극이 상기 게이트 전극들 사이에서 상기 기판 상에 설정되는 화소 영역마다 개별적으로 위치하는 전자 방출 소자.
4. 제3항에 있어서,

   상기 전자 방출부가 상기 게이트 전극과 마주보는 제2 캐소드 전극의 일측 가장자리를 따라 형성되는 전자 방출 소자.
5. 제3항에 있어서,

   상기 게이트 전극이 상기 제2 캐소드 전극과 마주보는 일측 가장자리에서 제2 캐소드 전극을 향해 연장된 확장부를 구비하는 전자 방출 소자.
6. 제2항에 있어서,

   상기 게이트 전극들이 상기 기판 상에 설정되는 화소 영역마다 적어도 하나의 개구부를 형성하고, 상기 제2 캐소드 전극이 각 개구부 내측에 위치하는 전자 방출 소자.
7. 제6항에 있어서,

   상기 게이트 전극의 개구부와 상기 제2 캐소드 전극이 사각의 평면 형상을 가지며, 상기 전자 방출부가 제2 캐소드 전극의 적어도 일측 가장자리를 따라 형성되는 전자 방출 소자.
8. 제7항에 있어서,

   상기 전자 방출부가 상기 게이트 전극과 평행한 제2 캐소드 전극의 어느 일측 또는 양측 가장자리를 따라 형성되는 전자 방출 소자.
9. 제6항에 있어서,

   상기 게이트 전극의 개구부와 상기 제2 캐소드 전극이 원형의 평면 형상을 가지며, 상기 전자 방출부가 제2 캐소드 전극의 가장자리를 따라 형성되는 전자 방출 소자.
10. 제1항에 있어서,

    상기 제2 캐소드 전극이 상기 절연층에 형성된 비아 홀(via hole)을 통해 제1 캐소드 전극과 접촉하여 이와 전기적으로 연결되는 전자 방출 소자.
11. 제1항에 있어서,

    상기 전자 방출부가 카본 나노튜브, 그라파이트, 그라파이트 나노파이버, 다이아몬드, 다이아몬드상 카본, C₆₀ 및 실리콘 나노와이어로 이루어진 군으로부터 선택된 적어도 하나의 물질을 포함하는 전자 방출 소자.
12. 제1항에 있어서,

    상기 기판과 일정한 거리를 두고 대향 배치되는 타측 기판과, 이 타측 기판에 형성되는 적어도 하나의 애노드 전극과, 애노드 전극의 어느 일면에 형성되는 형광층을 더욱 포함하는 전자 방출 소자.

Images